DE102005039114B4 - Spannungsregler mit einem geringen Spannungsabfall - Google Patents
Spannungsregler mit einem geringen Spannungsabfall Download PDFInfo
- Publication number
- DE102005039114B4 DE102005039114B4 DE102005039114A DE102005039114A DE102005039114B4 DE 102005039114 B4 DE102005039114 B4 DE 102005039114B4 DE 102005039114 A DE102005039114 A DE 102005039114A DE 102005039114 A DE102005039114 A DE 102005039114A DE 102005039114 B4 DE102005039114 B4 DE 102005039114B4
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- output
- fet
- source
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Regler
mit einem geringen Spannungsabfall (100; 300), umfassend:
– einen Versorgungseingangsanschluss (102; 302) für den Anschluss einer Versorgungsspannung (VDD) und einen Ausgangsanschluss (104; 304) zur Bereitstellung einer geregelten Ausgangsspannung (Vout),
– eine Referenzspannungsquelle (130; 330);
– einen Ausgangsspannungsmonitor (120; 320);
– einen Fehlerverstärker (132; 332) mit einem ersten Eingang (134; 334), der mit der Referenzspannungsquelle (130; 330) verbunden ist, einem zweiten Eingang (136; 336), der mit dem Ausgangsspannungsmonitor (120; 320) verbunden ist, und einem Ausgang (138; 338), der als Reaktion auf Abweichungen der geregelten Ausgangsspannung (Vout) von einem gewünschten Ausgangsspannungszielwert (V0) an dem Ausgangsanschluss (104; 304) ein Fehlersignal (Verr) bereitstellt;
– einen Leistungs-Ausgangs-FET (110; 310) mit einem Gate-Anschluss (116; 316) und einem zwischen dem Versorgungseingangsanschluss (102; 302) und dem Ausgangsanschluss (104; 304) des Spannungsreglers angeschlossenen Drain-Source-Kanal;
– einen Treiber-FET (140; 340) einer p-leitenden Art mit einem Gate-Anschluss (142; 342), der mit dem Steuerausgang...
– einen Versorgungseingangsanschluss (102; 302) für den Anschluss einer Versorgungsspannung (VDD) und einen Ausgangsanschluss (104; 304) zur Bereitstellung einer geregelten Ausgangsspannung (Vout),
– eine Referenzspannungsquelle (130; 330);
– einen Ausgangsspannungsmonitor (120; 320);
– einen Fehlerverstärker (132; 332) mit einem ersten Eingang (134; 334), der mit der Referenzspannungsquelle (130; 330) verbunden ist, einem zweiten Eingang (136; 336), der mit dem Ausgangsspannungsmonitor (120; 320) verbunden ist, und einem Ausgang (138; 338), der als Reaktion auf Abweichungen der geregelten Ausgangsspannung (Vout) von einem gewünschten Ausgangsspannungszielwert (V0) an dem Ausgangsanschluss (104; 304) ein Fehlersignal (Verr) bereitstellt;
– einen Leistungs-Ausgangs-FET (110; 310) mit einem Gate-Anschluss (116; 316) und einem zwischen dem Versorgungseingangsanschluss (102; 302) und dem Ausgangsanschluss (104; 304) des Spannungsreglers angeschlossenen Drain-Source-Kanal;
– einen Treiber-FET (140; 340) einer p-leitenden Art mit einem Gate-Anschluss (142; 342), der mit dem Steuerausgang...
Description
- Die Erfindung betrifft einen Spannungsregler mit einem geringen Spannungsabfall, umfassend einen Versorgungseingangsanschluss für den Anschluss einer Versorgungsspannung, einen Ausgangsanschluss für die Bereitstellung einer geregelten Ausgangsspannung, eine Referenzspannungsquelle, einen Ausgangsspannungsmonitor, einen Fehlerverstärker, der als Reaktion auf Abweichungen der geregelten Ausgangsspannung von einem gewünschten Ausgangsspannungszielwert ein Fehlersignal bereitstellt, und einen Leistungs-Ausgangs-FET mit einem Gate-Anschluss und einem Drain-Source-Kanal, der zwischen dem Versorgungseingangsanschluss und dem Ausgangsanschluss des Spannungsreglers angeschlossen ist.
- Der Bedarf an Niedervoltreglern mit einem geringen Spannungsabfall nimmt auf Grund des wachsenden Bedarfs an mobilen elektronischen Geräten zu. Für Niedervoltschaltungen, z.B. bei Schaltkreisen mit Spannungshub von Rail zu Rail oder bei linearen Reglern, bei denen ein Leistungs-MOS-Schalter in einem Extremfall vollständig geschlossen sein muss und in dem anderen Extremfall große Strommengen liefern muss, ist für den Ausgangs-FET ein hoher Spannungshub wünschenswert, um eine wirkungsvolle Regelung bereitzustellen, d.h. der Ausgangs-FET muss bis zu weniger als 500 mV von der positiven Versorgungsspannung und 500 mV von Masse betrieben werden. Ein typischer n-leitender Source-Folger oder sogar ein n-leitender Emitterfolger als Treiber für den Ausgangs-FET hat den Nachteil eines hohen Eingangs-Ausgangs-Spannungsabfalls Vgs. Ein p-leitender Folger andererseits ist nicht in der Lage, den Ausgangs-FET nahe an Masse zu betreiben. Ein Differenzverstärker in einer Konfiguration mit Verstärkungsfaktor Eins kann in der Lage sein, einen größeren Spannungsbereich auszusteuern. Aber ein zusätzlicher OP-Verstärker erhöht die Komplexität, die benötigte Fläche und die Kosten der Schaltung. Des Weiteren wird mit einem OP-Verstärker ein zusätzlicher Pol in die Rückkopplungsschleife implantiert, was zu Stabilitätsproblemen, verringerter Geschwindigkeit und verringerter Bandbreite führt.
-
US 6,646,495 B2 offenbart einen Spannungsregler mit einem geringen Spannungsabfall, bei dem ein PMOS-Leistungstransistor durch einen NMOS-Source-Folger gesteuert wird. Ein vergrößerter Spannungsausgangsbereich wird erreicht, indem das Backgate des NMOS-Source-Folgers auf das Source-Spannungspotential des PMOS-Leistungstransistors gelegt wird, wenn über einen Komparator erkannt wird, daß kein Laststrom fließt. Damit wird die Schwellenspannung des NMOS-Transistors geändert. - Es ist Aufgabe der Erfindung, einen Spannungsregler mit einem geringen Spannungsabfall mit verbesserter Leistungsfähigkeit und Stabilität bereitzustellen.
- Dies wird durch einen Spannungsregler mit einem geringen Spannungsabfall erreicht, umfassend einen Versorgungseingangsanschluss für den Anschluss einer Versorgungsspannung, einen Ausgangsanschluss für die Bereitstellung einer geregelten Ausgangsspannung, eine Referenzspannungsquelle und einen Ausgangsspannungsmonitor. Ein Fehlerverstärker hat einen ersten Eingang, der mit der Referenzspannungsquelle verbunden ist, einen zweiten Eingang, der mit dem Ausgangsspannungsmonitor verbunden ist, und einen Ausgang, der als Reaktion auf Abweichungen der geregelten Ausgangsspannung von einer gewünschten Zielausgangsspannung an dem Ausgangsanschluss des Spannungsreglers ein Fehlersignal bereitstellt. Ein Leistungs-Ausgangs-FET weist einen Gate-Anschluss und einen Drain-Source-Kanal auf, der zwischen dem Versorgungseingangsanschluss und dem Ausgangsanschluss des Spannungsreglers angeschlossen ist. Der Regler umfasst ferner einen Treiber-FET einer p-leitenden Art mit einem Gate-Anschluss, der mit dem Steuerausgang des Fehlerverstärkers verbunden ist, einem Drain-Anschluss, der mit Masse verbunden ist, und einem Source-Anschluss, der mit dem Gate des Leistungs- Ausgangs-FETs verbunden ist. Eine Stromquelle liefert einen Drain-Source-Strom für den Treiber-FET und ist zwischen dem Versorgungseingangsanschluss und dem Source-Anschluss des Treiber-FETs angeschlossen. Der Gate-Anschluss des Leistungs-Ausgangs-FETs wird von dem Fehlerverstärker über den Treiber-FET so gesteuert, dass jegliche Abweichungen der geregelten Ausgangsspannung von einem gewünschten Ausgangsspannungszielwert auf ein Mindestmaß beschränkt werden. Ein Überbrückungs-FET einer n-leitenden Art weist einen Source-Anschluss auf, der mit dem Gate-Anschluss des Treiber-FETs verbunden ist, einen Drain-Anschluss, der mit dem Source-Anschluss des Treiber-FETs verbunden ist, und einen Gate-Anschluss, der mit einer Vorspannungsquelle verbunden ist. Die Vorspannungsquelle stellt eine Vorspannung bereit, die so bestimmt ist, dass der Überbrückungs-FET anfängt, zu leiten, wenn die Source-Spannung des Treiber-FETs durch Anlegen des Fehlersignals an dessen Gate auf Grund des inhärenten Gate-Source-Spannungsabfalls des Treiber-FETs nicht mehr weiter in Richtung des Drain-Potentials verringert werden kann. Der leitende Überbrückungs-FET überbrückt die Gate-Source-Verbindung des Treiber-FETs und ermöglicht es dadurch dem Fehlerverstärker, das Gate des Ausgangs-FETs sogar noch weiter nach unten in Richtung des Drain-Potentials zu treiben. Somit wird der Treiberbereich für das Gate des Ausgangs-FETs nicht durch die Gate-Source-Spannung des Treiber-FETs eingeschränkt. Die Erfindung stellt deshalb einen Regler mit einem geringen Spannungsabfall mit einem erweiterten Betriebsbereich bereit. Der Ausgang des Reglers kann von nahe Masse bis nahe der Versorgungsspannung betrieben werden. Die Erfindung verknüpft den hohen Ausgangsspannungshub und die niedrige Ausgangsimpedanzfähigkeit eines p-leitenden Source-Folgers mit der Fähigkeit einer niedrigen Ausgangsspannung eines n-leitenden FETs. Die Implementierung des vorgeschlagenen Schaltkreises benötigt lediglich äußerst wenige Komponenten. Folglich hat der Schaltkreis einen niedrigen Stromverbrauch und eine hohe Fehlerunterdrückung, während der Schaltkreis mit niedrigen Kosten hergestellt werden kann.
- Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
-
1 einen Schaltplan gemäß einem ersten Ausführungsbeispiel der Erfindung; -
2 einen Schaltplan gemäß einem zweiten Ausführungsbeispiel der Erfindung; - Der in
1 dargestellte Regler mit einem geringen Spannungsabfall100 hat einen Eingangsanschluss102 für den Anschluss des Schaltkreises an eine Versorgungsspannung VDD und einen Ausgangsanschluss104 zur Bereitstellung einer Ausgangsspannung Vout. Ein PMOS-Ausgangs-FET110 hat einen Source-Anschluss112 , einen Drain-Anschluss114 und einen Gate-Anschluss116 . Der Source-Anschluss112 ist mit dem Versorgungsspannungsanschluss102 verbunden, der Drain-Anschluss114 ist mit dem Ausgangsanschluss104 verbunden, und der Gate-Anschluss116 ist mit einem Knoten118 verbunden. - Ein Spannungsteiler, bestehend aus den zwischen dem Ausgangsanschluss
104 und Masse in Reihe geschalteten Widerständen122 und124 , stellt einen Spannungsmonitor120 dar, der an einem Abgriffanschluss126 eine zu der Ausgangsspannung Vout proportionale Monitorspannung Vist bereitstellt. - Eine Referenzspannungsquelle
130 stellt eine Referenzspannung Vref bereit. Ein Fehlerverstärker132 hat einen ersten Eingang134 , der mit der Spannungsreferenz130 verbunden ist, einen zweiten Eingang136 , der mit dem Abgriffanschluss126 des Spannungsmonitors120 verbunden ist, und einen Ausgang138 . Der Fehlerverstärker132 vergleicht die tatsächliche Spannung Vist mit der Referenzspannung Vref und liefert an dem Ausgang138 eine Steuerspannung Verr zur Steuerung des Ausgangs-FETs110 . - Ein PMOS-Treiber-FET
140 hat einen Gate-Anschluss142 , der mit dem Ausgang138 des Fehlerverstärkers132 verbunden ist, einen Source-Anschluss144 , der mit dem Knoten118 verbunden ist, und einen Drain-Anschluss146 , der mit Masse verbunden ist. Eine Stromquelle148 , die zwischen dem Eingangsanschluss102 und dem Source-Anschluss146 des Treiber-FETs140 angeschlossen ist, stellt einen Drain-Source-Strom IDS für den Treiber-FET140 bereit. - Ein Überbrückungs-FET
150 , bei dem es sich um einen NMOS-FET handelt, hat einen Gate-Anschluss152 , einen Source-Anschluss154 und einen Drain-Anschluss156 . Der Drain-Anschluss152 ist mit dem Knoten118 verbunden, und der Source-Anschluss154 des Überbrückungs-FETs150 ist mit dem Gate-Anschluss142 des Treiber-FETs140 verbunden. Eine Spannungsquelle158 stellt eine Vorspannung Vbias für den Gate-Anschluss152 des Überbrückungs-FETs150 bereit. - Der Spannungsregelkreis
100 arbeitet wie folgt:
Der Ausgangs-FET110 kann über seinen Gate-Anschluss116 so gesteuert werden, dass er eine gewünschte, geregelte Ausgangsspannung V0 an dem Ausgangsanschluss104 bereitstellt. Abweichungen der tatsächlichen Ausgangsspannung Vout von der gewünschten Ausgangsspannung V0 auf Grund von Laststromschwankungen, die durch eine an dem Ausgangsanschluss112 angeschlossene Last oder auf Grund von Schwankungen in der Versorgungsspannung VDD verursacht werden, werden von dem Ausgangsspannungsmonitor120 überwacht. Der Ausgangsspannungsmonitor120 liefert eine Überwachungsspannung Vist, die proportional zu der tatsächlichen Ausgangsspannung Vout ist. - Eine Abweichung der Ausgangsspannung Vout führt dazu, dass der Fehlerverstärker
132 die Steuerspannung Verr anpasst, um den Ausgangs-FET110 über den Treiber-FET140 so zu steuern, dass jegliche Abweichungen der geregelten Ausgangsspannung Vout von der gewünschten Zielausgangsspannung V0 auf ein Mindestmaß beschränkt werden. Wenn die tatsächliche Ausgangsspannung Vout auf Grund einer erhöhten Last an dem Ausgang104 abfällt, wird die Steuerspannung Verr verringert, und der Treiber-FET140 treibt das Gate116 des Ausgangs-FET110 hinab in Richtung des Drain-Potentials. Folglich erhöht der Ausgangs-FET110 die Stromversorgung für den Ausgang104 , und die tatsächliche Ausgangsspannung Vout steigt an, bis die gewünschte Ausgangsspannung V0 erreicht ist. Ein erhöhter Bedarf an Versorgungsstrom führt natürlich zu einem Abfall der Versorgungsspannung VDD. - So lange der Ausgangs-FET
110 von dem Treiber-FET140 betrieben werden kann, um dem Ausgang genug Strom zu liefern, damit die Ausgangsspannung Vout auf dem gewünschten Ausgangsspannungspegel V0 bleibt, funktioniert der Regler100 in einem regelnden Last-Strom-Bereich. In diesem normalen Betriebsbereich stellt der Regler an seinem Ausgang eine stabile Ausgangsspannung bereit, die unabhängig von der Eingangsspannung ist. - Es gibt jedoch eine Grenze für das Betreiben des Gates
116 des Ausgangs-FETs110 . Auf Grund dessen inhärenter Gate-Source-Spannung Vgs2 kann der Treiber-FET140 das Gate116 des Ausgangs-FETs110 nicht weiter in Richtung des Potentials des Drain-Anschlusses als Vgs2 über Masse treiben. An diesem Punkt hat der Regler das Ende des regelnden Last-Strom-Bereichs erreicht, und die Potentialdifferenz zwischen der Versorgungsspannung und der Ausgangsspannung hat ihren kleinsten Wert erreicht, der als Abfallspannung definiert ist. Wenn der Laststrom weiter zunimmt, oder wenn die Versorgungsspannung weiter abfällt, kann der Regler den gewünschten Ausgangsspannungspegel V0 nicht mehr aufrechterhalten. Der Regler tritt in den Spannungsabfallbereich ein. In diesem Spannungsabfallbereich führt jeder weitere Abfall der Versorgungsspannung zu einem Abfall der Ausgangsspannung. - In dem vorgeschlagenen Schaltkreis wird der Überbrückungs-FET
150 bereitgestellt, um die Gate-Source-Verbindung des Treiber-FETs zu überbrücken, wenn der Regler kurz davor ist, in den Spannungsabfallbereich einzutreten. Für dieses Ziel ist die Vorspannung Vbias dafür bestimmt, eine Grenzspannung Vtr = Vbias – Vgs3 zu definieren, wobei Vgs3 die Gate-Source-Spannung des Überbrückungs-FETs150 ist. Die Vorspannung Vbias ist so bestimmt, dass der Überbrückungs-FET150 mit dem Leiten beginnt, wenn die Source-Spannung des Treiber-FETs140 durch Anlegen des Fehlersignals Verr an dessen Gate in Richtung des Drain-Potenitals auf Grund des inhärenten Gate-Source-Spannungsabfalls Vgs des Treiber-FETs140 nicht mehr weiter verringert werden kann. Deshalb beginnt der Überbrückungs-FET150 damit, Strom zu leiten, wenn die Steuerspannung Verr unter diese Grenzspannung Vtr abfällt, und der Überbrückungs-FET150 überbrückt allmählich die Gate-Source-Verbindung des Treiber-FETs. - Somit kann der Knoten
118 , der mit dem Gate des Ausgangs-PMOS-FET110 verbunden ist, weiter in Richtung Masse gezogen werden. Folglich wird die Abfallspannung des Reglers verringert, und der regelnde Last-Strom-Bereich wird vergrößert. -
2 zeigt einen Spannungsregelkreis mit einem geringen Spannungsabfall300 gemäß einer zweiten alternativen Ausführungsform der Erfindung. Der Schaltkreis300 ist weitgehend ähnlich wie der oben beschriebene Schaltkreis gemäß1 . Deshalb werden für die bereits beschriebenen Komponenten gleiche Referenzzahlen, um200 erhöht, verwendet. - In dieser Ausführungsform handelt es sich bei dem Ausgangs-FET
310 um einen NMOS-FET. Der PMOS-Treiber-FET340 ist zwischen dem Knoten318 und Masse angeschlossen. Die zwischen dem Eingangsanschluss302 und dem Source-Anschluss344 des Treiber-FETs340 angeschlossene Stromquelle348 stellt einen Drain-Source-Strom IDS für den Treiber-FET340 bereit. - Abweichungen der Ausgangsspannung Vout von der gewünschten Ausgangsspannung V0 werden von dem Ausgangsspannungsmonitor
320 überwacht und führen dazu, dass der Fehlerverstärker332 eine Steuerspannung Verr bereitstellt, um den Ausgangs-FET310 über den Treiber-FET340 zu steuern. Wenn die tatsächliche Ausgangsspannung Vout ansteigt, verringert der Fehlerverstärker die Steuerspannung Verr, um das Gate316 des Ausgangs-FETs310 über den Treiber-NMOS-FET340 in Richtung Masse zu treiben. - Der Überbrückungs-NMOS-FET
350 beginnt damit zu leiten, wenn die Source-Spannung des Treiber-FETs340 durch Anlegen des Fehlersignals Verr an dessen Gate auf Grund des inhärenten Gate-Source-Spannungsabfalls Vgs des Treiber-FETs340 nicht mehr weiter in Richtung des Drain-Potentials verringert werden kann. Wenn die Steuerspannung Verr unter diese Grenzspannung Vtr fällt, beginnt deshalb der Überbrückungs-FET350 damit, Strom zu leiten, und der Überbrückungs-FET350 überbrückt allmählich die Gate-Source-Verbindung des Treiber-FETs. - Die vorgeschlagenen Schaltkreise stellen eine verbesserte Flächen- und Leistungseffektivität bei niedrigen Kosten bereit, die in den meisten Herstellungstechnologien implementiert werden kann, zum Beispiel in CMOS, BiCMOS sowie moderneren Technologien.
Claims (2)
- Regler mit einem geringen Spannungsabfall (
100 ;300 ), umfassend: – einen Versorgungseingangsanschluss (102 ;302 ) für den Anschluss einer Versorgungsspannung (VDD) und einen Ausgangsanschluss (104 ;304 ) zur Bereitstellung einer geregelten Ausgangsspannung (Vout), – eine Referenzspannungsquelle (130 ;330 ); – einen Ausgangsspannungsmonitor (120 ;320 ); – einen Fehlerverstärker (132 ;332 ) mit einem ersten Eingang (134 ;334 ), der mit der Referenzspannungsquelle (130 ;330 ) verbunden ist, einem zweiten Eingang (136 ;336 ), der mit dem Ausgangsspannungsmonitor (120 ;320 ) verbunden ist, und einem Ausgang (138 ;338 ), der als Reaktion auf Abweichungen der geregelten Ausgangsspannung (Vout) von einem gewünschten Ausgangsspannungszielwert (V0) an dem Ausgangsanschluss (104 ;304 ) ein Fehlersignal (Verr) bereitstellt; – einen Leistungs-Ausgangs-FET (110 ;310 ) mit einem Gate-Anschluss (116 ;316 ) und einem zwischen dem Versorgungseingangsanschluss (102 ;302 ) und dem Ausgangsanschluss (104 ;304 ) des Spannungsreglers angeschlossenen Drain-Source-Kanal; – einen Treiber-FET (140 ;340 ) einer p-leitenden Art mit einem Gate-Anschluss (142 ;342 ), der mit dem Steuerausgang (138 ;338 ) des Fehlerverstärkers (132 ;332 ) verbunden ist, einem Drain-Anschluss (146 ;346 ), der mit Masse verbunden ist, und einem Source-Anschluss (144 ;344 ), der mit dem Gate (116 ;316 ) des Leistungs-Ausgangs-FETs (110 ;310 ) verbunden ist; und – eine Stromquelle (148 ;348 ), die einen Drain-Source-Strom (IDS) für den Treiber-FET (140 ;340 ) bereitstellt und zwischen dem Versorgungseingangsanschluss (102 ;302 ) und dem Source-Anschluss (144 ;344 ) des Treiber-FETs (140 ;340 ) angeschlossen ist; wobei der Gate-Anschluss (116 ;316 ) des Leistungs-Ausgangs-FETs (110 ;310 ) durch den Fehlerverstärker (132 ;332 ) über den Treiber-FET (140 ;340 ) so gesteuert wird, dass jegliche Abweichungen der geregelten Ausgangsspannung (Vout) von einem gewünschten Ausgangsspannungszielwert (V0) auf ein Mindestmaß beschränkt werden; wobei der Regler ferner Folgendes umfasst: – einen Überbrückungs-FET (150 ;350 ) einer n-leitenden Art mit einem Source-Anschluss (154 ;354 ), der mit dem Gate-Anschluss (142 ;342 ) des Treiber-FETs (140 ;340 ) verbunden ist, einem Drain-Anschluss (156 ;356 ), der mit dem Source-Anschluss (144 ;344 ) des Treiber-FETs (140 ;340 ) verbunden ist, und einem Gate-Anschluss (152 ;352 ), der mit einer Vorspannungsquelle (158 ;358 ) verbunden ist, wobei die Vorspannungsquelle eine Spannung (Vbias) bereitstellt, die so bestimmt ist, dass der Überbrückungs-FET (150 ;350 ) damit beginnt, zu leiten, wenn die Source-Spannung des Treiber-FETs (140 ;340 ) durch Anlegen des Fehlersignals (Verr) an dessen Gate (142 ;342 ) auf Grund des inhärenten Gate-Source-Spannungsabfalls (Vgs2) des Treiber-FETs (140 ;340 ) nicht mehr weiter in Richtung des Drain-Potentials verringert werden kann. - Spannungsregler gemäß Anspruch 1, bei dem der Leistungs-FET (
110 ) ein PMOS-FET ist, der einen Source-Anschluss (112 ), der mit dem Versorgungseingangsanschluss (102 ) verbunden ist, und einen Drain-Anschluss (114 ), der mit dem Ausgangsanschluss (104 ) des Spannungsreglers verbunden ist, aufweist.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005039114A DE102005039114B4 (de) | 2005-08-18 | 2005-08-18 | Spannungsregler mit einem geringen Spannungsabfall |
US11/464,587 US7339416B2 (en) | 2005-08-18 | 2006-08-15 | Voltage regulator with low dropout voltage |
EP06792890A EP1932070B1 (de) | 2005-08-18 | 2006-08-18 | Spannungsregler mit niedriger abschaltspannung |
PCT/EP2006/065446 WO2007020293A1 (en) | 2005-08-18 | 2006-08-18 | Voltage regulator with low dropout voltage |
DE602006021590T DE602006021590D1 (de) | 2005-08-18 | 2006-08-18 | Spannungsregler mit niedriger abschaltspannung |
CNA2006800384522A CN101292205A (zh) | 2005-08-18 | 2006-08-18 | 具有低压差的电压调节器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005039114A DE102005039114B4 (de) | 2005-08-18 | 2005-08-18 | Spannungsregler mit einem geringen Spannungsabfall |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005039114A1 DE102005039114A1 (de) | 2007-02-22 |
DE102005039114B4 true DE102005039114B4 (de) | 2007-06-28 |
Family
ID=37188961
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005039114A Expired - Fee Related DE102005039114B4 (de) | 2005-08-18 | 2005-08-18 | Spannungsregler mit einem geringen Spannungsabfall |
DE602006021590T Active DE602006021590D1 (de) | 2005-08-18 | 2006-08-18 | Spannungsregler mit niedriger abschaltspannung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE602006021590T Active DE602006021590D1 (de) | 2005-08-18 | 2006-08-18 | Spannungsregler mit niedriger abschaltspannung |
Country Status (5)
Country | Link |
---|---|
US (1) | US7339416B2 (de) |
EP (1) | EP1932070B1 (de) |
CN (1) | CN101292205A (de) |
DE (2) | DE102005039114B4 (de) |
WO (1) | WO2007020293A1 (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7688148B2 (en) * | 2008-02-01 | 2010-03-30 | Himax Technologies Limited | Implementing layout of integrated circuit containing operational amplifier |
DE102008012392B4 (de) * | 2008-03-04 | 2013-07-18 | Texas Instruments Deutschland Gmbh | Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung |
US20100283445A1 (en) * | 2009-02-18 | 2010-11-11 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
US8319548B2 (en) * | 2009-02-18 | 2012-11-27 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
TWI395079B (zh) * | 2009-03-13 | 2013-05-01 | Advanced Analog Technology Inc | 具限流機制之低壓降穩壓器 |
US8400819B2 (en) * | 2010-02-26 | 2013-03-19 | Freescale Semiconductor, Inc. | Integrated circuit having variable memory array power supply voltage |
CN102221840B (zh) * | 2010-04-19 | 2014-11-05 | 通嘉科技股份有限公司 | 稳压电路与操作放大电路 |
US9035629B2 (en) | 2011-04-29 | 2015-05-19 | Freescale Semiconductor, Inc. | Voltage regulator with different inverting gain stages |
US9134743B2 (en) * | 2012-04-30 | 2015-09-15 | Infineon Technologies Austria Ag | Low-dropout voltage regulator |
US9122293B2 (en) | 2012-10-31 | 2015-09-01 | Qualcomm Incorporated | Method and apparatus for LDO and distributed LDO transient response accelerator |
US9170590B2 (en) | 2012-10-31 | 2015-10-27 | Qualcomm Incorporated | Method and apparatus for load adaptive LDO bias and compensation |
US9235225B2 (en) | 2012-11-06 | 2016-01-12 | Qualcomm Incorporated | Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation |
US8981745B2 (en) | 2012-11-18 | 2015-03-17 | Qualcomm Incorporated | Method and apparatus for bypass mode low dropout (LDO) regulator |
EP2849020B1 (de) | 2013-09-13 | 2019-01-23 | Dialog Semiconductor GmbH | Dualmodus-Spannungsregler mit geringer Abfallspannung |
CN104714584B (zh) * | 2013-12-13 | 2016-04-06 | 芯视达***公司 | 具有多输出范围的电压调节器及其控制方法 |
TWI493314B (zh) * | 2014-03-11 | 2015-07-21 | Himax Tech Ltd | 低壓差線性穩壓器 |
CN105892540B (zh) * | 2014-11-04 | 2018-11-13 | 恩智浦美国有限公司 | 电压钳位电路 |
CN104881072B (zh) * | 2015-05-22 | 2016-05-11 | 无锡中感微电子股份有限公司 | 低压差电压调节器及供电*** |
US10025334B1 (en) | 2016-12-29 | 2018-07-17 | Nuvoton Technology Corporation | Reduction of output undershoot in low-current voltage regulators |
CN108762361A (zh) * | 2018-06-11 | 2018-11-06 | 厦门元顺微电子技术有限公司 | 低压差线性稳压器 |
US10386877B1 (en) | 2018-10-14 | 2019-08-20 | Nuvoton Technology Corporation | LDO regulator with output-drop recovery |
CN109584775B (zh) * | 2019-01-03 | 2022-04-08 | 合肥鑫晟光电科技有限公司 | 驱动控制电路及显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646495B2 (en) * | 2001-12-31 | 2003-11-11 | Texas Instruments Incorporated | Threshold voltage adjustment scheme for increased output swing |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046577A (en) * | 1997-01-02 | 2000-04-04 | Texas Instruments Incorporated | Low-dropout voltage regulator incorporating a current efficient transient response boost circuit |
US6373233B2 (en) * | 2000-07-17 | 2002-04-16 | Philips Electronics No. America Corp. | Low-dropout voltage regulator with improved stability for all capacitive loads |
US6414537B1 (en) * | 2000-09-12 | 2002-07-02 | National Semiconductor Corporation | Voltage reference circuit with fast disable |
US6501305B2 (en) * | 2000-12-22 | 2002-12-31 | Texas Instruments Incorporated | Buffer/driver for low dropout regulators |
US6573694B2 (en) * | 2001-06-27 | 2003-06-03 | Texas Instruments Incorporated | Stable low dropout, low impedance driver for linear regulators |
EP1280032A1 (de) | 2001-07-26 | 2003-01-29 | Alcatel | Spannungsregler mit kleiner Verlustspannung |
US6518737B1 (en) * | 2001-09-28 | 2003-02-11 | Catalyst Semiconductor, Inc. | Low dropout voltage regulator with non-miller frequency compensation |
EP1336912A1 (de) | 2002-02-18 | 2003-08-20 | Motorola, Inc. | Spannungsregulierungseinrichtung mit kleiner Verlustspannung |
US6541946B1 (en) * | 2002-03-19 | 2003-04-01 | Texas Instruments Incorporated | Low dropout voltage regulator with improved power supply rejection ratio |
US6703815B2 (en) * | 2002-05-20 | 2004-03-09 | Texas Instruments Incorporated | Low drop-out regulator having current feedback amplifier and composite feedback loop |
US6465994B1 (en) * | 2002-03-27 | 2002-10-15 | Texas Instruments Incorporated | Low dropout voltage regulator with variable bandwidth based on load current |
US6639390B2 (en) * | 2002-04-01 | 2003-10-28 | Texas Instruments Incorporated | Protection circuit for miller compensated voltage regulators |
US7205827B2 (en) * | 2002-12-23 | 2007-04-17 | The Hong Kong University Of Science And Technology | Low dropout regulator capable of on-chip implementation |
US6847260B2 (en) * | 2003-04-23 | 2005-01-25 | Texas Instruments Incorporated | Low dropout monolithic linear regulator having wide operating load range |
-
2005
- 2005-08-18 DE DE102005039114A patent/DE102005039114B4/de not_active Expired - Fee Related
-
2006
- 2006-08-15 US US11/464,587 patent/US7339416B2/en active Active
- 2006-08-18 DE DE602006021590T patent/DE602006021590D1/de active Active
- 2006-08-18 WO PCT/EP2006/065446 patent/WO2007020293A1/en active Application Filing
- 2006-08-18 CN CNA2006800384522A patent/CN101292205A/zh active Pending
- 2006-08-18 EP EP06792890A patent/EP1932070B1/de not_active Not-in-force
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646495B2 (en) * | 2001-12-31 | 2003-11-11 | Texas Instruments Incorporated | Threshold voltage adjustment scheme for increased output swing |
Also Published As
Publication number | Publication date |
---|---|
EP1932070B1 (de) | 2011-04-27 |
WO2007020293A1 (en) | 2007-02-22 |
US20070152742A1 (en) | 2007-07-05 |
DE602006021590D1 (de) | 2011-06-09 |
US7339416B2 (en) | 2008-03-04 |
CN101292205A (zh) | 2008-10-22 |
DE102005039114A1 (de) | 2007-02-22 |
EP1932070A1 (de) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005039114B4 (de) | Spannungsregler mit einem geringen Spannungsabfall | |
DE102008012392B4 (de) | Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung | |
DE60225124T2 (de) | Regelungseinrichtung mit kleiner Verlustspannung, mit großem Lastbereich und schneller innerer Regelschleife | |
DE60311098T2 (de) | Multimodus-spannungsregler | |
DE69530905T2 (de) | Schaltung und Verfahren zur Spannungsregelung | |
DE102014226168B4 (de) | Spannungsregler mit Senke/Quelle-Ausgangsstufe mit Betriebspunkt-Stromsteuerschaltung für schnelle transiente Lasten und entsprechendes Verfahren | |
DE102014118167B4 (de) | Analogschalter und Verfahren zum Steuern von Analogschaltern | |
DE102015216493B4 (de) | Linearer Regler mit verbesserter Stabilität | |
DE4420041C2 (de) | Konstantspannungs-Erzeugungsvorrichtung | |
DE102010000498A1 (de) | Frequenzkompensationsmethode zum Stabilisieren eines Reglers unter Verwendung eines externen Transistors in einer Hochspannungsdomäne | |
DE102017205957B4 (de) | Schaltung und verfahren zur ruhestromsteuerung in spannungsreglern | |
DE2254618A1 (de) | Schaltungsanordnung zur referenzspannungserzeugung | |
DE112012003708T5 (de) | Vierquadranten-Schaltung mit Bootstrap-Ansteuerung | |
DE102014213963B4 (de) | Leckverlustreduzierungstechnik für Niederspannungs-LDOs | |
DE102019209071B4 (de) | Spannungsgenerator | |
DE112018004485T5 (de) | Kondensatorloser on-chip-nmos-ldo für hochgeschwindigkeits-mikrocontroller | |
DE10249162A1 (de) | Spannungsregler | |
DE102015205359B4 (de) | Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung | |
EP1321843B1 (de) | Stromquellenschaltung | |
DE102020004060A1 (de) | Ausgangsstrombegrenzer für einen linearregler | |
DE102007048243B3 (de) | Weiterentwickelter Stromspiegel für LED-Treiber-Anwendungen | |
DE102006007479B4 (de) | Shunt-Regler | |
DE102016207714A1 (de) | Spannungsregler mit Stromstärkeverringerungsmodus | |
DE112019003896B4 (de) | LDO-Spannungsreglerschaltung mit zwei Eingängen, Schaltungsanordnung und Verfahren mit einer derartigen LDO-Spannungsreglerschaltung | |
DE102008005868A1 (de) | Arbeitsstromgenerator für Schaltkreise mit mehreren Versorgungsspannungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: ZELLER, ANDREAS, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |