DE102005035083B4 - Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren - Google Patents

Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren Download PDF

Info

Publication number
DE102005035083B4
DE102005035083B4 DE102005035083A DE102005035083A DE102005035083B4 DE 102005035083 B4 DE102005035083 B4 DE 102005035083B4 DE 102005035083 A DE102005035083 A DE 102005035083A DE 102005035083 A DE102005035083 A DE 102005035083A DE 102005035083 B4 DE102005035083 B4 DE 102005035083B4
Authority
DE
Germany
Prior art keywords
bond
single chip
bonding
areas
connection system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005035083A
Other languages
English (en)
Other versions
DE102005035083A1 (de
Inventor
Kyung-lae Seongnam Jang
Hee-Seok Hwaseong Lee
Heung-kyu Seongnam Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040058070A external-priority patent/KR100642748B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005035083A1 publication Critical patent/DE102005035083A1/de
Application granted granted Critical
Publication of DE102005035083B4 publication Critical patent/DE102005035083B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/06179Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Verbindungssystem für eine Halbleiterbauelementpackung mit
– einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (130) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, wobei das erste und das zweite Liniensegment diskontinuierlich sind und unterschiedliche Abstände zum Einzelchipbereich aufweisen, und
– einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden ist,
dadurch gekennzeichnet, dass
– das erste und das zweite Liniensegment (L1, L2) einander in Richtung des Einzelchipbereichs wenigstens teilweise überlappen.

Description

  • Die Erfindung bezieht sich auf ein Verbindungssystem, das Bondbereiche für eine Halbleiterbauelementpackung beinhaltet, auf eine zugehörige Halbleiterbauelementpackung sowie auf ein Verfahren zum Drahtbonden einer derartigen Packung.
  • Die Anzahl von Transistoren, die auf einem integrierten Schaltkreischip gebildet werden können, nimmt mit dem Trend zu höherer Integration weiter zu. Demgemäß werden integrierte Schaltkreise hochentwickelter und erfordern eine erhöhte Anzahl von Eingabe- und Ausgabe-E/A-Anschlüssen oder -Leitungen. Daher nimmt die Anzahl von Bondkontaktstellen, die an den Kanten der Einzelchips platziert sind, entsprechend zu, was Beschränkungen für das Packen von Chips bedeutet.
  • In einem integrierten Schaltkreiseinzelchip sind die Bondkontaktstellen üblicherweise am Umfang des Chips platziert. Der Einzelchip ist an einem Leiterrahmen oder Packungssubstrat angebracht, das wiederum eine Anzahl von Anschlussstiften oder Leitungen zum Verteilen der Signale von der Bondkontaktstelle des Einzelchips zu einer Schaltkreisplatine enthält, an der die Chippackung angebracht ist. Der Leiterrahmen oder das Packungssubstrat beinhalten eine Anzahl von Leitungen, die im Allgemeinen zu den Bondkontaktstellen des Einzelchips justiert sind. Die Leitungen sind über Bonddrähte mit den Bondkontaktstellen gekoppelt.
  • 1 ist eine Draufsicht auf eine herkömmliche Bondkonfiguration. Ein Einzelchip 1 beinhaltet eine Mehrzahl von Bondkontaktstellen 3 entlang einer Kante des Einzelchips 1. Die Bondkontaktstellen 3 sind mit einer Mehrzahl von entsprechenden Leitungen 5 eines Leiterrahmens über Bonddrähte 7 in Bondbereichen 9 des Leiterrahmens gekoppelt. Die Bondbereiche 9 werden außerdem üblicherweise für Leiterrahmen als "innere Leitungsanschlussstellen" oder für Packungssubstratkonfigurationen als "Bondfinger" bezeichnet. Die Leitungen 5 sind von größerer Abmessung als die entsprechenden Bondkontaktstellen 3. Der Winkel, unter dem der Bonddraht 7 relativ zu einer Achse liegt, die senkrecht zu der Kante des Einzelchips 1 ist und durch die entsprechende Kontaktstelle 3 verläuft, wird als "Bondwinkel" bezeichnet. Bonddrähte 7, die mit den Bondkontaktstellen 3 in einem mittigen Bereich der Kante des Chips gekoppelt sind, sind um eine Entfernung S2 voneinander beabstandet, während Bonddrähte 7, die mit den Bondkontaktstellen 3 in einem Eckbereich der Kante des Chips gekoppelt sind, um eine Entfernung S1 voneinander beabstandet sind. Die Entfernung S1 zwischen den Bonddrähten in den Eckbereichen des Einzelchips ist aufgrund des erhöhten Bondwinkels der Drähte in den Eckbereichen, der auf der größeren Abmessung der Leitungen 5 beruht, geringer als die Entfernung S2 zwischen den Bonddrähten in dem mittigen Bereich des Einzelchips. Mit der reduzierten Entfernung S1 zwischen Drähten in den Eckbereichen besteht eine erhöhte Wahrscheinlichkeit für einen Kurzschluss zwischen Bonddrähten in den Eckbereichen während der letzten Stadien des Chippackens, ein kostspieliger Zeitpunkt zum Einbringen von Defekten im Herstellungsprozess, da die Fertigung des Chips zu diesem Zeitpunkt nahezu beendet ist.
  • Um einen Kurzschluss von Draht zu Draht in den Eckbereichen zu vermeiden, wird der Abstand zwischen den Bondkontaktstellen 3 von den mittigen Bereichen des Einzelchips zu den Eckbereichen größer gemacht. 2 ist eine Draufsicht auf eine herkömmliche Bondkonfiguration, bei welcher der Abstand oder das "Rastermaß" zwischen den Bondkontaktstellen 3 auf diese Weise vergrößert ist. Diese Vergrößerung des Rastermaßes wird im Allgemeinen als die "Eckenregel" bezeichnet. Unter Verwendung der Eckenregel wird aus 2 ersichtlich, dass das Rastermaß P1 zwischen den Bondkontaktstellen 3 in dem mittigen Bereich kleiner als das Rastermaß P2 zwischen den Bondkontaktstellen 3 in einem Zwischenbereich ist, das seinerseits kleiner als das Rastermaß P3 zwischen den Bondkontaktstellen 3 in dem Eckbereich ist (P1 < P2 < P3). Die Eckenregel lässt sich auf Bondkontaktstellen sowohl entlang vertikaler als auch horizontaler Kanten des Einzelchips und in allen Quadranten des Einzelchips anwenden. Durch Vergrößern des Rastermaßes zwischen Bondkontaktstellen auf diese Weise wird die Vergrößerung des Bondwinkels zwischen den Chipbondkontaktstellen 3 und den Leitungsbondbereichen 9 abgeschwächt oder eliminiert. Beispiele für die Verwendung der Eckenregel für Chipbondkonfigurationen sind in der Patentschrift US 5,923,092 A bereitgestellt, deren Inhalt durch Verweis hierin aufgenommen wird.
  • Eine Bondkonfiguration, auf die sich die Eckenregel anwenden lässt, resultiert jedoch in einer vergrößerten Chipabmessung, wenn die Anzahl an Bondkontaktstellen aufrechterhalten werden soll. Dies steht im Gegensatz zur Designintegration und im Gegensatz zum Fertigungsdurchsatz, bei denen eine optimale "Netto-Einzelchip"-Anzahl oder Anzahl an Chips pro Wafer gewünscht ist. Demgemäß erhöhen sich die Herstellungskosten proportional.
  • Bei einem in der Patentschrift US 5,952,710 A ffenbarten gattungsgemäßen Verbindungssystem sind als um einen Einzelchipbereich herum angeordnete Bondbereiche innere Leiterabschnitte eines zur Chipkontaktierung dienenden Leiterrahmens vorgesehen, die über Bonddrähte mit entsprechenden Chipanschlüssen verbunden und speziell so gestaltet sind, dass ein in einem Eckenbereich verlaufender Bonddraht, der eine im Eckbereich des Chips liegende Anschlussstelle mit dem zugehörigen inneren Leiterabschnitt des Leiterrahmens verbindet, kürzer als ein benachbarter Bonddraht ist. Dies wird dadurch realisiert, dass sich der eckseitige innere Leiterabschnitt etwas weiter nach innen in Richtung Chip erstreckt als der benachbarte innere Leiterabschnitt. Konkret steht der betreffende innere Leiterabschnitt um eine Länge vor, die in der Größenordnung des mittleren Abstands benachbarter innerer Leiterabschnitte liegt.
  • In der Patentschrift EP 0 015 111 B1 ist als Verbindungssystem für eine Halbleiterbauelementpackung ein Leiterrahmen offenbart, bei dem die Zuleitungen ein von einem Chipmontagebereich strahlenartig ausgehendes Muster bilden. Dabei erstrecken sich die Zuleitungen vom quadratischen Chipmontagebereich aus mit einem inneren Abschnitt zunächst senkrecht von jeder der vier Seiten des Montagebereichs weg nach außen, um dann abknickend in einen Mittelabschnitt überzugehen, der wiederum abknickend in einen äußeren Abschnitt übergeht. Im äußeren Abschnitt verlaufen die Zuleitungen parallel zu ihrem zugehörigen inneren Abschnitt, wobei sie jedoch verbreitert sind. Der Knickwinkel beim Übergang vom mittleren zum äußeren Abschnitt ist entgegengesetzt zum Knickwinkel beim Übergang vom inneren zum mittleren Leiterabschnitt, wobei der Knickwinkel für die Zuleitungen in den mittleren Seitenbereichen geringer ist und zu den Eckbereichen der Chipmontagefläche hin zunimmt. Die Knickpunkte des Übergangs vom inneren zum mittleren Leiterabschnitt liegen auf einem Quadrat, das zu demjenigen der Chipmontagefläche um 45° verdreht ist, während die Knickpunkte des Übergangs vom mittleren zum äußeren Leiterabschnitt auf einem nochmals größeren, zu demjenigen der Chipmontagefläche gleich orientierten Quadrat liegen. Auf diese Weise sollen mit der gleichen Leiterrahmenstruktur Chips unterschiedlicher Größe montiert werden können.
  • In der Offenlegungsschrift DE 197 04 343 A1 ist ein Leiterrahmen-Verbindungssystem für eine Halbleiterbauelementpackung offenbart, bei dem einzelne Leiter des Leiterrahmens gleichzeitig als Halteelemente zum mechanischen Halten des Halbleiterchips dienen.
  • Die Offenlegungsschrift US 2002/0140083 A1 offenbart ein Verbindungssystem zur verkapselten Integration eines Halbleiterchips auf einer Mehrschichtleiterplatte, wobei die Chipanschlüsse über Bonddrähte mit Kontaktstrukturen der Leiterplatte verbunden sind, die auch Durchkontakte beinhalten können.
  • In der eingangs genannten Patentschrift US 5,923,092 A ist eine Leiterrahmenstruktur offenbart, bei der die Zuleitungen mit ihren einer Chipmontagefläche zugewandten inneren Enden auf einem Achteck liegen, indem die mit den vier Eckbereichen des quadratischen Chipmontagebereichs korrespondierenden Eckbereiche der innenseitigen Begrenzung der Leiterrahmen struktur abgeplattet sind, um dort den Abstand zu den chipseitigen Kontaktstellen etwas zu verkürzen.
  • Die Offenlegungsschrift JP 62-185331 A offenbart ein Verbindungssystem für eine Halbleiterbauelementpackung, bei dem ein in einer Öffnung der Packung aufgenommener Chip eine Bondkontaktstellenkonfiguration aufweist, bei der periphere Bondkontaktstellen zwischen je zwei Chipeckbereichen entlang eines Kreisbogens angeordnet sind, während mit einem jeweiligen Eckbereich korrespondierende Bondkontaktstellen in einer Reihe angeordnet sind, die gegenüber dem besagten Kreisbogen zur Chipecke hin versetzt ist. In gleicher Weise sind auf einem die Chipöffnung umgebenden Packungsbereich Bondbereiche, die sich zwischen Eckbereichen der Öffnung befinden, entlang eines jeweiligen Kreisbogens angeordnet, während mit dem jeweiligen Eckbereich korrespondierende Bondbereiche in einer Reihe angeordnet sind, die demgegenüber in chipabgewandter Richtung versetzt ist. Damit soll ein bezüglich des Chipmittelpunktes möglichst strahlenförmiger Verlauf aller die Bondkontaktstellen mit den Bondbereichen verbindenden Bonddrähte erreicht werden.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verbindungssystems, einer zugehörigen Halbleiterbauelementpackung und eines zugehörigen Drahtbondverfahrens zugrunde, die in der Lage sind, wenigstens teilweise die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu vermeiden und durch die insbesondere die Bondwinkel der Bonddrähte innerhalb akzeptabler Grenzen gehalten werden, ohne eine Vergrößerung der Einzelchipabmessung zu verursachen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verbindungssystems mit den Merkmalen von Anspruch 1, 2 oder 5, einer Halbleiterbauelementpackung mit den Merkmalen von Anspruch 22 und eines Drahtbondverfahrens mit den Merkmalen von Anspruch 27.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß der Erfindung beinhalten Leiterrahmen und Packungssubstrate Leitungen, Leitungsbondbereiche oder Bondfinger, die so angeordnet werden können, dass Bondkontaktstellenkonfigurationen mit gleichmäßigem Rastermaß selbst in den Eckbereichen des Einzelchips aufgenommen werden. Auf diese Weise kann das Auftreten von Kurzschlüssen zwischen benachbarten Bonddrähten reduziert oder eliminiert werden, und die Bauelement-Nettoeinzelchipanzahl während der Herstellung kann erhöht werden.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung und die zu deren besserem Verständnis oben beschriebenen herkömmlichen Ausführungsformen sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine Draufsicht auf eine herkömmliche Bondkonfiguration zwischen einem Einzelchip und einem Leiterrahmen,
  • 2 eine Draufsicht auf eine herkömmliche Bondkonfiguration, bei welcher der Abstand oder das "Rastermaß" zwischen Bondkontaktstellen gemäß der Eckenregel vergrößert ist,
  • 3 eine Draufsicht auf eine Verbindungsplatine oder einen "Leiterrahmen", die/der gemäß der Erfindung konfiguriert ist,
  • 4 eine vergrößerte Ansicht des ersten Quadranten des Leiterrahmens von 3 gemäß der Erfindung,
  • 5 eine vergrößerte Ansicht einer Bondspitze einer ersten Leitung einer zweiten Gruppe von Leitungen des Leiterrahmens von 4 gemäß der Erfindung,
  • 6 eine Draufsicht auf den an einen Einzelchip gebondeten Leiterrahmen von 4 gemäß der Erfindung,
  • 7 eine vergrößerte Ansicht des ersten Quadranten einer ersten alternativen Ausführungsform eines Leiterrahmens gemäß der Erfindung,
  • 8 eine vergrößerte Ansicht des ersten Quadranten einer zweiten alternativen Ausführungsform eines Leiterrahmens gemäß der Erfindung,
  • 9 eine vergrößerte Draufsicht des an einen Einzelchip gebondeten Leiterrahmens von 8 gemäß der Erfindung,
  • 10 ein Diagramm von Bondwinkeln für Bonddrähte einer ersten Gruppe von Leitungen und für Bonddrähte der zweiten Gruppe von Leitungen für den Leiterrahmen von 6 gemäß der Erfindung,
  • 11 eine perspektivische Ansicht einer Quad-Flat-Packung (QFP), die eine erste Gruppe von Leitungen in einem mittigen Bereich der Chipkante und eine zweite Gruppe von Leitungen in einem Eckbereich gemäß der Erfindung aufweist,
  • 12 eine Querschnittansicht der QFP von 11 entlang einer Schnittlinie A-A' von 6,
  • 13 eine Querschnittansicht einer QFP, die der in 8 dargestellten Ausführungsform der Erfindung entspricht, entlang der Schnittlinie A-A' gemäß der Erfindung,
  • 14 eine Draufsicht auf eine Quad-Flat-Non-Lead-Packung (QFN) gemäß der Erfindung, die eine erste Gruppe von Leitungen in einem mittigen Bereich der Chipkante und eine zweite Gruppe von Leitungen in einem Eckbereich gemäß der Erfindung aufweist,
  • 15 eine Querschnittansicht der QFN von 14 entlang einer Schnittlinie B-B von 14,
  • 16 eine Querschnittansicht einer Ball-Grid-Array(BGA)-Packung, die der in 8 dargestellten Ausführungsform der Erfindung entspricht, entlang der Schnittlinie A-A',
  • 17 eine Draufsicht auf ein Substrat einer substratbasierten Ball-Grid-Array(BGA)-Packung gemäß der Erfindung,
  • 18 eine vergrößerte Ansicht des ersten Quadranten des Substrats und von Bondfingern der BGA von 17 gemäß der Erfindung,
  • 19 eine Querschnittansicht des Substrats und von Bondfingern der BGA der 17 und 18 gemäß der Erfindung,
  • 20 eine Draufsicht auf den ersten Quadranten des an einen Einzelchip gebondeten Substrats und von Bondfingern der BGA der 17 bis 19 gemäß der Erfindung,
  • 21 ein Diagramm der Bondwinkel für Bonddrähte der ersten Gruppe von Bondfingern und für Bonddrähte der zweiten Gruppe von Bondfingern für das Substrat der BGA von 20 gemäß der Erfindung,
  • 22 eine Querschnittansicht eines Teils der fertiggestellten Packung der gebondeten BGA von 20 gemäß der Erfindung,
  • 23 eine Querschnittansicht eines Teils einer alternativen Ausführungsform einer fertiggestellten Packung einer gebondeten BGA gemäß der Erfindung,
  • 24A, 24B und 24C Ansichten von unten auf verschiedene BGA-Packungen gemäß der Erfindung.
  • 3 ist eine Draufsicht auf eine Verbindungsplatine oder einen "Leiterrahmen" 100, der gemäß der vorliegenden Erfindung konfiguriert ist. Der Leiterrahmen 100 der vorliegenden Erfindung beinhaltet eine Mehrzahl von Leitungen 102, die sich jeweils von einem inneren Ende 104 an ei nem inneren Bereich des Leiterrahmens zu einem äußeren Ende 106 an einem äußeren Bereich des Leiterrahmens erstrecken. Die Leitungen 102 des Leiterrahmens 100 beinhalten ein leitfähiges Metall oder eine leitfähige Legierung, wie Kupfer, Aluminium oder Gold oder andere leitfähige Materialien oder Legierungen. Die inneren Enden 104 der Leitungen des Leiterrahmens 100 umgeben einen Bereich 130, in dem eine Einzelchipkontaktstelle oder Chipkontaktstelle auf dem Leiterrahmen 100 anzubringen ist.
  • Eine Mehrzahl von Verbindungsstegen 132 erstreckt sich von vier Ecken des Leiterrahmens aus. Innere Enden 108 der Verbindungsstege 132 erstrecken sich in den Einzelchipkontaktstellenbereich 130, um eine Einzelchipkontaktstelle oder eine Platte zu tragen, auf welcher der Einzelchip angebracht wird. Der Einzelchipkontaktstellenbereich 130 weist einen Mittelpunkt c auf. Vier Quadranten umgeben den Mittelpunkt c, wobei jeder Quadrant zwei Oktanden a beinhaltet.
  • Das gezeigte Beispiel beinhaltet 256 Leitungen 102, die eine 256-Flachpackung mit niedrigem Profil (LPFP) bilden. Andere Typen von Leiterrahmen mit anderen Leitungsanzahlen und -konfigurationen sind in gleicher Weise für die Prinzipien der Erfindung anwendbar.
  • 4 ist eine vergrößerte Ansicht des ersten Quadranten des Leiterrahmens 100 von 3. Aus dieser Ansicht ist ersichtlich, dass jeder Oktand a der Leitungen 102 in eine erste Gruppe 110 und eine zweite Gruppe 120 unterteilt ist. Die erste Gruppe 110 von Leitungen 102 versorgt Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich 130, die in einem mittigen Bereich der Kante des Einzelchips liegen. Die zweite Gruppe 120 von Leitungen 102 versorgt Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich 130, die in einem Eckbereich der Kante des Einzelchips liegen. Der Ausdruck "versorgen", wie er hierin verwendet wird, bezieht sich auf Leitungen 102 (oder Bondfinger 310 der nachstehend unter Bezugnahme auf die 17 bis 23 erörterten, substratbasierten Ausführungsform), die so konfiguriert sind, dass sie durch Bonddrähte an entsprechende Bondkontaktstellen eines Einzelchips gebondet werden, der in dem Einzelchipkontaktstellenbereich 130 angebracht ist.
  • In 4 beinhaltet die erste Gruppe 110 von Leitungen 102 Leitungen 110(1), ..., 110(n), die äußere Enden 106 beinhalten, die entlang des Außenumfangs des Leiterrahmens enden. Innere Enden 104 der ersten Gruppe von Leitungen enden an einem inneren Bereich des Leiterrahmens entlang eines ersten Liniensegments L1. Die zweite Gruppe 120 von Leitungen 102 beinhaltet Leitungen 120(1), ..., 120(m), die äußere Enden 106 beinhalten, die entlang des Außenumfangs des Leiterrahmens enden. Innere Enden 104 der zweiten Gruppe von Leitungen enden an einem inneren Bereich des Leiterrahmens. Die inneren Enden 104 der zweiten Gruppe von Leitungen enden entlang eines zweiten Liniensegments L2. Das zweite Liniensegment L2 ist von dem ersten Liniensegment L1 beabstandet, zum Beispiel in einer Position, die näher am Einzelchipkontaktstellenbereich 130 liegt als das erste Liniensegment L1.
  • Die Liniensegmente L1 und L2 werden auf dem Fachgebiet als "Führungslinien" bezeichnet und können Liniensegmente beinhalten, die entlang gerader Linien liegen, oder können optional eine Serie von Liniensegmenten beinhalten, die unter verschiedenen Winkeln verlaufen. Alternativ können die Führungslinien entlang eines Segments einer Kurve, einer sinusförmigen oder "Spline"-Kurve oder eines Bogens, wie eines parabelförmigen, elliptischen oder kreisförmigen Bogens liegen. Der Ausdruck "Führungslinie", wie er hierin verwendet ist, umfasst diese und verschiedene andere Typen von Kurven und Liniensegmenten.
  • Gemäß der Erfindung ist das erste Liniensegment oder die erste Führungslinie von Bondbereichen der Leitung 102 unabhängig von dem zweiten Liniensegment oder der zweiten Führungslinie L2. Zum Beispiel kann die zweite Führungslinie L2, die mit der zweiten Gruppe von Leitungen 120 (oder Bondfingern 320 von 17 unten) verknüpft ist, die Bondkontaktstellen in einem Eckbereich des Einzelchips versorgt, an einer Position liegen, die näher als die erste Führungslinie L1 liegt, die mit einer ersten Gruppe von Leitungen 110 (oder Bondfingern 310 von 17) verknüpft ist, die Bondkontaktstellen in einem mittigen Bereich der Kante des Einzelchips versorgt, wie in 4 dargestellt.
  • Die erste und die zweite Führungslinie sind außerdem in dem Sinn diskontinuierlich, dass sie sich an ihren Endpunkten nicht schneiden. Die äußerste Leitung 110(n) der ersten Gruppe 110 von Leitungen endet zum Beispiel in einem inneren Bereich des Leiterrahmens an dem inneren Ende 104 entlang des Liniensegments der Führungslinie L1. Außerdem endet die innerste Leitung 120(1) der zweiten Gruppe 120 von Leitungen an einem inneren Bereich des Leiterrahmens an dem inneren Ende 104 entlang des Liniensegments der Führungslinie L2. Die äußerste Leitung 110(1) der ersten Gruppe von Leitungen 110 und die innerste Leitung 120(1) der zweiten Gruppe von Leitungen 120 versorgen benachbarte Bondkontaktstellen eines in dem Einzelchipbereich 130 angebrachten Einzelchips (zum Beispiel Bondkontaktstellen des mittigen Bereichs beziehungsweise des Eckbereichs), die Positionen der Führungslinien L1, L2 schneiden sich aber dennoch nicht in den Bondbereichen an den Spitzen dieser benachbarten Leitungen. Somit sind die erste und die zweite Führungslinie L1, L2 diskontinuierlich.
  • Die Leitungen 102 durchlaufen eine Anzahl von lateralen Umlenkungen oder Biegungen 105 zwischen den inneren Enden 104 und den äußeren Enden 106. Die Biegungen 105 oder Knickpunkte dienen dazu, die Kontaktfläche zwischen dem leitfähigen Leiterrahmen 100 und der Gieß verbindung zu vergrößern, die möglicherweise zur Bildung des Körpers der Packung um die Leitungen herum gegossen wird, nachdem die Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich 130 durch die Bonddrähte an den Leiterrahmen 100 gebondet ist. Die Biegungen 105 dienen auch dazu, die Bondbereiche an den inneren Enden 104 der Leitungen 102 in einer geeigneten Orientierung derart zu positionieren, dass eine Längsachse des Bondbereichs im Wesentlichen in Richtung einer entsprechenden Bondkontaktstelle auf dem Einzelchip weist, um den Kontaktbereich des Bonddrahts zwischen der entsprechenden Bondkontaktstelle des Einzelchips und dem Bondbereich der Leitung zu vergrößern.
  • Leitungen der zweiten Gruppe 120 enden entlang eines Führungsliniensegments L2, das dichter an der Kante des Einzelchips positioniert ist als die erste Gruppe von Leitungen 110, die entlang der Linie L1 enden. Außerdem ist wenigstens ein Teil des zweiten Führungsliniensegments L2 zwischen dem ersten Führungsliniensegment L1 und den Bondkontaktstellen des Einzelchips positioniert. Auf diese Weise sind die Bondbereiche der zweiten Gruppe von Leitungen dichter an den Bondkontaktstellen in den Eckbereichen des Einzelchips positioniert, und der Bondwinkel in den Eckbereichen des Einzelchips ist auf ein akzeptables Maß reduziert. Durch effektives neues Festlegen des Bondwinkels für die zweite Gruppe von Leitungen 120 wird daher der Bondwinkel für jede einzelne Leitung auf einem Wert gehalten, der geringer als ein maximal akzeptabler Bondwinkel ist. In einem Beispiel wird ein Bondwinkel von weniger als etwa 30 Grad bis 35 Grad als ein akzeptabler maximaler Bondwinkel betrachtet. Dies ermöglicht, dass der Chip mit hoher Zuverlässigkeit ohne die Notwendigkeit einer Anwendung der Eckenregel und daher ohne die Notwendigkeit für eine Vergrößerung der Chipabmessung zwecks Anpassen an eine graduelle Erhöhung des Rastermaßes zwischen benachbarten Bondkontaktstellen gebondet werden kann. Dies führt zu reduzierten Fertigungskosten, einer Erhöhung der Anzahl von pro Wafer hergestellten Chips oder "Netto-Einzelchips" und einem erhöhten Fertigungsdurchsatz.
  • Eine Orientierung des Bondbereichs der Leitung 102 in die Richtung der entsprechenden Bondkontaktstelle stellt ein effizienteres Bonden bereit. Der Bondbereich oder die Bondfläche einer Leitung wird üblicherweise als eine "Bondspitze" im Fall eines Leiterrahmens und als ein "Bondfinger" im Fall einer auf einem Packungssubstrat basierenden Technologie bezeichnet, wie jener, die in einer Ball-Grid-Array(BGA)-Packung verwendet wird. Eine Erhöhung der Effizienz wird besonders in dem Fall realisiert, in dem Ultraschallbonden verwendet wird. In diesem Fall ermöglicht eine Orientierung der Längsachse der Drahtbondspitze im Wesentlichen in Reihe mit der Bondkontaktstelle eine optimale Nutzung der Ultraschallenergie zum Bonden, was zu einem schnelleren und zuverlässigeren Bonden führt. Außerdem ist die Leitung im Fall eines Leiterrahmens in der Längsrichtung robuster als in Querrichtung, und daher verleiht eine Orientierung der Längsachse der Bondspitze der Leitung auf diese Weise der Leitung eine stärkere Basisstruktur für die Bondprozedur.
  • 5 ist eine vergrößerte Ansicht einer Bondspitze 120a der Leitung 120(1) des Leiterrahmens 100 von 4. Aus dieser Ansicht ist ersichtlich, dass die Leitung 120(1) eine Biegung an einem Punkt P1 beinhaltet, wobei die Leitung an diesem Punkt eine Biegung derart macht, dass sich die Leitung 120(1) mit einem ersten Segment 123 von dem Eckbereich des Einzelchips weg und in Richtung des mittigen Bereichs des Einzelchips erstreckt. Die Biegung am Punkt P1 ist notwendig, um die erste Leitung 120(1) der zweiten Gruppe 120 von Leitungen lateral um die Bondspitze 110a der letzten Leitung 110(n) der ersten Gruppe 110 von Leitungen herum zu leiten, die entlang des Liniensegments L1 liegt, um die Bondspitze 120a der Leitung 120(1) zwischen dem Einzelchipbereich und den Bondspitzen 110a der ersten Gruppe 110 von Leitungen zu positionieren. Eine weitere Biegung in der Leitung 120(1) liegt am Punkt P2 vor, wo ein zusätzliches zweites Segment 125 der Leitung 120(1) die Leitung 120(1) neu in eine Richtung zu der entsprechenden Bondkontaktstelle des Einzelchips in dem Einzelchipbereich 130 orientiert. Somit weisen das zweite Segment 125 und der Bondbereich der Leitung, der sich auf dem Segment befindet, jeweils eine Längsachse auf, die im Wesentlichen zu einer entsprechenden Bondkontaktstelle auf dem Einzelchip hin orientiert ist, was als eine "einander gegenüberliegende" Konfiguration bezeichnet wird und zu den vorstehend ausgeführten Vorteilen führt.
  • Die übrigen Bondspitzen 120a der zweiten Gruppe 120 von Leitungen 120(1) ... 120(m) beinhalten ähnliche erste und zweite Biegungspunkte P1, P2, was zu Bondspitzen führt, die in einer "einander gegenüberliegenden" Konfiguration mit entsprechenden Bondkontaktstellen auf dem Einzelchip orientiert sind. Im Beispiel von 4 sind die Winkel α der Biegungspunkte P1, P2 in den Leitungen, die den mittigen Bereich des Einzelchips versorgen, ausgeprägter als bei Leitungen, die den Eckbereich des Einzelchips versorgen. Wenn Bondspitzen 110a der äußersten Leitungen, zum Beispiel der Leitungen 110(n-2), 110(n-1), 110(n), der ersten Gruppe 110 beginnen, in einem Bondwinkel zu resultieren, der sich dem kritischen Bondwinkel nähert, erstreckt sich auf diese Weise die nächstbenachbarte Leitung, welche die erste Leitung 120(1) der zweiten Gruppe 120 von Leitungen ist, in Richtung des mittigen Bereichs des Einzelchips, um den nächsten Satz von Leitungen und zugehörige Bondspitzen 120a, die entlang des Liniensegments L2 liegen, derart neu zu positionieren, dass der Bondwinkel für jene Leitungen 120 eingestellt und effektiv auf einen geeigneten Bondwinkel für den Satz der zweiten Gruppe oder Leitungen 120 neu festgelegt wird. Dies führt zu einer Diskontinuität zwischen dem Bondwinkel der letzten Leitung 110(n) der ersten Gruppe von Leitungen 110 (der bei oder nahe dem maximal erlaubten Bondwinkel liegt) und dem Bondwinkel der ersten Leitung 120(1) der zweiten Gruppe von Leitungen 120 (der bei oder nahe einem Bondwinkel von null liegen kann oder tatsächlich bei einem Winkel liegt, der von entgegengesetztem Vorzeichen zu jenem der letzten Leitung 110(n) der ersten Gruppe 110 ist). Somit existiert eine Diskontinuität zwischen den Bondwinkeln der benachbarten Leitungen 110(n) und 120(1) auf der gleichen Seite des Leiterrahmens und ihren zugehörigen benachbarten Bondkontaktstellen derselben des im Einzelchipbereich 130 angebrachten Einzelchips.
  • 6 ist eine Draufsicht auf den Leiterrahmen 100 von 4, der an Bondkontaktstellen eines Einzelchips 140 gebondet ist. Der Einzelchip 140 und Leitungen 110, 120 sind unter Verwendung leitfähiger Bonddrähte 170a, 170b gebondet, wie Gold- oder Kupferdraht. Es ist ersichtlich, dass die Bondspitzen 110a der ersten Gruppe 110 von Leitungen entlang des Liniensegments L1 liegen und dass der Bonddraht 170a der ersten Leitung 110(1) der ersten Gruppe einen Bondwinkel von etwa 0 Grad aufweist, während der Draht 170a der äußersten Leitung 110(n) der ersten Gruppe einen Bondwinkel aufweist, der sich dem maximal akzeptablen Bondwinkel nähert, zum Beispiel etwa 30 Grad. Es ist außerdem ersichtlich, dass die Bondspitzen 110b der zweiten Gruppe 120 von Leitungen entlang der Linie L2 liegen und dass der Draht 170b der ersten Leitung 120(1) der zweiten Gruppe einen Bondwinkel von etwa 0 Grad aufweist und in diesem Beispiel tatsächlich einen negativen Bondwinkel von etwa –10 Grad aufweist, während der Draht 170b der äußersten Leitung 120(m) der zweiten Gruppe einen Bondwinkel aufweist, der unterhalb des maximal akzeptablen Bondwinkels von 30 Grad liegt. Somit existiert eine Diskontinuität zwischen den Bondwinkeln benachbarter Leitungen 110(n) der ersten Gruppe, die einen Bondwinkel von etwa 30 Grad aufweist, und der Leitung 120(1) der zweiten Gruppe, die einen Bondwinkel von etwa –10 Grad aufweist.
  • Um in dieser Konfiguration ein Drahtbonden zu erreichen, wird für die zum Bonden der ersten Leitungsgruppe 110 verwendeten Drähte 170a eine höhere Schleifenhöhe als für die zum Bonden der zweiten Leitungsgruppe 120 verwendeten Drähte 170b vorgesehen. Dies verhindert einen Kurzschluss der Drähte 170a, 170b für jene Leitungen der ersten und der zweiten Gruppe 110, 120, die überlappen.
  • Auf diese Weise weisen alle Leitungen der ersten Gruppe 110 und der zweiten Gruppe 120 Bondspitzen auf, die relativ zu ihren zugehörigen Bondkontaktstellen so positioniert sind, dass sie innerhalb des maximal akzeptablen Bondwinkels der Packungs-/Einzelchipkombination liegen. Die Notwendigkeit, die Eckenregel auf den Einzelchip anzuwenden, ist somit eliminiert, und es kann eine maximale Verwendung von Bondkontaktstellen auf dem Einzelchip realisiert werden, und für den Einzelchip kann dadurch eine kleinere Fläche vorgesehen werden. Gleichzeitig sind die Leitungen außerdem derart orientiert, dass die Längsachse des Segments, auf dem der Bondbereich auf der Leitung platziert ist, in Richtung der zugehörigen Bondkontaktstelle in einer "einander gegenüberliegenden" Konfiguration weist, was zu einer stärkeren Draht-Leitungs-Bondverbindung führt, wie vorstehend beschrieben.
  • 7 ist eine vergrößerte Ansicht des ersten Quadranten einer ersten alternativen Ausführungsform eines Leiterrahmens gemäß der Erfindung. In dieser Ausführungsform ist der Leiterrahmen in der gleichen Weise wie jener von 4 konfiguriert. Die Einzelchipkontaktstelle 130' ist in dieser Ausführungsform jedoch kreisförmig statt quadratisch oder rechteckig. Eine derartige kreisförmige oder elliptische Einzelchipkontaktstelle ist in bestimmten Anwendungen vorteilhaft für eine effiziente Wärmedissipation eines daran angebrachten Einzelchips. Die Bondkonfigurationen der vorliegenden Erfindung sind in gleicher Weise auf diese und andere Einzelchipkontaktstellenformen und -orientierungen anwendbar.
  • 8 ist eine vergrößerte Ansicht des ersten Quadranten einer zweiten alternativen Ausführungsform eines Leiterrahmens 200 gemäß der Erfindung. In dieser Ausführungsform wird keine Einzelchipkontaktstelle verwendet, und daher sind keine Verbindungsstege 132 notwendig. Stattdessen wird in dieser Ausführungsform vorgesehen, dass sich die zweite Gruppe von Leitungen 220 entlang langgestreckter Segmente 220a in den Einzelchipbereich 235 über ihre jeweiligen Bondbereiche 220c hinaus erstreckt, die entlang des Liniensegments L2 liegen. Die langgestreckten Segmente 220a erstrecken sich in den Einzelchipbereich 235 und wirken als ein vertikaler Träger für den Einzelchip 231. Der Einzelchip 231 ist somit direkt auf den Oberseiten der langgestreckten Segmente 220a angebracht, und die Bondkontaktstellen des Einzelchips 231 sind an die Bondbereiche 210a, 220c der ersten und der zweiten Gruppe von Leitungen 210, 220 in der gleichen Weise wie jener vorstehend unter Bezugnahme auf 6 beschriebenen drahtgebondet. Wiederum sind die erste Führungslinie L1 und die zweite Führungslinie L2 in diesem Beispiel diskontinuierlich.
  • 9 ist eine vergrößerte Ansicht des Leiterrahmens 200 von 8, der an einen Einzelchip 240 gebondet ist. Der Einzelchip 240 und die Leitungen 210, 220 sind unter Verwendung leitfähiger Bonddrähte 270a, 270b gebondet, wie Gold- oder Kupferdraht. Es ist ersichtlich, dass diese Ausführungsform die gleichen Vorteile hinsichtlich eines reduzierten Bondwinkels und hinsichtlich einer einander gegenüberliegenden Orientierung der Bondspitzen 210a, 220c bietet, wie es bei der Ausführungsform von 6 der Fall ist. Ein Unterschied besteht darin, dass die Bondspitzen 220c für die zweite Gruppe von Leitungen 220 in der Ausführungsform von 8 und 9 an einer Zwischenstelle der Leitungen 220 positioniert sind, wenn sich die Leitungen 220 weiter in den Einzelchipbereich 235 hinein erstrecken, im Gegensatz zu den Bondspitzen 120a der Ausführungsform der 3 bis 5, bei der die Spitzen 120a am oder nahe einem inneren Ende 104 der Leitungen 120 positioniert sind. Außerdem ist der Einzelchip 240 in der vorliegenden Ausführungsform direkt an der zweiten Gruppe von Leitungen 220 des Leiterrahmens 200 angebracht. Wenn ein Epoxid oder eine andere fluide Packungsmaterialverbindung um die resultierende Struktur herum gegossen wird, wird somit eine stärkere Bondverbindung direkt zwischen dem Einzelchip und dem Leiterrahmen bereitgestellt. Dies reduziert die Anfälligkeit der Packung gegenüber Temperatur, mechanischer Beanspruchung und Feuchtigkeit, die ansonsten aus der hinzugefügten Komponente der Einzelchipkontaktstelle resultieren würde.
  • 10 ist eine graphische Darstellung von Bondwinkeln für Bonddrähte 170a der ersten Gruppe von Leitungen 110 und für Bonddrähte 170b der zweiten Gruppe von Leitungen 120 für den Leiterrahmen von 6 oder 8 gemäß der vorliegenden Erfindung. Die graphische Darstellung 1 von 10 stellt die inkrementale Zunahme des Bondwinkels von einem Winkel nahe null Grad für das Bonden der ersten Leitung 110(1) der ersten Leitungsgruppe 110 und ein inkrementales Fortschreiten zu einem Winkel bei oder unter dem maximal akzeptablen Bondwinkel MAX für die letzte Leitung 110(n) der ersten Leitungsgruppe 110 dar. Die nächste benachbarte Leitung, nämlich die erste Leitung 120(1) der zweiten Leitungsgruppe 120 (siehe graphische Darstellung 2), weist einen Bondwinkel auf, der gut innerhalb des akzeptablen Bereichs liegt und tatsächlich einen Bondwinkel aufweist, der ein zu jenem der Leitung 110(n) entgegengesetztes Vorzeichen hat. Von dort nehmen die Bondwinkel der zweiten Gruppe von Leitungen 120 inkremental zu einem positiven Wert ab, und die letzte Leitung 120(m) der zweiten Gruppe von Leitungen 120 weist einen Bondwinkel auf, der gut innerhalb des maximal akzeptablen Werts MAX liegt. Die graphische Darstellung von Bondwinkeln zeigt somit eine Diskontinuität 127 zwischen den Bondwinkeln der Leitungen der ersten Gruppe (siehe graphische Darstellung 1) und den Bondwinkeln der benachbarten Leitungen der zweiten Gruppe (siehe graphische Darstellung 2).
  • 11 ist eine perspektivische Ansicht einer Quad-Flat-Packung (QFP), die eine erste Gruppe 1G von Leitungen 110b und eine zweite Gruppe 2G von Leitungen 120b gemäß der vorliegenden Erfindung aufweist. Diese QFP entspricht der in 6 dargestellten Ausführungsform der vorliegenden Erfindung. 12 ist eine Querschnittansicht der QFP von 11 entlang einer Schnittlinie A-A' von 6. Die QFP beinhaltet eine Gießverbindung 180, welche die Einzelchipkontaktstelle 130, den Einzelchip 140, die erste und die zweite Gruppe von Leitungen 110, 120, zugehörige Bondbereiche oder -spitzen 110a, 120a und Bonddrähte 170a, 170b umgibt und einschließt. Der Einzelchip 140 ist über ein Klebemittel 160 mit der Einzelchipkontaktstelle 130 gekoppelt. In dieser Ansicht ist außerdem ersichtlich, dass die erste Gruppe 170a von Bonddrähten eine größere Schleifenhöhe LH1 als die Schleifenhöhe LH2 der zweiten Gruppe von Bonddrähten 170b aufweist, um einen Kurzschluss zwischen den Drähten 170a, 170b zu vermeiden.
  • 13 ist eine Querschnittansicht einer QFP, die der in 8 dargestellten Ausführungsform der Erfindung entlang einer Schnittlinie A-A' entspricht. Die QFP beinhaltet eine Gießverbindung 280, die den Einzelchip 240, die erste und die zweite Gruppe von Leitungen 210, 220, zugehörige Bondbereiche 210a, 220c und Bonddrähte 270a, 270b umgibt und einschließt. In dieser Konfiguration beinhalten die Leitungen 220 der zweiten Gruppe Erweiterungssegmente 220a, die sich unter den Einzelchip 240 erstrecken, wie vorstehend beschrieben. Der Einzelchip 240 ist direkt auf den Erweiterungssegmenten 220a der zweiten Gruppe von Leitungen 220 über ein Klebemittel 260 angebracht, und somit ist in dieser Ausführungsform keine Einzelchipkontaktstelle notwendig. Wiederum weist die erste Gruppe 270a von Bonddrähten in dieser Ausführungsform eine größere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten 270b auf, um einen Kurzschluss zwischen den Drähten 270a, 270b zu vermeiden.
  • 14 ist eine Draufsicht auf eine Quad-Flat-Non-Lead-Packung (QFN), die eine erste Gruppe 1G von Leitungen 110b mit zugehörigen Bondkontaktstellen in den mittigen Bereichen des Einzelchips und eine zweite Gruppe 2G von Leitungen 120b mit zugehörigen Bondkontaktstellen in den Eckbereichen des Einzelchips gemäß der vorliegenden Erfindung aufweist. Diese QFP entspricht der in 6 dargestellten Ausführungsform der vorliegenden Erfindung. 15 ist eine Querschnittansicht der QFP von 14 entlang einer Schnittlinie B-B von 14. Die QFP beinhaltet eine Gießverbindung 180, welche die Einzelchipkontaktstelle 130, den Einzelchip 140, die erste und die zweite Gruppe von Leitungen 110, 120, zugehörige Bondbereiche oder Spitzen 110a, 120a und Bonddrähte 170a, 170b umgibt und einschließt. Der Einzelchip 140 ist mit dem Einzelchip 130 über ein Klebemittel 160 gekoppelt. Die Leitungen 110, 120 dieser Konfiguration liegen in Form von Metallkontakten vor, die am Umfang der Packung enden. Wiederum weist die erste Gruppe 170a von Bonddrähten eine größere Schleifenhöhe LH1 als die Schleifenhöhe LH2 der zweiten Gruppe von Bonddrähten 170b auf, um einen Kurzschluss zwischen den Drähten 170a, 170b zu vermeiden. Außerdem ermöglicht eine Vertiefung G, die in einer Unterseite der Einzelchipkontaktstelle 130 und den Leitungsanschlüssen 110, 120 ausgebildet ist, dass die Gießverbindung 180 die Einzelchipkontaktstelle und die Leitungsanschlüsse 110, 120 enger umgibt, wodurch die Komponenten mit gesteigerter Stabilität und Zuverlässigkeit in der Packung verankert sind.
  • 16 ist eine Querschnittansicht einer Ball-Grid-Array(BGA)-Packung, die der in 8 dargestellten Leiterrahmen-Ausführungsform der Erfindung entlang einer Schnittlinie A-A' entspricht. Die BGA beinhaltet eine Gießverbindung 280, die den Einzelchip 240, die erste und die zweite Gruppe von Leitungen 210, 220 und Bonddrähte 270a, 270b umgibt und einschließt. In dieser Konfiguration beinhalten die Leitungen der zweiten Gruppe 220 Erweiterungssegmente 220a, die sich unter den Einzelchip 240 erstrecken. Der Einzelchip 240 ist direkt an den Erweiterungssegmenten 220a der zweiten Gruppe von Leitungen 220 über ein Klebemittel 260 angebracht, und somit ist keine Einzelchipkontaktstelle notwendig. Wiederum weist die erste Gruppe 270a von Bonddrähten in dieser Ausführungsform eine höhere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten 270b auf, um einen Kurzschluss zwischen den Drähten 270a, 270b zu vermeiden. Freigelegte Öffnungen 285 am äußeren Ende von Leitungen 210b sorgen für einen direkten Zugriff auf die Leitungen 210b. Kugelstrukturen 290 sind in den freigelegten Öffnungen 285 platziert, um externe Anschlüsse für die Packung bereitzustellen.
  • 17 ist eine Draufsicht auf ein Substrat einer substratbasierten Ball-Grid-Array(BGA)-Packung gemäß der Erfindung. Das Substrat 300 beinhaltet mehrere Schichten von Zwischenverbindungen oder Durchkontakten und beinhaltet eine Leiterplatte, ein keramisches Substrat, einen Polyimidfilm, ein Halbleitersubstrat wie ein Siliciumsubstrat und dergleichen. Das Substrat beinhaltet einen mittigen Einzelchipkontaktstellenbereich 330 und eine Mehrzahl von Bondelementen 310a, 320a, die in dieser Technologie als "Bondfinger" bezeichnet werden. Eine erste Gruppe von Bondfingern 310a versorgt Bondkontaktstellen eines in dem Einzelchipkontaktstellenbereich 330 angebrachten Chips, die sich in einem mittigen Bereich der Kante des Einzelchips befinden, in der gleichen Weise wie die erste Gruppe von Leitungen 110 dies in dem vorstehend beschriebenen Leiterrahmen von 4 erreicht. Eine zweite Gruppe von Bondfingern 320b versorgt Bondkontaktstellen eines in dem Einzelchipkontaktstellenbereich 330 angebrachten Einzelchips, die sich in Eckbereichen der Kante des Einzelchips befinden, in der gleichen Weise wie die zweite Gruppe von Leitungen 120 dies in dem vorstehend beschrie benen Leiterrahmen von 4 erreicht. Die Bondfinger 310a, 310b werden zu externen Anschlüssen oder Leitungen der Packung durch die mehrschichtigen Zwischenverbindungen oder Durchkontakte des Substrats 300 geführt.
  • 18 ist eine vergrößerte Ansicht des ersten Quadranten des Substrats der BGA von 17 gemäß der Erfindung. In dieser Ansicht ist Punkt c der Mittelpunkt der Einzelchipkontaktstelle 330. Das Substrat oder die Verbindungsplatine 300 beinhaltet eine Mehrzahl von ersten Gruppen strukturierter Schaltkreise IG, die Durchkontakte 310(1), ..., 310(n) und zugehörige Bondfinger 310a(1), ..., 310a(n) beinhalten, sowie eine Mehrzahl von zweiten Gruppen strukturierter Schaltkreise 2G, die Durchkontakte 320(1), ..., 320(m) und zugehörige Bondfinger 320a(1), ..., 320a(m) beinhalten. In dieser Ausführungsform beinhaltet jeder Oktand um den Mittelpunkt c herum sowohl erste als auch zweite Gruppen 1G, 2G von Bondfingern 310a, 320a. In der gleichen Weise wie bei den vorstehend beschriebenen Leiterrahmen-Ausführungsformen versorgt die erste Gruppe 1G von Bondfingern 310 Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich 330, der in einem mittigen Bereich der Kante des Einzelchips liegt. Die zweite Gruppe 2G von Bondfingern 320a versorgt Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich 330, der in einem Eckbereich der Kante des Einzelchips liegt. Der Ausdruck "versorgen", wie er hierin verwendet wird, bezieht sich auf Bondfinger 310a, die so konfiguriert sind, dass sie durch Bonddrähte an zugehörige Bondkontaktstellen eines Einzelchips gebondet werden, der in dem Einzelchipkontaktstellenbereich 330 angebracht ist.
  • 19 ist eine Querschnittansicht des Substrats und der Bondfinger der BGA der 17 und 18 gemäß der Erfindung. Wie in 19 gezeigt, ist jeder der ersten Gruppe 1G von Bondfingern 310a mit Anschlüssen 310c der Packung verbunden, die äußere Zwischenverbindungen für die Packung bereitstellen. In ähnlicher Weise ist jeder der zweiten Gruppe 2G von Bondfingern 320a mit Anschlüssen 320c der Packung verbunden, die äußere Zwischenverbindungen für die Packung bereitstellen. Zwischenschichtdurchkontakte 310b, 320b (kollektiv als Durchkontakte V1 von 19 gezeigt) werden zur Zwischenverbindung der Bondfinger 310a, 320a und der zugehörigen Anschlüsse 310c, 320c verwendet. Die Zwischenschichtdurchkontakte sind in dem Substrat 300 der Verbindungsplatine ausgebildet. Eine Passivierungsschicht 335 ist auf Oberflächen des Substrats 300 ausgebildet, um darunterliegende Schaltungen und Komponenten zu schützen. Ein Durchkontakt V2 kann optional enthalten sein und geht direkt durch das Substrat 300 als eine Leitung zum Ableiten von Wärme von dem auf der Einzelchipkontaktstelle 330 anzubringenden Einzelchip hindurch. Ein Leistungsring und ein Massering 327 sind zur Bereitstellung von Leistungs- und Massespannungen für den Einzelchip ebenfalls enthalten.
  • Zu 18 zurückkehrend, sind die Bondfinger 310a der ersten Gruppe 1G entlang einer ersten Führungslinie GL1 positioniert. Die Bondfinger 320a der zweiten Gruppe 2G sind entlang einer zweiten Führungslinie GL2 positioniert. Die zweite Führungslinie GL2 ist von der ersten Führungslinie GL1 zum Beispiel in einer Position beabstandet, die dichter bei dem Einzelchipkontaktstellenbereich 330 liegt als die erste Führungslinie GL1. In diesem Beispiel liegen die Führungslinien GL1, GL2 in der Form eines Bogensegments vor, das elliptisch, parabelförmig oder kreisförmig ist. Andere Konfigurationen von Führungslinienformen sind jedoch in gleicher Weise auf die Erfindung anwendbar. In diesem Beispiel sind die erste Führungslinie GL1 und die zweite Führungslinie GL2 diskontinuierlich, da sie sich an der Stelle der Bondbereiche 310a(m) und 320a(1) nicht schneiden, die benachbarte Bondkontaktstellen eines in den Einzelchipbereich 330 eingesetzten Einzelchips versorgen.
  • Die Bondfinger 310a, 320a sind durch Strukturieren und/oder Ätzen des Substrats derart geformt, dass ihre Längsachsen in Richtung der zugehörigen Bondkontaktstellen des Einzelchips orientiert sind. Dies führt zu einem effizienteren und zuverlässigeren Bonden, insbesondere im Fall von Ultraschall-Bondtechniken, wie vorstehend beschrieben.
  • 20 ist eine Draufsicht auf den ersten Quadranten des Substrats und Bondfinger der an einen Einzelchip gebondeten BGA der 17 bis 19 gemäß der Erfindung. Der Einzelchip 340 und die Bondfinger 310a, 320a sind unter Verwendung leitfähiger Bonddrähte 370a, 370b gebondet, wie Gold- oder Kupferdraht. Es ist ersichtlich, dass die Bondfinger 310a der ersten Gruppe 1G von Leitungen entlang der Führungslinie GL1 liegen und dass der Bonddraht 370a des ersten Durchkontakts 310(1) der ersten Gruppe 1G einen Bondwinkel von etwa 0 Grad aufweist, während der Draht 370a des äußersten Durchkontakts 310(n) der ersten Gruppe 1G einen Bondwinkel aufweist, der sich dem maximal akzeptablen Bondwinkel nähert, zum Beispiel etwa 30 Grad. Es ist außerdem ersichtlich, dass die Bondfinger 320(a) der zweiten Gruppe 2G von Leitungen entlang der Führungslinie GL2 liegen und dass der Bonddraht 370b des ersten Durchkontakts 320(1) der zweiten Gruppe 2G einen Bondwinkel von etwa 0 Grad aufweist und in diesem Beispiel tatsächlich einen negativen Bondwinkel von etwa –10 Grad aufweist, während der Bonddraht 370b der äußersten Leitung 320(m) der zweiten Gruppe 2G einen Bondwinkel aufweist, der unter dem maximal akzeptablen Bondwinkel von 30 Grad liegt. Somit existiert eine Diskontinuität zwischen dem Bondwinkel des letzten Durchkontakts/Bondfingers 310(n) der ersten Gruppe 1G, der einen Bondwinkel von etwa 30 Grad aufweist, und dem ersten Durchkontakt/Bondfinger 320(1) der zweiten Gruppe, der einen Bondwinkel von etwa –10 Grad aufweist.
  • Wie bei den vorstehend beschriebenen Leiterrahmen-Ausführungsformen wird zum Erzielen einer Drahtbondverbindung in der vorliegen den substratbasierten Konfiguration bewirkt, dass die zum Bonden der ersten Durchkontaktgruppe 310 verwendeten Drähte 370a eine größere Schleifenhöhe aufweisen als die Drähte 370b, die zum Bonden der zweiten Durchkontaktgruppe 320 verwendet werden. Dies verhindert einen Kurzschluss der Drähte 370a, 370b für jene Leitungen der ersten und der zweiten Gruppe 1G, 2G, die überlappen.
  • Auf diese Weise enthalten alle Leitungen der ersten Gruppe 1G und der zweiten Gruppe 2G Bondfinger, die relativ zu ihren zugehörigen Bondkontaktstellen so positioniert sind, dass sie innerhalb des maximal akzeptablen Bondwinkels der Packungs-/Einzelchipkombination liegen. Die Notwendigkeit zum Anwenden der Eckenregel auf den Einzelchip ist somit eliminiert, und eine maximale Verwendung der Bondkontaktstellen auf dem Einzelchip kann realisiert werden, und somit kann bewirkt werden, dass der Einzelchip eine kleinere Fläche aufweist. Gleichzeitig sind die Leitungen außerdem derart orientiert, dass die Längsachse des Segments, auf dem der Bondbereich auf der Leitung platziert ist, in Richtung der zugehörigen Bondkontaktstelle in einer "einander gegenüberliegenden" Konfiguration weist, was zu einer stärkeren Drahtleitungsbondverbindung führt, wie vorstehend beschrieben.
  • 21 ist eine graphische Darstellung von Bondwinkeln für Bonddrähte der ersten Gruppe von Bondfingern und für Bonddrähte der zweiten Gruppe von Bondfingern für das Substrat der BGA der 20 gemäß der Erfindung. Eine Kennlinie 1 von 21 stellt die inkrementale Zunahme des Bondwinkels von einem Winkel von nahezu null Grad zum Bonden der ersten Bondfinger 310a(1) der ersten Gruppe 1G mit inkrementalem Fortschreiten zu einem Winkel bei oder unter dem maximal akzeptablen Bondwinkel MAX für den letzten Bondfinger 310a(n) der ersten Gruppe 1G graphisch dar. Der nächstbenachbarte Bondfinger ist der Bondfinger, der an der nächstbenachbarten Bondkontaktstelle in der Zeile von Bondkontaktstellen des Einzelchips anzubringen ist, speziell weist der erste Bondfinger 320a(1) der zweiten Gruppe 2G (siehe Kennlinie 2) einen Bondwinkel auf, der gut innerhalb des akzeptablen Bereichs liegt, und weist tatsächlich einen Bondwinkel auf, der von einem Vorzeichen ist, das jenem des Bondfingers 310a(n) entgegengesetzt ist. Von da aus nehmen die Bondwinkel der zweiten Gruppe von Bondfingern 2G inkremental auf einen positiven Wert ab, und der letzte Bondfinger 320a(m) der zweiten Gruppe von Leitungen 2G weist einen Bondwinkel auf, der gut innerhalb des maximal akzeptablen Werts MAX liegt. Die graphische Darstellung von Bondwinkeln zeigt somit eine Diskontinuität 127 zwischen den Bondwinkeln der Leitungen der ersten Gruppe (siehe Kennlinie 1) und den Bondwinkeln der benachbarten Leitungen der zweiten Gruppe (siehe Kennlinie 2).
  • 22 ist eine Querschnittansicht der fertiggestellten Packung der gebondeten BGA von 20 gemäß der Erfindung. Die BGA beinhaltet eine Gießverbindung 380, die an einer Oberseite des Substrats 300 von 19 angebracht ist, an welcher der Einzelchip 340 angebracht ist, der durch Bonddrähte 370a, 370b an die Bondfinger 320a, 320b der ersten und der zweiten Gruppe 1G, 2G gebondet ist. Die erste Gruppe 370a von Bonddrähten weist eine größere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten 370b auf, um einen Kurzschluss zwischen den Drähten 370a, 370b zu vermeiden. Kugelstrukturen 390 sind an den freiliegenden Anschlüssen oder Kugelanschlussflächen 310c, 320c angebracht, um externe Anschlüsse für die Packung bereitzustellen.
  • 23 ist eine Querschnittansicht einer alternativen Ausführungsform einer fertiggestellten Packung einer gebondeten BGA gemäß der Erfindung. Bei dieser Ausführungsform ist eine große Wärmesenke 392 an einer Unterseite des Einzelchips 340 angebracht, der über ein wärmeleitfähiges Klebemittel 396 an die Wärmesenke gebondet ist. Das Bondsubstrat oder die Leiterplatte 300 ist in gleicher Weise an der Wärme senke 392 angebracht und umgibt den Einzelchip 340, wie vorstehend beschrieben. Der erste und der zweite Bondfinger 310a, 320a des Substrats 300 sind durch entsprechende Bonddrähte 370a, 370b in der vorstehend beschriebenen Weise an Bondkontaktstellen des Einzelchips 340 gebondet. Die BGA beinhaltet eine Gießverbindung 380', die an einer Oberfläche des Substrats 300 gegenüberliegend zu der Wärmesenke 392 angebracht ist, an welcher der Einzelchip 340 angebracht ist, der durch Bonddrähte 370a, 370b an die Bondfinger 320a, 320b der ersten und der zweiten Gruppe 1G, 2G gebondet ist. Die erste Gruppe 370a von Bonddrähten weist eine größere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten 370b auf, um einen Kurzschluss zwischen den Drähten 370a, 370b zu vermeiden. Kugelstrukturen 390 sind an den freiliegenden Anschlüssen oder Kugelanschlussflächen 310c, 320c angebracht, um externe Anschlüsse für die Packung bereitzustellen.
  • Die 24A, 24B und 24C sind Ansichten von unten auf verschiedene BGA-Packungen gemäß der Erfindung. Jede Ausführungsform beinhaltet eine Passivierungsschicht 335, durch die hindurch eine Mehrzahl von Kugeln 390 angebracht ist, die zum Beispiel aus Lot- oder Goldmaterial bestehen. Die Kugeln 390 sind gemäß herkömmlichen Vorgehensweisen gebildet, die das herkömmliche Anbringungsverfahren, das Aufschmelzverfahren, das Siebdruckverfahren oder das Photolithographieverfahren beinhalten. In 24A sind die Kugeln 390 relativ klein und beinhalten mehrere Zeilen entlang des Umfangs und mehrere Zeilen in einem mittigen Bereich der Chippackung. In 24B sind die Kugeln 390 relativ groß und bedecken die gesamte Unterseite der Packung. In 24C sind die Kugeln 390 relativ klein und beinhalten eine Anzahl von Zeilen entlang des Umfangs und eine begrenzte Zahl von Zeilen in einem mittigen Bereich der Chippackung.
  • Ein typischer Packungsprozess für eine auf einem Leiterrahmen basierende Packung, wie die vorstehend unter Bezugnahme auf 11 beschriebene QFP-Packung, beinhaltet die allgemein bekannten Schritte Taping, Sägen, Einzelchipanbringung, Drahtbonden, Gießen, Leitertrimmen, Leitungsplattieren und Leitungsbildung. Ein typischer Packungsprozess für eine auf einem Substrat basierende Packung, wie die vorstehend unter Bezugnahme auf 22 beschriebene BGA-Packung, beinhaltet die allgemein bekannten Schritte Taping, Sägen, Einzelchipanbringung, Drahtbonden, Gießen, Kugelanbringung und Kugelvereinzelung.
  • Während des Schritts des Drahtbondens gemäß der vorliegenden Erfindung wird eine Hochgeschwindigkeits-Drahtsteppmaschine verwendet. Eine Kapillare aus Golddraht wird durch ein Schweißbrennverfahren an der Zielbondkontaktstelle angebracht, wobei eine geschmolzene Materialkugel von einem ersten Ende des Drahts auf der Bondkontaktstelle aufgebracht wird und der Draht so geformt oder mit ihm eine Schleife gebildet wird, dass er sich zu dem Bondbereich der Leitung des Leiterrahmens oder dem Bondfinger des leitfähigen Pfades auf dem Substrat erstreckt. Das zweite Ende des Drahts wird durch eine Steppbondverbindung zum Beispiel unter Verwendung von Ultraschallbondtechniken rasch an den Bondbereich gebondet. Nach dem Bonden wird der Draht "abgezwickt" oder abgebrochen, und die nächste Bondprozedur beginnt.
  • Während des Gießschritts wird zum Beispiel im Fall einer auf einem Leiterrahmen basierenden Packung eine EMC-Verbindung durch eine Gießöffnung mit einem hohen Druck, zum Beispiel 2 Tonnen/mm2, in das Komponentengebiet eingebracht. Wenn das Material die Gießform füllt, wird Luft durch Ecken der Gießform geblasen. Nach dem Härten der Gießform werden Leitungen außerhalb des Leiterrahmens getrimmt, zum Beispiel unter Verwendung eines Dambar-Prozesses. Die externen Leitungen werden dann plattiert, zum Beispiel unter Verwendung von SnPb- oder SnAgCu-Materialien. Während des Bildungsprozesses werden die freiliegenden, getrimmten und plattierten Leitungen zum Löten an eine Leiterplatte oder ein Substrat in eine geeignete Form stempelgepresst.

Claims (28)

  1. Verbindungssystem für eine Halbleiterbauelementpackung mit – einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (130) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, wobei das erste und das zweite Liniensegment diskontinuierlich sind und unterschiedliche Abstände zum Einzelchipbereich aufweisen, und – einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden ist, dadurch gekennzeichnet, dass – das erste und das zweite Liniensegment (L1, L2) einander in Richtung des Einzelchipbereichs wenigstens teilweise überlappen.
  2. Verbindungssystem für eine Halbleiterbauelementpackung mit – einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (130) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit einer ersten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, und – einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden sind, – wobei eine Änderung eines Bondwinkels zwischen jeweils einer der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen inkremental ist und – wobei eine Änderung des Bondwinkels zwischen jeweils einer der entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen inkremental ist, dadurch gekennzeichnet, dass – eine Änderung des Bondwinkels zwischen einer letzten der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen und einer ersten der entsprechenden zweiten Mehrzahl von benachbar ten Bondkontaktstellen und dem zweiten Satz von Bondbereichen relativ zu der inkrementalen Änderung diskontinuierlich ist, indem ihre Änderungsrichtung entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen einer vorletzten und der letzten der ersten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des ersten Satzes von Bondbereichen und entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen der ersten und einer zweiten der zweiten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des zweiten Satzes von Bondbereichen ist.
  3. Verbindungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bondbereiche Bondspitzen eines Leiterrahmens beinhalten und des Weiteren leitfähige Leitungen beinhalten, die zwischen jeden Bondbereich und einen entsprechenden der Mehrzahl von externen Anschlüssen eingeschleift sind.
  4. Verbindungssystem nach Anspruch 3, dadurch gekennzeichnet, dass wenigstens eine der leitfähigen Leitungen, die mit dem zweiten Satz von Bondbereichen gekoppelt sind, einen ersten Biegungspunkt beinhaltet, der die Leitung in Richtung des ersten Satzes von Bondbereichen umlenkt.
  5. Verbindungssystem für eine Halbleiterbauelementpackung mit – einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (130) herum, – einer Mehrzahl externer Anschlüsse, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden sind, und – einer Mehrzahl leitfähiger Leitungen (110, 120), die entsprechende der Bondbereiche und externen Anschlüsse koppeln, wobei die Bondbereiche jeweils Bondspitzen der leitfähigen Leitungen zur Verbindung mit jeweils einer bestimmten einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips beinhalten, wobei ein erster Satz (110a) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit einer ersten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, dadurch gekennzeichnet, dass – wenigstens eine der leitfähigen Leitungen, die mit dem zweiten Satz von Bondbereichen gekoppelt sind, einen ersten Biegungspunkt (P1) beinhaltet, der die Leitung in Richtung des ersten Satzes von Bondbereichen umlenkt.
  6. Verbindungssystem nach Anspruch 5, dadurch gekennzeichnet, dass das Verbindungssystem einen Leiterrahmen beinhaltet.
  7. Verbindungssystem nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die leitfähigen Leitungen auf einer Ebene liegen.
  8. Verbindungssystem nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass sich die leitfähigen Leitungen nach innen über die Bondspitzen hinaus in den Einzelchipbereich erstrecken, um als Träger für einen in dem Einzelchipbereich angebrachten Einzelchip zu dienen.
  9. Verbindungssystem nach einem der Ansprüche 1 und 3 bis 8, dadurch gekennzeichnet, dass – eine Änderung des Bondwinkels zwischen jeweils einem der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen inkremental ist, – eine Änderung des Bondwinkels zwischen jeweils einem der entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen inkremental ist und – eine Änderung des Bondwinkels zwischen einem letzten der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen und einem ersten der entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen relativ zu der inkrementalen Änderung diskontinuierlich ist, indem ihre Änderungsrichtung entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen dem letzten und einem vorletzten der ersten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des ersten Satzes von Bondbereichen und entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen dem ersten und einem zweiten der zweiten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des zweiten Satzes von Bondbereichen ist.
  10. Verbindungssystem nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass das erste und das zweite Liniensegment diskontinuierlich sind.
  11. Verbindungssystem nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Bondbereiche Bondfinger beinhalten.
  12. Verbindungssystem nach Anspruch 11, dadurch gekennzeichnet, dass die Bondfinger auf einer Außenfläche eines Mehrschichtsubstrats oder einer Mehrschichtleiterplatte ausgebildet sind und des Weiteren eine Mehrzahl leitfähiger Durchkontakte beinhalten, die jeden der Mehrzahl von Bondfingern mit je einem zugehörigen der Mehrzahl externer Anschlüsse verbinden.
  13. Verbindungssystem nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, dass die wenigstens eine der leitfähigen Leitungen, die mit dem zweiten Satz von Bondbereichen gekoppelt sind, einen zweiten Biegungspunkt (P2) beinhaltet, der näher bei dem Einzelchipbereich liegt als der erste Biegungspunkt und die Leitung so umlenkt, dass sie in einer Richtung zu der Bondkontaktstelle hin orientiert ist, die dem Bondbereich der leitfähigen Leitung zugeordnet ist.
  14. Verbindungssystem nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das erste und das zweite Liniensegment wenigstens ein Geradensegment, ein Kurvensegment, ein sinusförmiges Kurvensegment, eine Splinefunktionskurve, ein Bogensegment, ein parabelförmiges Bogensegment, ein elliptisches Bogensegment oder ein kreisförmiges Bogensegment beinhalten.
  15. Verbindungssystem nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Bondwinkel jeder entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen und die Bondwinkel jeder entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen nicht größer als ein maximal akzeptabler Bondwinkel ist.
  16. Verbindungssystem nach einem der Ansprüche 2 bis 15, dadurch gekennzeichnet, dass das erste und das zweite Liniensegment in unterschiedlichen Abständen von dem Einzelchipbereich positioniert sind.
  17. Verbindungssystem nach Anspruch 16, dadurch gekennzeichnet, dass das zweite Liniensegment dichter bei dem Einzelchipbereich liegt als das erste Liniensegment.
  18. Verbindungssystem nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Bondbereiche langgestreckt sind und Längsachsen aufweisen, die in einer Richtung zu der zugeordneten Bondkontaktstelle orientiert sind.
  19. Verbindungssystem nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass der erste Satz von Bondbereichen, der entlang des ersten Liniensegments positioniert ist, und der zweite Satz von Bondbereichen, der entlang des zweiten Liniensegments positioniert ist, so in dem Verbindungssystem liegen, dass sie einem Oktanden des Einzelchipbereichs zugeordnet sind.
  20. Verbindungssystem nach Anspruch 19, dadurch gekennzeichnet, dass jeder Oktand einen zugehörigen ersten Satz von Bondbereichen, der entlang des ersten Liniensegments positioniert ist, und einen entsprechenden zweiten Satz von Bondbereichen aufweist, der entlang des zweiten Liniensegments positioniert ist.
  21. Verbindungssystem nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass die Halbleiterbauelementpackung eine Kugelgitteranordnung (BGA), eine Quad-Flat-Packung (QFP) oder eine Quad-Flat-Non-Lead-Packung (QFN) beinhaltet.
  22. Halbleiterbauelementpackung mit – einem Halbleiterbauelementeinzelchip (140) in einem mittigen Einzelchipbereich der Packung, wobei der Einzelchip eine erste Mehrzahl von Bondkontaktstellen in einem mittigen Bereich einer Kante des Einzelchips und eine zweite Mehrzahl von Bondkontaktstellen in einem Eckbereich des Einzelchips beinhaltet, – einem Verbindungssystem (100), das eine Mehrzahl von Bondbereichen um den Einzelchipbereich herum beinhaltet, und – einer Mehrzahl von Bonddrähten (170a, 170b), wobei jeder Bonddraht entsprechende Bondbereiche des Verbindungssystems und Bondkontaktstellen des Einzelchips verbindet, dadurch gekennzeichnet, dass – das Verbindungssystem (100) ein solches nach einem der Ansprüche 1 bis 21 ist.
  23. Halbleiterbauelementpackung nach Anspruch 22, weiter gekennzeichnet durch eine Einzelchipkontaktstelle, die den Einzelchip in dem Einzelchipbereich trägt.
  24. Halbleiterbauelementpackung nach Anspruch 23, dadurch gekennzeichnet, dass die Einzelchipkontaktstelle von quadratischer, rechteckiger, kreisförmiger, ovaler, elliptischer oder polygonaler Form ist.
  25. Halbleiterbauelementpackung nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, dass die Bonddrähte beinhalten: – einen ersten Satz von Bonddrähten, die den entsprechenden ersten Satz von Bondbereichen und die Mehrzahl von benachbarten Bondkontaktstellen in dem mittigen Bereich des Einzelchips koppeln, – einen zweiten Satz von Bonddrähten, die den entsprechenden zweiten Satz von Bondbereichen und die Mehrzahl von benachbarten Bondkontaktstellen in dem Eckbereich des Einzelchips koppeln, – wobei wenigstens einer der Bonddrähte des ersten Satzes und wenigstens einer der Bonddrähte des zweiten Satzes überlappen.
  26. Halbleiterbauelementpackung nach Anspruch 25, dadurch gekennzeichnet, dass der wenigstens eine der Bonddrähte des ersten Satzes eine größere Schleifenhöhe als der wenigstens eine der Bonddrähte des zweiten Satzes aufweist.
  27. Verfahren zum Drahtbonden einer Halbleiterbauelementpackung, das umfasst: – Anbringen eines Halbleiterbauelementeinzelchips (140) in einem mittigen Einzelchipbereich der Packung, wobei der Einzelchip eine erste Mehrzahl von Bondkontaktstellen in einem mittigen Bereich einer Kante des Einzelchips und eine zweite Mehrzahl von Bondkontaktstellen in einem Eckbereich des Einzelchips beinhaltet, gekennzeichnet durch – Bereitstellen eines Verbindungssystems (100) nach einem der Ansprüche 1 bis 21 und – Drahtbonden einer Mehrzahl von Bonddrähten (170a, 170b), um entsprechende Bondbereiche des Verbindungssystems und Bondkontaktstellen des Einzelchips zu verbinden.
  28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Anbringen des Einzelchips das Anbringen des Einzelchips auf einer Einzelchipkontaktstelle beinhaltet, die den Einzelchip in dem Einzelchipbereich trägt.
DE102005035083A 2004-07-24 2005-07-20 Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren Active DE102005035083B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040058070A KR100642748B1 (ko) 2004-07-24 2004-07-24 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
KR10-2004-0058070 2004-07-24
US11/084,529 US7566954B2 (en) 2004-07-24 2005-03-18 Bonding configurations for lead-frame-based and substrate-based semiconductor packages
US11/084529 2005-03-18

Publications (2)

Publication Number Publication Date
DE102005035083A1 DE102005035083A1 (de) 2006-03-16
DE102005035083B4 true DE102005035083B4 (de) 2007-08-23

Family

ID=35853720

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005035083A Active DE102005035083B4 (de) 2004-07-24 2005-07-20 Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren

Country Status (2)

Country Link
JP (1) JP4699829B2 (de)
DE (1) DE102005035083B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200253A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体装置
JP6164895B2 (ja) * 2013-04-02 2017-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0015111B1 (de) * 1979-02-23 1982-12-15 AMP INCORPORATED (a New Jersey corporation) Leitergitter und Gehäuse für integrierte Schaltung
DE19704343A1 (de) * 1997-02-05 1998-08-20 Siemens Ag Montageverfahren für Halbleiterbauelemente
US5923092A (en) * 1996-06-13 1999-07-13 Samsung Electronics, Co., Ltd. Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame
US5952710A (en) * 1996-10-09 1999-09-14 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US20020140083A1 (en) * 2001-03-27 2002-10-03 Nec Corporation Semiconductor device haivng resin-sealed area on circuit board thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185331A (ja) * 1986-02-10 1987-08-13 Sumitomo Electric Ind Ltd 半導体装置
JP3046630B2 (ja) * 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
JP2003264268A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体装置用リードフレーム及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0015111B1 (de) * 1979-02-23 1982-12-15 AMP INCORPORATED (a New Jersey corporation) Leitergitter und Gehäuse für integrierte Schaltung
US5923092A (en) * 1996-06-13 1999-07-13 Samsung Electronics, Co., Ltd. Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame
US5952710A (en) * 1996-10-09 1999-09-14 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
DE19704343A1 (de) * 1997-02-05 1998-08-20 Siemens Ag Montageverfahren für Halbleiterbauelemente
US20020140083A1 (en) * 2001-03-27 2002-10-03 Nec Corporation Semiconductor device haivng resin-sealed area on circuit board thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 62185331 A. In: Pat. Abstr. of Japan *
JP 62-185331 A. In: Pat. Abstr. of Japan

Also Published As

Publication number Publication date
JP2006041529A (ja) 2006-02-09
DE102005035083A1 (de) 2006-03-16
JP4699829B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
DE19709295B4 (de) Halbleiterbaugruppe
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE10261009B4 (de) Halbleiterchip-Stapelpackung und Leiterrahmen hierfür
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10147955A1 (de) Halbleitervorrichtung
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE112007000781T5 (de) Halbleitervorrichtung mit lötbaren Schleifenkontakten
DE10136283A1 (de) Halbleiteranordnung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE10142585A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE102005039165A1 (de) Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE4215467C2 (de) Halbleiter-Packung und Verfahren zur Herstellung einer solchen Packung
DE69024731T2 (de) Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition