DE102005035083B4 - Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren - Google Patents
Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren Download PDFInfo
- Publication number
- DE102005035083B4 DE102005035083B4 DE102005035083A DE102005035083A DE102005035083B4 DE 102005035083 B4 DE102005035083 B4 DE 102005035083B4 DE 102005035083 A DE102005035083 A DE 102005035083A DE 102005035083 A DE102005035083 A DE 102005035083A DE 102005035083 B4 DE102005035083 B4 DE 102005035083B4
- Authority
- DE
- Germany
- Prior art keywords
- bond
- single chip
- bonding
- areas
- connection system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48844—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Verbindungssystem
für eine
Halbleiterbauelementpackung mit
– einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (130) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, wobei das erste und das zweite Liniensegment diskontinuierlich sind und unterschiedliche Abstände zum Einzelchipbereich aufweisen, und
– einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden ist,
dadurch gekennzeichnet, dass
– das erste und das zweite Liniensegment (L1, L2) einander in Richtung des Einzelchipbereichs wenigstens teilweise überlappen.
– einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (130) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, wobei das erste und das zweite Liniensegment diskontinuierlich sind und unterschiedliche Abstände zum Einzelchipbereich aufweisen, und
– einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden ist,
dadurch gekennzeichnet, dass
– das erste und das zweite Liniensegment (L1, L2) einander in Richtung des Einzelchipbereichs wenigstens teilweise überlappen.
Description
- Die Erfindung bezieht sich auf ein Verbindungssystem, das Bondbereiche für eine Halbleiterbauelementpackung beinhaltet, auf eine zugehörige Halbleiterbauelementpackung sowie auf ein Verfahren zum Drahtbonden einer derartigen Packung.
- Die Anzahl von Transistoren, die auf einem integrierten Schaltkreischip gebildet werden können, nimmt mit dem Trend zu höherer Integration weiter zu. Demgemäß werden integrierte Schaltkreise hochentwickelter und erfordern eine erhöhte Anzahl von Eingabe- und Ausgabe-E/A-Anschlüssen oder -Leitungen. Daher nimmt die Anzahl von Bondkontaktstellen, die an den Kanten der Einzelchips platziert sind, entsprechend zu, was Beschränkungen für das Packen von Chips bedeutet.
- In einem integrierten Schaltkreiseinzelchip sind die Bondkontaktstellen üblicherweise am Umfang des Chips platziert. Der Einzelchip ist an einem Leiterrahmen oder Packungssubstrat angebracht, das wiederum eine Anzahl von Anschlussstiften oder Leitungen zum Verteilen der Signale von der Bondkontaktstelle des Einzelchips zu einer Schaltkreisplatine enthält, an der die Chippackung angebracht ist. Der Leiterrahmen oder das Packungssubstrat beinhalten eine Anzahl von Leitungen, die im Allgemeinen zu den Bondkontaktstellen des Einzelchips justiert sind. Die Leitungen sind über Bonddrähte mit den Bondkontaktstellen gekoppelt.
-
1 ist eine Draufsicht auf eine herkömmliche Bondkonfiguration. Ein Einzelchip1 beinhaltet eine Mehrzahl von Bondkontaktstellen3 entlang einer Kante des Einzelchips1 . Die Bondkontaktstellen3 sind mit einer Mehrzahl von entsprechenden Leitungen5 eines Leiterrahmens über Bonddrähte7 in Bondbereichen9 des Leiterrahmens gekoppelt. Die Bondbereiche9 werden außerdem üblicherweise für Leiterrahmen als "innere Leitungsanschlussstellen" oder für Packungssubstratkonfigurationen als "Bondfinger" bezeichnet. Die Leitungen5 sind von größerer Abmessung als die entsprechenden Bondkontaktstellen3 . Der Winkel, unter dem der Bonddraht7 relativ zu einer Achse liegt, die senkrecht zu der Kante des Einzelchips1 ist und durch die entsprechende Kontaktstelle3 verläuft, wird als "Bondwinkel" bezeichnet. Bonddrähte7 , die mit den Bondkontaktstellen3 in einem mittigen Bereich der Kante des Chips gekoppelt sind, sind um eine Entfernung S2 voneinander beabstandet, während Bonddrähte7 , die mit den Bondkontaktstellen3 in einem Eckbereich der Kante des Chips gekoppelt sind, um eine Entfernung S1 voneinander beabstandet sind. Die Entfernung S1 zwischen den Bonddrähten in den Eckbereichen des Einzelchips ist aufgrund des erhöhten Bondwinkels der Drähte in den Eckbereichen, der auf der größeren Abmessung der Leitungen5 beruht, geringer als die Entfernung S2 zwischen den Bonddrähten in dem mittigen Bereich des Einzelchips. Mit der reduzierten Entfernung S1 zwischen Drähten in den Eckbereichen besteht eine erhöhte Wahrscheinlichkeit für einen Kurzschluss zwischen Bonddrähten in den Eckbereichen während der letzten Stadien des Chippackens, ein kostspieliger Zeitpunkt zum Einbringen von Defekten im Herstellungsprozess, da die Fertigung des Chips zu diesem Zeitpunkt nahezu beendet ist. - Um einen Kurzschluss von Draht zu Draht in den Eckbereichen zu vermeiden, wird der Abstand zwischen den Bondkontaktstellen
3 von den mittigen Bereichen des Einzelchips zu den Eckbereichen größer gemacht.2 ist eine Draufsicht auf eine herkömmliche Bondkonfiguration, bei welcher der Abstand oder das "Rastermaß" zwischen den Bondkontaktstellen3 auf diese Weise vergrößert ist. Diese Vergrößerung des Rastermaßes wird im Allgemeinen als die "Eckenregel" bezeichnet. Unter Verwendung der Eckenregel wird aus2 ersichtlich, dass das Rastermaß P1 zwischen den Bondkontaktstellen3 in dem mittigen Bereich kleiner als das Rastermaß P2 zwischen den Bondkontaktstellen3 in einem Zwischenbereich ist, das seinerseits kleiner als das Rastermaß P3 zwischen den Bondkontaktstellen3 in dem Eckbereich ist (P1 < P2 < P3). Die Eckenregel lässt sich auf Bondkontaktstellen sowohl entlang vertikaler als auch horizontaler Kanten des Einzelchips und in allen Quadranten des Einzelchips anwenden. Durch Vergrößern des Rastermaßes zwischen Bondkontaktstellen auf diese Weise wird die Vergrößerung des Bondwinkels zwischen den Chipbondkontaktstellen3 und den Leitungsbondbereichen9 abgeschwächt oder eliminiert. Beispiele für die Verwendung der Eckenregel für Chipbondkonfigurationen sind in der PatentschriftUS 5,923,092 A bereitgestellt, deren Inhalt durch Verweis hierin aufgenommen wird. - Eine Bondkonfiguration, auf die sich die Eckenregel anwenden lässt, resultiert jedoch in einer vergrößerten Chipabmessung, wenn die Anzahl an Bondkontaktstellen aufrechterhalten werden soll. Dies steht im Gegensatz zur Designintegration und im Gegensatz zum Fertigungsdurchsatz, bei denen eine optimale "Netto-Einzelchip"-Anzahl oder Anzahl an Chips pro Wafer gewünscht ist. Demgemäß erhöhen sich die Herstellungskosten proportional.
- Bei einem in der Patentschrift
US 5,952,710 A ffenbarten gattungsgemäßen Verbindungssystem sind als um einen Einzelchipbereich herum angeordnete Bondbereiche innere Leiterabschnitte eines zur Chipkontaktierung dienenden Leiterrahmens vorgesehen, die über Bonddrähte mit entsprechenden Chipanschlüssen verbunden und speziell so gestaltet sind, dass ein in einem Eckenbereich verlaufender Bonddraht, der eine im Eckbereich des Chips liegende Anschlussstelle mit dem zugehörigen inneren Leiterabschnitt des Leiterrahmens verbindet, kürzer als ein benachbarter Bonddraht ist. Dies wird dadurch realisiert, dass sich der eckseitige innere Leiterabschnitt etwas weiter nach innen in Richtung Chip erstreckt als der benachbarte innere Leiterabschnitt. Konkret steht der betreffende innere Leiterabschnitt um eine Länge vor, die in der Größenordnung des mittleren Abstands benachbarter innerer Leiterabschnitte liegt. - In der Patentschrift
EP 0 015 111 B1 ist als Verbindungssystem für eine Halbleiterbauelementpackung ein Leiterrahmen offenbart, bei dem die Zuleitungen ein von einem Chipmontagebereich strahlenartig ausgehendes Muster bilden. Dabei erstrecken sich die Zuleitungen vom quadratischen Chipmontagebereich aus mit einem inneren Abschnitt zunächst senkrecht von jeder der vier Seiten des Montagebereichs weg nach außen, um dann abknickend in einen Mittelabschnitt überzugehen, der wiederum abknickend in einen äußeren Abschnitt übergeht. Im äußeren Abschnitt verlaufen die Zuleitungen parallel zu ihrem zugehörigen inneren Abschnitt, wobei sie jedoch verbreitert sind. Der Knickwinkel beim Übergang vom mittleren zum äußeren Abschnitt ist entgegengesetzt zum Knickwinkel beim Übergang vom inneren zum mittleren Leiterabschnitt, wobei der Knickwinkel für die Zuleitungen in den mittleren Seitenbereichen geringer ist und zu den Eckbereichen der Chipmontagefläche hin zunimmt. Die Knickpunkte des Übergangs vom inneren zum mittleren Leiterabschnitt liegen auf einem Quadrat, das zu demjenigen der Chipmontagefläche um 45° verdreht ist, während die Knickpunkte des Übergangs vom mittleren zum äußeren Leiterabschnitt auf einem nochmals größeren, zu demjenigen der Chipmontagefläche gleich orientierten Quadrat liegen. Auf diese Weise sollen mit der gleichen Leiterrahmenstruktur Chips unterschiedlicher Größe montiert werden können. - In der Offenlegungsschrift
DE 197 04 343 A1 ist ein Leiterrahmen-Verbindungssystem für eine Halbleiterbauelementpackung offenbart, bei dem einzelne Leiter des Leiterrahmens gleichzeitig als Halteelemente zum mechanischen Halten des Halbleiterchips dienen. - Die Offenlegungsschrift US 2002/0140083 A1 offenbart ein Verbindungssystem zur verkapselten Integration eines Halbleiterchips auf einer Mehrschichtleiterplatte, wobei die Chipanschlüsse über Bonddrähte mit Kontaktstrukturen der Leiterplatte verbunden sind, die auch Durchkontakte beinhalten können.
- In der eingangs genannten Patentschrift
US 5,923,092 A ist eine Leiterrahmenstruktur offenbart, bei der die Zuleitungen mit ihren einer Chipmontagefläche zugewandten inneren Enden auf einem Achteck liegen, indem die mit den vier Eckbereichen des quadratischen Chipmontagebereichs korrespondierenden Eckbereiche der innenseitigen Begrenzung der Leiterrahmen struktur abgeplattet sind, um dort den Abstand zu den chipseitigen Kontaktstellen etwas zu verkürzen. - Die Offenlegungsschrift JP 62-185331 A offenbart ein Verbindungssystem für eine Halbleiterbauelementpackung, bei dem ein in einer Öffnung der Packung aufgenommener Chip eine Bondkontaktstellenkonfiguration aufweist, bei der periphere Bondkontaktstellen zwischen je zwei Chipeckbereichen entlang eines Kreisbogens angeordnet sind, während mit einem jeweiligen Eckbereich korrespondierende Bondkontaktstellen in einer Reihe angeordnet sind, die gegenüber dem besagten Kreisbogen zur Chipecke hin versetzt ist. In gleicher Weise sind auf einem die Chipöffnung umgebenden Packungsbereich Bondbereiche, die sich zwischen Eckbereichen der Öffnung befinden, entlang eines jeweiligen Kreisbogens angeordnet, während mit dem jeweiligen Eckbereich korrespondierende Bondbereiche in einer Reihe angeordnet sind, die demgegenüber in chipabgewandter Richtung versetzt ist. Damit soll ein bezüglich des Chipmittelpunktes möglichst strahlenförmiger Verlauf aller die Bondkontaktstellen mit den Bondbereichen verbindenden Bonddrähte erreicht werden.
- Der Erfindung liegt als technisches Problem die Bereitstellung eines Verbindungssystems, einer zugehörigen Halbleiterbauelementpackung und eines zugehörigen Drahtbondverfahrens zugrunde, die in der Lage sind, wenigstens teilweise die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu vermeiden und durch die insbesondere die Bondwinkel der Bonddrähte innerhalb akzeptabler Grenzen gehalten werden, ohne eine Vergrößerung der Einzelchipabmessung zu verursachen.
- Die Erfindung löst dieses Problem durch die Bereitstellung eines Verbindungssystems mit den Merkmalen von Anspruch 1, 2 oder 5, einer Halbleiterbauelementpackung mit den Merkmalen von Anspruch 22 und eines Drahtbondverfahrens mit den Merkmalen von Anspruch 27.
- Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
- Gemäß der Erfindung beinhalten Leiterrahmen und Packungssubstrate Leitungen, Leitungsbondbereiche oder Bondfinger, die so angeordnet werden können, dass Bondkontaktstellenkonfigurationen mit gleichmäßigem Rastermaß selbst in den Eckbereichen des Einzelchips aufgenommen werden. Auf diese Weise kann das Auftreten von Kurzschlüssen zwischen benachbarten Bonddrähten reduziert oder eliminiert werden, und die Bauelement-Nettoeinzelchipanzahl während der Herstellung kann erhöht werden.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung und die zu deren besserem Verständnis oben beschriebenen herkömmlichen Ausführungsformen sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 eine Draufsicht auf eine herkömmliche Bondkonfiguration zwischen einem Einzelchip und einem Leiterrahmen, -
2 eine Draufsicht auf eine herkömmliche Bondkonfiguration, bei welcher der Abstand oder das "Rastermaß" zwischen Bondkontaktstellen gemäß der Eckenregel vergrößert ist, -
3 eine Draufsicht auf eine Verbindungsplatine oder einen "Leiterrahmen", die/der gemäß der Erfindung konfiguriert ist, -
4 eine vergrößerte Ansicht des ersten Quadranten des Leiterrahmens von3 gemäß der Erfindung, -
5 eine vergrößerte Ansicht einer Bondspitze einer ersten Leitung einer zweiten Gruppe von Leitungen des Leiterrahmens von4 gemäß der Erfindung, -
6 eine Draufsicht auf den an einen Einzelchip gebondeten Leiterrahmen von4 gemäß der Erfindung, -
7 eine vergrößerte Ansicht des ersten Quadranten einer ersten alternativen Ausführungsform eines Leiterrahmens gemäß der Erfindung, -
8 eine vergrößerte Ansicht des ersten Quadranten einer zweiten alternativen Ausführungsform eines Leiterrahmens gemäß der Erfindung, -
9 eine vergrößerte Draufsicht des an einen Einzelchip gebondeten Leiterrahmens von8 gemäß der Erfindung, -
10 ein Diagramm von Bondwinkeln für Bonddrähte einer ersten Gruppe von Leitungen und für Bonddrähte der zweiten Gruppe von Leitungen für den Leiterrahmen von6 gemäß der Erfindung, -
11 eine perspektivische Ansicht einer Quad-Flat-Packung (QFP), die eine erste Gruppe von Leitungen in einem mittigen Bereich der Chipkante und eine zweite Gruppe von Leitungen in einem Eckbereich gemäß der Erfindung aufweist, -
12 eine Querschnittansicht der QFP von11 entlang einer Schnittlinie A-A' von6 , -
13 eine Querschnittansicht einer QFP, die der in8 dargestellten Ausführungsform der Erfindung entspricht, entlang der Schnittlinie A-A' gemäß der Erfindung, -
14 eine Draufsicht auf eine Quad-Flat-Non-Lead-Packung (QFN) gemäß der Erfindung, die eine erste Gruppe von Leitungen in einem mittigen Bereich der Chipkante und eine zweite Gruppe von Leitungen in einem Eckbereich gemäß der Erfindung aufweist, -
15 eine Querschnittansicht der QFN von14 entlang einer Schnittlinie B-B von14 , -
16 eine Querschnittansicht einer Ball-Grid-Array(BGA)-Packung, die der in8 dargestellten Ausführungsform der Erfindung entspricht, entlang der Schnittlinie A-A', -
17 eine Draufsicht auf ein Substrat einer substratbasierten Ball-Grid-Array(BGA)-Packung gemäß der Erfindung, -
18 eine vergrößerte Ansicht des ersten Quadranten des Substrats und von Bondfingern der BGA von17 gemäß der Erfindung, -
19 eine Querschnittansicht des Substrats und von Bondfingern der BGA der17 und18 gemäß der Erfindung, -
20 eine Draufsicht auf den ersten Quadranten des an einen Einzelchip gebondeten Substrats und von Bondfingern der BGA der17 bis19 gemäß der Erfindung, -
21 ein Diagramm der Bondwinkel für Bonddrähte der ersten Gruppe von Bondfingern und für Bonddrähte der zweiten Gruppe von Bondfingern für das Substrat der BGA von20 gemäß der Erfindung, -
22 eine Querschnittansicht eines Teils der fertiggestellten Packung der gebondeten BGA von20 gemäß der Erfindung, -
23 eine Querschnittansicht eines Teils einer alternativen Ausführungsform einer fertiggestellten Packung einer gebondeten BGA gemäß der Erfindung, -
24A ,24B und24C Ansichten von unten auf verschiedene BGA-Packungen gemäß der Erfindung. -
3 ist eine Draufsicht auf eine Verbindungsplatine oder einen "Leiterrahmen"100 , der gemäß der vorliegenden Erfindung konfiguriert ist. Der Leiterrahmen100 der vorliegenden Erfindung beinhaltet eine Mehrzahl von Leitungen102 , die sich jeweils von einem inneren Ende104 an ei nem inneren Bereich des Leiterrahmens zu einem äußeren Ende106 an einem äußeren Bereich des Leiterrahmens erstrecken. Die Leitungen102 des Leiterrahmens100 beinhalten ein leitfähiges Metall oder eine leitfähige Legierung, wie Kupfer, Aluminium oder Gold oder andere leitfähige Materialien oder Legierungen. Die inneren Enden104 der Leitungen des Leiterrahmens100 umgeben einen Bereich130 , in dem eine Einzelchipkontaktstelle oder Chipkontaktstelle auf dem Leiterrahmen100 anzubringen ist. - Eine Mehrzahl von Verbindungsstegen
132 erstreckt sich von vier Ecken des Leiterrahmens aus. Innere Enden108 der Verbindungsstege132 erstrecken sich in den Einzelchipkontaktstellenbereich130 , um eine Einzelchipkontaktstelle oder eine Platte zu tragen, auf welcher der Einzelchip angebracht wird. Der Einzelchipkontaktstellenbereich130 weist einen Mittelpunkt c auf. Vier Quadranten umgeben den Mittelpunkt c, wobei jeder Quadrant zwei Oktanden a beinhaltet. - Das gezeigte Beispiel beinhaltet 256 Leitungen
102 , die eine 256-Flachpackung mit niedrigem Profil (LPFP) bilden. Andere Typen von Leiterrahmen mit anderen Leitungsanzahlen und -konfigurationen sind in gleicher Weise für die Prinzipien der Erfindung anwendbar. -
4 ist eine vergrößerte Ansicht des ersten Quadranten des Leiterrahmens100 von3 . Aus dieser Ansicht ist ersichtlich, dass jeder Oktand a der Leitungen102 in eine erste Gruppe110 und eine zweite Gruppe120 unterteilt ist. Die erste Gruppe110 von Leitungen102 versorgt Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich130 , die in einem mittigen Bereich der Kante des Einzelchips liegen. Die zweite Gruppe120 von Leitungen102 versorgt Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich130 , die in einem Eckbereich der Kante des Einzelchips liegen. Der Ausdruck "versorgen", wie er hierin verwendet wird, bezieht sich auf Leitungen102 (oder Bondfinger310 der nachstehend unter Bezugnahme auf die17 bis23 erörterten, substratbasierten Ausführungsform), die so konfiguriert sind, dass sie durch Bonddrähte an entsprechende Bondkontaktstellen eines Einzelchips gebondet werden, der in dem Einzelchipkontaktstellenbereich130 angebracht ist. - In
4 beinhaltet die erste Gruppe110 von Leitungen102 Leitungen110(1) , ...,110(n) , die äußere Enden106 beinhalten, die entlang des Außenumfangs des Leiterrahmens enden. Innere Enden104 der ersten Gruppe von Leitungen enden an einem inneren Bereich des Leiterrahmens entlang eines ersten Liniensegments L1. Die zweite Gruppe120 von Leitungen102 beinhaltet Leitungen120(1) , ...,120(m) , die äußere Enden106 beinhalten, die entlang des Außenumfangs des Leiterrahmens enden. Innere Enden104 der zweiten Gruppe von Leitungen enden an einem inneren Bereich des Leiterrahmens. Die inneren Enden104 der zweiten Gruppe von Leitungen enden entlang eines zweiten Liniensegments L2. Das zweite Liniensegment L2 ist von dem ersten Liniensegment L1 beabstandet, zum Beispiel in einer Position, die näher am Einzelchipkontaktstellenbereich130 liegt als das erste Liniensegment L1. - Die Liniensegmente L1 und L2 werden auf dem Fachgebiet als "Führungslinien" bezeichnet und können Liniensegmente beinhalten, die entlang gerader Linien liegen, oder können optional eine Serie von Liniensegmenten beinhalten, die unter verschiedenen Winkeln verlaufen. Alternativ können die Führungslinien entlang eines Segments einer Kurve, einer sinusförmigen oder "Spline"-Kurve oder eines Bogens, wie eines parabelförmigen, elliptischen oder kreisförmigen Bogens liegen. Der Ausdruck "Führungslinie", wie er hierin verwendet ist, umfasst diese und verschiedene andere Typen von Kurven und Liniensegmenten.
- Gemäß der Erfindung ist das erste Liniensegment oder die erste Führungslinie von Bondbereichen der Leitung
102 unabhängig von dem zweiten Liniensegment oder der zweiten Führungslinie L2. Zum Beispiel kann die zweite Führungslinie L2, die mit der zweiten Gruppe von Leitungen120 (oder Bondfingern320 von17 unten) verknüpft ist, die Bondkontaktstellen in einem Eckbereich des Einzelchips versorgt, an einer Position liegen, die näher als die erste Führungslinie L1 liegt, die mit einer ersten Gruppe von Leitungen110 (oder Bondfingern310 von17 ) verknüpft ist, die Bondkontaktstellen in einem mittigen Bereich der Kante des Einzelchips versorgt, wie in4 dargestellt. - Die erste und die zweite Führungslinie sind außerdem in dem Sinn diskontinuierlich, dass sie sich an ihren Endpunkten nicht schneiden. Die äußerste Leitung
110(n) der ersten Gruppe110 von Leitungen endet zum Beispiel in einem inneren Bereich des Leiterrahmens an dem inneren Ende104 entlang des Liniensegments der Führungslinie L1. Außerdem endet die innerste Leitung120(1) der zweiten Gruppe120 von Leitungen an einem inneren Bereich des Leiterrahmens an dem inneren Ende104 entlang des Liniensegments der Führungslinie L2. Die äußerste Leitung110(1) der ersten Gruppe von Leitungen110 und die innerste Leitung120(1) der zweiten Gruppe von Leitungen120 versorgen benachbarte Bondkontaktstellen eines in dem Einzelchipbereich130 angebrachten Einzelchips (zum Beispiel Bondkontaktstellen des mittigen Bereichs beziehungsweise des Eckbereichs), die Positionen der Führungslinien L1, L2 schneiden sich aber dennoch nicht in den Bondbereichen an den Spitzen dieser benachbarten Leitungen. Somit sind die erste und die zweite Führungslinie L1, L2 diskontinuierlich. - Die Leitungen
102 durchlaufen eine Anzahl von lateralen Umlenkungen oder Biegungen105 zwischen den inneren Enden104 und den äußeren Enden106 . Die Biegungen105 oder Knickpunkte dienen dazu, die Kontaktfläche zwischen dem leitfähigen Leiterrahmen100 und der Gieß verbindung zu vergrößern, die möglicherweise zur Bildung des Körpers der Packung um die Leitungen herum gegossen wird, nachdem die Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich130 durch die Bonddrähte an den Leiterrahmen100 gebondet ist. Die Biegungen105 dienen auch dazu, die Bondbereiche an den inneren Enden104 der Leitungen102 in einer geeigneten Orientierung derart zu positionieren, dass eine Längsachse des Bondbereichs im Wesentlichen in Richtung einer entsprechenden Bondkontaktstelle auf dem Einzelchip weist, um den Kontaktbereich des Bonddrahts zwischen der entsprechenden Bondkontaktstelle des Einzelchips und dem Bondbereich der Leitung zu vergrößern. - Leitungen der zweiten Gruppe
120 enden entlang eines Führungsliniensegments L2, das dichter an der Kante des Einzelchips positioniert ist als die erste Gruppe von Leitungen110 , die entlang der Linie L1 enden. Außerdem ist wenigstens ein Teil des zweiten Führungsliniensegments L2 zwischen dem ersten Führungsliniensegment L1 und den Bondkontaktstellen des Einzelchips positioniert. Auf diese Weise sind die Bondbereiche der zweiten Gruppe von Leitungen dichter an den Bondkontaktstellen in den Eckbereichen des Einzelchips positioniert, und der Bondwinkel in den Eckbereichen des Einzelchips ist auf ein akzeptables Maß reduziert. Durch effektives neues Festlegen des Bondwinkels für die zweite Gruppe von Leitungen120 wird daher der Bondwinkel für jede einzelne Leitung auf einem Wert gehalten, der geringer als ein maximal akzeptabler Bondwinkel ist. In einem Beispiel wird ein Bondwinkel von weniger als etwa 30 Grad bis 35 Grad als ein akzeptabler maximaler Bondwinkel betrachtet. Dies ermöglicht, dass der Chip mit hoher Zuverlässigkeit ohne die Notwendigkeit einer Anwendung der Eckenregel und daher ohne die Notwendigkeit für eine Vergrößerung der Chipabmessung zwecks Anpassen an eine graduelle Erhöhung des Rastermaßes zwischen benachbarten Bondkontaktstellen gebondet werden kann. Dies führt zu reduzierten Fertigungskosten, einer Erhöhung der Anzahl von pro Wafer hergestellten Chips oder "Netto-Einzelchips" und einem erhöhten Fertigungsdurchsatz. - Eine Orientierung des Bondbereichs der Leitung
102 in die Richtung der entsprechenden Bondkontaktstelle stellt ein effizienteres Bonden bereit. Der Bondbereich oder die Bondfläche einer Leitung wird üblicherweise als eine "Bondspitze" im Fall eines Leiterrahmens und als ein "Bondfinger" im Fall einer auf einem Packungssubstrat basierenden Technologie bezeichnet, wie jener, die in einer Ball-Grid-Array(BGA)-Packung verwendet wird. Eine Erhöhung der Effizienz wird besonders in dem Fall realisiert, in dem Ultraschallbonden verwendet wird. In diesem Fall ermöglicht eine Orientierung der Längsachse der Drahtbondspitze im Wesentlichen in Reihe mit der Bondkontaktstelle eine optimale Nutzung der Ultraschallenergie zum Bonden, was zu einem schnelleren und zuverlässigeren Bonden führt. Außerdem ist die Leitung im Fall eines Leiterrahmens in der Längsrichtung robuster als in Querrichtung, und daher verleiht eine Orientierung der Längsachse der Bondspitze der Leitung auf diese Weise der Leitung eine stärkere Basisstruktur für die Bondprozedur. -
5 ist eine vergrößerte Ansicht einer Bondspitze120a der Leitung120(1) des Leiterrahmens100 von4 . Aus dieser Ansicht ist ersichtlich, dass die Leitung120(1) eine Biegung an einem Punkt P1 beinhaltet, wobei die Leitung an diesem Punkt eine Biegung derart macht, dass sich die Leitung120(1) mit einem ersten Segment123 von dem Eckbereich des Einzelchips weg und in Richtung des mittigen Bereichs des Einzelchips erstreckt. Die Biegung am Punkt P1 ist notwendig, um die erste Leitung120(1) der zweiten Gruppe120 von Leitungen lateral um die Bondspitze110a der letzten Leitung110(n) der ersten Gruppe110 von Leitungen herum zu leiten, die entlang des Liniensegments L1 liegt, um die Bondspitze120a der Leitung120(1) zwischen dem Einzelchipbereich und den Bondspitzen110a der ersten Gruppe110 von Leitungen zu positionieren. Eine weitere Biegung in der Leitung120(1) liegt am Punkt P2 vor, wo ein zusätzliches zweites Segment125 der Leitung120(1) die Leitung120(1) neu in eine Richtung zu der entsprechenden Bondkontaktstelle des Einzelchips in dem Einzelchipbereich130 orientiert. Somit weisen das zweite Segment125 und der Bondbereich der Leitung, der sich auf dem Segment befindet, jeweils eine Längsachse auf, die im Wesentlichen zu einer entsprechenden Bondkontaktstelle auf dem Einzelchip hin orientiert ist, was als eine "einander gegenüberliegende" Konfiguration bezeichnet wird und zu den vorstehend ausgeführten Vorteilen führt. - Die übrigen Bondspitzen
120a der zweiten Gruppe120 von Leitungen120(1) ...120(m) beinhalten ähnliche erste und zweite Biegungspunkte P1, P2, was zu Bondspitzen führt, die in einer "einander gegenüberliegenden" Konfiguration mit entsprechenden Bondkontaktstellen auf dem Einzelchip orientiert sind. Im Beispiel von4 sind die Winkel α der Biegungspunkte P1, P2 in den Leitungen, die den mittigen Bereich des Einzelchips versorgen, ausgeprägter als bei Leitungen, die den Eckbereich des Einzelchips versorgen. Wenn Bondspitzen110a der äußersten Leitungen, zum Beispiel der Leitungen110(n-2) ,110(n-1) ,110(n) , der ersten Gruppe110 beginnen, in einem Bondwinkel zu resultieren, der sich dem kritischen Bondwinkel nähert, erstreckt sich auf diese Weise die nächstbenachbarte Leitung, welche die erste Leitung120(1) der zweiten Gruppe120 von Leitungen ist, in Richtung des mittigen Bereichs des Einzelchips, um den nächsten Satz von Leitungen und zugehörige Bondspitzen120a , die entlang des Liniensegments L2 liegen, derart neu zu positionieren, dass der Bondwinkel für jene Leitungen120 eingestellt und effektiv auf einen geeigneten Bondwinkel für den Satz der zweiten Gruppe oder Leitungen120 neu festgelegt wird. Dies führt zu einer Diskontinuität zwischen dem Bondwinkel der letzten Leitung110(n) der ersten Gruppe von Leitungen110 (der bei oder nahe dem maximal erlaubten Bondwinkel liegt) und dem Bondwinkel der ersten Leitung120(1) der zweiten Gruppe von Leitungen120 (der bei oder nahe einem Bondwinkel von null liegen kann oder tatsächlich bei einem Winkel liegt, der von entgegengesetztem Vorzeichen zu jenem der letzten Leitung110(n) der ersten Gruppe110 ist). Somit existiert eine Diskontinuität zwischen den Bondwinkeln der benachbarten Leitungen110(n) und120(1) auf der gleichen Seite des Leiterrahmens und ihren zugehörigen benachbarten Bondkontaktstellen derselben des im Einzelchipbereich130 angebrachten Einzelchips. -
6 ist eine Draufsicht auf den Leiterrahmen100 von4 , der an Bondkontaktstellen eines Einzelchips140 gebondet ist. Der Einzelchip140 und Leitungen110 ,120 sind unter Verwendung leitfähiger Bonddrähte170a ,170b gebondet, wie Gold- oder Kupferdraht. Es ist ersichtlich, dass die Bondspitzen110a der ersten Gruppe110 von Leitungen entlang des Liniensegments L1 liegen und dass der Bonddraht170a der ersten Leitung110(1) der ersten Gruppe einen Bondwinkel von etwa 0 Grad aufweist, während der Draht170a der äußersten Leitung110(n) der ersten Gruppe einen Bondwinkel aufweist, der sich dem maximal akzeptablen Bondwinkel nähert, zum Beispiel etwa 30 Grad. Es ist außerdem ersichtlich, dass die Bondspitzen110b der zweiten Gruppe120 von Leitungen entlang der Linie L2 liegen und dass der Draht170b der ersten Leitung120(1) der zweiten Gruppe einen Bondwinkel von etwa 0 Grad aufweist und in diesem Beispiel tatsächlich einen negativen Bondwinkel von etwa –10 Grad aufweist, während der Draht170b der äußersten Leitung120(m) der zweiten Gruppe einen Bondwinkel aufweist, der unterhalb des maximal akzeptablen Bondwinkels von 30 Grad liegt. Somit existiert eine Diskontinuität zwischen den Bondwinkeln benachbarter Leitungen110(n) der ersten Gruppe, die einen Bondwinkel von etwa 30 Grad aufweist, und der Leitung120(1) der zweiten Gruppe, die einen Bondwinkel von etwa –10 Grad aufweist. - Um in dieser Konfiguration ein Drahtbonden zu erreichen, wird für die zum Bonden der ersten Leitungsgruppe
110 verwendeten Drähte170a eine höhere Schleifenhöhe als für die zum Bonden der zweiten Leitungsgruppe120 verwendeten Drähte170b vorgesehen. Dies verhindert einen Kurzschluss der Drähte170a ,170b für jene Leitungen der ersten und der zweiten Gruppe110 ,120 , die überlappen. - Auf diese Weise weisen alle Leitungen der ersten Gruppe
110 und der zweiten Gruppe120 Bondspitzen auf, die relativ zu ihren zugehörigen Bondkontaktstellen so positioniert sind, dass sie innerhalb des maximal akzeptablen Bondwinkels der Packungs-/Einzelchipkombination liegen. Die Notwendigkeit, die Eckenregel auf den Einzelchip anzuwenden, ist somit eliminiert, und es kann eine maximale Verwendung von Bondkontaktstellen auf dem Einzelchip realisiert werden, und für den Einzelchip kann dadurch eine kleinere Fläche vorgesehen werden. Gleichzeitig sind die Leitungen außerdem derart orientiert, dass die Längsachse des Segments, auf dem der Bondbereich auf der Leitung platziert ist, in Richtung der zugehörigen Bondkontaktstelle in einer "einander gegenüberliegenden" Konfiguration weist, was zu einer stärkeren Draht-Leitungs-Bondverbindung führt, wie vorstehend beschrieben. -
7 ist eine vergrößerte Ansicht des ersten Quadranten einer ersten alternativen Ausführungsform eines Leiterrahmens gemäß der Erfindung. In dieser Ausführungsform ist der Leiterrahmen in der gleichen Weise wie jener von4 konfiguriert. Die Einzelchipkontaktstelle130' ist in dieser Ausführungsform jedoch kreisförmig statt quadratisch oder rechteckig. Eine derartige kreisförmige oder elliptische Einzelchipkontaktstelle ist in bestimmten Anwendungen vorteilhaft für eine effiziente Wärmedissipation eines daran angebrachten Einzelchips. Die Bondkonfigurationen der vorliegenden Erfindung sind in gleicher Weise auf diese und andere Einzelchipkontaktstellenformen und -orientierungen anwendbar. -
8 ist eine vergrößerte Ansicht des ersten Quadranten einer zweiten alternativen Ausführungsform eines Leiterrahmens200 gemäß der Erfindung. In dieser Ausführungsform wird keine Einzelchipkontaktstelle verwendet, und daher sind keine Verbindungsstege132 notwendig. Stattdessen wird in dieser Ausführungsform vorgesehen, dass sich die zweite Gruppe von Leitungen220 entlang langgestreckter Segmente220a in den Einzelchipbereich235 über ihre jeweiligen Bondbereiche220c hinaus erstreckt, die entlang des Liniensegments L2 liegen. Die langgestreckten Segmente220a erstrecken sich in den Einzelchipbereich235 und wirken als ein vertikaler Träger für den Einzelchip231 . Der Einzelchip231 ist somit direkt auf den Oberseiten der langgestreckten Segmente220a angebracht, und die Bondkontaktstellen des Einzelchips231 sind an die Bondbereiche210a ,220c der ersten und der zweiten Gruppe von Leitungen210 ,220 in der gleichen Weise wie jener vorstehend unter Bezugnahme auf6 beschriebenen drahtgebondet. Wiederum sind die erste Führungslinie L1 und die zweite Führungslinie L2 in diesem Beispiel diskontinuierlich. -
9 ist eine vergrößerte Ansicht des Leiterrahmens200 von8 , der an einen Einzelchip240 gebondet ist. Der Einzelchip240 und die Leitungen210 ,220 sind unter Verwendung leitfähiger Bonddrähte270a ,270b gebondet, wie Gold- oder Kupferdraht. Es ist ersichtlich, dass diese Ausführungsform die gleichen Vorteile hinsichtlich eines reduzierten Bondwinkels und hinsichtlich einer einander gegenüberliegenden Orientierung der Bondspitzen210a ,220c bietet, wie es bei der Ausführungsform von6 der Fall ist. Ein Unterschied besteht darin, dass die Bondspitzen220c für die zweite Gruppe von Leitungen220 in der Ausführungsform von8 und9 an einer Zwischenstelle der Leitungen220 positioniert sind, wenn sich die Leitungen220 weiter in den Einzelchipbereich235 hinein erstrecken, im Gegensatz zu den Bondspitzen120a der Ausführungsform der3 bis5 , bei der die Spitzen120a am oder nahe einem inneren Ende104 der Leitungen120 positioniert sind. Außerdem ist der Einzelchip240 in der vorliegenden Ausführungsform direkt an der zweiten Gruppe von Leitungen220 des Leiterrahmens200 angebracht. Wenn ein Epoxid oder eine andere fluide Packungsmaterialverbindung um die resultierende Struktur herum gegossen wird, wird somit eine stärkere Bondverbindung direkt zwischen dem Einzelchip und dem Leiterrahmen bereitgestellt. Dies reduziert die Anfälligkeit der Packung gegenüber Temperatur, mechanischer Beanspruchung und Feuchtigkeit, die ansonsten aus der hinzugefügten Komponente der Einzelchipkontaktstelle resultieren würde. -
10 ist eine graphische Darstellung von Bondwinkeln für Bonddrähte170a der ersten Gruppe von Leitungen110 und für Bonddrähte170b der zweiten Gruppe von Leitungen120 für den Leiterrahmen von6 oder8 gemäß der vorliegenden Erfindung. Die graphische Darstellung 1 von10 stellt die inkrementale Zunahme des Bondwinkels von einem Winkel nahe null Grad für das Bonden der ersten Leitung110(1) der ersten Leitungsgruppe110 und ein inkrementales Fortschreiten zu einem Winkel bei oder unter dem maximal akzeptablen Bondwinkel MAX für die letzte Leitung110(n) der ersten Leitungsgruppe110 dar. Die nächste benachbarte Leitung, nämlich die erste Leitung120(1) der zweiten Leitungsgruppe120 (siehe graphische Darstellung 2), weist einen Bondwinkel auf, der gut innerhalb des akzeptablen Bereichs liegt und tatsächlich einen Bondwinkel aufweist, der ein zu jenem der Leitung110(n) entgegengesetztes Vorzeichen hat. Von dort nehmen die Bondwinkel der zweiten Gruppe von Leitungen120 inkremental zu einem positiven Wert ab, und die letzte Leitung120(m) der zweiten Gruppe von Leitungen120 weist einen Bondwinkel auf, der gut innerhalb des maximal akzeptablen Werts MAX liegt. Die graphische Darstellung von Bondwinkeln zeigt somit eine Diskontinuität127 zwischen den Bondwinkeln der Leitungen der ersten Gruppe (siehe graphische Darstellung 1) und den Bondwinkeln der benachbarten Leitungen der zweiten Gruppe (siehe graphische Darstellung 2). -
11 ist eine perspektivische Ansicht einer Quad-Flat-Packung (QFP), die eine erste Gruppe 1G von Leitungen110b und eine zweite Gruppe 2G von Leitungen120b gemäß der vorliegenden Erfindung aufweist. Diese QFP entspricht der in6 dargestellten Ausführungsform der vorliegenden Erfindung.12 ist eine Querschnittansicht der QFP von11 entlang einer Schnittlinie A-A' von6 . Die QFP beinhaltet eine Gießverbindung180 , welche die Einzelchipkontaktstelle130 , den Einzelchip140 , die erste und die zweite Gruppe von Leitungen110 ,120 , zugehörige Bondbereiche oder -spitzen110a ,120a und Bonddrähte170a ,170b umgibt und einschließt. Der Einzelchip140 ist über ein Klebemittel160 mit der Einzelchipkontaktstelle130 gekoppelt. In dieser Ansicht ist außerdem ersichtlich, dass die erste Gruppe170a von Bonddrähten eine größere Schleifenhöhe LH1 als die Schleifenhöhe LH2 der zweiten Gruppe von Bonddrähten170b aufweist, um einen Kurzschluss zwischen den Drähten170a ,170b zu vermeiden. -
13 ist eine Querschnittansicht einer QFP, die der in8 dargestellten Ausführungsform der Erfindung entlang einer Schnittlinie A-A' entspricht. Die QFP beinhaltet eine Gießverbindung280 , die den Einzelchip240 , die erste und die zweite Gruppe von Leitungen210 ,220 , zugehörige Bondbereiche210a ,220c und Bonddrähte270a ,270b umgibt und einschließt. In dieser Konfiguration beinhalten die Leitungen220 der zweiten Gruppe Erweiterungssegmente220a , die sich unter den Einzelchip240 erstrecken, wie vorstehend beschrieben. Der Einzelchip240 ist direkt auf den Erweiterungssegmenten220a der zweiten Gruppe von Leitungen220 über ein Klebemittel260 angebracht, und somit ist in dieser Ausführungsform keine Einzelchipkontaktstelle notwendig. Wiederum weist die erste Gruppe270a von Bonddrähten in dieser Ausführungsform eine größere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten270b auf, um einen Kurzschluss zwischen den Drähten270a ,270b zu vermeiden. -
14 ist eine Draufsicht auf eine Quad-Flat-Non-Lead-Packung (QFN), die eine erste Gruppe 1G von Leitungen110b mit zugehörigen Bondkontaktstellen in den mittigen Bereichen des Einzelchips und eine zweite Gruppe 2G von Leitungen120b mit zugehörigen Bondkontaktstellen in den Eckbereichen des Einzelchips gemäß der vorliegenden Erfindung aufweist. Diese QFP entspricht der in6 dargestellten Ausführungsform der vorliegenden Erfindung.15 ist eine Querschnittansicht der QFP von14 entlang einer Schnittlinie B-B von14 . Die QFP beinhaltet eine Gießverbindung180 , welche die Einzelchipkontaktstelle130 , den Einzelchip140 , die erste und die zweite Gruppe von Leitungen110 ,120 , zugehörige Bondbereiche oder Spitzen110a ,120a und Bonddrähte170a ,170b umgibt und einschließt. Der Einzelchip140 ist mit dem Einzelchip130 über ein Klebemittel160 gekoppelt. Die Leitungen110 ,120 dieser Konfiguration liegen in Form von Metallkontakten vor, die am Umfang der Packung enden. Wiederum weist die erste Gruppe170a von Bonddrähten eine größere Schleifenhöhe LH1 als die Schleifenhöhe LH2 der zweiten Gruppe von Bonddrähten170b auf, um einen Kurzschluss zwischen den Drähten170a ,170b zu vermeiden. Außerdem ermöglicht eine Vertiefung G, die in einer Unterseite der Einzelchipkontaktstelle130 und den Leitungsanschlüssen110 ,120 ausgebildet ist, dass die Gießverbindung180 die Einzelchipkontaktstelle und die Leitungsanschlüsse110 ,120 enger umgibt, wodurch die Komponenten mit gesteigerter Stabilität und Zuverlässigkeit in der Packung verankert sind. -
16 ist eine Querschnittansicht einer Ball-Grid-Array(BGA)-Packung, die der in8 dargestellten Leiterrahmen-Ausführungsform der Erfindung entlang einer Schnittlinie A-A' entspricht. Die BGA beinhaltet eine Gießverbindung280 , die den Einzelchip240 , die erste und die zweite Gruppe von Leitungen210 ,220 und Bonddrähte270a ,270b umgibt und einschließt. In dieser Konfiguration beinhalten die Leitungen der zweiten Gruppe220 Erweiterungssegmente220a , die sich unter den Einzelchip240 erstrecken. Der Einzelchip240 ist direkt an den Erweiterungssegmenten220a der zweiten Gruppe von Leitungen220 über ein Klebemittel260 angebracht, und somit ist keine Einzelchipkontaktstelle notwendig. Wiederum weist die erste Gruppe270a von Bonddrähten in dieser Ausführungsform eine höhere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten270b auf, um einen Kurzschluss zwischen den Drähten270a ,270b zu vermeiden. Freigelegte Öffnungen285 am äußeren Ende von Leitungen210b sorgen für einen direkten Zugriff auf die Leitungen210b . Kugelstrukturen290 sind in den freigelegten Öffnungen285 platziert, um externe Anschlüsse für die Packung bereitzustellen. -
17 ist eine Draufsicht auf ein Substrat einer substratbasierten Ball-Grid-Array(BGA)-Packung gemäß der Erfindung. Das Substrat300 beinhaltet mehrere Schichten von Zwischenverbindungen oder Durchkontakten und beinhaltet eine Leiterplatte, ein keramisches Substrat, einen Polyimidfilm, ein Halbleitersubstrat wie ein Siliciumsubstrat und dergleichen. Das Substrat beinhaltet einen mittigen Einzelchipkontaktstellenbereich330 und eine Mehrzahl von Bondelementen310a ,320a , die in dieser Technologie als "Bondfinger" bezeichnet werden. Eine erste Gruppe von Bondfingern310a versorgt Bondkontaktstellen eines in dem Einzelchipkontaktstellenbereich330 angebrachten Chips, die sich in einem mittigen Bereich der Kante des Einzelchips befinden, in der gleichen Weise wie die erste Gruppe von Leitungen110 dies in dem vorstehend beschriebenen Leiterrahmen von4 erreicht. Eine zweite Gruppe von Bondfingern320b versorgt Bondkontaktstellen eines in dem Einzelchipkontaktstellenbereich330 angebrachten Einzelchips, die sich in Eckbereichen der Kante des Einzelchips befinden, in der gleichen Weise wie die zweite Gruppe von Leitungen120 dies in dem vorstehend beschrie benen Leiterrahmen von4 erreicht. Die Bondfinger310a ,310b werden zu externen Anschlüssen oder Leitungen der Packung durch die mehrschichtigen Zwischenverbindungen oder Durchkontakte des Substrats300 geführt. -
18 ist eine vergrößerte Ansicht des ersten Quadranten des Substrats der BGA von17 gemäß der Erfindung. In dieser Ansicht ist Punkt c der Mittelpunkt der Einzelchipkontaktstelle330 . Das Substrat oder die Verbindungsplatine300 beinhaltet eine Mehrzahl von ersten Gruppen strukturierter Schaltkreise IG, die Durchkontakte310(1) , ...,310(n) und zugehörige Bondfinger310a(1) , ...,310a(n) beinhalten, sowie eine Mehrzahl von zweiten Gruppen strukturierter Schaltkreise 2G, die Durchkontakte320(1) , ...,320(m) und zugehörige Bondfinger320a(1) , ...,320a(m) beinhalten. In dieser Ausführungsform beinhaltet jeder Oktand um den Mittelpunkt c herum sowohl erste als auch zweite Gruppen 1G, 2G von Bondfingern310a ,320a . In der gleichen Weise wie bei den vorstehend beschriebenen Leiterrahmen-Ausführungsformen versorgt die erste Gruppe 1G von Bondfingern310 Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich330 , der in einem mittigen Bereich der Kante des Einzelchips liegt. Die zweite Gruppe 2G von Bondfingern320a versorgt Bondkontaktstellen der Einzelchipkontaktstelle in dem Einzelchipkontaktstellenbereich330 , der in einem Eckbereich der Kante des Einzelchips liegt. Der Ausdruck "versorgen", wie er hierin verwendet wird, bezieht sich auf Bondfinger310a , die so konfiguriert sind, dass sie durch Bonddrähte an zugehörige Bondkontaktstellen eines Einzelchips gebondet werden, der in dem Einzelchipkontaktstellenbereich330 angebracht ist. -
19 ist eine Querschnittansicht des Substrats und der Bondfinger der BGA der17 und18 gemäß der Erfindung. Wie in19 gezeigt, ist jeder der ersten Gruppe 1G von Bondfingern310a mit Anschlüssen310c der Packung verbunden, die äußere Zwischenverbindungen für die Packung bereitstellen. In ähnlicher Weise ist jeder der zweiten Gruppe 2G von Bondfingern320a mit Anschlüssen320c der Packung verbunden, die äußere Zwischenverbindungen für die Packung bereitstellen. Zwischenschichtdurchkontakte310b ,320b (kollektiv als Durchkontakte V1 von19 gezeigt) werden zur Zwischenverbindung der Bondfinger310a ,320a und der zugehörigen Anschlüsse310c ,320c verwendet. Die Zwischenschichtdurchkontakte sind in dem Substrat300 der Verbindungsplatine ausgebildet. Eine Passivierungsschicht335 ist auf Oberflächen des Substrats300 ausgebildet, um darunterliegende Schaltungen und Komponenten zu schützen. Ein Durchkontakt V2 kann optional enthalten sein und geht direkt durch das Substrat300 als eine Leitung zum Ableiten von Wärme von dem auf der Einzelchipkontaktstelle330 anzubringenden Einzelchip hindurch. Ein Leistungsring und ein Massering327 sind zur Bereitstellung von Leistungs- und Massespannungen für den Einzelchip ebenfalls enthalten. - Zu
18 zurückkehrend, sind die Bondfinger310a der ersten Gruppe 1G entlang einer ersten Führungslinie GL1 positioniert. Die Bondfinger320a der zweiten Gruppe 2G sind entlang einer zweiten Führungslinie GL2 positioniert. Die zweite Führungslinie GL2 ist von der ersten Führungslinie GL1 zum Beispiel in einer Position beabstandet, die dichter bei dem Einzelchipkontaktstellenbereich330 liegt als die erste Führungslinie GL1. In diesem Beispiel liegen die Führungslinien GL1, GL2 in der Form eines Bogensegments vor, das elliptisch, parabelförmig oder kreisförmig ist. Andere Konfigurationen von Führungslinienformen sind jedoch in gleicher Weise auf die Erfindung anwendbar. In diesem Beispiel sind die erste Führungslinie GL1 und die zweite Führungslinie GL2 diskontinuierlich, da sie sich an der Stelle der Bondbereiche310a(m) und320a(1) nicht schneiden, die benachbarte Bondkontaktstellen eines in den Einzelchipbereich330 eingesetzten Einzelchips versorgen. - Die Bondfinger
310a ,320a sind durch Strukturieren und/oder Ätzen des Substrats derart geformt, dass ihre Längsachsen in Richtung der zugehörigen Bondkontaktstellen des Einzelchips orientiert sind. Dies führt zu einem effizienteren und zuverlässigeren Bonden, insbesondere im Fall von Ultraschall-Bondtechniken, wie vorstehend beschrieben. -
20 ist eine Draufsicht auf den ersten Quadranten des Substrats und Bondfinger der an einen Einzelchip gebondeten BGA der17 bis19 gemäß der Erfindung. Der Einzelchip340 und die Bondfinger310a ,320a sind unter Verwendung leitfähiger Bonddrähte370a ,370b gebondet, wie Gold- oder Kupferdraht. Es ist ersichtlich, dass die Bondfinger310a der ersten Gruppe 1G von Leitungen entlang der Führungslinie GL1 liegen und dass der Bonddraht370a des ersten Durchkontakts310(1) der ersten Gruppe 1G einen Bondwinkel von etwa 0 Grad aufweist, während der Draht370a des äußersten Durchkontakts310(n) der ersten Gruppe 1G einen Bondwinkel aufweist, der sich dem maximal akzeptablen Bondwinkel nähert, zum Beispiel etwa 30 Grad. Es ist außerdem ersichtlich, dass die Bondfinger320(a) der zweiten Gruppe 2G von Leitungen entlang der Führungslinie GL2 liegen und dass der Bonddraht370b des ersten Durchkontakts320(1) der zweiten Gruppe 2G einen Bondwinkel von etwa 0 Grad aufweist und in diesem Beispiel tatsächlich einen negativen Bondwinkel von etwa –10 Grad aufweist, während der Bonddraht370b der äußersten Leitung320(m) der zweiten Gruppe 2G einen Bondwinkel aufweist, der unter dem maximal akzeptablen Bondwinkel von 30 Grad liegt. Somit existiert eine Diskontinuität zwischen dem Bondwinkel des letzten Durchkontakts/Bondfingers310(n) der ersten Gruppe 1G, der einen Bondwinkel von etwa 30 Grad aufweist, und dem ersten Durchkontakt/Bondfinger320(1) der zweiten Gruppe, der einen Bondwinkel von etwa –10 Grad aufweist. - Wie bei den vorstehend beschriebenen Leiterrahmen-Ausführungsformen wird zum Erzielen einer Drahtbondverbindung in der vorliegen den substratbasierten Konfiguration bewirkt, dass die zum Bonden der ersten Durchkontaktgruppe
310 verwendeten Drähte370a eine größere Schleifenhöhe aufweisen als die Drähte370b , die zum Bonden der zweiten Durchkontaktgruppe320 verwendet werden. Dies verhindert einen Kurzschluss der Drähte370a ,370b für jene Leitungen der ersten und der zweiten Gruppe 1G, 2G, die überlappen. - Auf diese Weise enthalten alle Leitungen der ersten Gruppe 1G und der zweiten Gruppe 2G Bondfinger, die relativ zu ihren zugehörigen Bondkontaktstellen so positioniert sind, dass sie innerhalb des maximal akzeptablen Bondwinkels der Packungs-/Einzelchipkombination liegen. Die Notwendigkeit zum Anwenden der Eckenregel auf den Einzelchip ist somit eliminiert, und eine maximale Verwendung der Bondkontaktstellen auf dem Einzelchip kann realisiert werden, und somit kann bewirkt werden, dass der Einzelchip eine kleinere Fläche aufweist. Gleichzeitig sind die Leitungen außerdem derart orientiert, dass die Längsachse des Segments, auf dem der Bondbereich auf der Leitung platziert ist, in Richtung der zugehörigen Bondkontaktstelle in einer "einander gegenüberliegenden" Konfiguration weist, was zu einer stärkeren Drahtleitungsbondverbindung führt, wie vorstehend beschrieben.
-
21 ist eine graphische Darstellung von Bondwinkeln für Bonddrähte der ersten Gruppe von Bondfingern und für Bonddrähte der zweiten Gruppe von Bondfingern für das Substrat der BGA der20 gemäß der Erfindung. Eine Kennlinie 1 von21 stellt die inkrementale Zunahme des Bondwinkels von einem Winkel von nahezu null Grad zum Bonden der ersten Bondfinger310a(1) der ersten Gruppe 1G mit inkrementalem Fortschreiten zu einem Winkel bei oder unter dem maximal akzeptablen Bondwinkel MAX für den letzten Bondfinger310a(n) der ersten Gruppe 1G graphisch dar. Der nächstbenachbarte Bondfinger ist der Bondfinger, der an der nächstbenachbarten Bondkontaktstelle in der Zeile von Bondkontaktstellen des Einzelchips anzubringen ist, speziell weist der erste Bondfinger320a(1) der zweiten Gruppe 2G (siehe Kennlinie 2) einen Bondwinkel auf, der gut innerhalb des akzeptablen Bereichs liegt, und weist tatsächlich einen Bondwinkel auf, der von einem Vorzeichen ist, das jenem des Bondfingers310a(n) entgegengesetzt ist. Von da aus nehmen die Bondwinkel der zweiten Gruppe von Bondfingern 2G inkremental auf einen positiven Wert ab, und der letzte Bondfinger320a(m) der zweiten Gruppe von Leitungen 2G weist einen Bondwinkel auf, der gut innerhalb des maximal akzeptablen Werts MAX liegt. Die graphische Darstellung von Bondwinkeln zeigt somit eine Diskontinuität127 zwischen den Bondwinkeln der Leitungen der ersten Gruppe (siehe Kennlinie 1) und den Bondwinkeln der benachbarten Leitungen der zweiten Gruppe (siehe Kennlinie 2). -
22 ist eine Querschnittansicht der fertiggestellten Packung der gebondeten BGA von20 gemäß der Erfindung. Die BGA beinhaltet eine Gießverbindung380 , die an einer Oberseite des Substrats300 von19 angebracht ist, an welcher der Einzelchip340 angebracht ist, der durch Bonddrähte370a ,370b an die Bondfinger320a ,320b der ersten und der zweiten Gruppe 1G, 2G gebondet ist. Die erste Gruppe370a von Bonddrähten weist eine größere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten370b auf, um einen Kurzschluss zwischen den Drähten370a ,370b zu vermeiden. Kugelstrukturen390 sind an den freiliegenden Anschlüssen oder Kugelanschlussflächen310c ,320c angebracht, um externe Anschlüsse für die Packung bereitzustellen. -
23 ist eine Querschnittansicht einer alternativen Ausführungsform einer fertiggestellten Packung einer gebondeten BGA gemäß der Erfindung. Bei dieser Ausführungsform ist eine große Wärmesenke392 an einer Unterseite des Einzelchips340 angebracht, der über ein wärmeleitfähiges Klebemittel396 an die Wärmesenke gebondet ist. Das Bondsubstrat oder die Leiterplatte300 ist in gleicher Weise an der Wärme senke392 angebracht und umgibt den Einzelchip340 , wie vorstehend beschrieben. Der erste und der zweite Bondfinger310a ,320a des Substrats300 sind durch entsprechende Bonddrähte370a ,370b in der vorstehend beschriebenen Weise an Bondkontaktstellen des Einzelchips340 gebondet. Die BGA beinhaltet eine Gießverbindung380' , die an einer Oberfläche des Substrats300 gegenüberliegend zu der Wärmesenke392 angebracht ist, an welcher der Einzelchip340 angebracht ist, der durch Bonddrähte370a ,370b an die Bondfinger320a ,320b der ersten und der zweiten Gruppe 1G, 2G gebondet ist. Die erste Gruppe370a von Bonddrähten weist eine größere Schleifenhöhe LH2 als die Schleifenhöhe LH1 der zweiten Gruppe von Bonddrähten370b auf, um einen Kurzschluss zwischen den Drähten370a ,370b zu vermeiden. Kugelstrukturen390 sind an den freiliegenden Anschlüssen oder Kugelanschlussflächen310c ,320c angebracht, um externe Anschlüsse für die Packung bereitzustellen. - Die
24A ,24B und24C sind Ansichten von unten auf verschiedene BGA-Packungen gemäß der Erfindung. Jede Ausführungsform beinhaltet eine Passivierungsschicht335 , durch die hindurch eine Mehrzahl von Kugeln390 angebracht ist, die zum Beispiel aus Lot- oder Goldmaterial bestehen. Die Kugeln390 sind gemäß herkömmlichen Vorgehensweisen gebildet, die das herkömmliche Anbringungsverfahren, das Aufschmelzverfahren, das Siebdruckverfahren oder das Photolithographieverfahren beinhalten. In24A sind die Kugeln390 relativ klein und beinhalten mehrere Zeilen entlang des Umfangs und mehrere Zeilen in einem mittigen Bereich der Chippackung. In24B sind die Kugeln390 relativ groß und bedecken die gesamte Unterseite der Packung. In24C sind die Kugeln390 relativ klein und beinhalten eine Anzahl von Zeilen entlang des Umfangs und eine begrenzte Zahl von Zeilen in einem mittigen Bereich der Chippackung. - Ein typischer Packungsprozess für eine auf einem Leiterrahmen basierende Packung, wie die vorstehend unter Bezugnahme auf
11 beschriebene QFP-Packung, beinhaltet die allgemein bekannten Schritte Taping, Sägen, Einzelchipanbringung, Drahtbonden, Gießen, Leitertrimmen, Leitungsplattieren und Leitungsbildung. Ein typischer Packungsprozess für eine auf einem Substrat basierende Packung, wie die vorstehend unter Bezugnahme auf22 beschriebene BGA-Packung, beinhaltet die allgemein bekannten Schritte Taping, Sägen, Einzelchipanbringung, Drahtbonden, Gießen, Kugelanbringung und Kugelvereinzelung. - Während des Schritts des Drahtbondens gemäß der vorliegenden Erfindung wird eine Hochgeschwindigkeits-Drahtsteppmaschine verwendet. Eine Kapillare aus Golddraht wird durch ein Schweißbrennverfahren an der Zielbondkontaktstelle angebracht, wobei eine geschmolzene Materialkugel von einem ersten Ende des Drahts auf der Bondkontaktstelle aufgebracht wird und der Draht so geformt oder mit ihm eine Schleife gebildet wird, dass er sich zu dem Bondbereich der Leitung des Leiterrahmens oder dem Bondfinger des leitfähigen Pfades auf dem Substrat erstreckt. Das zweite Ende des Drahts wird durch eine Steppbondverbindung zum Beispiel unter Verwendung von Ultraschallbondtechniken rasch an den Bondbereich gebondet. Nach dem Bonden wird der Draht "abgezwickt" oder abgebrochen, und die nächste Bondprozedur beginnt.
- Während des Gießschritts wird zum Beispiel im Fall einer auf einem Leiterrahmen basierenden Packung eine EMC-Verbindung durch eine Gießöffnung mit einem hohen Druck, zum Beispiel 2 Tonnen/mm2, in das Komponentengebiet eingebracht. Wenn das Material die Gießform füllt, wird Luft durch Ecken der Gießform geblasen. Nach dem Härten der Gießform werden Leitungen außerhalb des Leiterrahmens getrimmt, zum Beispiel unter Verwendung eines Dambar-Prozesses. Die externen Leitungen werden dann plattiert, zum Beispiel unter Verwendung von SnPb- oder SnAgCu-Materialien. Während des Bildungsprozesses werden die freiliegenden, getrimmten und plattierten Leitungen zum Löten an eine Leiterplatte oder ein Substrat in eine geeignete Form stempelgepresst.
Claims (28)
- Verbindungssystem für eine Halbleiterbauelementpackung mit – einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (
130 ) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a ) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a ) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, wobei das erste und das zweite Liniensegment diskontinuierlich sind und unterschiedliche Abstände zum Einzelchipbereich aufweisen, und – einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden ist, dadurch gekennzeichnet, dass – das erste und das zweite Liniensegment (L1, L2) einander in Richtung des Einzelchipbereichs wenigstens teilweise überlappen. - Verbindungssystem für eine Halbleiterbauelementpackung mit – einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (
130 ) herum zur Verbindung mit einer jeweiligen einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips, wobei ein erster Satz (110a ) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit einer ersten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a ) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, und – einer Mehrzahl von externen Anschlüssen, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden sind, – wobei eine Änderung eines Bondwinkels zwischen jeweils einer der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen inkremental ist und – wobei eine Änderung des Bondwinkels zwischen jeweils einer der entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen inkremental ist, dadurch gekennzeichnet, dass – eine Änderung des Bondwinkels zwischen einer letzten der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen und einer ersten der entsprechenden zweiten Mehrzahl von benachbar ten Bondkontaktstellen und dem zweiten Satz von Bondbereichen relativ zu der inkrementalen Änderung diskontinuierlich ist, indem ihre Änderungsrichtung entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen einer vorletzten und der letzten der ersten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des ersten Satzes von Bondbereichen und entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen der ersten und einer zweiten der zweiten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des zweiten Satzes von Bondbereichen ist. - Verbindungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bondbereiche Bondspitzen eines Leiterrahmens beinhalten und des Weiteren leitfähige Leitungen beinhalten, die zwischen jeden Bondbereich und einen entsprechenden der Mehrzahl von externen Anschlüssen eingeschleift sind.
- Verbindungssystem nach Anspruch 3, dadurch gekennzeichnet, dass wenigstens eine der leitfähigen Leitungen, die mit dem zweiten Satz von Bondbereichen gekoppelt sind, einen ersten Biegungspunkt beinhaltet, der die Leitung in Richtung des ersten Satzes von Bondbereichen umlenkt.
- Verbindungssystem für eine Halbleiterbauelementpackung mit – einer Mehrzahl von Bondbereichen um einen Einzelchipbereich (
130 ) herum, – einer Mehrzahl externer Anschlüsse, die jeweils mit einem entsprechenden der Mehrzahl von Bondbereichen verbunden sind, und – einer Mehrzahl leitfähiger Leitungen (110 ,120 ), die entsprechende der Bondbereiche und externen Anschlüsse koppeln, wobei die Bondbereiche jeweils Bondspitzen der leitfähigen Leitungen zur Verbindung mit jeweils einer bestimmten einer Mehrzahl von Bondkontaktstellen eines in dem Einzelchipbereich anzubringenden Einzelchips beinhalten, wobei ein erster Satz (110a ) der Bondbereiche entlang eines ersten Liniensegments (L1) zur Verbindung mit einer ersten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist und ein zweiter Satz (120a ) der Bondbereiche entlang eines zweiten Liniensegments (L2) zur Verbindung mit einer zweiten Mehrzahl von benachbarten Bondkontaktstellen des anzubringenden Einzelchips positioniert ist, dadurch gekennzeichnet, dass – wenigstens eine der leitfähigen Leitungen, die mit dem zweiten Satz von Bondbereichen gekoppelt sind, einen ersten Biegungspunkt (P1) beinhaltet, der die Leitung in Richtung des ersten Satzes von Bondbereichen umlenkt. - Verbindungssystem nach Anspruch 5, dadurch gekennzeichnet, dass das Verbindungssystem einen Leiterrahmen beinhaltet.
- Verbindungssystem nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die leitfähigen Leitungen auf einer Ebene liegen.
- Verbindungssystem nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass sich die leitfähigen Leitungen nach innen über die Bondspitzen hinaus in den Einzelchipbereich erstrecken, um als Träger für einen in dem Einzelchipbereich angebrachten Einzelchip zu dienen.
- Verbindungssystem nach einem der Ansprüche 1 und 3 bis 8, dadurch gekennzeichnet, dass – eine Änderung des Bondwinkels zwischen jeweils einem der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen inkremental ist, – eine Änderung des Bondwinkels zwischen jeweils einem der entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen inkremental ist und – eine Änderung des Bondwinkels zwischen einem letzten der entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen und einem ersten der entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen relativ zu der inkrementalen Änderung diskontinuierlich ist, indem ihre Änderungsrichtung entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen dem letzten und einem vorletzten der ersten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des ersten Satzes von Bondbereichen und entgegengesetzt zu der Änderungsrichtung der inkrementalen Änderung des Bondwinkels zwischen dem ersten und einem zweiten der zweiten Mehrzahl von benachbarten Bondkontaktstellen und den zugehörigen des zweiten Satzes von Bondbereichen ist.
- Verbindungssystem nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass das erste und das zweite Liniensegment diskontinuierlich sind.
- Verbindungssystem nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Bondbereiche Bondfinger beinhalten.
- Verbindungssystem nach Anspruch 11, dadurch gekennzeichnet, dass die Bondfinger auf einer Außenfläche eines Mehrschichtsubstrats oder einer Mehrschichtleiterplatte ausgebildet sind und des Weiteren eine Mehrzahl leitfähiger Durchkontakte beinhalten, die jeden der Mehrzahl von Bondfingern mit je einem zugehörigen der Mehrzahl externer Anschlüsse verbinden.
- Verbindungssystem nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, dass die wenigstens eine der leitfähigen Leitungen, die mit dem zweiten Satz von Bondbereichen gekoppelt sind, einen zweiten Biegungspunkt (P2) beinhaltet, der näher bei dem Einzelchipbereich liegt als der erste Biegungspunkt und die Leitung so umlenkt, dass sie in einer Richtung zu der Bondkontaktstelle hin orientiert ist, die dem Bondbereich der leitfähigen Leitung zugeordnet ist.
- Verbindungssystem nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das erste und das zweite Liniensegment wenigstens ein Geradensegment, ein Kurvensegment, ein sinusförmiges Kurvensegment, eine Splinefunktionskurve, ein Bogensegment, ein parabelförmiges Bogensegment, ein elliptisches Bogensegment oder ein kreisförmiges Bogensegment beinhalten.
- Verbindungssystem nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Bondwinkel jeder entsprechenden ersten Mehrzahl von benachbarten Bondkontaktstellen und dem ersten Satz von Bondbereichen und die Bondwinkel jeder entsprechenden zweiten Mehrzahl von benachbarten Bondkontaktstellen und dem zweiten Satz von Bondbereichen nicht größer als ein maximal akzeptabler Bondwinkel ist.
- Verbindungssystem nach einem der Ansprüche 2 bis 15, dadurch gekennzeichnet, dass das erste und das zweite Liniensegment in unterschiedlichen Abständen von dem Einzelchipbereich positioniert sind.
- Verbindungssystem nach Anspruch 16, dadurch gekennzeichnet, dass das zweite Liniensegment dichter bei dem Einzelchipbereich liegt als das erste Liniensegment.
- Verbindungssystem nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Bondbereiche langgestreckt sind und Längsachsen aufweisen, die in einer Richtung zu der zugeordneten Bondkontaktstelle orientiert sind.
- Verbindungssystem nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass der erste Satz von Bondbereichen, der entlang des ersten Liniensegments positioniert ist, und der zweite Satz von Bondbereichen, der entlang des zweiten Liniensegments positioniert ist, so in dem Verbindungssystem liegen, dass sie einem Oktanden des Einzelchipbereichs zugeordnet sind.
- Verbindungssystem nach Anspruch 19, dadurch gekennzeichnet, dass jeder Oktand einen zugehörigen ersten Satz von Bondbereichen, der entlang des ersten Liniensegments positioniert ist, und einen entsprechenden zweiten Satz von Bondbereichen aufweist, der entlang des zweiten Liniensegments positioniert ist.
- Verbindungssystem nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass die Halbleiterbauelementpackung eine Kugelgitteranordnung (BGA), eine Quad-Flat-Packung (QFP) oder eine Quad-Flat-Non-Lead-Packung (QFN) beinhaltet.
- Halbleiterbauelementpackung mit – einem Halbleiterbauelementeinzelchip (
140 ) in einem mittigen Einzelchipbereich der Packung, wobei der Einzelchip eine erste Mehrzahl von Bondkontaktstellen in einem mittigen Bereich einer Kante des Einzelchips und eine zweite Mehrzahl von Bondkontaktstellen in einem Eckbereich des Einzelchips beinhaltet, – einem Verbindungssystem (100 ), das eine Mehrzahl von Bondbereichen um den Einzelchipbereich herum beinhaltet, und – einer Mehrzahl von Bonddrähten (170a ,170b ), wobei jeder Bonddraht entsprechende Bondbereiche des Verbindungssystems und Bondkontaktstellen des Einzelchips verbindet, dadurch gekennzeichnet, dass – das Verbindungssystem (100 ) ein solches nach einem der Ansprüche 1 bis 21 ist. - Halbleiterbauelementpackung nach Anspruch 22, weiter gekennzeichnet durch eine Einzelchipkontaktstelle, die den Einzelchip in dem Einzelchipbereich trägt.
- Halbleiterbauelementpackung nach Anspruch 23, dadurch gekennzeichnet, dass die Einzelchipkontaktstelle von quadratischer, rechteckiger, kreisförmiger, ovaler, elliptischer oder polygonaler Form ist.
- Halbleiterbauelementpackung nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, dass die Bonddrähte beinhalten: – einen ersten Satz von Bonddrähten, die den entsprechenden ersten Satz von Bondbereichen und die Mehrzahl von benachbarten Bondkontaktstellen in dem mittigen Bereich des Einzelchips koppeln, – einen zweiten Satz von Bonddrähten, die den entsprechenden zweiten Satz von Bondbereichen und die Mehrzahl von benachbarten Bondkontaktstellen in dem Eckbereich des Einzelchips koppeln, – wobei wenigstens einer der Bonddrähte des ersten Satzes und wenigstens einer der Bonddrähte des zweiten Satzes überlappen.
- Halbleiterbauelementpackung nach Anspruch 25, dadurch gekennzeichnet, dass der wenigstens eine der Bonddrähte des ersten Satzes eine größere Schleifenhöhe als der wenigstens eine der Bonddrähte des zweiten Satzes aufweist.
- Verfahren zum Drahtbonden einer Halbleiterbauelementpackung, das umfasst: – Anbringen eines Halbleiterbauelementeinzelchips (
140 ) in einem mittigen Einzelchipbereich der Packung, wobei der Einzelchip eine erste Mehrzahl von Bondkontaktstellen in einem mittigen Bereich einer Kante des Einzelchips und eine zweite Mehrzahl von Bondkontaktstellen in einem Eckbereich des Einzelchips beinhaltet, gekennzeichnet durch – Bereitstellen eines Verbindungssystems (100 ) nach einem der Ansprüche 1 bis 21 und – Drahtbonden einer Mehrzahl von Bonddrähten (170a ,170b ), um entsprechende Bondbereiche des Verbindungssystems und Bondkontaktstellen des Einzelchips zu verbinden. - Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Anbringen des Einzelchips das Anbringen des Einzelchips auf einer Einzelchipkontaktstelle beinhaltet, die den Einzelchip in dem Einzelchipbereich trägt.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040058070A KR100642748B1 (ko) | 2004-07-24 | 2004-07-24 | 리드 프레임과 패키지 기판 및 이들을 이용한 패키지 |
KR10-2004-0058070 | 2004-07-24 | ||
US11/084,529 US7566954B2 (en) | 2004-07-24 | 2005-03-18 | Bonding configurations for lead-frame-based and substrate-based semiconductor packages |
US11/084529 | 2005-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005035083A1 DE102005035083A1 (de) | 2006-03-16 |
DE102005035083B4 true DE102005035083B4 (de) | 2007-08-23 |
Family
ID=35853720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005035083A Active DE102005035083B4 (de) | 2004-07-24 | 2005-07-20 | Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4699829B2 (de) |
DE (1) | DE102005035083B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200253A (ja) * | 2008-02-21 | 2009-09-03 | Powertech Technology Inc | 半導体装置 |
JP6164895B2 (ja) * | 2013-04-02 | 2017-07-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0015111B1 (de) * | 1979-02-23 | 1982-12-15 | AMP INCORPORATED (a New Jersey corporation) | Leitergitter und Gehäuse für integrierte Schaltung |
DE19704343A1 (de) * | 1997-02-05 | 1998-08-20 | Siemens Ag | Montageverfahren für Halbleiterbauelemente |
US5923092A (en) * | 1996-06-13 | 1999-07-13 | Samsung Electronics, Co., Ltd. | Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame |
US5952710A (en) * | 1996-10-09 | 1999-09-14 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing same |
US20020140083A1 (en) * | 2001-03-27 | 2002-10-03 | Nec Corporation | Semiconductor device haivng resin-sealed area on circuit board thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62185331A (ja) * | 1986-02-10 | 1987-08-13 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP3046630B2 (ja) * | 1991-02-26 | 2000-05-29 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH11284006A (ja) * | 1998-03-31 | 1999-10-15 | Fujitsu Ltd | 半導体装置 |
JP2003264268A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 半導体装置用リードフレーム及び半導体装置 |
-
2005
- 2005-07-20 DE DE102005035083A patent/DE102005035083B4/de active Active
- 2005-07-25 JP JP2005214783A patent/JP4699829B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0015111B1 (de) * | 1979-02-23 | 1982-12-15 | AMP INCORPORATED (a New Jersey corporation) | Leitergitter und Gehäuse für integrierte Schaltung |
US5923092A (en) * | 1996-06-13 | 1999-07-13 | Samsung Electronics, Co., Ltd. | Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame |
US5952710A (en) * | 1996-10-09 | 1999-09-14 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing same |
DE19704343A1 (de) * | 1997-02-05 | 1998-08-20 | Siemens Ag | Montageverfahren für Halbleiterbauelemente |
US20020140083A1 (en) * | 2001-03-27 | 2002-10-03 | Nec Corporation | Semiconductor device haivng resin-sealed area on circuit board thereof |
Non-Patent Citations (2)
Title |
---|
JP 62185331 A. In: Pat. Abstr. of Japan * |
JP 62-185331 A. In: Pat. Abstr. of Japan |
Also Published As
Publication number | Publication date |
---|---|
JP2006041529A (ja) | 2006-02-09 |
DE102005035083A1 (de) | 2006-03-16 |
JP4699829B2 (ja) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE10229692B4 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE10257707B4 (de) | Verfahren zum Herstellen eines gestapelten Chip-Paketes | |
DE102004031920B4 (de) | Mehrchippackung und Herstellungsverfahren | |
DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
DE10261009B4 (de) | Halbleiterchip-Stapelpackung und Leiterrahmen hierfür | |
DE102005006730B4 (de) | Halbleiterchippackung und zugehöriges Herstellungsverfahren | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE10147955A1 (de) | Halbleitervorrichtung | |
DE102004018434A1 (de) | Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE10392228T5 (de) | Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss | |
DE112007000781T5 (de) | Halbleitervorrichtung mit lötbaren Schleifenkontakten | |
DE10136283A1 (de) | Halbleiteranordnung | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE102005020972A1 (de) | Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren | |
DE10142585A1 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE102005039165A1 (de) | Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung | |
DE112007003208T5 (de) | Ein Halbleitergehäuse | |
DE102011082715A1 (de) | Große Klebschichtdicke für Halbleitervorrichtungen | |
DE4215467C2 (de) | Halbleiter-Packung und Verfahren zur Herstellung einer solchen Packung | |
DE69024731T2 (de) | Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition |