JP2006041529A - リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法 - Google Patents

リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法 Download PDF

Info

Publication number
JP2006041529A
JP2006041529A JP2005214783A JP2005214783A JP2006041529A JP 2006041529 A JP2006041529 A JP 2006041529A JP 2005214783 A JP2005214783 A JP 2005214783A JP 2005214783 A JP2005214783 A JP 2005214783A JP 2006041529 A JP2006041529 A JP 2006041529A
Authority
JP
Japan
Prior art keywords
bonding
die
region
semiconductor device
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005214783A
Other languages
English (en)
Other versions
JP4699829B2 (ja
Inventor
Kyung-Lae Jang
景徠 張
Hee-Seok Lee
稀裼 李
Heung Kyu Kwon
權　興奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040058070A external-priority patent/KR100642748B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006041529A publication Critical patent/JP2006041529A/ja
Application granted granted Critical
Publication of JP4699829B2 publication Critical patent/JP4699829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法を提供する。
【解決手段】 本発明は、半導体素子パッケージのボンディング構造において、チップダイのサイズが増加されないながらボンディングワイヤーのボンディング角が許容限界内に維持されるダイ−対−パッケージボンディング構造に関するものである。これにより、隣接したボンディングワイヤーの間の短絡発生が緩和されるか、或いは除去され、製造中の素子ネットダイカウント（ネットダイ数）を増加することができる
【選択図】 図３

Description

本発明は、リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法に関するものである。
高集積化の趨勢に従って集積回路のチップ上に形成できるトランジスタの数は増し続けている。従って、集積回路はよりさらに精巧になり、より多い数の入出力端子又はリードを必要とする。これにより、チップダイの端部に配置されるボンディングパッドの個数も増加されるが、これはチップパッケージングに対して制約になる。
集積回路のダイにおいて、ボンディングパッドは、普通、チップの端部に載る。ダイは、リードフレーム又はパッケージ基板に装着されるが、ダイのボンディングパッドからの信号をチップパッケージが装着される回路パネルに分散させるように多数のピン又はリードを交代に含む。リードフレーム又はパッケージ基板は、一般にチップダイのボンディングパッドと整列される多数のリードを含む。リードは、ボンディングワイヤーによってボンディングパッドに連結される。
図１は、従来のボンディング構造の平面図である。チップダイ１は、ダイ１の端部に沿って備えられる複数のボンディングパッド３を含む。ボンディングパッド１は、リードフレームのボンディング領域９にワイヤー７をボンディングすることによってリードフレームの該当する複数のリード５に連結される。ボンディング領域９は、一般にリードフレームの観点からは“内部リードチップ”、又はパッケージ基板構造の観点からは“ボンディングフィンガー”とも称される。リード５は、サイズ面で対応されるボンディングパッド３より広い。ボンディングワイヤー７が、該当されるパッド３を通過するダイ１の端部に垂直な軸に対して成す角を“ボンディング角度”という。チップの端部のコーナー領域にあるボンディングパッド３に結合されるボンディングワイヤー７が距離Ｓ１だけ相互離隔されている反面、チップの端部の中央領域でボンディングパッド３に結合されるボンディングワイヤー７は、距離Ｓ２だけ相互離隔されている。さらに広いサイズのリード５によってコーナー領域内で増加されたワイヤーのボンディング角度のために、ダイのコーナー領域でのボンディングワイヤーの間の距離Ｓ１は、ダイの中央領域でのボンディングワイヤーの間の距離Ｓ２より狭い。コーナー領域でのワイヤーの間の縮小された距離Ｓ１により、チップパッケージングの最後の段階でコーナー領域のボンディングワイヤーの間が短絡される可能性が高くなるが、最後の段階ではチップの製造が殆ど仕上げられた段階であるため、製造工程上一旦欠陥が流入されれば製造コストが高い段階ということができる。
コーナー領域でワイヤーの間の短絡問題を克服するために、ボンディングパッド３の間の間隔をダイの中央領域からコーナー領域へ行くほど増加させる。図２は、ボンディングパッド３の間の間隔又は“ピッチ”が前述した方式で増加される従来のボンディング構造の平面図である。こうしたピッチの増加を普通“コーナールール”という。コーナールールを使用すれば、図２に示されたように、中間領域のボンディングパッド３の間のピッチＰ１は、中間領域のボンディングパッド３の間のピッチＰ２より狭く、ピッチＰ２はやはりコーナー領域でのボンディングパッド３の間のピッチＰ３より狭い（Ｐ１＜Ｐ２＜Ｐ３）。コーナールールは、ダイの垂直と水平の端部に沿って形成されたボンディングパッドとダイの四分割面内の全てのボンディングパッドに適用される。かかる方式にボンディングパッドの間のピッチを増加させることによって、チップボンディングパッド３とリードボンディング領域９との間のボンディング角度の増加が緩和されるか、或いは除去される。チップボンディング構造についてのコーナールールの使用の実施形態は、特許文献１でその内容が開示されており、本明細書に参照として統合された。
しかしながら、ボンディングパッドの数が維持されれば、コーナールールが適用されるボンディング構造はチップのサイズを増加させる。これは、統合的な設計にも違背され、最適の“ネットダイ（ｎｅｔ ｄｉｅ）”数、すなわちウェーハ当たりチップの個数が予想される作業量に反比例する。従って、素子の製造コストが比例的に増加される。
米国特許第５，９２３，０９２号明細書
本発明の技術的課題は、チップダイのサイズが増加されないながらボンディングワイヤーのボンディング角が許容限界内に維持されるダイ−対−パッケージボンディング構造を提供するところにある。
本発明の他の技術的課題は、連結システム、半導体素子パッケージ及びボンディング構造を用いてこれを製造する方法を提供するところにある。
前述した技術的課題を達成するための本発明の一実施形態による半導体素子パッケージの連結システムは、ダイ領域の周囲に設けられる複数のボンディング領域であって、ボンディング領域は、ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応し、第１及び第２のガイドラインが不連続的なことを特徴とする。複数のボンディング領域の対応するいずれか一つにそれぞれ連結された複数の外部端子も備えられる。
一実施形態において、複数のボンディング領域は、ボンディングフィンガーを含むことができる。ボンディングフィンガーは、多層基板又は多層回路ボードの外面に形成され、複数のボンディングフィンガーとそれにそれぞれ対応される複数の外部端子を連結させる複数の導電性ビアをさらに備えることができる。
他の実施形態において、ボンディング領域は、リードフレームのボンディングチップを備え、ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えることができる。導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことができる。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことができる。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードが導電性リードのボンディング領域に対応するボンディングパッド側を向くように方向転換させる第１の屈曲地点より、ダイ領域にさらに近い第２の屈曲地点をさらに含むことができる。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン（ｓｐｌｉｎｅ）曲線、弧（ａｒｃ）セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことができる。
他の実施形態において、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は、増分変化量について不連続的である。第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことが好ましい。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れていることが好ましく、第２のガイドラインは、第１のガイドラインよりダイ領域に近いことが好ましい。
他の実施形態において、ボンディング領域は、延長されてダイ領域に実装されたダイの当該ボンディングパッドを向く方向に長軸を有することが好ましい。
他の実施形態において、第１のガイドラインに沿って配置される第１のセットのボンディング領域と第２のガイドラインに沿って配置される第２のセットのボンディング領域は、ダイ領域の８分割面と対応するように連結システムに設けることが好ましい。この場合において、８分割面のそれぞれは、対応する第１のセットのボンディング領域が第１のガイドラインに沿って設けられており、対応する第２のセットのボンディング領域が第２のガイドラインに沿って設けられていることが好ましい。
半導体素子パッケージは、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）、クワッドフラットパッケージ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ；ＱＦＰ）、クワッドフラットノンリードパッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ；ＱＦＮＰ）のうちの一つから構成されることができる。
前述した技術的課題を達成するための本発明の他の実施形態による半導体素子パッケージの連結システムは、ダイ領域の周囲に設けられる複数のボンディング領域であって、ボンディング領域は、ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される複数のボンディング領域を備える。また、本発明の他の側面による半導体素子パッケージの連結システムは、複数のボンディング領域の対応されるいずれか一つにそれぞれ連結された複数の外部端子を備える。本発明の他の側面による半導体素子パッケージの連結システムにおいて、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的である。
一実施形態によれば、第１及び第２のガイドラインは不連続的なことが好ましい。
他の実施形態において、ボンディング領域は、ボンディングフィンガーを含むことができる。ボンディングフィンガーは、多層基板又は多層回路ボードの外面に形成され、複数のボンディングフィンガーとそれにそれぞれ対応される複数の外部端子とを連結させる複数の導電性ビアを備える。
他の実施形態において、ボンディング領域は、リードフレームのボンディングチップを備え、ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備える。導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たす。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つはリードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードが導電性リードのボンディング領域に対応するボンディングパッド側を向くように方向転換させる第１の屈曲地点より、ダイ領域にさらに近い第２の屈曲地点をさらに含む。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含む。
他の実施形態において、第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しない。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れている。
他の実施形態において、既第２のガイドラインは、第１のガイドラインよりダイ領域に近い。
他の実施形態において、ボンディング領域は、延長されてダイ領域に実装されたダイの当該ボンディングパッドを向く方向に長軸を有する。
他の実施形態において、第１のガイドラインに沿って配置される第１のセットのボンディング領域と第２のガイドラインに沿って配置される第２のセットのボンディング領域は、ダイ領域の８分割面と対応するように連結システムに設けられる。
他の実施形態において、８分割面のそれぞれは、対応する第１のセットのボンディング領域が第１のガイドラインに沿って設けられており、対応する第２のセットのボンディング領域が第２のガイドラインに沿って設けられている。この場合において、半導体素子パッケージは、ボールグリッドアレイ（ＢＧＡ）、クワッドフラットパッケージ（ＱＦＰ）、クワッドフラットノンリードパッケージ（ＱＦＮＰ）のうちの一つから構成される。
前述した技術的課題を達成するための本発明のさらに他の実施形態による半導体素子パッケージの連結システムは、複数のボンディング領域がダイ領域の周囲に設けられる。複数の外部端子が複数のボンディング領域の中で対応するいずれか一つにそれぞれ連結される。また、本発明の他の側面による半導体素子パッケージの連結システムは、対応されるボンディング領域と外部端子とを連結する複数の導電性リードを備え、ボンディング領域のそれぞれは、ダイ領域に装着されたダイの複数のボンディングパッドの中で指定されたいずれか一つに該当する導電性リードのボンディングチップと、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディング領域と、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応する第２のセットのボンディング領域と、を備える。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。
一実施形態において、連結システムは、リードフレームを備える。導電性リードは平面上に載る。他の実施形態において、導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たす。
他の実施形態において、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードが導電性リードのボンディング領域に対応するボンディングパッド側を向くように方向転換させる第１の屈曲地点より、ダイ領域にさらに近い第２の屈曲地点をさらに含む。
他の実施形態において、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は、増分変化量について不連続的である。第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しない。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含む。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れており、第２のガイドラインは、第１のガイドラインよりダイ領域に近い。
他の実施形態において、ボンディング領域は、延長されてダイ領域に実装されたダイの当該ボンディングパッドを向く方向に長軸を有する。
他の実施形態において、第１のガイドラインに沿って配置される第１のセットのボンディング領域と第２のガイドラインに沿って配置される第２のセットのボンディング領域は、ダイ領域の８分割面と対応するように連結システムに設けられる。この場合において、８分割面のそれぞれは、対応する第１のセットのボンディング領域が第１のガイドラインに沿って設けられており、対応する第２のセットのボンディング領域が第２のガイドラインに沿って設けられている。
半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることができる。
前述した他の技術的課題を達成するための本発明の一実施形態による半導体素子パッケージは、パッケージの中央ダイ領域にある半導体素子ダイであって、ダイは、端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える。本発明の他の側面による半導体素子のパッケージにおいて、連結システムは、ダイ領域の周囲に設けられる複数のボンディング領域と、複数のボンディング領域のうちの対応する一つのそれぞれ連結された複数の外部端子と、対応されるボンディング領域と外部端子と、を連結する複数の導電性リードであって、ボンディング領域は、ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応され、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。半導体素子パッケージは、連結システムの当該ボンディング領域とダイのボンディングパッドをそれぞれワイヤーボンディングする複数のボンディングワイヤーを備える。半導体素子のパッケージは、複数のボンディング領域のうちの対応されるいずれか一つにそれぞれ連結された複数の外部端子を備える。
一実施形態において、連結システムは、多層基板又は外面を有する多層回路ボードを備え、ボンディングフィンガーは、多層基板又は多層回路ボードの外面に形成され、複数のボンディングフィンガーとそれにそれぞれ対応される複数の外部端子を連結させる複数の導電性ビアをさらに備える。
他の実施形態において、連結システムは、リードフレームを備え、ボンディング領域は、リードフレームのボンディングチップを備え、ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備える。
他の実施形態において、導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たす。
他の実施形態において、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードが導電性リードのボンディング領域に対応するボンディングパッド側を向くように方向転換させる第１の屈曲地点より、ダイ領域にさらに近い第２の屈曲地点をさらに含む。
他の実施形態において、半導体素子パッケージは、ダイ領域に装着されたダイを支持するダイパッドをさらに備える。ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有す。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含む。
他の実施形態において、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的である。第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しない。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れており、第２のガイドラインは、第１のガイドラインよりダイ領域に近い。
半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることができる。
他の実施形態において、ボンディングワイヤーは、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディングワイヤーと、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される第２のセットのボンディングワイヤーと、を備え、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは重畳される。
他の実施形態において、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有する。
前述した他の技術的課題を達成するための本発明の他の実施形態による半導体素子パッケージは、パッケージの中央ダイ領域に半導体素子ダイを設けられ、ダイは、端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える。半導体素子パッケージは、連結システムを備え、連結システムは、ダイ領域の周囲に設けられる複数のボンディング領域を含み、ボンディング領域は、ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディング領域と、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応する第２のセットのボンディング領域と、を備える。連結システムにおいて、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的である。複数のボンディングワイヤーが設けられるところ、複数のボンディングワイヤーのそれぞれは、連結システムの当該ボンディング領域とダイのボンディングパッドとをそれぞれ連結する。半導体素子パッケージは、複数のボンディング領域の対応するいずれか一つにそれぞれ連結された複数の外部端子を備える。
一実施形態において、第１及び第２のガイドラインは不連続的である。
他の実施形態において、連結システムは、多層基板又は外面を有する多層回路ボードを備え、ボンディングフィンガーは、多層基板又は多層回路ボードの外面に形成され、複数のボンディングフィンガーとそれにそれぞれ対応される複数の外部端子を連結させる複数の導電性ビアをさらに備える。
他の実施形態において、連結システムは、リードフレームを備え、ボンディング領域は、リードフレームのボンディングチップを備え、ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備える。
他の実施形態において、導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たす。
他の実施形態において、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。
他の実施形態において、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードが導電性リードのボンディング領域に対応するボンディングパッド側を向くように方向転換させる第１の屈曲地点より、ダイ領域にさらに近い第２の屈曲地点をさらに含む。
他の実施形態において、半導体素子パッケージは、ダイ領域に装着されたダイを支持するダイパッドをさらに備える。ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有す。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含む。
他の実施形態において、第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しない。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れており、第２のガイドラインは、第１のガイドラインよりダイ領域に近い。
半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることができる。
他の実施形態において、ボンディングワイヤーは、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディングワイヤーと、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される第２のセットのボンディングワイヤーと、を備え、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは重畳される。
他の実施形態において、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有する。
前述した他の技術的課題を達成するための本発明のさらに他の実施形態による半導体素子パッケージは、パッケージの中央ダイ領域に半導体素子ダイを備えるが、ダイは、端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える。連結システムは、ダイ領域の周囲に設けられる複数のボンディング領域と、複数のボンディング領域のうちの対応する一つにそれぞれ連結された複数の外部端子と、対応されるボンディング領域と外部端子と、を連結する複数の導電性リードであって、ボンディング領域は、ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応され、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つはリードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。半導体素子パッケージは、連結システムの当該ボンディング領域とダイのボンディングパッドをそれぞれ連結する複数のボンディングワイヤーを備える。
一実施形態において、連結システムは、リードフレームを備え、ボンディング領域は、リードフレームのボンディングチップを備え、ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備える。
他の実施形態において、導電性リードは平面上に載る。他の実施形態において、第１及び第２のガイドラインは不連続的である。他の実施形態において、導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たす。
他の実施形態において、第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。
他の実施形態において、半導体素子パッケージは、ダイ領域に装着されたダイを支持するダイパッドをさらに備える。ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有す。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含む。
他の実施形態において、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的である。
他の実施形態において、第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しない。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れており、第２のガイドラインは、第１のガイドラインよりダイ領域に近い。
半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることができる。
他の実施形態において、ボンディングワイヤーは、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディングワイヤーと、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される第２のセットのボンディングワイヤーと、を備え、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは重畳される。
他の実施形態において、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有する。
前述したさらに他の技術的課題を達成するための本発明の一実施形態による半導体素子パッケージをワイヤーボンディングする方法は、半導体素子ダイをパッケージの中央ダイ領域に実装し、ダイは、その端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える。次に、連結システムを準備する。連結システムは、ダイ領域の周囲に設けられる複数のボンディング領域と複数の外部端子とを備え、ボンディング領域は、ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応し、第１及び第２のガイドラインが不連続的であり、複数の外部端子は、複数のボンディング領域の対応されるいずれか一つにそれぞれ連結される。次に、複数のボンディングワイヤーを連結システムの当該ボンディング領域とダイのボンディングパッドを連結するためにワイヤーボンディングする。
一実施形態において、連結システムは、多層基板又は外面を有する多層回路ボードを備え、ボンディングフィンガーは、多層基板又は多層回路ボードの外面に形成され、複数のボンディングフィンガーとそれにそれぞれ対応される複数の外部端子を連結させる複数の導電性ビアをさらに備える。
他の実施形態において、連結システムは、リードフレームを備え、ボンディング領域は、リードフレームのボンディングチップを備え、ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備える。
他の実施形態において、導電性リードは、ボンディングチップを経てダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たす。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む。第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、リードが導電性リードのボンディング領域に対応するボンディングパッド側を向くように方向転換させる第１の屈曲地点より、ダイ領域にさらに近い第２の屈曲地点をさらに含む。
他の実施形態において、半導体素子パッケージは、ダイ領域に装着されたダイを支持するダイパッドをさらに備える。ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有す。
他の実施形態において、第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含む。
他の実施形態において、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的である。第１の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度と、第２の複数の隣接するボンディングパッド及び第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しない。
他の実施形態において、第１及び第２のガイドラインは、ダイ領域から異なる距離だけ離れており、第２のガイドラインは、第１のガイドラインよりダイ領域に近い。
半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることができる。
他の実施形態において、第１のセットのボンディングワイヤーは第１のガイドラインに沿って設けられ、ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドと連結させ、第２のセットのボンディングワイヤーは第２のガイドラインに沿って設けられ、ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドと連結し、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは重畳される。
他の実施形態において、第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有する。
前述したように本発明によれば、リードフレームとパッケージ基板は、チップダイのコーナー領域でも一定したピッチのボンディングパッド構造を収納できるように整列されるリード、リードボンディング領域、又はボンディングフィンガーなどが含まれる。かかる方式によって隣接したボンディングワイヤーの間の短絡発生が緩和されるか、或いは除去され、製造中の素子ネットダイカウント（ネットダイ数）を増加することができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
図３は、本発明に従って構成された連結ボード（ｃｏｎｎｅｃｔｉｎｇ ｂｏａｒｄ）又はリードフレーム１００の平面図である。本発明に従うリードフレーム１００は、複数のリード１０２を含んでいるが、各リードはリードフレームの内部領域にある内部端部１０４からリードフレームの外部領域にある外部端部１０６まで延長される。リードフレーム１００のリード１０２は、銅、アルミニウム又は金のような導電性金属であるか、或いはその合金、又はその他導電性物質又はそうした導電性物質の合金を含む。リードフレーム１００のリードの内部端部１０４は、ダイパッド又はチップパッドが形成されるリードフレーム１００上の領域１３０を取り囲んでいる。
複数のタイバー１３２は、リードフレームの四つの端部から延長される。タイバー１３２の内部端部１０８は、ダイが装着されるダイパッド又はプレートを支持するためにダイパッド領域１３０に延長される。ダイパッド領域１３０は、中心点ｃを有する。四つの４分割面は、中心点ｃを取り囲んでおり、各４分割面は二つの８分割面ａを含む。
例示された例は、２５６ロープロファイルフラットパッケージ（ＬＰＦＰ）を形成する２５６本のリード１０２を含む。他のリードカウントと構成を有した異なる形態のリードフレームも本発明の原理に適用可能である。
図４は、図３に示されたリードフレーム１００の第１の四分割面の拡大図である。図４を参照すれば、リード１０２の各８分割面ａが第１のグループのリード１１０と第２のグループのリード１２０に分けられていることが分かる。リード１０２の第１のグループのリード１１０は、ダイの端部の中央領域に載ったダイパッド領域１３０のダイパッド領域１３０にあるダイパッドのボンディングパッドについてサービスする。リード１０２の第２のグループのリード１２０は、ダイの端部のコーナー領域のダイパッド領域１３０にあるダイパッドのボンディングパッドについてサービスする。ここで、用語“サービスする”ということは、リード１０２（又は図１７〜図２３を参照して下記で説明される基板についての実施形態の場合、ボンディングフィンガー３１０）がボンディングワイヤーによってダイパッド領域１３０に実装されたダイの当該ボンディングパッドに接合されるように構成されることを意味することとして用いる。
図４で、リード１０２の第１のグループのリード１１０は、リードフレームの外周面に沿って限定される外部端部１０６を含むリード１１０（１）〜１１０（ｎ）を含む。リードの第１のグループの内部端部１０４は、第１のラインセグメントＬ１に沿ってリードフレームの内部領域に限定される。リード１０２の第２のグループのリード１２０は、リードフレームの外周面に沿って限定される外部端部１０６を含むリード１２０（１）〜１２０（ｍ）を含む。リードの第２のグループの内部端部１０４は、リードフレームの内部領域に限定される。リードの第２のグループの内部端部１０４は、第２のラインセグメントＬ２に沿って限定される。第２のラインセグメントＬ２は、第１のラインセグメントＬ１から離隔されており、例えば、第１のラインセグメントＬ１よりダイパッド領域１３０にさらに近い位置にある。
第１及び第２のラインセグメントＬ１，Ｌ２は、当業界で“ガイドライン”と呼ばれ、直線に沿って置かれたラインセグメントを含むか、或いは相異なる角度に置かれたラインセグメントを含むこともできる。又は、ガイドラインは、曲線、波形又は“スプライン（ｓｐｌｉｎｅ）”曲線、又は放物線、楕円又は円形の弧（ａｒｃ）に沿って載ることもできる。ここで、“ガイドライン”という用語は例示されたものと共にその他異なる種類の多様な曲線及びラインセグメントを含む。
本発明によれば、リード１０２のボンディング領域の第１のラインセグメント又は第１のガイドラインＬ１は、第２のラインセグメント又は第１のガイドラインＬ２に対し独立的である。例えば、図４に示されたように、ダイの端部のコーナー領域でのボンディングパッドについてサービスする第２のグループのリード１２０（又は図１７のボンディングフィンガー３２０）と関連した第２のガイドラインＬ２はダイの端部の中央領域でのボンディングパッドについてサービスするリード１２０（又はダイの端部の中央領域のボンディングパッドについてサービスする第１のグループのリード１１０（又は図１７のボンディングフィンガー３１０）と関連した第１のガイドラインＬ１よりさらに近い位置にあることもできる。
第１及び第２のガイドラインは、それらの端部ポイントで交差しないという点で不連続的でもある。例えば、第１のグループのリード１１０の最外角のリード１１０（ｎ）は、ガイドラインＬ１のラインセグメントに沿う内部端部１０４にあるリードフレームの内部領域で終わる。また、第２のグループのリード１２０の最内角リード１２０（１）は、ガイドラインＬ２のラインセグメントに沿う内部端部１０４にあるリードフレームの内部領域で終わる。第１のグループのリード１１０の最外角リード１１０（ｎ）と第２のグループのリード１２０の最内角リード１２０（１）は、ダイ領域１３０に形成されたダイの隣接ボンディングパッド（例えば、中央及びコーナー領域それぞれのボンディングパッド）についてサービスするが、ガイドラインＬ１，Ｌ２の位置は、こうした隣接リードの端部で交差しない。従って、第１及び第２のガイドラインＬ１，Ｌ２は不連続的であるということができる。
リード１０２は、内部端部１０４及び外部端部１０６の間で数多くの横方向転換部又は折り曲げ部１０５を経る。折り曲げ部１０５又は屈曲地点は、ダイパッド領域１３０のダイパッドがボンディングワイヤーによってリードフレーム１００に接合された後、導電性リードフレーム１００とパッケージの胴体とを形成するためにリード周囲にモールディングされるモールド化合物の間の、コンタクト領域を増加させる役割を果たす。折り曲げ部１０５は、またリード１０２の内部端部１０４でボンディング領域が適切な方向に設けられて、ダイの当該ボンディングパッドとリードのボンディング領域との間のボンディングワイヤーのコンタクト領域を増加させるためボンディング領域の長手方向軸に、ダイの対応するボンディングパッドを向かせる役割を果たす。
第２のグループのリード１２０は、ラインＬ１に沿って端部が終わる第１のグループのリード１１０よりダイの端部にさらに近い位置にあるガイドラインセグメントＬ２に沿って端部が終わる。また、第２のガイドラインセグメントＬ２の少なくとも一つの部分は、第１のガイドラインセグメントＬ１とダイのボンディングパッドとの間に設けられる。このように、リードの第２のグループのボンディング領域は、ダイのコーナー領域のボンディングパッドに近く設けられ、ダイのコーナー領域のボンディング角度は、適正な程度に縮小される。従って、第２のグループのリード１２０のボンディング角度を効果的に再設定することによって、各リード及び全てのリードのボンディング角度は最大許容ボンディング角度以下で維持される。一例によれば、約３０度〜３５度の間のボンディング角度が最大許容ボンディング角度として考慮される。これにより、コーナールール（ｃｏｒｎｅｒ ｒｕｌｅ）を適用するか、或いは隣接したボンディングパッドの間のピッチの漸進的な増加のためチップサイズを増加させる必要がなく、チップを高信頼度で接合することができる。そうして、製作コストを減少させ、ウェーハ当たり製造されるチップの数（ｎｅｔ ｄｉｅ）を増加させることができ、全体製造収率を増加させうる。
リード１０２のボンディング領域を対応するボンディングパッド方向に設けさせることによって、さらに効果的なボンディングが可能である。リードのボンディング領域は、リードフレームでは、“ボンディングチップ（ｂｏｎｄｉｎｇ ｔｉｐ）”と称し、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）パッケージでのようなパッケージ基板基盤技術では、“ボンディングフィンガー”と称する。効率の向上は、特に超音波接合が使用される場合実現される。この場合、ワイヤーボンディングチップの長手方向軸をボンディングパッドと実質的に平行に配置させることによって、ボンディングのための超音波エネルギーを効果的に使用でき、さらに早くて信頼性があるボンディングを成すことができる。また、リードフレームの場合、リードは横方向に対して長手方向でさらに強靭なので、前述したようなリードのボンディングチップの長軸の配置は、リードがボンディング過程のためさらに強い基盤構造になるようにする。
図５は、図４のリードフレーム１００のリード１２０（１）のボンディングチップ１２０ａの拡大図である。図５によれば、リード１２０（１）は、ポイントＰ１で屈曲部を含み、ポイントＰ１で、リードは第１のセグメント１２３がダイのコーナー領域からダイの中央領域に延長されるように屈曲部を形成することが分かる。ポイントＰ１での屈曲部は、リード１２０（１）のボンディングチップ１２０ａをダイ領域とリードの第１のグループのリード１１０のボンディングチップ１１０ａとの間に配置するために、ラインセグメントＬ１に沿って置かれた第１のグループのリード１１０の最後リード１１０（ｎ）のボンディングチップ１１０ａ周囲にある第２のグループのリード１２０の一番目のリード１２０（１）を側面の方に方向転換するために必要である。リード１２０（１）のさらに他の屈曲部は、リード１２０（１）の付加的な第２のセグメント１２５がダイ領域１３０でダイの当該ボンディングパッドを向くようにリード１２０（１）を方向転換させるポイントＰ２に設けられる。従って、第２のセグメント１２５とセグメント上に設けられたリードのボンディング領域のそれぞれは、実質的にダイ上の当該ボンディングパッドを向くように配置され、すなわち所謂“面−対−面（ｆａｃｅ−ｔｏ−ｆａｃｅ）”の構造を成して、前述した長所が実現される。
第２のグループのリード１２０のリード１２０（１）〜１２０（ｍ）の残りボンディングチップ１２０ａは、類似した第１及び第２の屈曲地点Ｐ１，Ｐ２を含ませるようにすることによって、ダイ上の対応するボンディングパッドを向くように構成される“面−対−面”構造を成す。図４の例で、屈曲地点Ｐ１，Ｐ２の角αは、ダイのコーナー領域の役割を果たすリードよりダイの中央領域の役割を果たすリードでさらに多く示される。このように、最外角リードのボンディングチップ１１０ａ、例えば第１のグループのリード１１０のリード１１０(ｎ−２)，１１０（ｎ−１），１１０（ｎ）が臨界ボンディング角に隣接し始める際に、次のリードセット及びラインセグメントＬ２に沿って置かれた当該ボンディングチップ１２０ａを再配置してリード１２０のボンディング角が第２のグループ又はリード１２０のための適切なボンディング角に調節され、効果的に再設定されるように、隣接したボンディングリード、すなわち第２のグループのリード１２０の一番目のリード１２０（１）はダイの中央領域に延長される。これにより、第１のグループのリード１１０の最後のリード１１０（ｎ）のボンディング角（最大許容ボンディング角であるか、或いはその周辺値でありうる。）及び第２のグループのリード１２０の一番目のリード１２０（１）のボンディング角（ボンディング角０°であることもでき、第１のグループのリード１１０の最後のリード１１０（ｎ）の反対符号の角度に位置することもできる。）の間に不連続が発生する。従って、リードフレームの同一な側に位置した隣接するリード１１０（ｎ），１２０（１）のボンディング角と、ダイ領域１３０に設けられた同一なダイの対応する隣接ボンディングパッドのボンディング角の間に不連続が存在する。
図６は、ダイ１４０のボンディングパッドに接合された図４のリードフレーム１００を上から見下ろした図面である。ダイ１４０とリード１１０，１２０は、金又は銅ワイヤーのような導電性ボンディングワイヤー１７０ａ，１７０ｂを使用して接合される。第１のグループのリード１１０のボンディングチップ１１０ａは、ラインセグメントＬ１に沿って置かれ、第１のグループの一番目のリード１１０（１）のボンディングワイヤー１７０ａは、約０°のボンディング角を有する反面、第１のグループの最外角リード１１０（ｎ）のワイヤー１７０ａは、最大許容ボンディング角、例えば約３０°に近いボンディング角を有す。第２のグループのリード１２０のボンディングチップ１１０ｂは、ラインＬ２に沿って置かれ、第２のグループの一番目のリード１２０（１）のワイヤー１７０ｂは約０°のボンディング角を有し、本例では、実際的に約−１０°のボンディング角を有する反面、第２のグループの最外角リード１２０（ｍ）のワイヤー１７０ｂは、最大許容ボンディング角である３０°以下のボンディング角を有することが分かる。従って、約３０°である第１のグループの最外角リード１１０（ｎ）のボンディング角と約−１０°である第２のグループの一番目のリード１２０（１）のボンディング角との間に不連続が存在する。
本構造でワイヤーボンディングを成すために、第１のグループのリード１１０を接合するために使用されるワイヤー１７０ａは、第２のグループのリード１２０を接合するため使用されるワイヤー１７０ｂより高いループの高さを有するように作られる。これにより、オーバーラップされる第１のグループのリード１１０と第２のグループのリード１２０についてのワイヤー１７０ａ，１７０ｂの短絡（ｓｈｏｒｔｉｎｇ）を防止できる。
このように、第１のグループのリード１１０及び第２のグループのリード１２０の全てのリードは、対応するボンディングパッドについてパッケージ／ダイ組合せの最大許容ボンディング角内にあるように設けられるボンディングチップを有する。コーナールールをチップダイに適用する必要性が痛感され、ダイ上のボンディングパッドを最大に用いることができ、ダイがさらに狭い面積を有する。同時に、前述したように、リードは、“面−対−面”構造でボンディング領域が設けられるリード上のセグメントの長手方向軸が対応するボンディングパッドに向かせて、さらに強いワイヤー−リードボンディングを可能にする。
図７は、本発明に従ったリードフレームの第１の代案実施形態による第１の四分割面の拡大図である。本実施形態で、リードフレームは図４のように構成される。しかしながら、本実施形態のダイパッド１３０’は、正方形や長方形ではなく、円形である。そうした円形又は楕円形のダイパッドは、設けられたダイの効果的な熱分散のため一部用途で長所を有することもできる。本発明のボンディング構造はこのような、又は他の種類のダイパッド形態及び配置に同一に適用できる。
図８は、本発明に従ったリードフレーム２００の第２の代案実施形態による第１の四分割面の拡大図である。本実施形態では、ダイパッドが使用されないため、タイバー１３２が不要である。代わりに、本実施形態では、第２のグループのリード２２０がラインセグメントＬ２に沿って置かれた各ボンディング領域２２０ｃを越して延長されたセグメント２２０ａに沿ってダイ領域２３５に延長されるように形成される。延長されたセグメント２２０ａは、ダイ領域２３５に延長され、ダイ２３１のための垂直支持台の役割を果たす。ダイ２３１に沿って延長されたセグメント２２０ａの上部に直接装着され、ダイ２３１のボンディングパッドは図６で説明したような方式に第１のグループのリード２１０及び第２のグループのリード２２０のボンディング領域２１０ａ，２２０ｃにワイヤーボンディングされる。本実施形態で、第１のガイドラインＬ１及び第２のガイドラインＬ２は不連続的である。
図９は、ダイ２４０に接合された図８のリードフレーム２００の拡大図である。ダイ２４０及びリード２１０，２２０は、金又は銅ワイヤーのような導電性ボンディングワイヤー２７０ａ，２７０ｂを用いて接合される。本実施形態は、図６の実施形態のように縮小されるボンディング角及びボンディングチップ２１０ａ，２１０ｂの面−対−面の構造に関して同一な長所を提供することが分かる。第２のグループのリード２２０についての差異点は、チップ１２０ａがリード１２０の内部端部１０４あるいはその周辺に位置する図３〜図５の実施形態のボンディングチップ１２０ａとは違って、図８及び図９の実施形態のリード２２０では、ボンディングチップ２２０ｃはリード２２０の中間位置にあることである。また、本実施形態で、ダイ２４０は、リードフレーム２００のリード２２０の第２のグループに直接装着される。従って、結果物周辺にエポキシ又はその他液体パッケージ材料混合物がモールディングされるとき、ダイとリードフレームとの間にさらに強いボンドが直接提供される。これは、ダイパッドに付加された部材から発生しうる熱、ストレス及び水分についてのパッケージの敏感性を減少させうる。
図１０は、本発明に従った図６及び図８のリードフレームについての第１のグループのリード１１０のボンディングワイヤー１７０ａと第２のグループのリード１２０のボンディングワイヤー１７０ｂのボンディング角に関するチャートである。図１０のチャート１は、第１のグループのリード１１０の一番目のリード１１０（１）を接合するためにボンディング角度をほぼ０°から次第に増加し、第１のグループのリード１１０の最後のリード１１０（ｎ）について最大許容ボンディング角（ＭＡＸ）まで増加させることを示している。次の隣接リード、すなわち第２のグループのリード１２０の一番目のリード１２０（１）（チャート２参照）は、最大許容範囲内のボンディング角を有し、実質的にリード１１０（ｎ）と反対符号を有するボンディング角度を有する。それより、第２のグループのリード１２０のボンディング角は、正（＋）の値に次第に増加し、第２のグループのリード１２０の最後のリード１２０（ｍ）は、最大許容ボンディング角以内の範囲のボンディング角を有する。従って、ボンディング角のチャートは、第１のグループのリード１１０のボンディング角（チャート１参照）と第２のグループの隣接リードのボンディング角（チャート２参照）との間に不連続性を示すことが分かる。
図１１は、本発明に従うもので、リード１１０ｂの第１のグループ１Ｇとリード１２０ｂの第２のグループ２Ｇを有したクワッドフラットパッケージ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ；ＱＦＰ）の斜視図である。このＱＦＰは、図６の実施形態に該当する。図１２は、図６のＡ−Ａ’に沿って切開した図１１のＱＦＰの断面図である。ＱＦＰは、ダイパッド１３０、チップダイ１４０、第１のグループのリード１１０及び第２のグループのリード１２０、関連するボンディング領域又はチップ１１０ａ，１２０ａ及びボンディングワイヤー１７０ａ，１７０ｂを取り囲み、これらを含む。チップダイ１４０は、接着剤１６０を通じてダイパッド１３０に連結される。図１２を参照すれば、ワイヤー１７０ａ，１７０ｂの間の短絡を防止するために、第１のグループのボンディングワイヤー１７０ａは、第２のグループのボンディングワイヤー１７０ｂのループ高さＬＨ２より高いループ高さＬＨ１を有する。
図１３は、Ａ−Ａ’線に沿って切断した図８の実施形態に該当するＱＦＰの断面図である。ＱＦＰは、チップダイ２４０、第１のグループのリード２１０、第２のグループのリード２２０、関連するボンディング領域２１０ａ，２２０ｃ及びボンディングワイヤー２７０ａ，２７０ｂを取り囲んでおり、これらを含むモールド化合物２８０を含む。こうした構造で、第２のグループのリード２２０は、前述したようにチップダイ２４０下で延長された延長セグメント２２０ａを含む。チップダイ２４０は、接着剤２６０を通じて第２のグループのリード２２０の延長セグメント２２０ａに直接装着される。本実施形態で、ワイヤー２７０ａ，２７０ｂの間の短絡を防止するために、第１のグループのボンディングワイヤー２７０ａは、第２のグループのボンディングワイヤー２７０ｂのループ高さＬＨ１より高いループ高さＬＨ２を有する。
図１４は、本発明に従うもので、ダイの中央領域でボンディングパッドと関連されたリード１１０ｂの第１のグループ１Ｇと、ダイのコーナー領域のボンディングパッドと関連されたリード１２０ｂの第２のグループ２Ｇを有したクワッドフラットノン−リードパッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ；ＱＦＮＰ）を上から見下ろした図面である。このＱＦＮＰは、図６に示された実施形態に該当する。図１５は、Ｂ−Ｂ’に沿って切断した図１４のＱＦＮＰの断面図である。ＱＦＮＰは、ダイパッド１３０、チップダイ１４０、第１のグループのリード１１０、第２のグループのリード１２０、関連するボンディング領域又はチップ１１０ａ，１２０ａ及びボンディングワイヤー１７０ａ，１７０ｂを取り囲み、これらを含むモールド化合物１８０を含む。チップダイ１４０は、接着剤１６０を通じてダイパッド１３０に連結される。本構成のリード１１０，１２０は、パッケージの境界を成すメタルコンタクトの形態を取る。ワイヤー１７０ａ，１７０ｂの間の短絡を防止するために、第１のグループのボンディングワイヤー１７０ａは、第２のグループのボンディングワイヤー１７０ｂのループ高さＬＨ２よりさらに高いループ高さＬＨ１を有する。また、ダイパッド１３０及びリード１１０，１２０端子の下側に形成された溝Ｇは、ダイパッドとリード１１０，１２０端子をさらに細密にモールド化合物１８０に囲ませるようにして、向上された安定性と信頼性にパッケージの構成要素を固定させうる。
図１６は、Ａ−Ａ’に沿って切断された図８のリードフレームの実施形態に対応されるボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）パッケージの断面図である。ＢＧＡは、チップダイ２４０、第１のグループのリード２１０、第２のグループのリード２２０及びボンディングワイヤー２７０ａ，２７０ｂを取り囲み、これらを含んでいるモールド化合物２８０を含む。こうした構造で、第２のグループのリード２２０は、チップダイ２４０の下に延長された延長セグメント２２０ａを含む。チップダイ２４０は、接着剤２６０を通じて第２のグループのリード２２０の延長セグメント２２０ａに直接装着されて、ダイパッドは不要である。本実施形態で、ワイヤー２７０ａ，２７０ｂの間の短絡を防止するために、第１のグループのボンディングワイヤー２７０ａは、第２のグループのボンディングワイヤー２７０ｂのループ高さＬＨ１より高いループ高さＬＨ２を有する。リード２１０ｂに対する直接的なアクセスのためリード２１０ｂの外部端子に露出された穴２８５が提供される。ボール構造体２９０は、パッケージに外部端子を提供するため露出された穴２８５に配置される。
図１７は、本発明に従った基板基盤のボールグリッドアレイ（ＢＧＡ）パッケージの基板を上から見下ろした図面である。基板３００は、多層の配線又はビアを含み、印刷基板ボード、セラミック基板、ポリイミド膜、及びシリコン基板のような半導体基板のうち一つを含む。基板は、中央ダイパッド領域３３０及び本技術で“ボンディングフィンガー”と呼ばれる多数のボンディング特徴部３１０ａ，３２０ａを含む。第１のグループのボンディングフィンガー３１０ａは、図４のリードフレームで第１のグループのリード１１０が達成しようとするような方式によりダイの端部の中央領域に位置したダイ領域３３０に実装されたチップのボンディングパッドについてサービスする。第２のグループのボンディングフィンガー３２０ｂは、図４のリードフレームで第２のグループのリード１２０が達成しようとするような方式により、ダイの端部のコーナー領域に設けられたダイ領域３３０に実装されたチップのボンディングパッドについてサービスする。ボンディングフィンガー３１０ａ，３１０ｂは、基板３００の多層配線又はビアによってパッケージの外部端子又はリードを通じた経路を取る。
図１８は、本発明に従った図１７のＢＧＡの基板の第１の四分割面の拡大図である。図１８を参考すれば、ポイントｃは、ダイパッド３３０の中心点である。基板又は連結ボード３００は、ビア３１０（１）〜３１０（ｎ）に対応するボンディングフィンガー３１０ａ（１）〜３１０ａ（ｎ）より成った多数の第１のパターン化された回路グループ１Ｇ、及びビア３２０（１）〜３２０（ｍ）に対応するボンディングフィンガー３２０ａ（１）〜３２０ａ（ｍ）より成った多数の第２のパターン化された回路グループ２Ｇより成る。本実施形態で、中心点ｃ周囲の各８分割面は、ボンディングフィンガー３１０ａ，３２０ａの第１のグループ１Ｇ及び第２のグループ２Ｇを全て含む。前述したリードフレームについての実施形態の場合と同様に、ボンディングフィンガー３１０ａの第１のグループ１Ｇは、ダイの端部の中央領域に載ったダイパッド領域３３０にあるダイパッドのボンディングパッドについてサービスする。ボンディングフィンガー３２０ａの第２のグループ２Ｇは、ダイの端部のコーナー領域でダイパッド領域３３０にあるダイパッドのボンディングパッドについてサービスする。ここで、用語“サービスする”というのは、ボンディングフィンガー３１０ａがボンディングワイヤーによってダイパッド領域３３０に装着されたダイの当該ボンディングパッドに接合されるように構成されることを意味することとして用いる。
図１９は、本発明に従った図１７及び図１８のＢＧＡの基板及びボンディングフィンガーの断面図である。図１９に示されたように、第１のグループ１Ｇのボンディングフィンガー３１０ａのそれぞれは、パッケージの外部配線を提供するパッケージの端子３１０ｃに連結される。同様に、第２のグループ２Ｇのボンディングフィンガー３２０ａのそれぞれは、パッケージの外部配線を提供するパッケージの端子３２０ｃに連結される。層間ビア３１０ｂ，３２０ｂ（図１９のビアＶ１）はボンディングフィンガー３１０ａ，３２０ａと当該端子３１０ｃ，３２０ｃを互いに連結することに用いられる。層間ビアは、連結ボードの基板３００に形成される。パッシベーション膜３３５は、内部回路及び構成要素を保護するため基板３００の表面上に形成される。ビアＶ２も選択的に含めることができ、ダイパッド３３０に装着されるチップダイへの熱流入を防止するための導管として、基板３００を直接通過する。電源リング及び接地リング３２７もまたチップダイに電源及び接地電圧を提供するために含まれる。
再び図１８を参照すれば、第１のグループ１Ｇのボンディングフィンガー３１０ａは、第１のガイドラインＧＬ１に沿って配置される。第２のグループ２Ｇのボンディングフィンガー３２０ａは、第２のガイドラインＧＬ２に沿って配置される。第２のガイドラインＧＬ２は、第１のガイドラインＧＬ１と離隔されて、例えば第１のガイドラインＧＬ１よりダイパッド領域３３０にさらに近い位置にある。本例で、ガイドラインＧＬ１，ＧＬ２は楕円形、放物線、又は円形のアーチセグメント形態を有する。しかしながら、他の構造のガイドライン形態も本発明に同一に適用できる。この例では、第１のガイドラインＧＬ１と第２のガイドラインＧＬ２がボンディング領域３１０ａ（ｍ）及び３２０ａ（１）の位置で交差しないため不連続的であり、第１のガイドラインＧＬ１と第２のガイドラインＧＬ２は、ダイ領域３００に挿入されたダイの隣接するボンディングパッドについてサービスする。
ボンディングフィンガー３１０ａ，３２０ａは、それらの長軸がダイの対応するボンディングパッドを向くように、基板をパターニングし／又はエッチングすることによって形成する。これにより、前述したように超音波ボンディング技術において、より効果的であり、信頼性があるボンディングが可能である。
図２０は、本発明に従うもので、ダイに接合された図１７〜図１９のＢＧＡの基板及びボンディングフィンガーの第１の四分割面を上から見下ろした図面である。ダイ３４０とボンディングフィンガー３１０ａ，３２０ａは、金又は銅ワイヤーのような導電性ボンディングワイヤー３７０ａ，３７０ｂを使用して接合される。リードの第１のグループ１Ｇのボンディングフィンガー３１０ａは、リードラインＧＬ１に沿って置かれており、第１のグループ１Ｇの第１のビア３１０（１）のボンディングワイヤー３７０ａは、０°のボンディング角を有している反面、第１のグループ１Ｇの最外角ビア３１０（ｎ）のボンディングワイヤー３７０ａは、最大許容ボンディング角、例えば約３０°のボンディング角に近くなることが分かる。また、第２のグループ２Ｇのボンディングフィンガー３２０ａは、リードラインＧＬ２に沿って置かれており、第２のグループ２Ｇの一番目のビア３２０（１）のボンディングワイヤー３７０ｂは、約０°のボンディング角を有しており、実際に、この例では約−１０°のボンディング角を有する反面、第２のグループ２Ｇの最外角ビア３２０（ｍ）のボンディングワイヤー３７０ｂは、最大許容ボンディング角、例えば約３０°以下のボンディング角を有していることが分かる。従って、約３０°のボンディング角を有した第１のグループ１Ｇの最後のビア／ボンディングフィンガー３１０（ｎ）のボンディング角と、約−１０°のボンディング角を有した第２のグループの第１のビア／ボンディングフィンガー３２０（１）のボンディング角との間には、不連続が存在する。
前述したリードフレームの実施形態のように、本基板基盤構造でワイヤーボンディングを実現するために、第１のグループのビア３１０を接合するため使用されるワイヤー３７０ａは、第２のグループのビア３２０を接合するため使用されるワイヤー３７０ｂのループ高さより高くなるように形成される。これにより、互いにオーバーラップされる第１のグループ１Ｇ及び第２のグループ２Ｇのリードのためのワイヤー３７０ａ，３７０ｂの短絡を防止する。
このように、第１のグループ１Ｇ及び第２のグループ２Ｇの全てのリードは、対応するボンディングパッドに対してパッケージ／ダイ組合せの最大許容ボンディング角内にあるように位置されたボンディングフィンガーを有する。従って、コーナールールをチップダイに適用する必要がなくなり、ダイ上のボンディングパッドを最大に活用でき、ダイがさらに狭い領域を占める。同時に、リードは“面−対−面”構造でボンディング領域が位置するリード上のセグメントの長手方向軸を対応するボンディングパッドに向かせて、より強いワイヤー−リードボンディングを可能にする。
図２１は、本発明に従う図２０のＢＧＡの基板についての第１のグループボンディングフィンガーのボンディングワイヤーと、第２のグループボンディングフィンガーのボンディングワイヤーについてのボンディング角を示したチャートである。図２１のチャート１は、第１のグループ１Ｇの第１のボンディングフィンガー３１０ａ（１）をボンディングするためほぼ０°の角度からボンディング角が次第に増加し、第１のグループ１Ｇの最後のボンディングフィンガー３１０ａ（ｎ）について最大許容ボンディング角ＭＡＸに増加することを示している。次の隣接ボンディングフィンガーは、ダイのボンディングパッドの列（ｒｏｗ）で次に隣接したボンディングパッドに付着されるボンディングフィンガーである。すなわち、第２のグループ２Ｇの一番目のボンディングフィンガー３２０ａ（１）(チャート２参照)は、許容範囲内のボンディング角を有するが、事実上、ボンディングフィンガー３１０ａ（ｎ）の反対符号のボンディング角を有する。それより、第２のグループ２Ｇのボンディングフィンガーのボンディング角は、正（＋）の値に次第に増加し、リード２Ｇの第２のグループの最後のリード３２０ａ（ｍ）は最大許容ボンディング角ＭＡＸ内のボンディング角を有する。従って、ボンディング角のチャートは、第１のグループのリードのボンディング角（チャート１参照）と第２のグループの隣接リードのボンディング角（チャート２参照）との間に不連続を示している。
図２２は、本発明に従うもので、図２０に示した接合されたＢＧＡの、完成されたパッケージの断面図を示している。ＢＧＡは、図１９の基板３００の上部面に適用されるモールド化合物３８０を含み、基板３００には、ボンディングワイヤー３７０ａ，３７０ｂによって第１のグループ１Ｇ及び第２のグループ２Ｇのボンディングフィンガー３２０ａ，３２０ｂに接合されたチップダイ３４０が装着される。ボンディングワイヤー３７０ａ，３７０ｂの間の短絡を防ぐために、第１のグループのボンディングワイヤー３７０ａは、第２のグループのボンディングワイヤー３７０ｂのループ高さＬＨ１より高いループ高さＬＨ２を有する。ボール構造体３９０は、パッケージに外部端子を提供するため露出された端子又はボールランド３１０ｃ，３２０ｃに付着される。
図２３は、本発明に従って接合されたＢＧＡの完成されたパッケージのさらに他の実施形態の断面図である。本実施形態では、大きいヒートシンク（ｈｅａｔ ｓｉｎｋ）３９２がチップダイ３４０の下面に付着されるが、チップダイ３４０は熱導電性接着剤３９６を介してヒートシンクに接合される。ボンディング基板又は回路ボード３００は、前述したように同様にヒートシンク３９２に装着され、チップダイ３４０を取り囲んでいる。基板３００の第１のボンディングフィンガー３１０ａ及び第２のボンディングフィンガー３２０ａは、前述したように対応するボンディングワイヤー３７０ａ，３７０ｂによってチップダイ３４０のボンディングパッドに接合される。ＢＧＡは、ボンディングワイヤー３７０ａ，３７０ｂによってボンディングフィンガー３２０ａ，３２０ｂに接合されたチップダイ３４０が設けられるヒートシンク３９２に向き合っている基板３００の表面に適用されるモールド化合物３８０’を含む。ボンディングワイヤー３７０ａ，３７０ｂの間の短絡を防止するため、第１のグループのボンディングワイヤー３７０ａは、第２のグループのボンディングワイヤー３７０ｂのループ高さＬＨ１より高いループ高さＬＨ２を有する。ボール構造体３９０は、パッケージに外部端子を提供するため露出された端子又はボールランド３１０ｃ，３２０ｃに付着される。
図２４Ａ，２４Ｂ及び図２４Ｃは、本発明に従う多様なＢＧＡのパッケージを下から見上げた図面である。各実施形態は、はんだ又は金などの材料より成った多数のボール３９０が貫通して装着されたパッシベーション膜３３５を含む。ボール３９０は、従来の装着方法である、リフロー（ｒｅｆｌｏｗ）法、スクリーン印刷技法、又はフォトリソグラフィ技法を含んだ従来の技法によって形成される。図２４Ａでは、ボール３９０は、比較的小さく、チップパッケージの外周に沿って何列かが、またチップパッケージの中央領域に何列かが形成されている。図２４Ｂでは、ボール３９は、比較的大きく、パッケージの下面全体を覆っている。図２４Ｃでは、ボール３９０は比較的小さく、チップパッケージの境界に沿って二列、チップパッケージの中央領域に制限された数の列が形成されている。
図１１と関連して説明されたＱＦＰパッケージのようなリードフレーム基盤パッケージのための典型的なパッケージング過程は、よく知られたようにテーピング（ｔａｐｉｎｇ）、ソーイング（ｓａｗｉｎｇ）、ダイ付着（ｄｉｅ ａｔｔａｃｈ）、ワイヤーボンディング、モールディング（ｍｏｌｄｉｎｇ）、リードトリム（ｌｅａｄ ｔｒｉｍ）、リードプレーティング（ｌｅａｄ ｐｌａｔｉｎｇ）及びリード形成のような段階を含む。図２２と関連して説明されたＢＧＡパッケージのような基板基盤パッケージのための典型的なパッケージング過程は、よく知られたようにテーピング、ソーイング、ダイ付着、ワイヤーボンディング、モールディング、ボール接着及びボールシンギュレーション（ｂａｌｌ ｓｉｎｇｕｌａｔｉｏｎ）のような段階を含む。
本発明に従って、ワイヤーボンディング段階で、高速のワイヤーステッチング機械が用いられる。溶融されたボールの物質が第１の端部から出て、ワイヤーの先がボンディングパッドに溶着されて、基板上のリードフレームのリードのボンディング領域又は伝導路（ｃｏｎｄｕｃｔｉｖｅ ｐａｔｈ）のボンディングフィンガーに延長されるように、ワイヤーが形成されループされるトーチング方法によって、金属ワイヤーのキャピラリーが目標（ｔａｒｇｅｔ）ボンディングパッドに付着される。ワイヤーの第２の端部は、ステッチボンド、例えば超音波接合技術を使用してボンディング領域に速やかに接合される。ボンディング以後に、ワイヤー先端を切り、次の接合過程が進行される。
モールディング段階には、例えばリードフレーム基盤パッケージの場合、ＥＭＣ化合物を高圧、例えば２ｔｏｎｓ／ｍｍ２でモールドゲートを通じて構成要素領域に流入させる。物質がモールドを充填すれば、空気がモールドのコーナーを通じて漏れる。モールドを硬化した後に、リードフレームの外部のリードは、例えばダンバー（Ｄａｍｂａｒ）過程を通じてトリミングされる。それから、外部リードは、ＳｎＰｂ又はＳｎＡｇＣｕ物質を用いてプレーティングされる。成型段階では、露出され、トリムされ、プレーティングされたリードが回路ボード又は基板に結合されるため、適切な形態にスタンプ（ｓｔａｍｐ）される。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
ダイとリードフレームとの間の従来ボンディング構造の平面図である。 ボンディングパッドの間の間隔、すなわち“ピッチ”がコーナールールによって増加される従来のボンディング構造の平面図である。 本発明に従って構成された連結ボード、すなわち“リードフレーム”の平面図である。 本発明に従う図３のリードフレームの第１の四分割面の拡大図である。 本発明に従う図４のリードフレームにおける第２のグループのリードの一番目のリードのボンディングチップの拡大図である。 本発明に従うダイにボンディングされた図４のリードフレームの平面図である。 本発明に従うリードフレームの第１の代案実施形態の第１の四分割面の拡大図である。 本発明に従うリードフレームの第２の代案実施形態の第１の四分割面の拡大図である。 本発明に従うダイにボンディングされた図８のリードフレームの拡大された平面図である。 本発明に従う、図６のリードフレームについての第１のグループのリードのボンディングワイヤーと、第２のグループのリードのボンディングワイヤーについてのボンディング角度の図表である。 本発明に従うチップの端部の中央領域における第１のグループのリードとコーナー領域における第２のグループのリードとを有するクワッドフラットパッケージの斜視図である。 図６の切断線Ａ−Ａ’に沿って切断した図１１のクワッドフラットパッケージの断面図である。 本発明に従う切断線Ａ−Ａ’に沿って取った図８に示された本発明の実施形態に該当されるクワッドフラットパッケージの断面図である。 本発明に従うチップの端部の中央領域の第１のグループのリードとコーナー領域の第２のグループのリードとを有するクワッドフラットノン−リードパッケージの平面図である。 図１４の切断線Ｂ−Ｂ’に沿って切断した図１４のクワッドフラットパッケージの断面図である。 切断線Ａ−Ａ’に沿って切断した図８に示された本発明の実施形態に該当するボールグリッドアレイパッケージの断面図である。 本発明に従う基板基盤のボールグリッドアレイの基板の平面図である。 本発明に従う図１７の基板の第１の四分割面とボールグリッドアレイのボンディングフィンガーの断面図である。 本発明に従う図１７及び図１８の基板とボールグリッドアレイのボンディングフィンガーの断面図である。 本発明に従うダイにボンディングされた図１７〜図１９のボールグリッドアレイの基板の第１の四分割面とボールグリッドアレイのボンディングフィンガーの平面図である。 本発明に従う図２０のボールグリッドアレイの基板についての第１のボンディングフィンガーグループのボンディングワイヤーと、第２のボンディングフィンガーグループのボンディングワイヤーのボンディング角度の図表である。 本発明に従う図２０のボンディングされたボールグリッドアレイの完成されたパッケージの断面図である。 本発明に従うボンディングされたボールグリッドアレイの完成されたパッケージの代案実施形態の断面図である。 本発明に従う多様なボールグリッドアレイパッケージの背面図である。 本発明に従う多様なボールグリッドアレイパッケージの背面図である。 本発明に従う多様なボールグリッドアレイパッケージの背面図である。
符号の説明
１００ リードフレーム
１０２ リード
１０４，１０８ 内部端部
１０６ 外部端部
１３０ 領域
１３２ タイバー

Claims (107)

  1. ダイ領域の周囲に設けられる複数のボンディング領域であって、前記ボンディング領域は、前記ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応し、前記第１及び第２のガイドラインが不連続的な複数のボンディング領域；および
    前記複数のボンディング領域の対応するいずれか一つにそれぞれ連結された複数の外部端子；
    を備えることを特徴とする半導体素子パッケージの連結システム。
  2. 前記複数のボンディング領域は、ボンディングフィンガーを含むことを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  3. 前記ボンディングフィンガーは多層基板又は多層回路ボードの外面に形成され、前記複数のボンディングフィンガーとそれにそれぞれ対応される前記複数の外部端子を連結させる複数の導電性ビアをさらに備えることを特徴とする請求項２に記載の半導体素子パッケージの連結システム。
  4. 前記ボンディング領域は、リードフレームのボンディングチップを備え、前記ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えることを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  5. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項４に記載の半導体素子パッケージの連結システム。
  6. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする請求項４に記載の半導体素子パッケージの連結システム。
  7. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、
    前記リードが前記導電性リードのボンディング領域に対応する前記ボンディングパッド側を向くように方向転換させる前記第１の屈曲地点より、前記ダイ領域にさらに近い第２の屈曲地点をさらに含むことを特徴とする請求項６に記載の半導体素子パッケージの連結システム。
  8. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  9. 対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的なことを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  10. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項９に記載の半導体素子パッケージの連結システム。
  11. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れていることを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  12. 前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項１１に記載の半導体素子パッケージの連結システム。
  13. 前記ボンディング領域は、延長されて前記ダイ領域に実装されたダイの当該ボンディングパッドを向く方向に長軸を有することを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  14. 前記第１のガイドラインに沿って配置される前記第１のセットのボンディング領域と前記第２のガイドラインに沿って配置される前記第２のセットのボンディング領域は、前記ダイ領域の８分割面と対応するように前記連結システムに設けられることを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  15. ８分割面のそれぞれは、対応する第１のセットのボンディング領域が前記第１のガイドラインに沿って設けられており、対応する第２のセットのボンディング領域が前記第２のガイドラインに沿って設けられていることを特徴とする請求項１４に記載の半導体素子パッケージの連結システム。
  16. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項１に記載の半導体素子パッケージの連結システム。
  17. ダイ領域の周囲に設けられる複数のボンディング領域であって、前記ボンディング領域は、前記ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される複数のボンディング領域；および
    前記複数のボンディング領域の対応されるいずれか一つにそれぞれ連結された複数の外部端子；
    を備え、
    対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は、増分変化量について不連続的なことを特徴とする半導体素子パッケージの連結システム。
  18. 前記第１及び第２のガイドラインは不連続的なことを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  19. 前記ボンディング領域は、ボンディングフィンガーを含むことを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  20. 前記ボンディングフィンガーは多層基板又は多層回路ボードの外面に形成され、前記複数のボンディングフィンガーとそれにそれぞれ対応される前記複数の外部端子とを連結させる複数の導電性ビアをさらに備えることを特徴とする請求項１９に記載の半導体素子パッケージの連結システム。
  21. 前記ボンディング領域は、リードフレームのボンディングチップを備え、前記ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えることを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  22. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項２１に記載の半導体素子パッケージの連結システム。
  23. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする請求項２１に記載の半導体素子パッケージの連結システム。
  24. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、
    前記リードが前記導電性リードのボンディング領域に対応する前記ボンディングパッド側を向くように方向転換させる前記第１の屈曲地点より、前記ダイ領域にさらに近い第２の屈曲地点をさらに含むことを特徴とする請求項２３に記載の半導体素子パッケージの連結システム。
  25. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  26. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  27. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れていること
    を特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  28. 前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項２７に記載の半導体素子パッケージの連結システム。
  29. 前記ボンディング領域は、延長されて前記ダイ領域に実装されたダイの当該ボンディングパッドを向く方向に長軸を有することを特徴とする請求項２８に記載の半導体素子パッケージの連結システム。
  30. 前記第１のガイドラインに沿って配置される前記第１のセットのボンディング領域と前記第２のガイドラインに沿って配置される前記第２のセットのボンディング領域は、前記ダイ領域の８分割面と対応するように前記連結システムに設けられることを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  31. ８分割面のそれぞれは、対応する第１のセットのボンディング領域が前記第１のガイドラインに沿って設けられており、対応する第２のセットのボンディング領域が前記第２のガイドラインに沿って設けられていることを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  32. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項１７に記載の半導体素子パッケージの連結システム。
  33. ダイ領域の周囲に設けられる複数のボンディング領域；
    前記複数のボンディング領域の中で対応するいずれか一つにそれぞれ連結された複数の外部端子；および
    対応されるボンディング領域と外部端子を連結する複数の導電性リードとを備え、前記ボンディング領域のそれぞれは、前記ダイ領域に実装されたダイの複数のボンディングパッドの中で指定されたいずれか一つに該当する前記導電性リードのボンディングチップと、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディング領域と、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応する第２のセットのボンディング領域；
    を備え、
    前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする半導体素子パッケージの連結システム。
  34. 前記連結システムは、リードフレームを備えることを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  35. 前記導電性リードは、平面上に載ることを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  36. 前記第１及び第２のガイドラインは不連続的なことを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  37. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  38. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、
    前記リードが前記導電性リードのボンディング領域に対応する前記ボンディングパッド側を向くように方向転換させる前記第１の屈曲地点より、前記ダイ領域にさらに近い第２の屈曲地点をさらに含むことを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  39. 対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は、増分変化量について不連続的なことを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  40. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項３９に記載の半導体素子パッケージの連結システム。
  41. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  42. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れていることを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  43. 前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項４２に記載の半導体素子パッケージの連結システム。
  44. 前記ボンディング領域は、延長されて前記ダイ領域に実装されたダイの当該ボンディングパッドを向く方向に長軸を有することを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  45. 前記第１のガイドラインに沿って配置される前記第１のセットのボンディング領域と前記第２のガイドラインに沿って配置される前記第２のセットのボンディング領域は、前記ダイ領域の８分割面と対応するように前記連結システムに設けられることを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  46. ８分割面のそれぞれは、対応する第１のセットのボンディング領域が前記第１のガイドラインに沿って設けられており、対応する第２のセットのボンディング領域が前記第２のガイドラインに沿って設けられていることを特徴とする請求項４５に記載の半導体素子パッケージの連結システム。
  47. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項３３に記載の半導体素子パッケージの連結システム。
  48. パッケージの中央ダイ領域にある半導体素子のダイであって、前記ダイは、端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える半導体素子ダイ；
    連結システムであって、前記連結システムは、
    前記ダイ領域の周囲に設けられる複数のボンディング領域；
    前記複数のボンディング領域のうちの対応する一つのそれぞれ連結された複数の外部端子；
    対応されるボンディング領域と外部端子とを連結する複数の導電性リードであって、前記ボンディング領域は、前記ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応され、前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向き、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む連結システム；
    前記連結システムの当該ボンディング領域と前記ダイのボンディングパッドとをそれぞれワイヤーボンディングする複数のボンディングワイヤー；および
    前記複数のボンディング領域のうちの対応されるいずれか一つにそれぞれ連結される複数の外部端子；
    を備えることを特徴とする半導体素子パッケージ。
  49. 前記連結システムは、多層基板又は外面を有する多層回路ボードを備え、
    前記ボンディング領域は多層基板又は多層回路ボードの外面に形成されたボンディングフィンガーを備え、前記複数のボンディングフィンガーとそれにそれぞれ対応される前記複数の外部端子を連結させる複数の導電性ビアをさらに備えることを特徴とする請求項４８に記載の半導体素子パッケージ。
  50. 前記連結システムは、リードフレームを備え、
    前記ボンディング領域は、リードフレームのボンディングチップを備え、前記ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えること
    を特徴とする請求項４８に記載の半導体素子パッケージ。
  51. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項５０に記載の半導体素子パッケージ。
  52. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする請求項５０に記載の半導体素子パッケージ。
  53. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、
    前記リードが前記導電性リードのボンディング領域に対応する前記ボンディングパッド側を向くように方向転換させる前記第１の屈曲地点より、前記ダイ領域にさらに近い第２の屈曲地点をさらに含むことを特徴とする請求項５２に記載の半導体素子パッケージ。
  54. ダイ領域に装着されたダイを支持するダイパッドをさらに備えることを特徴とする請求項４８に記載の半導体素子パッケージ。
  55. 前記ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有することを特徴とする請求項５４に記載の半導体素子パッケージ。
  56. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項４８に記載の半導体素子パッケージ。
  57. 対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的なことを特徴とする請求項４８に記載の半導体素子パッケージ。
  58. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項５７に記載の半導体素子パッケージ。
  59. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れており、前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項４８に記載の半導体素子パッケージ。
  60. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項４８に記載の半導体素子パッケージ。
  61. 前記ボンディングワイヤーは、
    第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディングワイヤー；および
    第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される第２のセットのボンディングワイヤー；
    を備え、
    前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは、重畳されることを特徴とする請求項４８に記載の半導体素子のパッケージ。
  62. 前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有することを特徴とする請求項６１に記載の半導体素子のパッケージ。
  63. パッケージの中央ダイ領域にある半導体素子ダイであって、前記ダイは、端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える半導体素子ダイ；
    前記ダイ領域の周囲に設けられる複数のボンディング領域を含み、前記ボンディング領域は、前記ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディング領域と、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応する第２のセットのボンディング領域と、を備える連結システムであって、対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的な連結システム；
    前記連結システムの当該ボンディング領域と前記ダイのボンディングパッドとをそれぞれ連結する複数のボンディングワイヤー；および
    前記複数のボンディング領域の対応するいずれか一つにそれぞれ連結された複数の外部端子；
    を備えることを特徴とする半導体素子のパッケージ。
  64. 前記第１及び第２のガイドラインは不連続的なことを特徴とする請求項６３に記載の半導体素子パッケージ。
  65. 前記連結システムは、多層基板又は外面を有する多層回路ボードを備え、
    前記ボンディング領域は多層基板又は多層回路ボードの外面に形成されたボンディングフィンガーを備え、前記複数のボンディングフィンガーとそれにそれぞれ対応される前記複数の外部端子を連結させる複数の導電性ビアをさらに備えることを特徴とする請求項６３に記載の半導体素子パッケージ。
  66. 前記連結システムは、リードフレームを備え、
    前記ボンディング領域は、リードフレームのボンディングチップを備え、前記ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えることを特徴とする請求項６３に記載の半導体素子パッケージ。
  67. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項６６に記載の半導体素子パッケージ。
  68. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする請求項６６に記載の半導体素子パッケージ。
  69. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、
    前記リードが前記導電性リードのボンディング領域に対応する前記ボンディングパッド側を向くように方向転換させる前記第１の屈曲地点より、前記ダイ領域にさらに近い第２の屈曲地点をさらに含むことを特徴とする請求項６８に記載の半導体素子パッケージ。
  70. ダイ領域に装着されたダイを支持するダイパッドをさらに備えることを特徴とする請求項６３に記載の半導体素子パッケージ。
  71. 前記ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有することを特徴とする請求項７０に記載の半導体素子パッケージ。
  72. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項６３に記載の半導体素子パッケージ。
  73. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項６３に記載の半導体素子パッケージ。
  74. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れており、前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項６３に記載の半導体素子パッケージ。
  75. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項６３に記載の半導体素子パッケージ。
  76. 前記ボンディングワイヤーは、
    第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディングワイヤー；および
    第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される第２のセットのボンディングワイヤー；
    を備え、
    前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは、重畳されることを特徴とする請求項６３に記載の半導体素子のパッケージ。
  77. 前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有することを特徴とする請求項７６に記載の半導体素子のパッケージ。
  78. パッケージの中央ダイ領域にある半導体素子ダイであって、前記ダイは、端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える半導体素子ダイ；
    連結システムであって、前記連結システムは、
    前記ダイ領域の周囲に設けられる複数のボンディング領域；
    前記複数のボンディング領域のうちの対応する一つにそれぞれ連結された複数の外部端子；
    対応されるボンディング領域と外部端子とを連結する複数の導電性リードであって、前記ボンディング領域は、前記ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応され、前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含む連結システム；および
    前記連結システムの当該ボンディング領域と前記ダイのボンディングパッドをそれぞれ連結する複数のボンディングワイヤー；
    を備えることを特徴とする半導体素子パッケージ。
  79. 前記連結システムは、リードフレームを備え、
    前記ボンディング領域は、リードフレームのボンディングチップを備え、前記ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えることを特徴とする請求項７８に記載の半導体素子パッケージ。
  80. 前記導電性リードは、平面上に載ることを特徴とする請求項７８に記載の半導体素子パッケージ。
  81. 前記第１及び第２のガイドラインは不連続的なことを特徴とする請求項７８に記載の半導体素子パッケージ。
  82. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項７８に記載の半導体素子パッケージ。
  83. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする請求項７８に記載の半導体素子パッケージ。
  84. ダイ領域に装着されたダイを支持するダイパッドをさらに備えることを特徴とする請求項７８に記載の半導体素子パッケージ。
  85. 前記ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有することを特徴とする請求項８４に記載の半導体素子パッケージ。
  86. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項７８に記載の半導体素子パッケージ。
  87. 対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的なことを特徴とする請求項７８に記載の半導体素子パッケージ。
  88. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項８７に記載の半導体素子パッケージ。
  89. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れており、前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項７８に記載の半導体素子パッケージ。
  90. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項７８に記載の半導体素子パッケージ。
  91. 前記ボンディングワイヤーは、
    第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応する第１のセットのボンディングワイヤー；および
    第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応される第２のセットのボンディングワイヤー；
    を備え、
    前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは、重畳されることを特徴とする請求項７８に記載の半導体素子のパッケージ。
  92. 前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有することを特徴とする請求項９１に記載の半導体素子のパッケージ。
  93. パッケージの中央ダイ領域に半導体素子ダイを実装する段階であって、前記ダイは、その端部の中央領域に第１の複数のボンディング領域を備え、コーナー領域に第２の複数のボンディング領域を備える段階；
    連結システムを準備する段階であって、前記連結システムは、前記ダイ領域の周囲に設けられる複数のボンディング領域と複数の外部端子とを備え、前記ボンディング領域は、前記ダイ領域に装着されたダイの複数のボンディングパッドのうち指定されたいずれか一つにそれぞれ対応し、第１のセットのボンディング領域は、第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドに対応し、第２のセットのボンディング領域は、第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドに対応し、前記第１及び第２のガイドラインが不連続的であり、前記複数の外部端子は、前記複数のボンディング領域の対応されるいずれか一つにそれぞれ連結された連結システムを準備する段階；および
    複数のボンディングワイヤーを連結システムの当該ボンディング領域とダイのボンディングパッドとを連結するためにワイヤーボンディングする段階；
    を備えることを特徴とする半導体素子パッケージをワイヤーボンディングする方法。
  94. 前記連結システムは、多層基板又は外面を有する多層回路ボードを備え、
    前記ボンディング領域は多層基板又は多層回路ボードの外面に形成されたボンディングフィンガーを備え、前記複数のボンディングフィンガーとそれにそれぞれ対応される前記複数の外部端子を連結させる複数の導電性ビアをさらに備えることを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  95. 前記連結システムは、リードフレームを備え、
    前記ボンディング領域は、リードフレームのボンディングチップを備え、前記ボンディング領域とそれに対応される外部端子との間に連結される導電性リードをさらに備えることを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  96. 前記導電性リードは、ボンディングチップを経て前記ダイ領域へ内側方向に拡張されてダイ領域に装着されたダイについての支持台としての役割を果たすことを特徴とする請求項９５に記載の半導体素子パッケージをワイヤーボンディングする方法。
  97. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、前記リードをダイ領域に実装されたダイの端部の中央領域に向け、ダイのコーナー領域から遠くなるように方向転換させる第１の屈曲地点を含むことを特徴とする請求項９５に記載の半導体素子パッケージをワイヤーボンディングする方法。
  98. 前記第２のセットのボンディング領域に連結された導電性リードのうちの少なくとも一つは、
    前記リードが前記導電性リードのボンディング領域に対応する前記ボンディングパッド側を向くように方向転換させる前記第１の屈曲地点より、前記ダイ領域にさらに近い第２の屈曲地点をさらに含むことを特徴とする請求項９７に記載の半導体素子パッケージをワイヤーボンディングする方法。
  99. ダイ領域に装着されたダイを支持するダイパッドをさらに備えることを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  100. 前記ダイパッドは、正方形、長方形、円形、楕円体、楕円形、及び多角形の形状を有することを特徴とする請求項９９に記載の半導体素子パッケージをワイヤーボンディングする方法。
  101. 前記第１及び第２のガイドラインは、ラインセグメント、曲線セグメント、波形の曲線セグメント、スプライン曲線、弧セグメント、放物線弧セグメント、楕円形弧セグメント、及び円形弧セグメントのうちの少なくとも一つを含むことを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  102. 対応する第１の複数の隣接するボンディングパッドと第１のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第２の複数の隣接したボンディングパッドと第２のセットのボンディング領域との間のボンディング角度の変化量は増加し、
    対応する第１の複数の隣接したボンディングパッドの最後のボンディングパッド及び第１のセットのボンディング領域と、対応する第２の複数の隣接したボンディングパッドの一番目のボンディングパッド及び第２のセットのボンディング領域と、の間のボンディング角度の変化量は増分変化量について不連続的なことを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  103. 前記第１の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度と、前記第２の複数の隣接するボンディングパッド及び前記第１のセットのボンディング領域の間のボンディング角度は、最高許容ボンディング角度を超過しないことを特徴とする請求項１０２に記載の半導体素子パッケージをワイヤーボンディングする方法。
  104. 前記第１及び第２のガイドラインは、前記ダイ領域から異なる距離だけ離れており、前記第２のガイドラインは、前記第１のガイドラインより前記ダイ領域に近いことを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  105. 前記半導体素子パッケージは、ボールグリッドアレイ、クワッドフラットパッケージ、クワッドフラットノンリードパッケージのうちの一つから構成されることを特徴とする請求項９３に記載の半導体素子パッケージをワイヤーボンディングする方法。
  106. 第１のセットのボンディングワイヤーは第１のガイドラインに沿って設けられ、前記ダイの端部の中央領域に設けられる第１の複数の隣接したボンディングパッドと連結させ、
    第２のセットのボンディングワイヤーは第２のガイドラインに沿って設けられ、前記ダイのコーナー領域に設けられる第２の複数の隣接したボンディングパッドと連結し、
    前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つと前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つは、重畳されることを特徴とする請求項９３に記載の半導体素子のパッケージをワイヤーボンディングする方法。
  107. 前記第１のセットのボンディングワイヤーのうちの少なくともいずれか一つは、前記第２のセットのボンディングワイヤーのうちの少なくともいずれか一つより高いループを有することを特徴とする請求項１０６に記載の半導体素子のパッケージをワイヤーボンディングする方法。
JP2005214783A 2004-07-24 2005-07-25 リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法 Active JP4699829B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2004-0058070 2004-07-24
KR1020040058070A KR100642748B1 (ko) 2004-07-24 2004-07-24 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
US11/084,529 2005-03-18
US11/084,529 US7566954B2 (en) 2004-07-24 2005-03-18 Bonding configurations for lead-frame-based and substrate-based semiconductor packages

Publications (2)

Publication Number Publication Date
JP2006041529A true JP2006041529A (ja) 2006-02-09
JP4699829B2 JP4699829B2 (ja) 2011-06-15

Family

ID=35853720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005214783A Active JP4699829B2 (ja) 2004-07-24 2005-07-25 リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法

Country Status (2)

Country Link
JP (1) JP4699829B2 (ja)
DE (1) DE102005035083B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200253A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体装置
JP2014203879A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185331A (ja) * 1986-02-10 1987-08-13 Sumitomo Electric Ind Ltd 半導体装置
JPH04269856A (ja) * 1991-02-26 1992-09-25 Hitachi Ltd 半導体集積回路装置
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
JP2003264268A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体装置用リードフレーム及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
DE19652395A1 (de) * 1996-06-13 1997-12-18 Samsung Electronics Co Ltd Integrierte Schaltkreisanordnung
JPH10116953A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
DE19704343A1 (de) * 1997-02-05 1998-08-20 Siemens Ag Montageverfahren für Halbleiterbauelemente
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185331A (ja) * 1986-02-10 1987-08-13 Sumitomo Electric Ind Ltd 半導体装置
JPH04269856A (ja) * 1991-02-26 1992-09-25 Hitachi Ltd 半導体集積回路装置
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
JP2003264268A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体装置用リードフレーム及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200253A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体装置
JP2014203879A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
DE102005035083B4 (de) 2007-08-23
JP4699829B2 (ja) 2011-06-15
DE102005035083A1 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
US6365439B2 (en) Method of manufacturing a ball grid array type semiconductor package
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
JP5467959B2 (ja) 半導体装置
US7566954B2 (en) Bonding configurations for lead-frame-based and substrate-based semiconductor packages
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
US6160313A (en) Semiconductor device having an insulating substrate
US8178971B2 (en) Semiconductor device and method of manufacturing the same
JP4699829B2 (ja) リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2000058578A (ja) 半導体装置
JP2011222901A (ja) 半導体装置
JP2004327652A (ja) 半導体装置およびその製造方法
KR20080088321A (ko) 플립 칩 패키지
JP3648957B2 (ja) 半導体装置
JP2001085604A (ja) 半導体装置
KR100818075B1 (ko) 본딩 패드 재배치를 이용한 센터 패드형 칩 패키지
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP2003264206A (ja) 半導体装置
JP2008282980A (ja) 半導体装置およびその製造方法
JP2005101669A (ja) 半導体装置
JPH06224366A (ja) 半導体装置の実装構造及びその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110303

R150 Certificate of patent or registration of utility model

Ref document number: 4699829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250