DE102005014539B4 - Waferverarbeitungsverfahren - Google Patents

Waferverarbeitungsverfahren Download PDF

Info

Publication number
DE102005014539B4
DE102005014539B4 DE102005014539.6A DE102005014539A DE102005014539B4 DE 102005014539 B4 DE102005014539 B4 DE 102005014539B4 DE 102005014539 A DE102005014539 A DE 102005014539A DE 102005014539 B4 DE102005014539 B4 DE 102005014539B4
Authority
DE
Germany
Prior art keywords
wafer
annular protective
bonding
protective element
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005014539.6A
Other languages
English (en)
Other versions
DE102005014539A1 (de
Inventor
Kazuhisa Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102005014539A1 publication Critical patent/DE102005014539A1/de
Application granted granted Critical
Publication of DE102005014539B4 publication Critical patent/DE102005014539B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00Component parts such as frames, beds, carriages, headstocks
    • B24B41/06Work supports, e.g. adjustable steadies
    • B24B41/068Table-like supports for panels, sheets or the like
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

Waferverarbeitungsverfahren, das an die Verarbeitung einer Rückseite (Wb) eines Wafers (W) angepaßt ist, dessen Außenfläche (Wa) einen Bauelementbereich (10) mit mehreren darauf ausgebildeten Bauelementen (D) und einen überstehenden Bereich (11) am äußeren Umfang aufweist, der den Bauelementbereich (10) umgibt, wobei das Verfahren mindestens die folgenden Schritte aufweist: Bonden eines ringförmigen Schutzelements (12) an den Bereich (11) am äußeren Umfang, und Schleifen der Rückseite des Wafers (W), während die Außenfläche (Wa) des Wafers (W) mit dem daran gebondeten ringförmigen Schutzelement (12) auf einem Aufspanntisch (21) einer Schleifeinrichtung (22) fixiert ist, wobei in dem Schritt zum Bonden des Schutzelements (12) der überstehende Bereich (11) am äußeren Umfang und das ringförmige Schutzelement (12) ohne Verwendung von Klebstoff zu einem Stück aneinander gebondet werden.

Description

  • Die Erfindung betrifft ein Waferverarbeitungsverfahren, das dazu dient, die Handhabung eines dünn geformten Wafers zu erleichtern.
  • Ein Wafer, auf dessen Oberfläche mehrere Bauelemente ausgebildet sind, wie z. B. integrierte Schaltkreise (IC) und hochintegrierte Schaltkreise (LSI), wird unter Anwendung einer Trenneinheit in einzelne Bauelement-Teile unterteilt, und die entstehenden Bauelemente werden durch Einbau in verschiedene Arten von elektronischen Geräten in großem Umfang eingesetzt. Um die Abmessungen und das Gewicht der elektronischen Geräte zu verkleinern, wird der Wafer, der noch nicht in Teile unterteilt ist, die den einzelnen Bauelementen entsprechen, an seiner Rückseite geschliffen, und die Dicke des Wafers wird zum Beispiel auf 100 μm bis 50 μm eingestellt.
  • Wenn der Wafer durch den Schleifvorgang dünn genug wird, geht daher die Steifigkeit des Wafers verloren, so daß die Handhabung des Wafers in einem späteren Schritt schwierig wird. Zum Beispiel wird das Überziehen der Rückseite des Wafers mit einer Metallschicht aus Gold, Silber und Titan zur Durchführung einer Sondenprüfung schwierig. Daher wird die Durchführung einer elektrischen Prüfung an den Bauelementen schwierig. Es sind auch Verfahren zum Schleifen der Waferrückseite mit einem an die Außenfläche des Wafers angeklebten Trägerelement vorgeschlagen worden (siehe zum Beispiel JP 2004-22 634 A und JP 2003-209 083 A ). Die nachveröffentlichte EP 1 681 713 A1 offenbart ein Verfahren zum Schleifen eines Wafers, bei dem eine Schutzfolie mit einer Öffnung an die zu schützende Waferseite geklebt wird.
  • Wenn jedoch ein Trägerelement an die Außenfläche des Wafers angeklebt wird, dann muß dieses später abgelöst werden, und auch nach dem Ablösen des Trägerelements bleibt in einigen Fällen der Klebstoff auf den an der Außenfläche des Wafers ausgebildeten Bauelementen zurück. Um den Klebstoff vollständig zu entfernen, ist ein mühseliger Arbeitsvorgang erforderlich. Die Handhabung des Wafers wird auch in dieser Hinsicht schwierig.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Wafer, der durch einen darauf angewandten Schleifvorgang dünner wird, stabil zu unterstützen, mühselige Arbeit unnötig zu machen und die Handhabung des Wafers während seiner späteren Verarbeitung zu erleichtern. Diese Aufgabe wird mit den Merkmalen der Ansprüche gelöst.
  • Insbesondere stellt die vorliegende Erfindung ein Verfahren zur Verarbeitung einer Rückseite eines Wafers bereit, dessen Außenfläche aus einem Bereich, auf dem eine Vielzahl von Bauelementen ausgebildet sind, und einem überstehenden, den Bauelementbereich umgebenden Bereich am äußeren Umfang besteht, wobei das Verfahren mindestens einen Schritt zum Bonden eines ringförmigen Schutzelements an den überstehenden Bereich am äußeren Umfang und einen Schritt zum Schleifen der Rückseite des Wafers aufweist, während die Außenfläche des Wafers, an die das ringförmige Schutzelement gebondet ist, auf einem Aufspanntisch einer Schleifeinrichtung festgehalten wird.
  • In dem Schritt zum Bonden eines Schutzelements werden der überstehende Bereich am äußeren Umfang und das ringförmige Schutzelement in einem Stück ohne Verwendung eines Klebstoffs aneinander gebondet. Das Bonden ohne Verwendung von Klebstoff schließt anodisches Bonden, SOI-Bonden, kovalentes Bonden und dergleichen ein.
  • Nach Ausführung des Schritts zum Schleifen der Rückseite können in einigen Fällen ein Schritt zur Ausbildung einer Schicht an der Rückseite des Wafers, an dessen Außenfläche das ringförmige Schutzelement gebondet ist, und ein Schritt zur Durchführung einer Sondenprüfung an den Bauelementen ausgeführt werden. Ferner kann in einigen Fällen ein Schritt zum Trennen des Wafers in einzelne Bauelementteile einbezogen werden. Wenn der Wafertrennschritt ausgeführt wird, können in einigen Fällen vorher ein Schritt zum Schneiden des Wafers entlang einem inneren Umfang des ringförmigen Schutzelements und zum Abtrennen des überstehenden Bereichs am äußeren Umfang von dem Bauelementbereich ausgeführt werden.
  • Das ringförmige Schutzelement wird vorzugsweise aus einem der Materialien Glas, Silicium und Keramik hergestellt, aber die Materialien sind nicht darauf beschränkt.
  • Gemäß der vorliegenden Erfindung wird ein ringförmiges Schutzelement an den überstehenden Bereich am äußeren Umfang einer Waferaußenfläche gebondet, und die Rückseite des Wafers wird geschliffen, während die Außenfläche fixiert wird. Daher kann ein Schleifvorgang ausgeführt werden, während ein Bauelementbereich geschützt wird, ohne einen Klebstoff auf den Bauelementbereich, der Außenfläche aufzubringen. Da ein späterer Schritt ausgeführt wird, wobei der Wafer, der durch einen darauf angewandten Schleifvorgang dünner geworden ist, mit dem ringförmigen Schutzelement in einem Stück kombiniert ist, läßt sich sogar ein Wafer, dessen Steifigkeit verloren gegangen ist, leicht handhaben. Da auf den Bauelementbereich keinerlei Material, nicht einmal Klebstoff, gebondet oder aufgebracht wird, braucht später kein Schritt zum Entfernen des Klebstoffs ausgeführt zu werden. Daher wird die Handhabung des Wafers in einem späteren Schritt auch in dieser Hinsicht leicht.
  • Das ringförmige Schutzelement wird in einem Stück ohne Verwendung eines Klebstoffs gebondet. Daher widersteht die Rückseite des Wafers auch dann, wenn sie während der Beschichtung der Rückseite mit einer Metallschicht einer hohen Temperatur von beispielsweise nicht weniger als 350°C ausgesetzt wird, ausreichend einer solchen Temperatur, und die Ausbildung einer Metallschicht kann reibungslos erfolgen. Als Bonden ohne Verwendung eines Klebstoffs wird eines der Verfahren anodisches Bonden, SOI-Bonden und kovalentes Bonden angewandt, d. h. entsprechend den Materialien des Wafers und des ringförmigen Schutzelements kann selektiv ein geeignetes Bondverfahren angewandt werden. Wenn auf der Rückseite des Wafers eine Metallschicht ausgebildet werden kann, dann kann auch eine spätere Sondenprüfung reibungslos ausgeführt werden.
  • Wenn ein Trennschritt in der vorliegenden Erfindung enthalten ist, kann dieser Schritt nach dem Entfernen des ringförmigen Schutzelements und des überstehenden Bereichs am äußeren Umfang ausgeführt werden. Dieser Schritt kann auch ausgeführt werden, ohne das ringförmige Schutzelement und den überstehenden Bereich am äußeren Umfang zu entfernen. Daher kann der Trennschritt effizient ausgeführt werden.
  • 1 zeigt eine perspektivische Ansicht, die ein Beispiel eines Wafers darstellt;
  • 2 zeigt eine perspektivische Ansicht, die den Wafer und ein Beispiel eines ringförmigen Schutzelements darstellt;
  • 3 zeigt eine perspektivische Ansicht, die den Wafer mit dem daran gebondeten ringförmigen Schutzelement darstellt;
  • 4 zeigt eine Schnittansicht, die den Wafer mit dem daran gebondeten ringförmigen Schutzelement darstellt;
  • 5 zeigt eine perspektivische Ansicht, die den Wafer mit dem daran gebondeten ringförmigen Schutzelement und eine Waferattrappe darstellt;
  • 6 zeigt eine Schnittansicht der Waferattrappe, die an einer inneren Umfangsseite des an den Wafer gebondeten ringförmigen Schutzelements festgehalten wird;
  • 7 zeigt eine vergrößerte geschnittene Teilansicht der Darstellung in 6;
  • 8 zeigt eine perspektivische Ansicht, die ein Beispiel einer Schleifeinrichtung darstellt;
  • 9 zeigt eine vergrößerte geschnittene Teilansicht, die das ringförmige Schutzelement darstellt, in dem der an der Rückseite geschliffene Wafer und die Waferattrappe festgehalten werden;
  • 10 zeigt eine vergrößerte geschnittene Teilansicht, die den Zustand mit aus dem ringförmigen Schutzelement entfernter Waferattrappe darstellt;
  • 11 zeigt eine vergrößerte geschnittene Teilansicht, die den Zustand darstellt, in dem der Wafer auf einem Aufspanntisch fixiert ist, der einen Vorsprung trägt;
  • 12 zeigt eine Schnittansicht, die ein Beispiel einer Schichtbildungsvorrichtung darstellt;
  • 13 zeigt eine vergrößerte geschnittene Teilansicht, die den Wafer, dessen Rückseite mit einer Metallschicht überzogen ist, und das ringförmige Schutzelement darstellt;
  • 14 zeigt eine perspektivische Ansicht, die ein Beispiel eines Testschritts darstellt;
  • 15 zeigt eine perspektivische Ansicht, die den Zustand des Wafers darstellt, in dem auf dessen Rückseite eine Metallschicht ausgebildet ist, an die das ringförmige Schutzelement gebondet wird, wobei der Wafer durch ein Band in einem Stück mit einem Rahmen kombiniert wird;
  • 16 zeigt eine perspektivische Ansicht, die ein Beispiel eines Schritts zum Abtrennen eines überstehenden Bereichs am äußeren Umfang darstellt;
  • 17 zeigt den Wafer, von dem ein überstehender Bereich am äußeren Umfang und das ringförmige Schutzelement entfernt worden sind, und der durch ein Band in einem Stück mit dem Rahmen kombiniert wird;
  • 18 zeigt eine perspektivische Ansicht, die ein Beispiel eines Trennschritts darstellt;
  • 19 zeigt eine perspektivische Ansicht, die ein weiteres Beispiel eines Trennschritts darstellt; und
  • 20 zeigt eine perspektivische Ansicht, die einen rechteckigen Wafer und ein diesem entsprechendes ringförmiges Schutzelement darstellt.
  • Ein in 1 dargestellter Wafer W ist an seiner Außenfläche Wa mit einer Vielzahl von Bauelementen D versehen, und wenn Straßen S, welche die Bauelemente voneinander trennen, in Längs- und Querrichtung geschnitten werden, erhält man Chips der einzelnen Bauelemente. Die Außenfläche Wa des Wafers W enthält einen Bauelementbereich 10, auf dem die Bauelemente ausgebildet sind, und einen überstehenden Bereich 11 am äußeren Umfang, der den Bauelementbereich umgibt und auf dem keine Bauelemente vorgesehen sind.
  • Um den Wafer W auf eine gewünschten Dicke zu bringen, muß die Rückseite geschliffen werden. Vor der Ausführung dieses Schritts wird ein ringförmiges Schutzelement 12 an den überstehenden Bereich 11 am äußeren Umfang in der Außenfläche Wa des Wafers W gebondet, wie in 2 dargestellt, um den Wafer W und das ringförmige Schutzelement 12 in einen vereinigten Zustand zu bringen (Schritt zum Bonden des Schutzelements), wie in 3 und in 4 dargestellt. Ein Außendurchmesser des ringförmigen Schutzelements 12 kann gleich dem Außendurchmesser des Wafers W oder um 2 bis 3 mm größer als der Außendurchmesser des Wafers W sein. Dieses Bonden wird z. B. durch anodisches Bonden, SOI-Bonden und kovalentes Bonden ohne Verwendung eines Klebstoffs ausgeführt. Da der Wafer und der ringförmige Schutzelement ohne Verwendung eines Klebstoffs in einem Stück miteinander kombiniert werden, braucht das ringförmige Schutzelement 12 nicht in einem späteren Schritt abgelöst zu werden und kann nicht zu einer Situation führen, in der Klebstoff zurückbleibt.
  • Wenn beispielsweise das anodische Bonden angewandt wird, dann werden die Außenfläche Wa des Wafers W und die zu bondende Oberfläche des ringförmigen Schutzelements 12 vorher hochglanzpoliert, und die resultierenden Oberflächen werden übereinander gelegt und unter Druck auf etwa 200°C bis 300°C erhitzt. Zwischen dem Wafer als positiver Elektrode und dem ringförmigen Schutzelement 12 wird eine Hochspannung von mehreren hundert Volt angelegt, und die beiden Oberflächen werden an einer Grenzfläche durch eine elektrostatische Anziehungskraft chemisch miteinander gebondet. Die Hochglanzpolitur der gesamten Außenfläche Wa des Wafers W ist nicht immer notwendig. Die Hochglanzpolitur kann zumindest an dem überstehenden Bereich 11 am äußeren Umfang ausgeführt werden, an den das ringförmige Schutzelement 12 zu bonden ist. Falls das Bonden durch anodisches Bonden ausgeführt wird, ist die Verwendung von Glas- und Keramikmaterial als ringförmiges Schutzelement 12 möglich. Auch Silicium kann als ringförmiges Schutzelement 12 verwendet werden. In diesem Fall wird unter Umständen gelegentlich das Bonden bei einer hoher Temperatur nicht erzielt, und daher wird die zu bondende Oberfläche des ringförmigen Schutzelements 12 mit niedrigschmelzendem Glas beschichtet. Der überstehende Bereich 11 am äußeren Umfang des Wafers W und das ringförmige Schutzelement 12 werden mit Hilfe des niedrigschmelzenden Glases anodisch gebondet.
  • Bei Anwendung des SOI-Bondens werden zumindest die Oberfläche des überstehenden Bereichs 11 am äußeren Umfang des Wafers W und die zu bondende Oberfläche des ringförmigen Schutzelement 12 vorher hochglanzpoliert, und auf den entstehenden Oberflächen wird eine dünne SiO2-Schicht ausgebildet. Diese Oberflächen werden dann durch Ausheizen der Oberflächen bei mehreren hundert Grad Celsius über Hydroxylgruppen miteinander gebondet.
  • Bei Anwendung des kovalenten Bondens werden zumindest die Oberfläche des überstehenden Bereichs 11 am äußeren Umfang des Wafers W und die zu bondende Oberfläche des ringförmigen Schutzelements 12, dessen Material mit dem des Wafers W identisch ist, hochglanzpoliert, und diese beiden Oberflächen werden unter Druck bei etwa 1000°C aneinander fixiert.
  • Nachdem der Wafer W und das ringförmige Schutzelement 12 auf diese Weise aneinander gebondet worden sind, wird eine Waferattrappe 13 am inneren Umfang des ringförmigen Schutzelements 12 eingesetzt, wie in 5 dargestellt. Die Waferattrappe 13 weist eine Dicke auf, die im wesentlichen gleich derjenigen des ringförmigen Schutzelements 12 ist, und auf einer Außenfläche der Waferattrappe 13 wird vorzugsweise ein Klebeband aufgeklebt. Vorzugsweise ist die Waferattrappe 13 mit durchgehenden Sauglöchern 14 versehen, wie in dem dargestellten Beispiel gezeigt.
  • Wenn die Waferattrappe 13 am inneren Umfang des ringförmigen Schutzelements 12 eingesetzt und darin eingeklebt wird, dann wird die Waferattrappe 13 in den in 6 dargestellten Zustand gebracht. In diesem Zustand werden die Bauelementbereiche 10 auf der Außenfläche des Wafers Wa durch die Waferattrappe 13 geschützt. Wie in 7 in vergrößertem Maßstab dargestellt, ist eine äußere Umfangsfläche des Wafers W gewöhnlich abgeschrägt, so daß diese Oberfläche im Querschnitt bogenförmig wird.
  • Wie in den 6 und 7 dargestellt, wird der Wafer W, bei dem das ringförmige Schutzelement 12 an den überstehenden Bereich 11 am äußeren Umfang gebondet ist, wobei am inneren Umfang des Schutzelements die Waferattrappe 13 eingesetzt wird, an einer Rückseite Wb des Wafers durch eine Schleifeinrichtung 20 geschliffen, die z. B. in 8 dargestellt ist. Diese Schleifeinrichtung 20 ist mit einem Waferaufspanntisch 21, einer Einrichtung 22 zum Schleifen des Wafers, der auf dem Aufspanntisch 21 fixiert ist, und einer Vorschubeinrichtung 23 für die Schleifeinrichtung 22 ausgestattet.
  • Der Aufspanntisch 21 ist drehbar auf einem Transportbett 210 gelagert. Während sich das Transportbett 210 entsprechend der Expansion und Kontraktion des Balgs 211 horizontal bewegt, bewegt sich auch der Aufspanntisch 21 in die gleiche Richtung. Um die Rückseite Wb des durch den Aufspanntisch 21 fixierten Wafers W zu schleifen, wird das Transportbett 210 entsprechend der Expansion und der Kontraktion des Balgs 211 bewegt, und der Wafer W wird unmittelbar unter der Schleifeinrichtung 22 positioniert.
  • Die Schleifeinrichtung 22 ist mit einer Spindel 220 mit vertikaler Achse, einer Antriebsenergiequelle 221, die mit der Spindel 220 verbunden ist, einer am unteren Ende der Spindel 220 ausgebildeten Montiervorrichtung 222 und einer an der Montiervorrichtung 222 befestigten Schleifscheibe 223 ausgestattet, wobei an der Unterseite der Schleifscheibe 223 ein Schleifkörper 224 angebracht ist.
  • Die Vorschubeinrichtung 23 enthält eine vertikal angebrachte Führungsschiene 230 und eine Kugelspindel 231, wobei mit der Kugelspindel 231 eine Antriebsenergiequelle 232 verbunden ist, sowie ein vertikal bewegliches Element 233, das in gleitendem Eingriff mit der Führungsschiene 230 und an einer inneren Mutter mit der Kugelspindel 231 verschraubt ist. Die Schleifeinrichtung 22 ist an dem vertikal beweglichen Element 233 befestigt. Das vertikal bewegliche Element 233 wird durch die Antriebsenergiequelle 232 angetrieben, um eine Drehung der Kugelspindel 231 zu veranlassen. Das vertikal bewegliche Element 233 bewegt sich auf und ab, während das gleiche bewegliche Element 233 durch die Führungsschiene 230 entsprechend der Drehung der Kugelspindel 231 geführt wird, die durch die Antriebsenergiequelle 232 angetrieben wird. Die Schleifeinrichtung 22 wird entsprechend der vertikalen Bewegung des vertikal beweglichen Elements 233 gleichfalls auf und ab bewegt.
  • Der Wafer W, an den das ringförmige Schutzelement 12 gebondet ist und in den die Waferattrappe 13 eingesetzt ist, wird an seiner Außenfläche auf dem Aufspanntisch 21 fixiert und durch die Bewegung des Transportbetts 210 unmittelbar unter der Schleifeinrichtung 22 positioniert. Die Schleifeinrichtung 22 wird abwärts bewegt, während der Schleifkörper 224 in Drehung versetzt wird, und der Körper 224 kommt dann in Kontakt mit der Rückseite Wb des Wafers W, wodurch der Schleifvorgang ausgeführt wird und der Wafer W auf eine gewünschte Dicke gebracht wird (Schritt zum Schleifen der Rückseite). Während des Schleifvorgangs liegt der überstehende Bereich 11 am äußerem Umfang des Wafers W auf dem ringförmigen Schutzelement 12 auf, und die Bauelementbereiche 10 werden durch die Waferattrappe 13 geschützt.
  • Wie in 9 dargestellt, wird der Wafer W, der durch Schleifen auf eine gewünschte Dicke gebracht wird, in einen Zustand gebracht, in dem er am äußeren Umfang angeschliffen ist. Wie in 10 dargestellt, wird die Waferattrappe 13 entfernt, und das Verfahren geht dann zu einem nächsten Schritt über.
  • Wie in 11 dargestellt, weist der Aufspanntisch 21a einen Vorsprung 21c mit einem Saugabschnitt 21b auf, der mit einer Ansaugenergiequelle in Verbindung steht. Wenn die Höhe des Vorsprungs 21c und die Dicke des ringförmigen Schutzelements 12 einander gleich sind, wird das ringförmige Schutzelement 12 in Eingriff mit dem Vorsprung 21c gebracht, so daß die Oberseite des ringförmigen Schutzelements 12 und die des Vorsprungs 21c bündig miteinander sind. Das Schleifen des Wafers W wird ausgeführt, wobei der Wafer W auf dieser Oberfläche aufliegt. Daher wird eine Waferattrappe in diesem Fall unnötig.
  • Der Wafer W wird dann an seiner Rückseite Wb mit einer Metallschicht überzogen, die aus Gold, Silber und Titan besteht (Schichtbildungsschritt). Im Schichtbildungsschritt wird eine Vakuum-Schichtbildungsvorrichtung 30 verwendet, die z. B. in 12 dargestellt ist. In dieser Schichtbildungseinheit 30 ist eine Haltevorrichtung 32 zum elektrostatischen Fixieren des Wafers in einer Zerstäubungskammer 31 angebracht. An der Oberseite der Zerstäubungskammer 31 und gegenüber der Haltevorrichtung 32 ist eine Zerstäubungsquelle 34, die aus einem Metall besteht, in einem Zustand angebracht, in dem sie von einem Anregungselement 33 getragen wird. Mit dieser Zerstäubungsquelle 34 ist eine Hochfrequenzstromquelle 35 verbunden. Die Zerstäubungskammer 31 ist an einem Seitenabschnitt der Kammer mit einer Zerstäubungsgaseinlaßöffnung 36 und an dem anderen Seitenabschnitt der Kammer mit einem Vakuumanschluß 37 ausgestattet, der mit einer Vakuumquelle in Verbindung steht.
  • Da der Abschnitt an der Seite des ringförmigen Schutzelements 12 elektrostatisch auf der Haltevorrichtung 32 fixiert ist, wird die Rückseite des Wafers W in einem Zustand fixiert, in dem sie der Zerstäubungsquelle 34 gegenüber liegt. Dann wird eine elektrische Hochfrequenzleistung von etwa 40 kHz von der Hochfrequenzstromquelle 35 an die Zerstäubungsquelle 34 angelegt, die durch das Anregungselement 33 magnetisiert wird. Das Innere der Zerstäubungskammer 31 wird durch den Vakuumanschluß 37 auf etwa 10–2 Pa bis 10–4 Pa evakuiert, und im Inneren der Zerstäubungskammer entsteht ein Vakuum. Wenn gleichzeitig von der Einlaßöffnung 36 ein Argongas eingeleitet wird, um die Entstehung von Plasma zu verursachen, treffen im Plasma enthaltene Argonionen auf die Zerstäubungsquelle 34 auf, und es werden Teilchen herausgeschlagen und auf der Rückseite des Wafers W abgeschieden. Als Ergebnis wird auf der Rückseite Wb des Wafers W eine Metallschicht 40 ausgebildet, wie in 13 dargestellt (Schichtbildungsschritt). Da der Schichtbildungsschritt in einem Zustand ausgeführt wird, in dem der Wafer W, der durch den Schleifvorgang dünner geworden ist, in einem Stück mit dem ringförmigen Schutzelement 12 gebondet bleibt, wird die Handhabung auch dann erleichtert, wenn der Wafer seine Steifigkeit verloren hat. Da außerdem das ringförmige Schutzelement und der Wafer W ohne Klebstoff miteinander verbunden sind, ist der Bindungszustand der beiden Elemente stabil, selbst wenn die Temperatur im Inneren der Zerstäubungskammer 31 hoch wird, so daß die Bildung der Metallschicht reibungslos ausgeführt werden kann. Der Schichtbildungsschritt kann auch durch Anwendung einer Verdampfung und chemischen Bedampfung (CVD) ausgeführt werden. In dem Schichtbildungsschritt kann eine Waferattrappe am inneren Umfang des ringförmigen Schutzelements 12 eingesetzt werden, und die Haltevorrichtung 32 kann so ausgebildet werden, daß sie ebenso wie der in 11 dargestellte Aufspanntisch einen Vorsprung aufweist.
  • Wie in 14 dargestellt, werden die elektrischen Eigenschaften jedes Bauelements getestet, indem die Rückseite des Wafers, auf der eine Metallschicht ausgebildet wurde, auf dem Haltetisch 50 fixiert wird und Sonden 51 auf der Außenflächenseite mit dem Bauelement in Kontakt gebracht werden (Prüfungsschritt). Dabei wird der Haltetisch 50 geerdet, und der Wafer W wird dadurch über die Metallschicht 50 geerdet. Da der Prüfungsschritt gleichfalls ausgeführt wird, während das ringförmige Schutzelement 12 und der Wafer W in einem Stück miteinander verbunden bleiben, ist die Handhabung des Wafers leicht, und die Testarbeiten können reibungslos ausgeführt werden.
  • Nach Beendigung des Testschritts wird die Rückseite Wb des Wafers W, auf der die Metallschicht 50 ausgebildet wurde, an der Klebefläche eines Klebebands T fixiert, an dessen äußeren Umfangsabschnitt der Rahmen F befestigt ist, um die Außenfläche Wa des Wafers W freizulegen, wie in 15 dargestellt. Wie in 16 gezeigt, wird der Wafer W gedreht, der durch das Klebeband T mit dem Rahmen F in einem Stück vereinigt ist, und ein Messer 60, das sich mit hoher Geschwindigkeit dreht, wird an der Innenseite des ringförmigen Schutzelements 12 soweit nach innen bewegt, daß es das Klebeband T nicht zerschneidet. Dadurch wird der Wafer W am inneren Umfang des ringförmigen Schutzelements 12 getrennt. Ein derartiger Trennvorgang wird ausgeführt, um den überstehenden Bereich 11 am äußeren Umfang und das ringförmige Schutzelement 12 zu entfernen. Der überstehende Bereich 11 am äußeren Umfang und das ringförmige Schutzelement 12 werden entfernt, indem die Trennoperation auf diese Weise ausgeführt wird. Als Ergebnis wird der überstehende Bereich am äußeren Umfang vom Wafer W abgetrennt, wie in 17 dargestellt, und der Wafer ist in einem Stück mit dem Rahmen F kombiniert, wobei der Bauelementbereich 10 auf dem Klebeband T aufgeklebt bleibt (Schritt zum Abtrennen des überstehenden Bereichs am äußeren Umfang).
  • Der Wafer W wird dann in Richtung der X-Achse bewegt, wie in 18 dargestellt, und die mit hoher Geschwindigkeit rotierende Trennscheibe 60 schneidet in die Straße des Wafers W und wird in Längsrichtung und in Querrichtung bewegt, um den Wafer in Teile mit einzelnen Bauelementen zu trennen.
  • Wenn der Wafer mit dem überstehenden Bereich 11 am äußeren Umfang und dem ringförmigen Schutzelement 12 in Längsrichtung und Querrichtung abgetrennt wird, wie in 19 dargestellt, ist der Schritt zum Abtrennen des überstehenden Bereichs am äußeren Umfang nicht notwendig. In diesem Fall können nur die Bauelemente, die den Bauelementbereich 10 bilden, später aufgenommen werden, so daß sich der Wafer rationell handhaben läßt.
  • In der obigen Darlegung wird die Verarbeitung eines im wesentlichen kreisförmigen Wafers als Beispiel beschrieben. Die vorliegende Erfindung kann auch auf einen Fall angewandt werden, wo ein rechteckiger Wafer verarbeitet wird. Wenn beispielsweise ein rechteckiger Wafer W1 einen rechteckigen Bauelementbereich 70 und einen überstehenden Bereich 71 am äußeren Umfang aufweist, der den rechteckigen Bereich 70 umgibt, wie in 20 dargestellt, wird entsprechend dem überstehenden Bereich 71 am äußeren Umfang ein ringförmiges Schutzelement 72 geformt, das in einem Schritt zum Bonden eines Schutzelements an den überstehenden Bereich 71 am äußeren Umfang gebondet wird. Ein Schritt zum Schleifen der Rückseite, ein Schichtbildungsschritt und ein Testschritt werden auf die gleiche Weise ausgeführt wie im Falle der Verarbeitung des runden Wafers. Wenn ein Schritt zum Abtrennen des überstehenden Bereichs am äußeren Umfang ausgeführt wird, wird ein Trennvorgang geradlinig entlang einem inneren Umfang des ringförmigen Schutzelements 72 ausgeführt, während der Wafer W1 in Richtung der X-Achse bewegt wird, und der Wafer W1 wird auf die gleiche Weise geradlinig getrennt, während der Wafer W1 jedes Mal um 90° gedreht wird. Als Ergebnis können der überstehende Bereich 71 am äußerem Umfang und das ringförmige Schutzelement 72 entfernt werden. Wenn der Schritt zum Abtrennen des überstehenden Bereichs am äußerem Umfang nicht ausgeführt wird, werden der überstehende Bereich 71 am äußeren Umfang und das ringförmige Schutzelement 72 zusammen mit dem Bauelement 70 auf die gleiche Weise abgetrennt, wie im Fall der Verarbeitung des runden Wafers.
  • Gemäß der vorliegenden Erfindung wird der äußere Umfang des Wafers mit einem ringförmigen Schutzelement so verstärkt, daß die Handhabung des Wafers während seiner Verarbeitung erleichtert wird. Die vorliegende Erfindung kann besonders zur Verarbeitung eines dünn ausgebildeten Wafers angewandt werden.

Claims (6)

  1. Waferverarbeitungsverfahren, das an die Verarbeitung einer Rückseite (Wb) eines Wafers (W) angepaßt ist, dessen Außenfläche (Wa) einen Bauelementbereich (10) mit mehreren darauf ausgebildeten Bauelementen (D) und einen überstehenden Bereich (11) am äußeren Umfang aufweist, der den Bauelementbereich (10) umgibt, wobei das Verfahren mindestens die folgenden Schritte aufweist: Bonden eines ringförmigen Schutzelements (12) an den Bereich (11) am äußeren Umfang, und Schleifen der Rückseite des Wafers (W), während die Außenfläche (Wa) des Wafers (W) mit dem daran gebondeten ringförmigen Schutzelement (12) auf einem Aufspanntisch (21) einer Schleifeinrichtung (22) fixiert ist, wobei in dem Schritt zum Bonden des Schutzelements (12) der überstehende Bereich (11) am äußeren Umfang und das ringförmige Schutzelement (12) ohne Verwendung von Klebstoff zu einem Stück aneinander gebondet werden.
  2. Verfahren nach Anspruch 1, wobei das Bonden ohne Verwendung von Klebstoff anodisches Bonden, SOI-Bonden oder kovalentes Bonden ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei nach der Ausführung des Schritts zum Schleifen der Rückseite (Wb) ein Schritt zur Ausbildung einer Schicht (40) auf der Rückseite (Wb) des Wafers (W), an dessen Außenfläche (Wa) das ringförmige Schutzelement (12) gebondet ist, und ein Schritt zur Ausführung einer Sondenprüfung der Bauelemente (D) ausgeführt werden.
  4. Verfahren nach Anspruch 1, 2 oder 3, wobei das Verfahren einen Schritt zum Trennen des Wafers (W) in einzelne Bauelement-Teile aufweist.
  5. Verfahren nach Anspruch 4, wobei vor Ausführung des Trennschritts ein Schritt zum Schneiden des Wafers (W) entlang einem inneren Umfang des ringförmigen Schutzelements (12) und zum Abtrennen des überstehenden Bereichs (11) am äußeren Umfang von dem Bauelementbereich (10) ausgeführt wird.
  6. Verfahren nach Anspruch 1, 2, 3, 4 oder 5, wobei das ringförmige Schutzelement (12) aus einem der Materialien Glas, Silicium und Keramik geformt wird.
DE102005014539.6A 2004-04-01 2005-03-30 Waferverarbeitungsverfahren Active DE102005014539B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004108965A JP4647228B2 (ja) 2004-04-01 2004-04-01 ウェーハの加工方法
JP2004-108965 2004-04-01

Publications (2)

Publication Number Publication Date
DE102005014539A1 DE102005014539A1 (de) 2005-10-27
DE102005014539B4 true DE102005014539B4 (de) 2017-02-09

Family

ID=35050041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005014539.6A Active DE102005014539B4 (de) 2004-04-01 2005-03-30 Waferverarbeitungsverfahren

Country Status (4)

Country Link
US (1) US7498239B2 (de)
JP (1) JP4647228B2 (de)
CN (1) CN100536080C (de)
DE (1) DE102005014539B4 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP2007266352A (ja) * 2006-03-29 2007-10-11 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4698519B2 (ja) * 2006-07-31 2011-06-08 日東電工株式会社 半導体ウエハマウント装置
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP4927582B2 (ja) * 2007-02-07 2012-05-09 株式会社ディスコ ウエーハの裏面に装着された接着フィルムの破断方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5146056B2 (ja) * 2008-03-31 2013-02-20 富士電機株式会社 半導体装置の製造方法および半導体装置の支持装置
JP5068705B2 (ja) * 2008-07-03 2012-11-07 株式会社ディスコ 加工装置のチャックテーブル
KR101027858B1 (ko) * 2009-01-13 2011-04-07 도레이첨단소재 주식회사 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름
JP5340841B2 (ja) * 2009-07-21 2013-11-13 株式会社ディスコ 切削装置
JP5378932B2 (ja) * 2009-09-29 2013-12-25 株式会社ディスコ 被研削物の研削方法
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP5813289B2 (ja) * 2010-02-02 2015-11-17 信越ポリマー株式会社 半導体ウェーハの加工方法
JP2012156292A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 基板の加工方法
US8753460B2 (en) 2011-01-28 2014-06-17 International Business Machines Corporation Reduction of edge chipping during wafer handling
JP5706258B2 (ja) * 2011-07-08 2015-04-22 株式会社東京精密 ウェハの電気特性検査方法
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
JP5950644B2 (ja) * 2012-03-22 2016-07-13 信越ポリマー株式会社 半導体ウェーハの取り扱い方法
JP2013197511A (ja) * 2012-03-22 2013-09-30 Toshiba Corp サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP5822768B2 (ja) * 2012-03-22 2015-11-24 信越ポリマー株式会社 半導体ウェーハ用治具の剥離装置及び半導体ウェーハ用治具の剥離方法
JP5738815B2 (ja) * 2012-09-13 2015-06-24 株式会社東芝 半導体装置の製造方法及び半導体製造装置
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
JP6033116B2 (ja) * 2013-02-22 2016-11-30 株式会社ディスコ 積層ウェーハの加工方法および粘着シート
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP6021687B2 (ja) * 2013-02-25 2016-11-09 株式会社ディスコ 積層ウェーハの加工方法
JP6061731B2 (ja) * 2013-03-01 2017-01-18 株式会社ディスコ 表面保護部材及びウエーハの加工方法
CN105161438B (zh) * 2015-07-16 2017-11-24 北京工业大学 一种大尺寸磨削晶圆厚度测量夹具
CN105215848A (zh) * 2015-10-19 2016-01-06 济南大学 一种圆盘端面强化加工专用夹具及方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7503886B2 (ja) * 2018-11-06 2024-06-21 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
DE102020206233B3 (de) * 2020-05-18 2021-08-12 Disco Corporation Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
CN114434242B (zh) * 2022-02-21 2023-02-17 无锡芯坤电子科技有限公司 一种晶圆打磨设备及其使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209083A (ja) * 2002-01-15 2003-07-25 Sekisui Chem Co Ltd Icチップの製造方法
JP2004022634A (ja) * 2002-06-13 2004-01-22 Sekisui Chem Co Ltd ウエハ支持体及び半導体ウエハの製造方法
EP1681713A1 (de) * 2003-10-16 2006-07-19 LINTEC Corporation Oberflächenschutzfilm und halbleiterwafer-lapping-verfahren

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360001B2 (ja) * 1996-10-30 2002-12-24 芝浦メカトロニクス株式会社 処理装置
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP3114643B2 (ja) * 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JP3423186B2 (ja) * 1997-04-09 2003-07-07 東京エレクトロン株式会社 処理方法
JP4274594B2 (ja) * 1997-12-26 2009-06-10 Okiセミコンダクタ株式会社 半導体装置の構造およびその製造方法
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP4615095B2 (ja) * 2000-06-08 2011-01-19 株式会社ディスコ チップの研削方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4396009B2 (ja) * 2000-08-01 2010-01-13 株式会社豊田中央研究所 集積化センサ
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3667241B2 (ja) * 2001-03-09 2005-07-06 松下電器産業株式会社 ボンディング方法および装置
JP2002299196A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体製造用基板
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
CN1509495A (zh) * 2002-03-14 2004-06-30 ������������ʽ���� 半导体晶片背面研磨方法
US7335578B2 (en) * 2002-04-11 2008-02-26 Sekisui Chemical Co., Ltd. Method for manufacturing semiconductor chip
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US7148126B2 (en) * 2002-06-25 2006-12-12 Sanken Electric Co., Ltd. Semiconductor device manufacturing method and ring-shaped reinforcing member
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6828217B2 (en) * 2002-10-31 2004-12-07 Northrop Grumman Corporation Dicing process for GAAS/INP and other semiconductor materials
US7482249B2 (en) * 2002-11-29 2009-01-27 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
EP1458019A3 (de) * 2003-03-13 2005-12-28 VenTec Gesellschaft für Venturekapital und Unternehmensberatung Mobiler transportabler elektrostatischer Substrathalter
JP2004288725A (ja) * 2003-03-19 2004-10-14 Citizen Watch Co Ltd 半導体装置の製造方法,この製造方法に用いるシール部材及びこのシール部材の供給装置
JP4554901B2 (ja) * 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209083A (ja) * 2002-01-15 2003-07-25 Sekisui Chem Co Ltd Icチップの製造方法
JP2004022634A (ja) * 2002-06-13 2004-01-22 Sekisui Chem Co Ltd ウエハ支持体及び半導体ウエハの製造方法
EP1681713A1 (de) * 2003-10-16 2006-07-19 LINTEC Corporation Oberflächenschutzfilm und halbleiterwafer-lapping-verfahren

Also Published As

Publication number Publication date
JP4647228B2 (ja) 2011-03-09
US20050221584A1 (en) 2005-10-06
CN1677623A (zh) 2005-10-05
JP2005294623A (ja) 2005-10-20
US7498239B2 (en) 2009-03-03
DE102005014539A1 (de) 2005-10-27
CN100536080C (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
DE102005014539B4 (de) Waferverarbeitungsverfahren
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE102006032458B4 (de) Waferbearbeitungsverfahren
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE69430457T2 (de) Verfahren zum teilweisen Sägen von intergrierter Schaltkreise
DE102004038339B4 (de) Waferbearbeitungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102005046031B3 (de) Verfahren zur Separierung von Teilen aus einem Substrat
DE102004055233B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE102008017061A1 (de) Wafer-Bearbeitungsverfahren
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102008058822A1 (de) Schleifscheibenanbringungsmechanismus
DE102019204972A1 (de) Waferbearbeitungsverfahren
DE102019212581A1 (de) Polierscheibe
DE102019212100B4 (de) Ablöseverfahren für trägerplatte
DE102018207497A1 (de) Waferbearbeitungsverfahren
EP2414133B1 (de) Verfahren zum materialabtragenden bearbeiten von sehr dünnen werkstücken in einer doppelseitenschleifmaschine
DE102019204974A1 (de) Waferbearbeitungsverfahren
DE102018222296A1 (de) Werkstückbearbeitungsverfahren und Bearbeitungsvorrichtung
DE102005011107A1 (de) Verfahren und Vorrichtung zum Bearbeiten von Wafern auf Montageträgern
DE102015222535A1 (de) Schleifverfahren für Werkstücke
DE102018207252B4 (de) Waferbearbeitungsverfahren
DE102018217410A1 (de) Werkstückschleifverfahren
DE102017110086A1 (de) Verfahren und Einrichtung zum Herstellen von Halbleiterchips
DE102020211312A1 (de) Waferschleifverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110415

R079 Amendment of ipc main class

Ipc: H01L0021683000

Free format text: PREVIOUS MAIN CLASS: H01L0021680000

Ipc: H01L0021683000

Effective date: 20110622

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final