JP4396009B2

JP4396009B2 - 集積化センサ

Info

Publication number: JP4396009B2
Application number: JP2000232666A
Authority: JP
Inventors: 徳夫藤塚; 厚志塚田; 健太朗水野; 義輝大村; 裕野々村; 早苗徳光
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2000-08-01
Filing date: 2000-08-01
Publication date: 2010-01-13
Anticipated expiration: 2020-08-01
Also published as: JP2002050771A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ基板に信号処理回路を形成した回路基板と、シリコン基板にセンサを形成したセンサ基板とを集積化した集積化センサに関する。本発明は特にピエゾ抵抗を有する圧力センサに有効である。
【０００２】
【従来の技術】
従来、圧力センサとしては、（１００）面を主面とするシリコン基板にダイアフラムを形成し、拡散ゲージを作製するダイアフラム型圧力センサが知られている。例えば特開平１０−３３２５０５号公報記載のダイアフラム型圧力センサにおいては、信号処理回路を有するチップはセンサ素子の形成されたチップとは別々のチップとして作製され、それら両チップが同一パッケージに収納されている（図４）。即ち、ダイアフラム９１ａを有する拡散ゲージ型圧力センサ９１が、貫通孔９２ａを有する台座９２にマウントされ、接着剤９６により母基板９３に配設されている。母基板９３は、開放孔９３ａを有し、適切な回路パターン９４が設けられている。一方、信号処理ＩＣチップ９８も同様にに接着剤９６により母基板９３に配設されている。こうして、拡散ゲージ型圧力センサ９１と信号処理ＩＣチップ９８の電極が、ボンディングワイヤ９５で回路パターン９４に接続されることにより、センサ及び信号処理回路が接続される。こうして圧力導入孔９７ｂを有するカバー９７を接着剤９６で固着させて、圧力導入孔９７ｂと、開放孔９３ａとの圧力差を計測する圧力センサ９００とするものである。
【０００３】
図４の圧力センサ９００は、拡散ゲージ型圧力センサ９１と信号処理ＩＣチップ９８の２個の半導体チップが必要である。また、拡散ゲージ型圧力センサ９１は、ダイアフラム９１ａを有するため、構造強度が低い。更に、図４では圧力導入孔９７ｂからの圧力を受ける１の空間９７ａに拡散ゲージ型圧力センサ９１と信号処理ＩＣチップ９８の２個の半導体チップを配置しているが、信号処理ＩＣチップ９８は、正常動作及び長期信頼性を得るためには、本来被則定圧を受けるべきではない。すると、正常動作及び長期信頼性を得るためには図４の圧力センサ９００よりも更に特殊なパッケージが必要とされることとなる。以上のように、信号処理ＩＣと圧力センサを同一基板（チップ）に作製することは困難であり、且つ信号処理ＩＣの正常動作等のためには一つの母基板に信号処理ＩＣチップと圧力センサチップをマウントすることは問題があった。
【０００４】
一方、図５のような、ピエゾ抵抗を用いた圧縮型のセンサ９１０も知られている。（１１０）面を主面とするシリコン基板９１１に、例えば＜００１＞方向と＜１−１０＞方向（図５では負数は上棒を有する数字で示している。）にゲージ９１２を設け、その上に力伝達ブロック９１３を設ける。すると、力伝達ブロックに図５上方から力が印加されると、＜００１＞方向と＜１−１０＞方向でピエゾ抵抗が異なることとなる。よって、図５のように、＜００１＞方向の２個のピエゾ抵抗と＜１−１０＞方向の２個のピエゾ抵抗とで方形のフルブリッジを構成し各頂点を電極として１対の対角の頂点に定電圧を印加すれば、残りの２頂点の電位差から力伝達ブロック９１３にかかる力を求めることができる。これは圧力センサとしても有効である。
【０００５】
図５のような圧縮型のセンサ９１０は、ダイアフラム９１ａを有する拡散ゲージ型圧力センサ９１に比して構造強度が強く、油圧測定のような高圧検出に適している。また、ダイヤフラム９１ａは、例えば数μｍ乃至数十μｍ程度に薄く形成する必要が有るが、拡散ゲージ型圧力センサ９１のダイヤフラム９１ａ以外の部分は全体のハンドリングのため数百μｍのものを使用することが必要である。即ち、拡散ゲージ型圧力センサ９１のダイヤフラム９１ａの形成には、極めて長時間のエッチングが必須である。
【０００６】
【発明が解決しようとする課題】
ところが図５のようなピエゾ抵抗を利用した圧縮型の圧力センサ９１０は、２つの方位で有効な圧電定数差を有する（１１０）面を主面とするシリコン基板を用いる必要がある。一方、信号処理回路は、ＣＭＯＳ形成プロセスにおける閾値電圧制御や、作製後のキャリア移動度の高さから（１００）面を主面とするシリコン基板を用いる必要がある。結果、図５のようなピエゾ抵抗を利用した圧縮型の圧力センサ９１０は、信号処理回路との一体化による集積化センサとすることは困難であった。
【０００７】
本発明は上記の課題を解決するために成されたものであり、その目的は構造強度の高い、センサと信号処理回路とが一体となった集積化センサを提供することである。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため、請求項１に記載の発明は、ＳＯＩ基板から形成され、（１００）面を主面とし、互いに絶縁された、信号処理回路を有する活性層とその外周部の活性層とを有する回路基板と、シリコン基板の（１１０）面上に、＜００１＞方向と＜１−１０＞方向に平行な２辺ずつから形成された方形枠状の***部であるピエゾ抵抗と、当該方形枠状の***部の内側に形成された***部である４つの端子部と、方形枠状の***部の４頂点それぞれと４つの端子部それぞれとを電気的に接続する***部であるリード部とが形成されたセンサ基板とを有し、センサ基板の方形枠状の***部であるピエゾ抵抗と回路基板の外周部の活性層とが方形枠状の***部の全周において陽極接合され、且つ４つの端子部それぞれと信号処理回路とが接続されていることを特徴とする集積化センサである。ここでＳＯＩ基板とは、Silicon On Insulator基板を指す。又、陽極接合とは、ガラス膜等を介して２個のシリコン層を電圧印加及び加熱して接合させることを言う。
【００１１】
また、請求項２に記載の発明は、ＳＯＩ基板から形成された回路基板の、支持基板と活性層の信号処理回路の所望の位置とが電気的に接続されていることを特徴とする集積化センサである。ここで支持基板とは、ＳＯＩ基板を構成する、活性層を絶縁層を介して形成する元基板である。
【００１２】
【作用及び発明の効果】
陽極接合前において、信号処理回路とセンサ素子は、各々別の基板に形成される。よって、各々に有利なシリコン基板を用いることができる。陽極接合時においては、信号処理回路には電圧を印加することなく、信号処理回路と絶縁された活性層とセンサ基板が陽極接合されるので、信号処理回路が電圧により破壊されることは無い。陽極接合後、その内部が密閉となるよう、センサ基板と信号処理回路を有するＳＯＩ基板とを形成することも容易である。これは信号処理回路の保護のためのパッケージングが不要であることを意味し、小型化及びコスト削減の効果を有する。また、陽極接合後のダイシングも可能であり、チッピングの恐れや切削粉のセンサ素子や回路素子への混入を防ぐことができ、歩留まりが高く、且つ信頼性の高い集積化センサを製造することが可能となる。陽極接合はバッチ処理が可能であるので、生産性は飛躍的に向上する。
【００１３】
信号処理回路を形成するＳＯＩ基板の活性層の主面には（１００）面を利用することが回路の動作性及び信頼性の面で最も都合がよい。よって、センサ基板が（１００）面以外の面を主面とするものについて、本発明は特に有効であり、センサ基板が（１１０）面を主面とする場合、特に有効である（以上請求項１）。これは集積化センサの高感度化、高機能化に寄与するものである。
【００１４】
ＳＯＩ基板から形成された回路基板の活性層に形成された信号処理回路の一端子が、ＳＯＩ基板から形成された回路基板の支持基板と電気的に接続されているならば、支持基板を１の電極とすることができ、電源供給或いは信号取り出しの面で有効である（請求項２）。
【００１５】
【発明の実施の形態】
以下、本発明の具体的な実施例を例示する。尚、本発明は下記の実施例に限定されない。
【００１６】
図１に、本発明の具体的な１実施例に係る、圧縮型ピエゾ抵抗素子による圧力センサ素子の形成されたセンサ基板１００１と、信号処理回路を形成した活性層２２ｂを有するＳＯＩ回路基板１００２とを、陽極接合することで形成される集積化センサ１０００の構成を示す。図１（ａ）は、センサ基板１００１の***部（１１乃至１３）を形成した面の平面図である。センサ基板１００１は後に述べる工程により、（１１０）面を主面とするｎ型シリコン基板１０の表面にｐ層を形成した後、エッチングにより必要部分残してｐ層を削り、***部１１乃至１３を形成したものである。***部１１は、正方形の枠状のピエゾ抵抗素子であり、その４辺は＜００１＞、＜１−１０＞に平行な２辺ずつから形成されている。４個の***部１２はリード部であり、正方形の枠状のピエゾ抵抗素子（***部）１１の＜００１＞と＜１−１０＞に平行な２辺により形成される４つの頂点と、枠部中央付近に形成される４つの端子部（***部）１３とを各々接続する。端子部１３表面にはハンダバンプ又は金属膜１４を形成し、対応する回路基板１００２上の端子と接続する。
【００１７】
図１（ｃ）は、ＳＯＩ基板から形成された回路基板１００２の平面図である。尚、信号処理回路を有する活性層２２ｂ側から見た平面図とした。１の活性層からトレンチエッチにより、信号処理回路を有する活性層２２ｂと接合層となる活性層２２ａとが電気的に絶縁される。図１（ｃ）のように、トレンチの底にはＳＯＩ基板の絶縁層(Insulator)２１が露出している。活性層２２ｂの主面は（１００）面である。
【００１８】
これらセンサ基板１００１と回路基板１００２とを図１（ｂ）の断面図のように接続する。図１（ｂ）で丸く囲った部分は、後に述べるようにパイレックスガラス膜を形成することとなる。こうして、パイレックスガラス膜を介して、センサ基板１００１の枠状のピエゾ抵抗素子（***部）１１と、回路基板１００２の同じく枠状の接合層（活性層）２２ａが陽極接合されることで、センサ基板のシリコン基板１０とピエゾ抵抗素子（***部）１１、回路基板１００２の接合層（活性層）２２ａと絶縁層２１とにより密閉構造を形成することができる。こうして、ピエゾ抵抗素子（***部）１１と接続された４つの端子部１３が金属膜１４を介して、活性層２２ｂに形成された信号処理回路に接続されれば、集積化センサ１０００は、密閉された信号処理回路を有する集積化センサとすることができる。また、集積化センサ１０００は、主面が（１１０）のセンサ基板１００１と主面が（１００）面であるＳＯＩ回路基板１００２とから構成され、センサと回路にそれぞれ適した基板を用いることができる。
【００１９】
ピエゾ抵抗素子１１を有するセンサ基板１００１の製造方法の概略を、工程図（断面図）で図２に示す。（１１０）面を主面とするｎ型シリコン基板１０を用意する。例えば抵抗率１Ωcmのもので良い（図２の（ａ））。ここにボロン(B)を拡散させ、抵抗率0.001Ωcmのｐ型層１０ｐを形成する（図２の（ｂ））。電極となるアルミ(Al)膜１４を成膜及びパターニングにより形成する（図２の（ｃ））。レジストを用いてｎ型シリコン基板１０を3μmエッチングして、***部（ピエゾ抵抗１１、リード部１２（図２には無い）、端子部１３）を形成する。ピエゾ抵抗１１は一辺10μmのロの字型の枠状とする（図２の（ｄ））。
【００２０】
信号処理回路を有する回路基板１００２の製造方法は、次のとおりである。（１００）面を主面とする活性層を有するＳＯＩ基板にＣＭＯＳプロセスで信号処理回路を形成した後、アンドープトシリケートグラス(Undoped Silicate Glass,ＵＳＧ)をマスクとしてトレンチエッチを行い、接合層となる活性層２２ａと信号処理回路を有する活性層２２ｂとを絶縁分離する。
【００２１】
図３に、パイレックスガラスを成膜して陽極接合を行う様子の断面図を示す。図３の（ａ）は、センサ基板１００１の***部１１にパイレックスガラス膜３１を形成した場合である。この時は、センサ基板１００１のシリコン基板１０を陰極に、回路基板１００２の接合層２２ａを陽極とする。全体を300〜400℃に加熱し、印加電圧は数百Vとする。
【００２２】
図３の（ｂ）は、回路基板１００２の接合層２２ａにパイレックスガラス膜３２を形成した場合である。この時は、回路基板１００２の接合層２２ａを陰極に、センサ基板１００１のシリコン基板１０を陽極に接続する。
【００２３】
図３の（ｃ）、（ｄ）、（ｅ）では信号処理回路を有する活性層２２ｂの図示しない電極を、コンタクト４０によりＳＯＩ基板の支持基板２０と電気的に接続するものである。コンタクト４０の形成方法は、次のとおりである。コンタクト４０の形成位置をＵＳＧをマスクとして活性層２２ｂをトレンチエッチし、絶縁層２１をフッ酸(HF)処理により支持基板２０面を露出させる。ここに低圧ＣＶＤにより、不純物ドープされたポリシリコン(poly-Si)を埋め込み、コンタクト４０とする。この後、上述と同様の方法でＣＭＯＳプロセスとＵＳＧをマスクとしたトレンチエッチにより回路基板１００２を形成する。
【００２４】
図３の（ｃ）は図３の（ａ）同様、センサ基板１００１の***部１１にパイレックスガラス膜３１を形成した場合である。この時は、センサ基板１００１のシリコン基板１０を陰極に、回路基板１００２の接合層２２ａを陽極とする。また、図３の（ｄ）は図３の（ｂ）同様、回路基板１００２の接合層２２ａにパイレックスガラス膜３２を形成した場合である。この時は、回路基板１００２の接合層２２ａを陰極に、センサ基板１００１のシリコン基板１０を陽極に接続する。図３の（ｅ）は、陽極接合後を示したものであり、ＳＯＩ基板の支持基板２０に電極形成可能であることを示したものである。
【００２５】
このように、本発明を適用することで、密閉構造内に信号処理回路を有する集積化センサを容易に形成することができる。この際、センサ基板と回路基板は異なる面方位を有するものを使用することができる。また、回路基板にＳＯＩ基板を用いているので、信号処理回路の形成された活性層と、接合層たる活性層の絶縁分離が容易で、陽極接合の際に信号処理回路に高電圧が印加されることは無く、回路特性の変化や回路の破壊を防ぐことができる。また、密閉構造形成後にダイシングすることによりチッピング、切削粉の混入を防ぐことができ、歩留まりを高め、信頼性を向上させることができる。信号処理回路保護のためのパッケージが不要で、小型化が可能となり、コスト削減の効果も有する。また、チップサイズ自体も小型化できる。陽極接合はバッチ処理可能であるので、生産性を向上させることができる。
【００２６】
上記実施例では（１１０）面を主面とするｎ型シリコン基板にボロン(B)をドープして形成した圧縮型のピエゾ抵抗素子を有するセンサ基板と（１００）面を主面とする活性層を有するＳＯＩ基板から形成した回路基板の陽極接合を示したが、本発明はこれに限定されない。センサ基板、回路基板はそれぞれ任意の面方位を有したものを使用して良く、センサはピエゾ抵抗素子を有する圧力センサに限定されない。
【図面の簡単な説明】
【図１】本発明の具体的な実施例に係る集積化センサ１０００の構成を示す、（ａ）センサ基板１００１の***部（１１等）を形成した面の平面図、（ｂ）センサ基板１００１と回路基板１００２の接合の様子を示す断面図、（ｃ）回路基板１００２の活性層２２ａ、２２ｂ側の平面図。
【図２】本発明の具体的な実施例に係るセンサ基板１００１の製造工程の概略を示す工程図（断面図）。
【図３】本発明の具体的な４つの実施例における、陽極接合の様子を示す断面図（ａ〜ｄ）と、（ｄ）の場合における陽極接合後の断面図（ｅ）。
【図４】従来のダイアフラム型圧力センサのパッケージングを示す断面図。
【図５】従来のピエゾ抵抗を利用した圧縮型の圧力センサの概略を示す斜視図。
【符号の説明】
１０００集積化センサ
１００１センサ基板
１００２回路基板
１０シリコン基板
１１ピエゾ抵抗部（***部）
１２リード部（***部）
１３端子部（***部）
１４金属膜
２０シリコン基板（ＳＯＩ）
２１絶縁膜（ＳＯＩ）
２２ａ接合層（ＳＯＩ活性層）
２２ｂ信号処理回路形成層（ＳＯＩ活性層）
３１、３２パイレックスガラス層

Claims

ＳＯＩ基板から形成され、（１００）面を主面とし、互いに絶縁された、信号処理回路を有する活性層とその外周部の活性層とを有する回路基板と、
シリコン基板の（１１０）面上に、＜００１＞方向と＜１−１０＞方向に平行な２辺ずつから形成された方形枠状の***部であるピエゾ抵抗と、当該方形枠状の***部の内側に形成された***部である４つの端子部と、前記方形枠状の***部の４頂点それぞれと前記４つの端子部それぞれとを電気的に接続する***部であるリード部とが形成されたセンサ基板とを有し、
前記センサ基板の前記方形枠状の***部であるピエゾ抵抗と前記回路基板の前記外周部の活性層とが、前記方形枠状の***部の全周において陽極接合され、且つ前記４つの端子部それぞれと前記信号処理回路とが接続されていることを特徴とする集積化センサ。
前記ＳＯＩ基板から形成された前記回路基板の、支持基板と前記活性層の信号処理回路の所望の位置とが電気的に接続されていることを特徴とする請求項１に記載の集積化センサ。