JP2004079951A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004079951A JP2004079951A JP2002241827A JP2002241827A JP2004079951A JP 2004079951 A JP2004079951 A JP 2004079951A JP 2002241827 A JP2002241827 A JP 2002241827A JP 2002241827 A JP2002241827 A JP 2002241827A JP 2004079951 A JP2004079951 A JP 2004079951A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- semiconductor device
- manufacturing
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 339
- 238000000034 method Methods 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims abstract description 212
- 239000011347 resin Substances 0.000 claims description 102
- 229920005989 resin Polymers 0.000 claims description 102
- 239000010410 layer Substances 0.000 claims description 84
- 238000004519 manufacturing process Methods 0.000 claims description 74
- 238000000227 grinding Methods 0.000 claims description 54
- 230000002093 peripheral effect Effects 0.000 claims description 34
- 239000012790 adhesive layer Substances 0.000 claims description 30
- 239000000853 adhesive Substances 0.000 claims description 21
- 230000001070 adhesive effect Effects 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 11
- 238000007599 discharging Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 238000005219 brazing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【解決手段】第1の領域20と第1の領域20の周辺の第2の領域30とを有する半導体基板10に、第1の領域20の上方に突起する凸部40を形成する。支持体60を、第1の領域20に重なる部分が貫通穴61となるように、半導体基板10の凸部40が形成された面に設ける。半導体基板10の凸部40が形成された面とは反対の面から、半導体基板10を研削する。
【選択図】 図5
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
半導体装置の小型化を追求するために、半導体ウエハを研削することが知られている。例えば、半導体装置のパッケージをウエハレベルで製造する技術(ウエハレベルパッケージ)では、半導体ウエハの表面に樹脂層、配線及び突起電極などを設けた後に、半導体ウエハの裏面を研削する工程が行われる。ところで、半導体ウエハの製品とならない外周端部には、樹脂層、配線及び突起電極などが設けられず、外周端部が製品となる中央部よりも相対的に薄くなる。そのため、研削時に、研削によってかかる応力によって、半導体ウエハの外周端部が下方向に反ることがあり、半導体ウエハをほぼ同じ厚みに研削するのが難しかった。
【0003】
本発明の目的は、生産性及び歩留まりを向上させるとともに、半導体基板をほぼ同じ厚みに研削することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板に、前記第1の領域の上方に突起する凸部を形成し、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
【0005】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第2の領域に重なる部分のほうが第1の領域に重なる部分よりも厚いので、凸部によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0006】
(2)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【0007】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第2の領域に重なる部分のほうが第1の領域に重なる部分よりも厚いので、樹脂層によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0008】
(3)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【0009】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第2の領域に重なる部分のほうが第1の領域に重なる部分よりも厚いので、樹脂層及び突起電極によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0010】
(4)この半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の外周端部であってもよい。
【0011】
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。
【0012】
(5)この半導体装置の製造方法において、
前記支持体を設ける工程において、前記半導体基板に樹脂を回転塗布することで、前記支持体を形成してもよい。
【0013】
これによって、支持体を簡単に形成することができる。
【0014】
(6)この半導体装置の製造方法において、
前記支持体を設ける工程は、前記第2の領域に前記樹脂の盛り上がり部を形成することを含んでもよい。
【0015】
(7)この半導体装置の製造方法において、
前記支持体を設ける工程は、前記樹脂の表面を押圧して平坦化することを含んでもよい。
【0016】
(8)この半導体装置の製造方法において、
前記支持体は、前記凸部の突起の高さよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記凸部の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【0017】
(9)この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【0018】
(10)この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みと前記突起電極の厚みとの合計よりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層及び前記突起電極の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【0019】
(11)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板に、前記第1の領域の上方に突起する凸部を形成し、
支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
【0020】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第1の領域に重なる部分が貫通穴となっているので、凸部によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0021】
(12)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【0022】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第1の領域に重なる部分が貫通穴となっているので、樹脂層によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0023】
(13)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、半導体基板を研削することを含む。
【0024】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第1の領域に重なる部分が貫通穴となっているので、樹脂層及び突起電極によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0025】
(14)この半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の外周端部であってもよい。
【0026】
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。
【0027】
(15)この半導体装置の製造方法において、
前記支持体は、前記貫通穴の周縁に形成されるとともに前記半導体基板の外周端部が配置される段差部を有してもよい。
【0028】
これによって、例えば、研削工程において、半導体基板の横方向への位置ずれを規制することができる。
【0029】
(16)この半導体装置の製造方法において、
前記支持体は、樹脂からなるものであってもよい。
【0030】
(17)この半導体装置の製造方法において、
前記支持体を設ける工程において、前記樹脂を硬化させてもよい。
【0031】
(18)この半導体装置の製造方法において、
前記第1の領域は、集積回路が形成され、製品となる有効チップエリアであり、
前記第2の領域は、製品とならない周辺チップエリアであってもよい。
【0032】
(19)この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記半導体基板に前記支持体を設けたまま、前記半導体基板を切断してもよい。
【0033】
(20)この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記支持体を前記半導体基板から除去してもよい。
【0034】
(21)本発明に係る半導体装置の製造方法は、集積回路が形成され製品となる第1の領域と、前記第1の領域の周辺の製品とならない第2の領域とを有する半導体基板のうち、前記第1の領域と前記第2の領域に樹脂層を設け、
前記第1及び第2の領域の上方であって、前記樹脂層に突起電極を設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【0035】
本発明によれば、第1及び第2の領域に樹脂層及び突起電極を設けた状態で研削工程を行う。樹脂層及び突起電極は、第1の領域からその周辺の第2の領域に至るまで設けるので、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【0036】
(22)この半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の側面を含む半導体チップとなる部分の領域を含んでもよい。
【0037】
(23)本発明に係る半導体装置は、上記方法によって製造されてなる。
【0038】
(24)本発明に係る回路基板は、上記半導体装置が実装されてなる。
【0039】
(25)本発明に係る電子機器は、上記電子機器を有する。
【0040】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0041】
(第1の実施の形態)
図1〜図8は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板10を使用する。ここで、図1は半導体基板の平面図であり、図2は図1のII−II線断面図であり、図3は図2の半導体基板の部分拡大図である。図4は、変形例に係る半導体基板の部分拡大図である。
【0042】
半導体基板10は、半導体ウエハ(例えばシリコンウエハ)であってもよい。半導体ウエハの平面形状は、例えば、円形(図1では一部が切り欠かれている)であってもよい。変形例として、半導体基板10は、半導体ウエハが複数に分割(例えば4分割)されてなる分割基板であってもよい。分割基板の平面形状は、例えば、半導体ウエハの直径(又は半径)に沿って切断されることで扇形をなしてもよい。
【0043】
図3に示すように、半導体基板10には、複数の集積回路12が形成されている。半導体基板10の半導体チップとなるそれぞれの部分に、集積回路12が形成されてもよい。
【0044】
図3に示すように、半導体基板10は、複数のパッド14を有する。半導体チップとなる部分に、1グループ(2以上)のパッド14が形成されてもよい。各半導体チップとなる領域に形成された集積回路14は、各半導体チップとなる領域に形成されたパッド14に電気的に接続している。1グループのパッド14は、半導体チップの平面形状が矩形(正方形又は長方形)である場合には、少なくとも1辺(多くの場合対向する2辺又は4辺全て)に沿って形成されていてもよく、あるいは、半導体チップとなる部分の中央に形成されていてもよい。半導体基板10には、パッド14を避けて、SiN、SiO2、MgOなどの保護膜(例えばパッシベーション膜)15が形成されていてもよい。保護膜15は絶縁膜である。保護膜15は、複数のパッド14のうち、少なくとも半導体チップとなる部分のいずれかのパッド14上に開口部を有している。
【0045】
半導体基板10は、第1の領域20(図1では突起電極46が形成されたエリア)と、第2の領域30(図1ではその他のエリア)と、を有する。半導体基板10は、複数の半導体チップとなる部分を有する。切断ラインLは、隣り合った半導体チップとなる部分の境界線を示すものである。第2の領域30は、複数の半導体チップとなる部分のうち、半導体基板10の外周側面を少なくとも含む部分を有する領域である。第1の領域20は、第2の領域30に囲まれた領域である。第1の領域20は、半導体基板10の中央部に形成してもよい。この場合、第2の領域30は、第1の領域20に対応して形成され、例えば、半導体基板10の外周端部に(例えば外周端部に一体的に)形成されてもよい。各領域20,30の位置は、あらかじめ任意に決定することができる。第2の領域30は、半導体基板10を取り扱うのに把持部として使用してもよい。または、第1の領域20は、製品となる部分が複数集合した領域であってもよい。この場合、第2の領域30とは、製品とならないその他のエリアであってもよい。第1の領域20は、切断ラインLのみによって区画された半導体チップとなる部分からなる領域である。すなわち、第1の領域20のうち、切断ラインLによって区画された1つの区画部分は、半導体チップとなる部分を示す。対して、第2の領域30は、半導体基板10の外周側面と切断ラインLとで区画された半導体チップとなる部分34を有する領域である。
【0046】
なお、第1の領域20には、集積回路12及びパッド14が形成されている。そして、第1の領域20では、保護膜15はパッド14上に開口部を有している。パッド14は、集積回路14に電気的に接続している。
【0047】
図1に示す例では、第2の領域30は、切断ラインLのみによって囲まれて区画された半導体チップとなる部分32を含んでいる。こうすることで、第2の領域30の面積を大きくして、半導体基板10を取り扱いやすくすることができる。また、第2の領域30は、半導体基板10の外周側面を少なくとも含む半導体チップとなる部分34のみから構成されてもよい。こうすることで、1つの半導体基板10から可能な限り多くの製品を製造することができる。
【0048】
図3に示す例では、第2の領域30には、集積回路12が形成されておらず、パッド14も形成されていない。逆に言うと、集積回路12が形成されていない領域、又は、パッド14が形成されていない領域を、第2の領域30と呼ぶことができる。
【0049】
変形例として、図4に示すように、第2の領域30の少なくとも一部(例えば半導体チップとなる部分32)には、集積回路12が形成されてもよいし、パッド14が形成されてもよい。図4に示すように、第2の領域30(例えば半導体チップとなる部分32)に形成されるパッド14は、保護膜15にパッド14の露出のための開口部が形成されずに、保護膜15で覆われてもよい。
【0050】
半導体基板10は、パッド14が形成された第1の面16と、それとは反対の第2の面18と、を有する。そして、第1の面16には、少なくとも一種類の部材(図3に示す例では、樹脂層42,48,50、配線44、突起電極46)が積層されることで、凸部40が形成されている。凸部40は、第1の領域20の上方に突起している。少なくとも一種類の部材が第1の領域20のみに形成されてもよい。あるいは、少なくとも一種類の部材が第1及び第2の領域20,30に形成され、第1の領域20の部分が第2の領域30の部分よりも盛り上がるように形成されていてもよい。
【0051】
図3に示すように、樹脂層42は、第1の領域20の複数の半導体チップとなる部分に設けられる。樹脂層42は、1層又は複数層であってもよい。樹脂層42は、パッド14を避けて設けられる。例えば、パッド14が半導体チップとなる部分の外周端部に形成される場合、樹脂層42は、半導体チップとなる部分の中央部に設けられる。樹脂層42は、応力緩和機能を有する。樹脂層42は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)などの樹脂で形成することができる。樹脂層42は、半導体基板10と突起電極46との間に形成されていてもよい。
【0052】
パッド14から樹脂層42上に、少なくとも1層(図3では複数層)の配線44が形成されている。例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれか1つ又は複数を積層することで、配線44を形成してもよい。パッド14が半導体チップとなる部分の外周端部に形成される場合、配線44は中央方向に向けて延びる。配線44は、ラインの部分よりも面積が大きいランドを有してもよい。その場合、ランドは、樹脂層42上に形成される。複数(1グループ)のパッド14に接続させて配線44を形成することによって、樹脂層42上に配線パターンが形成される。
【0053】
配線44上には、突起電極46(例えば外部端子)が形成されている。突起電極46は、ろう材からなるものであってもよい。ろう材は、導電性を有する金属(例えば合金)であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう(soft solder)又は硬ろう(hard solder)のいずれで形成されてもよい。突起電極46は、配線44の例えばランドに形成する。突起電極46を、パッド14の上方を避けて形成すれば、突起電極46に加えられた応力がパッド14に直接加えられないようにすることができる。突起電極46は、例えばハンダボールなどであって、回路基板と半導体チップとなる部分との電気的な接合に使用される(図8参照)。
【0054】
配線44における突起電極46を設ける部分(例えばランド)を除く部分の上方には、樹脂層(例えばソルダレジスト層)48が形成されていてもよい。また、突起電極46の周囲には、樹脂層50が形成されてもよい。樹脂層50は、突起電極46の下端部(根本部)及び中央部を覆う。突起電極46の上端部は、樹脂層50から露出させる。すなわち、突起電極46と例えば回路基板とを電気的に接続するために、突起電極46の少なくとも一部を樹脂層50から露出させる。例えば、樹脂層50が開口を有し、突起電極46の上端部を、開口を介して樹脂層50から露出させる。樹脂層50によって、突起電極46における配線44との接続状態を補強することができる。これにより、応力の集中を分散させることができる。また、樹脂層50によって、突起電極46と配線44との間に、後述する研削及び切断工程で生じるゴミが入り込むのを防止することができる。
【0055】
なお、上述の例とは別に、樹脂層42,48,50、配線44、突起電極46の一部を、第2の領域30に設けても構わない。例えば、突起電極46を除いた、樹脂層42,48,50、配線44のいずれか1つ又は複数を第2の領域30に積層してもよい。その場合でも、第1の領域20に突起電極46が設けられることで、第1の領域20に第2の領域30よりも盛り上がる凸部40が形成される。
【0056】
図5に示すように、半導体基板10の第2の面(パッド14が形成された面とは反対の面)18を研削する。半導体基板10には、中央部に凸部40が形成されているので、中央部よりも相対的に薄くなっている外周端部が研削時の加圧で屈曲しやすくなっている。そこで、本実施の形態では、支持体60を使用する。支持体60は、半導体基板10の第1及び第2の領域20,30のうち少なくとも第2の領域30を第1の面16側から支持する。
【0057】
支持体60は、あらかじめ形状が決められた型であってもよい。支持体60は、ステンレスなどの金属で形成されてもよいし、ポリエチレンテレフタレート(PET)などの樹脂で形成されてもよい。
【0058】
図5に示す例では、支持体60は、半導体基板10を第1の面16側から支持する第1の支持部62を有する。第1の支持部62は、第2の領域30のみを支持してもよい。第1の支持部62は、外周端部のみを支持してもよい。第1の支持部62は、外周端部をその外周に沿って部分的に支持してもよいが、図6に示すように、外周端部をその外周に沿って一体的に支持してもよい。支持体60は、半導体基板10の外周端部に沿ってリング状をなしてもよい。すなわち、支持体60は、貫通穴61を有し、貫通穴61を第1の領域20に対応させて位置させ、第1の領域20上の凸部40を開口部にはめ込むように設けてもよい。また、第1の支持部62は、半導体基板10の少なくとも最外周を支持することが好ましい。こうすることで、半導体基板10の最外周の下方向への屈曲を大幅に減少させることができる。なお、第1の支持部62は、第2の領域30と凸部40の突起との段差以上の厚みを有することが好ましい。
【0059】
なお、変形例として、第1の支持部62は、第1の領域20(詳しくは凸部40)をさらに支持しても構わない。その場合、支持体は、第2の領域30に重なる部分のほうが、第1の領域に重なる部分よりも厚くなるように形成する。
【0060】
支持体60は、第2の支持部64をさらに含んでもよい。第2の支持部64は、半導体基板10の外周側面を支持する。こうすることで、半導体基板10に横方向(第1(又は第2)の面16と平行な方向)に生じる応力を効果的に受け止めることができる。第2の支持部64は、半導体基板10の厚み方向に立ち上げ形成されている。すなわち、支持体60は、第1の支持体62と、第1の支持体62よりも外側に配置されるとともに第1の支持体62よりも厚い第2の支持体64を有する。第2の支持部64は、研削後の半導体基板10の厚みを超えないように形成される。支持体60が第1及び第2の支持部62,64を有する場合、第1及び第2の支持部62,64で構成される角部に、半導体基板10の外周端部を位置合わせする(図5及び図6参照)。言い換えれば、支持体60の貫通穴61の周縁に段差部が形成され、その段差部に半導体基板10の外周端部を配置する。
【0061】
研削工程では、図5に示すように、半導体基板10の第1の面16側をテープ(保持体)70で保持してもよい。詳しくは、テープ70によって、凸部40の上端部(例えば突起電極46)を保持する。テープ70は、粘着性を有してもよい。例えば、テープ70として、紫外線硬化型樹脂を粘着材とするUVテープを用いてもよい。また、UVテープの場合、紫外線を照射させれば簡単に粘着力を弱めることができるので、研削工程後の剥離が簡単である。
【0062】
テープ70を使用する場合、半導体基板10とテープ70との間に支持体60(詳しくは第1の支持部62)を配置する。支持体60は、テープ70によって保持させてもよい。そして、テープ70を図示しないステージに載せて、研削ツール72によって、半導体基板10を研削する。研削ツール72は、半導体基板10上で回転しながら横方向に移動することで、半導体基板10を薄く研削する。支持体60として、あらかじめ形状が決められた型を使用すれば、型を所定の位置にセットするだけなので工程が簡単である。
【0063】
その後、図7に示すように、半導体基板10を、集積回路12ごとに、例えばブレード74によって切断する。半導体基板10を切断することで、第1の領域20から複数の製品(半導体チップ82)を得ることができる。半導体チップ82は、パッドが形成された面とは反対の面が研削されて薄くなっている。半導体チップ82は、樹脂層42,48,50、配線44、ろう材46を有し、半導体装置80であるということができる。この半導体装置は、そのパッケージサイズが半導体チップにほぼ等しいので、CSPに分類することができる。
【0064】
本実施の形態によれば、半導体基板10を研削する工程で、少なくとも第2の領域30を支持体60によって支持する。これによって、第1の領域20に凸部40が形成されることで、第2の領域30の部分が相対的に薄くなっても、研削時の応力による半導体基板10の反りを大幅に減少させることができる。したがって、半導体基板10をほぼ同じ厚みに研削することができる。
【0065】
さらに、半導体基板10の中央部と、外周端部に近い部分と、の厚みをほぼ同じにすることができるので、所定の厚さを有する半導体チップを1つの半導体基板10から可能な限り多く得ることができ、半導体装置の歩留まりを高めることができる。
【0066】
本実施の形態において、第1の面16に形成される凸部40は、上述の例に限定されない。凸部40は、例えば、パッド14上に積層される突起電極であってもよい。突起電極は、例えばメッキ法(無電解メッキ法又は電気メッキ法)などで形成される。本発明は、半導体基板10の面に凸部が生じた場合に適用すると効果的である。
【0067】
図12は、半導体装置が実装された回路基板を示す図である。回路基板90には、配線パターン92が形成され、配線パターン92に突起電極46が接合されている。本実施の形態に係る半導体装置の詳細は、上述した通りであり、上述の製造方法で説明した効果を備える。
【0068】
本発明は、上述した実施の形態に限定されるものではなく、様々な形態が可能である。以下の実施の形態の説明では、他の実施の形態と共通する事項(構成、作用、機能及び効果)及び他の実施の形態から想定され得る事項は省略する。なお、本発明は、複数の実施の形態を組み合わせることで達成される事項も含む。
【0069】
(第2の実施の形態)
図9(A)及び図9(B)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程において、接着剤層98及び接着シート71を含む支持体100を使用する。支持体100は、半導体基板10の少なくとも第2の領域30を第1の面16側から支持する。なお、半導体基板10は、上述の実施の形態で説明した通りである。
【0070】
図9(A)に示す例では、半導体基板10を保持するための接着シート(保持体)71に接着剤層98を設ける。接着剤層98は、図9(A)に示すように、ペースト状であってもよいし、あるいはシート状であってもよい。接着剤層98及び接着シート71は、別体であってもよいし、一体的になっていてもよい。接着剤層98は、凸部40の突起の高さよりも厚くなるように接着シート71に設ける。接着剤層98は、所定のエネルギー(熱、光など)を加えることで硬化する(形状が定まる)性質を有する。接着剤層98は、樹脂(例えば熱硬化性樹脂)であってもよい。ペースト状の場合、接着剤層98は、ディスペンサなどで塗布すればよい。図9(A)に示すように、接着剤層98は、半導体基板10の第1の領域20を避けて、第2の領域30に接触するように設けてもよい。接着剤層98は、半導体基板10の第2の領域30を、半導体基板10の外周に沿って、部分的又は一体的に支持できるように設ける。なお、接着剤層98は、半導体基板10の側に設けてもよい。
【0071】
図9(B)に示すように、半導体基板10を研削位置にセットした状態で、接着剤層98を硬化させる。図9(B)に示す例では、半導体基板10を接着シート71に保持させた状態で、接着剤層98を硬化させる。その場合、半導体基板10を第2の面18側から加圧して、接着剤層98の形状を調整してもよい。
【0072】
支持体100は、半導体基板10の外側にはみ出してもよい。すなわち、半導体基板10を接着シート71に押圧して、凸部40の外側に接着剤層98の少なくとも一部を排出する。こうすることで、半導体基板10の高さの調整がしやすくなる。したがって、半導体基板10を、第2の面18がほぼ水平になるように支持することができる。さらに、支持体100によって、半導体基板10の横方向(第1(又は第2)の面16と平行な方向)に生じる応力を効果的に受け止めることができる。なお、支持体100は、半導体基板10を第1の面側から支持する第1の支持部と、半導体基板10の側端部を支持する第2の支持部と、を有するということもできる。
【0073】
その後、半導体基板10を切断する工程では、半導体基板10を接着剤層98及び接着シート71に接触させた状態で切断してもよい。これによれば、半導体基板10の第1の面16を、切断工程で生じるゴミから保護することができる。
【0074】
変形例として、図9(C)に示すように、接着剤層98は、半導体基板10の凸部40が形成された面の全体に接触するように設け、半導体基板10に支持体101を設けてもよい。詳しくは、半導体基板10の第1の面16を接着剤層98で覆ってもよい。
【0075】
本実施の形態によれば、例えば、第1の領域20の凸部40の突起の高さが半導体基板10ごとに異なる場合であっても、各半導体基板10に応じて所定の厚みの支持体100を簡単に形成することができる。
【0076】
(第3の実施の形態)
図10(A)〜図10(C)は、本発明の第3の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程で使用する支持体106をスピンコート法を用いて形成する。
【0077】
図10(A)に示すように、半導体基板10の第1の面16に樹脂102を回転塗布する。詳しくは、半導体基板10を平面に垂直な方向を軸として回転させながら、樹脂102を滴下する。樹脂102は、半導体基板10の中央部に滴下してもよい。滴下された樹脂102は、半導体基板10の回転によって外周端部方向に流れる。こうして、半導体基板10の第1の面16全体に、樹脂102を設ける。
【0078】
図10(B)に示すように、半導体基板10の第2の領域30に樹脂102の盛り上がり部104を形成してもよい。こうすることで、半導体基板10の第2の領域30において、樹脂102の高さが低くなるのを防止することができる。盛り上がり部104は、半導体基板10の中央部よりも高く盛り上がる。盛り上がり部104の幅(外周と直交する方向の幅)及び高さは、半導体基板10の回転速度、回転時間及び樹脂102の物性(例えば粘性)などの各種パラメータを選定することで、適宜調整することができる。盛り上がり部104の幅及び高さは、後に加圧したときに、支持体106の半導体基板10とは反対の面がほぼ平坦になるように調整すればよい。
【0079】
その後、盛り上がり部104をツール76で加圧することで潰してもよい。こうして、図10(C)に示すように、半導体基板10とは反対の面がほぼ平坦になっている支持体106を形成する。研削工程では、半導体基板10をテープ70上で研削してもよいし、テープ70を使用しなくてもよい。なお、盛り上がり部104は、潰さずに研削工程でそのまま残しておいてもよい。
【0080】
変形例として、盛り上がり部104を形成しなくてもよい。その場合、上述の各種パラメータを選定することで、支持体106の半導体基板10とは反対の面がほぼ平坦になるように調整すればよい。
【0081】
本実施の形態によれば、支持体106を簡単に形成することができる。
【0082】
(第4の実施の形態)
図11〜図14は、本発明の第4の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板110を使用する。ここで、図11は半導体基板の平面図であり、図12は図11のXII−XII線断面図であり、図13は図12の半導体基板の部分拡大図である。本実施の形態では、少なくとも一種類の部材140(例えば樹脂層142,148,150、配線144、突起電極146)を、第2の領域130の少なくとも一部に、第1の領域120に形成する部分とほぼ同じ高さになるように積層する(図2及び図3参照)。なお、少なくとも一種類の部材140とは、第1の領域120に積層されて製品の一部(半導体装置の一部)となる部材を指し、本実施の形態で説明する例に限定されるものではない。
【0083】
半導体基板110は、集積回路112、パッド114及び保護膜115を有し、その詳細は上述した通りである。半導体基板110の第1の面116(第1の領域120及び第2の領域130)に、少なくとも一種類の部材140を積層する。ここで、第1の領域120は、図11で示される2点鎖線の内側のエリアを指し、第2の領域130は、その2点鎖線の外側のエリアを指す。なお、第1の領域120及び第2の領域130の詳細は、上述した通りである。
【0084】
図11に示すように、少なくとも一種類の部材140を、第2の領域130の一部に設けてもよい。少なくとも一種類の部材140を、外周端部の最外周を避けて設けてもよいし、外周端部の最外周のみに設けてもよい。あるいは、少なくとも一種類の部材140を、第2の領域130の全部(すなわち第1の面16の全部)に設けてもよい。
【0085】
図13に示すように、少なくとも一種類の部材140の第2の領域130に積層される部分の構成は、第1の領域120に積層される部分の構成と同一であってもよい。なお、図13に示す例では、第2の領域130には、集積回路及びパッドが形成されていない。すなわち、図13に示す例では、第2の領域130に、ダミー配線(配線144)及びダミー端子(突起電極146)を形成している。樹脂層142,148,150、配線144、突起電極146の詳細は上述した通りである。
【0086】
図14に示すように、半導体基板10の第2の面118を研削する。第1の面116の第2の領域130の少なくとも一部には、樹脂層142,148,150、配線144、突起電極146が形成されている。第2の領域130に設けられる少なくとも一種類の部材140は、半導体基板110の支持体となる。
【0087】
本実施の形態によれば、少なくとも一種類の部材140を、第2の領域130の少なくとも一部に、第1の領域120に形成する部分とほぼ同じ高さになるように積層する。これによって、研削工程において第2の領域130が支持され、研削時の応力による半導体基板110の反りを大幅に減少させることができる。したがって、半導体基板110をほぼ同じ厚みに研削することができる。
【0088】
本発明の実施の形態に係る半導体装置を有する電子機器として、図15にはノート型パーソナルコンピュータ1000が示され、図16には携帯電話2000が示されている。
【0089】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施の形態で使用される半導体基板を示す図である。
【図2】図2は、図1のII−II線断面図である。
【図3】図3は、図2の半導体基板の部分拡大図である。
【図4】図4は、本発明の第1の実施の形態の変形例に係る半導体装置の部分拡大図である。
【図5】図5は、本発明の第1の実施の形態の半導体装置の製造方法を示す図である。
【図6】図6は、本発明の第1の実施の形態の半導体装置の製造方法を示す図である。
【図7】図7は、本発明の第1の実施の形態の半導体装置の製造方法を示す図である。
【図8】図8は、本発明の第1の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図9】図9(A)及び図9(C)は、本発明の第2の実施の形態に係る半導体装置の製造方法を示す図である。
【図10】図10(A)〜図10(C)は、本発明の第3の実施の形態に係る半導体装置の製造方法を示す図である。
【図11】図11は、本発明の第4の実施の形態で使用される半導体装置を示す図である。
【図12】図12は、図11のXII−XII線断面図である。
【図13】図13は、図12の半導体基板の部分拡大図である。
【図14】図14は、本発明の第4の実施の形態に係る半導体装置の製造方法を示す図である。
【図15】図15は、本発明の実施の形態に係る電子機器を示す図である。
【図16】図16は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10,110 半導体基板
12,112 集積回路
14,114 パッド
15,115 保護膜
16,116 第1の面
18,118 第2の面
20,120 第1の領域
30,130 第2の領域
40 凸部
42,142 樹脂層
44,144 配線
46,146 突起電極
48,148 樹脂層
50,150 樹脂層
60,100,106 支持体
62 第1の支持部
64 第2の支持部
Claims (25)
- 第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板に、前記第1の領域の上方に突起する凸部を形成し、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の外周端部である半導体装置の製造方法。 - 請求項1から請求項4のいずれか記載の半導体装置の製造方法において、
前記支持体を設ける工程において、前記半導体基板に樹脂を回転塗布することで、前記支持体を形成する半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記支持体を設ける工程は、前記第2の領域に前記樹脂の盛り上がり部を形成することを含む半導体装置の製造方法。 - 請求項5又は請求項6に記載の半導体装置の製造方法において、
前記支持体を設ける工程は、前記樹脂の表面を押圧して平坦化することを含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記支持体は、前記凸部の突起の高さよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記凸部の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成する半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成する半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みと前記突起電極の厚みとの合計よりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層及び前記突起電極の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成する半導体装置の製造方法。 - 第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板に、前記第1の領域の上方に突起する凸部を形成し、
支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、半導体基板を研削することを含む半導体装置の製造方法。 - 請求項11から請求項13のいずれかに記載の半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の外周端部である半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記支持体は、前記貫通穴の周縁に形成されるとともに前記半導体基板の外周端部が配置される段差部を有する半導体装置の製造方法。 - 請求項11から請求項15のいずれかに記載の半導体装置の製造方法において、
前記支持体は、樹脂からなる半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記支持体を設ける工程において、前記樹脂を硬化させる半導体装置の製造方法。 - 請求項1から請求項17のいずれかに記載の半導体装置の製造方法において、
前記第1の領域は、集積回路が形成され、製品となる有効チップエリアであり、
前記第2の領域は、製品とならない周辺チップエリアである半導体装置の製造方法。 - 請求項1から請求項18のいずれかに記載の半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記半導体基板に前記支持体を設けたまま、前記半導体基板を切断する半導体装置の製造方法。 - 請求項1から請求項19のいずれかに記載の半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記支持体を前記半導体基板から除去する半導体装置の製造方法。 - 集積回路が形成され製品となる第1の領域と、前記第1の領域の周辺の製品とならない第2の領域とを有する半導体基板のうち、前記第1の領域と前記第2の領域に樹脂層を設け、
前記第1及び第2の領域の上方であって、前記樹脂層に突起電極を設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 請求項21記載の半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の側面を含む半導体チップとなる部分の領域を含む半導体装置の製造方法。 - 請求項1から請求項22のいずれかに記載の半導体装置の製造方法から製造されてなる半導体装置。
- 請求項23記載の半導体装置が実装された回路基板。
- 請求項23記載の半導体装置を有する電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241827A JP2004079951A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US10/642,737 US7037758B2 (en) | 2002-08-22 | 2003-08-19 | Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241827A JP2004079951A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005212921A Division JP4273346B2 (ja) | 2005-07-22 | 2005-07-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079951A true JP2004079951A (ja) | 2004-03-11 |
Family
ID=32024202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002241827A Withdrawn JP2004079951A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7037758B2 (ja) |
JP (1) | JP2004079951A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294623A (ja) * | 2004-04-01 | 2005-10-20 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
JP2007227497A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2009182099A (ja) * | 2008-01-30 | 2009-08-13 | Tokyo Seimitsu Co Ltd | バンプが形成されたウェーハを処理するウェーハ処理方法 |
JP2011029450A (ja) * | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2012033788A (ja) * | 2010-08-02 | 2012-02-16 | Denki Kagaku Kogyo Kk | 板状被削物の加工及び剥離方法 |
JP2013042060A (ja) * | 2011-08-19 | 2013-02-28 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2013165229A (ja) * | 2012-02-13 | 2013-08-22 | Disco Abrasive Syst Ltd | 光デバイスウェーハの分割方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4447280B2 (ja) * | 2003-10-16 | 2010-04-07 | リンテック株式会社 | 表面保護用シートおよび半導体ウエハの研削方法 |
DE102006032488B4 (de) * | 2006-07-13 | 2008-09-25 | Infineon Technologies Ag | Verfahren zur Bearbeitung von Wafern |
US8252665B2 (en) | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
DE102010011020A1 (de) * | 2010-03-11 | 2011-09-15 | Infineon Technologies Ag | Trägerplatte |
JP6230354B2 (ja) * | 2013-09-26 | 2017-11-15 | 株式会社ディスコ | デバイスウェーハの加工方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418284A (en) * | 1980-03-17 | 1983-11-29 | Matsushita Electric Industrial Co., Ltd. | Solid-state color-image sensor and process for fabricating the same |
JPS61152358A (ja) | 1984-12-24 | 1986-07-11 | Toshiba Corp | 半導体ウエハの研削方法 |
JPH0269938A (ja) | 1988-09-05 | 1990-03-08 | Nec Corp | 半導体装置の製造方法 |
JP3417008B2 (ja) * | 1993-11-04 | 2003-06-16 | 株式会社デンソー | 半導体ウエハのエッチング方法 |
JPH09148283A (ja) | 1995-11-28 | 1997-06-06 | Mitsubishi Electric Corp | ウエハ薄板化方法及び装置 |
JP3397743B2 (ja) | 1996-07-12 | 2003-04-21 | 富士通株式会社 | 半導体装置 |
JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
DE19722679A1 (de) | 1997-05-30 | 1998-12-03 | Wacker Siltronic Halbleitermat | Scheibenhalter und Verfahren zur Herstellung einer Halbleiterscheibe |
JP3727172B2 (ja) * | 1998-06-09 | 2005-12-14 | 沖電気工業株式会社 | 半導体装置 |
JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP3800298B2 (ja) | 1999-11-19 | 2006-07-26 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
JP2001196404A (ja) | 2000-01-11 | 2001-07-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3625268B2 (ja) * | 2000-02-23 | 2005-03-02 | 富士通株式会社 | 半導体装置の実装方法 |
JP2002075920A (ja) | 2000-08-30 | 2002-03-15 | Nitto Denko Corp | 半導体ウエハの加工方法 |
US6713880B2 (en) * | 2001-02-07 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same, and method for mounting semiconductor device |
-
2002
- 2002-08-22 JP JP2002241827A patent/JP2004079951A/ja not_active Withdrawn
-
2003
- 2003-08-19 US US10/642,737 patent/US7037758B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294623A (ja) * | 2004-04-01 | 2005-10-20 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
JP4647228B2 (ja) * | 2004-04-01 | 2011-03-09 | 株式会社ディスコ | ウェーハの加工方法 |
JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
JP2007227497A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2009182099A (ja) * | 2008-01-30 | 2009-08-13 | Tokyo Seimitsu Co Ltd | バンプが形成されたウェーハを処理するウェーハ処理方法 |
JP2011029450A (ja) * | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2012033788A (ja) * | 2010-08-02 | 2012-02-16 | Denki Kagaku Kogyo Kk | 板状被削物の加工及び剥離方法 |
JP2013042060A (ja) * | 2011-08-19 | 2013-02-28 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2013165229A (ja) * | 2012-02-13 | 2013-08-22 | Disco Abrasive Syst Ltd | 光デバイスウェーハの分割方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040180549A1 (en) | 2004-09-16 |
US7037758B2 (en) | 2006-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484035B2 (ja) | 半導体装置の製造方法 | |
JP4273346B2 (ja) | 半導体装置の製造方法 | |
JP2006203079A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
US20230207476A1 (en) | Package structure with adhesive element over semiconductor chip | |
JP2005175317A (ja) | 半導体装置およびその製造方法 | |
JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
JP2004095836A (ja) | 半導体装置およびその製造方法 | |
JP2004079951A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US11699597B2 (en) | Package structure and manufacturing method thereof | |
JP2003298005A (ja) | 半導体装置およびその製造方法 | |
US7906424B2 (en) | Conductor bump method and apparatus | |
US20200105545A1 (en) | Semiconductor package and manufacturing method thereof | |
US7964493B2 (en) | Method of manufacturing semiconductor device | |
JP2009064897A (ja) | 半導体装置及びその製造方法 | |
US20090108471A1 (en) | Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus | |
JP2004103738A (ja) | 半導体装置及びその製造方法 | |
JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
US11398420B2 (en) | Semiconductor package having core member and redistribution substrate | |
JP2004165193A (ja) | 半導体装置及びその製造方法 | |
JP3664167B2 (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP2004207293A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
JP2005191485A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051228 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060310 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070215 |