-
Die vorliegende Erfindung betrifft
einen analogen Demodulator zum Beseitigen eines Lokal-Oszillator-Ableitungsverlustes
(LO-Ableitungsverlust) und
von harmonischen Komponenten höherer
Ordnung durch Verwenden einer DC-Offset-Kalibrierung bzw. Filtervorrichtungen
gemäß dem Oberbegriff
von Anspruch 1.
-
In letzter Zeit hat ein Verwenden
eines analogen Demodulators bei Niedrig-ZF- oder Sehr-Niedrig-ZF-Empfängern mehr
Beachtung gefunden infolge der Vorteile einer Integration mit analogen
Sendeempfängern
und einer niedrigen Stromaufnahme.
-
Jedoch tendiert ein Verwenden eines
analogen Demodulators zur Abwärtsumsetzung
von Hochfrequenzsignalen zu einer sehr niedrigen Zwischenfrequenz,
welche sich annähert
an die Basisbandfrequenz, zu einem Erzeugen anderer Probleme, wie etwa
einer Phasenfehlanpassung, einem DC-Offset, einem LO-Ableitungsverlust
und harmonischen Komponenten höherer
Ordnung, erzeugt durch einen Lokal-Oszillator-Signalgenerator, etc..
-
Vor diesem Hintergrund ist es eine
Aufgabe der vorliegenden Erfindung, einen analogen Demodulator in
einem Niedrig-ZF-Empfänger zu
schaffen, welcher diese Probleme löst.
-
Diese Aufgabe wird gelöst durch
einen in einem Niedrig-ZF-Empfänger verwendeten
analogen Demodulator nach Anspruch 1. Die abhängigen Ansprüche zeigen
entsprechende Weiterentwicklungen und Verbesserungen.
-
Wie deutlich aus der nachfolgenden
genauen Beschreibung hervorgeht, verringert der in den Ansprüchen dargelegte
analoge Demodulator einen LO-Ableitungsverlust nach Empfangen eines
Paars von Quadratursignalen durch den analogen Demodulator durch
Verwenden mindestens einer Kalibriervorrichtung zur Verringerung
des DC-Offset in dem Paar von Quadratursignalen. Der in den Ansprüchen dargelegte
analoge Demodulator verringert ferner einen LO-Ableitungsverlust
nach Empfangen des Paars von Quadratursignalen durch den analogen Demodulator
durch Verwenden mindestens einer DC-Offset-Kalibriervorrichtung
zur Verringerung des durch den Mischer erzeugten DC-Offset. Außerdem verringert
der in den Ansprüchen
dargelegte analoge Demodulator auch harmonische Komponenten höherer Ordnung,
erzeugt durch den Lokaloszillator-Signalgenerator, durch Verwenden
mindestens einer Filtervorrichtung, um eine Stabilität und Genauigkeit von
Signalen aufrechtzuerhalten.
-
Im Folgenden wird die Erfindung weiter
beispielhaft beschrieben, wobei eine Bezugnahme auf die beiliegende
Zeichnung erfolgt; es zeigt:
-
1 ein
schematisches Diagramm des ersten Ausführungsbeispiels des erfindungsgemäßen analogen
Demodulators;
-
2 ein
schematisches Diagramm des zweiten Ausführungsbeispiels des erfindungsgemäßen analogen
Demodulators;
-
3 ein
schematisches Diagramm eines Ausführungsbeispiels des steuerbaren
Stromspiegels der DC-Offset-Kalibriervorrichtung
von 2;
-
4 ein
schematisches Diagramm eines weiteren Ausführungsbeispiels des steuerbaren Stromspiegels
der DC-Offset-Kalibriervorrichtung von 2:
-
5 ein
schematisches Diagramm des dritten Ausführungsbeispiels des erfindungsgemäßen analogen
Demodulators;
-
6 ein
Schaltbild eines Abschnitts des analogen Demodulators von 5;
-
7 und 8 zusätzliche Ausführungsbeispiele
der Schaltung von 6;
-
9 ein
schematisches Diagramm des Ausführungsbeispiels
von 5 mit einer Filtervorrichtung;
und
-
10 ein
schematisches Diagramm des vierten Ausführungsbeispiels des erfindungsgemäßen analogen
Demodulators.
-
Es gibt drei Hauptarchitekturen von
HF-Sendeempfängern,
welche in drahtlosen Kommunikationssystemen verwendet werden. Das
erste ist das superheterodynamische System mit einem Vorteil einer
hohen Empfindlichkeit im Betrieb durch Verwenden einer ZF-Stufe
(Zwischenfrequenzstufe) zum Empfangen und Übertragen von Signalen, jedoch
mit einem Nachteil von hohen Montagekosten und übermäßigen Raumanforderungen infolge
eines Verwendens von mehr diskreten Bauteilen, wie etwa ZF-SAW-Filtern.
Das zweite ist das Direktumsetzungssystem, auch bezeichnet als das
Null-ZF-System, welches eine direkte Abwärtsumsetzung einer HF-Frequenz
zu einer Basisbandfrequenz ohne die ZF-Stufe durchführt; jedoch
weist diese Architektur den Nachteil einer niedrigen Empfindlichkeit
und eines zu starken Rauschens auf. Das dritte ist das Niedrig-ZF-System,
auch bezeichnet als das Nahe-Null-ZF-System, welches gegenüber dem
superheterodynamischen System den Unterscheid aufweist, dass der
ZF-Bereich (Zwischenfrequenzbereich) des Niedrig-ZF-Systems viel
niedriger ist als der des superheterodynamischen Systems und die durch
die Niedrig-ZF-Stufe verarbeitete Frequenz sich sogar an die Basisbandfrequenz
annähert.
Es spart nicht nur Kosten und Raum durch Entfernen diskreter Komponenten,
wie etwa ZF-Filter,
sondern liefert auch genügend
Empfindlichkeit und geringes Rauschen.
-
Wie oben erwähnt, hat ein Anwenden der Niedrig-ZF-Architektur
in Empfängern
eines drahtlosen Kommunikationssystems erhebliche Vorteile, so dass
sie häufig
verwendet wird in vielen Systemen, wie etwa WLAN (drahtloses LAN),
Mobiltelefonen und schnurlosen Telefonen. Im US-Patent 5 751 249 "Radio transmission
system and a radio apparatus for use in such a system", offenbart Baltus
et al. ein Einstellen des elektromagnetischen Wellenempfängers einer
Antennengruppe durch Verwenden einer phasengesteuerten Funkvorrichtung
und Verwenden eines Niedrig-ZF-Empfängers oder
eines Null-ZF-Empfängers
in einem Funkübertragungssystem,
um das Gesamtsystem leichter und vollständiger zu integrieren. Außerdem wird
die Niedrig-ZF-Architektur auch verwendet in dem Bluetooth-System. Beispielsweise
wird in der International Analog VLSI Workshop "A 2.4 GHz CMOS Low-IF Receiver," 1999, Yi Lu et al.,
und in Proceedings of the 11th VLSI/CAD Symposium, "An FH-SS GFSK Low-IF
Receiver for Bluetooth," 2000,
Wie-Cherng Liao et al. eine Architektur für ein Bluetooth-System offenbart, welche
Niedrig-ZF-Umsetzer verwenden zum Umsetzen einer HF-Frequenz zu
einer 1-4MHz-Niedrig-ZF-Frequenz
und diese als eine Basisbandfrequenz verarbeiten.
-
Heutzutage wird bei manchen Niedrig-ZF- oder
Sehr-Niedrig-ZF-Empfänger-Architekturen
ein digitaler Funkprozessor verwendet zum Verarbeiten der Signale,
wobei die Signale bei Empfang von einer Antenne umgewandelt werden
durch einen Analog/Digital- Wandler.
Die Niedrig-ZF-Architektur entfernt manche analogen Komponenten
auf Kosten einer Zunahme der Komplexität zum Integrieren des digitalen
Funkprozessors in den HF-Empfänger.
Ferner benötigt
diese Architektur nicht nur einen Analog/Digital-Wandler mit hoher
Bandbreite, hoher Geschwindigkeit und hoher Auflösung, sondern erhöht auch
den Bedarf nach Rechenleistung des digitalen Funkprozessors, so
dass es schwierig ist, die Kosten des Endprodukts zu reduzieren.
Neuerdings ist das beliebtere Verfahren die Integration der analogen und
digitalen Prozesse in den Niedrig-ZF- oder Sehr-Niedrig-ZF-Empfänger. Beispielsweise ist nach IEICE
Transaction of Communication: Broadband and flexible receiver architecture
for Software defined radio terminal using direct conversion and
Low-IF principle, Band E83-B, Nr. 6, S. 1246-1253, H. Tsurumi et
al. eine Analogsystemauswahl/Digitalkanalauswahl (ASS/DCS) heute
das üblichste
Verfahren und verwendet ferner analoge Prozesse zum Empfangen und Übertragen
von Signalen zwischen Systemen von verschiedenen Standards, wobei
ein digitaler Prozess verwendet wird zum Auswählen des Kanals eines spezifischen
Systems. Obwohl die ASS/DCS-Konzeption in manchen Niedrig-ZF- oder Sehr-Niedrig-ZF-Empfängern verwendet
wird, ist ein Verwenden eines digitalen Prozesses zum Durchführen der
Demodulation und Spiegelselektion noch immer die üblichste
Architektur. Im US-Patent 5 802 463, "Apparatus and method for receiving a
modulated radio frequency Signal by converting the radio frequency
signal to a very low intermediate frequency signal," offenbart Zuckerman
et al. eine Architektur einer Sehr-Niedrig-ZF- und einer digitalen
Demodulator-Realisierung, verwendet in einem WLAN und schnurlosen
Telefonen. In deren Gestaltung nähert sich
die Signalfrequenz des Sehr-Niedrig-ZF der Basisbandfrequenz an.
Außerdem
fügt Zuckerman
et al. ferner eine Spiegelselektions-Vorrichtung dem System hinzu,
um die Güte
der einer Abwärtsumsetzung unterzogenen
Signale auf rechtzuerhalten. Gemäß dem Stand
der Technik, welcher der Konzeption des US-Patents 5 802 463 ähnlich ist,
wurden viele Patente, welche einen digitalen Demodulator in einem Niedrig-ZF-Empfänger oder
einem Sehr-Niedrig-ZF-Empfänger
verwenden, ausgegeben. Beispielsweise offenbaren Mostafa et al.
im US-Patent 6 373 422 "Method
and apparatus employing decimation filter for down conversion in
a receiver" und
Brown et al. in einem US-Patent 6 366 622 "Apparatus and method for wireless communications" beide ein Verwenden
eines Analog/Digital-Wandlers (kurz ADC) zum Umwandeln eines Paars
von Quadratursignalen in digitale Signale und anschließendes Ausführen einer
Spiegelselektion und einer Abwärtsumsetzung der
digitalen Signale. Manche Patente richten sich auf eine digital
beschriebene Spiegelselektion unter Verwendung der digitalen Architektur
eines Niedrig-ZF oder Sehr-Niedrig-ZF. Beispielsweise offenbart
Glas et al. im US-Patent 6 330 290 "Digital I/Q imbalance compensation" ein Verwenden eines
Testsignals und einer Kompensationsvorrichtung zum Kompensieren
der Phase und der Amplitude eines Paars von Quadratursignalen in
einen digitalen Prozess und zum Feinabstimmen der Phase und Amplitude
von Signalen für
eine Spiegelselektion. Jedoch ist eine Integration eines digitalen
Demodulators in einen analogen HF-Empfänger des Standes der Technik
komplexer und hat ein Problem einer zu großen Stromaufnahme infolge des
ADC-Wandlers, welcher für
den digitalen Demodulator benötigt
wird.
-
Ein Verwenden eines analogen Demodulators
zur Realisierung der Architektur eines Sehr-Niedrig-ZF ist bereits
erwähnt
in "RF Integrated Circuits
in Standard CMOS Technologies" von
Michiel Steyaert et al. und in IEEE Transactions on Circuits and
Systems-II: Analog and Digital Signal Processing, Band 45, Nr. 3,
S. 269-282, 1998, von Michiel Steyaert und Jan Crols. Sie offenbaren
ferner, dass es tatsächlich
manche Vorteile eines In tegrierens von analogen Mischarchitekturen
mit einem analogen HF-Empfänger
gibt. Im Symposium on VLSI Circuits Digest of Technical Papers, "An Analog Integrated
Polyphase Filter for a High Performance Low-IF Receiver", S. 87-88, 1995,
beschreiben Jan Crols, Michiel Steyaert et al. ein Verwenden einer phasensynchronisierten
Vorrichtung, wie etwa ein Phasenregelkreis (PLL-Schaltung) zum Kalibrieren einer
Phasenfehlanpassung, um entsprechende Probleme sämtlicher digitaler Niedrig-ZF-
oder Sehr-Niedrig-ZF-Architekturen zu verbessern.
-
Heutzutage hat ein Verwenden eines
analogen Demodulators in Niedrig-ZF- oder Sehr-Niedrig-ZF-Empfängern mehr
Aufmerksamkeit auf sich gezogen infolge der Vorteile einer Integration
mit analogen Sendeempfängern
und eines niedrigen Stromverbrauchs. Jedoch neigt ein Verwenden
eines analogen Demodulators zur Abwärtsumsetzung von Hochfrequenzsignalen
zu einer sehr niedrigen Zwischenfrequenz, welche sich annähert an
die Basisbandfrequenz, zu einem Erzeugen anderer Probleme, wie etwa
einer Phasenfehlanpassung, eines DC-Offset, eines LO-Ableitungsverlustes
und harmonischer Komponenten höherer
Ordnung, erzeugt durch einen Lokaloszillator-Signalgenerator, etc..
-
Bei einem Ausführungsbeispiel der vorliegenden
Erfindung ist der analoge Demodulator ein analoger Zweitstufen-Demodulator,
verwendet in einem Niedrig-ZF-Empfänger. Genauer existiert eine eingangsseitige
Stufe vor dem analogen Demodulator und eine Basisbandstufe nach
dem analogen Demodulator. Die eingangsseitige Stufe vollführt eine Abwärtsumsetzung
der empfangenen HF-Signale
mit einer HF-Frequenz zu einer Niedrig-ZF-Frequenz und führt die
Signale mit einer Niedrig-ZF-Frequenz zu dem analogen Demodulator.
Der analoge Demodulator des Ausführungsbeispiels
empfängt
die Signale mit einer Niedrig-ZF-Frequenz, verarbeitet sie und führt ferner
eine Abwärtsumsetzung
der Signale mit einer Niedrig-ZF-Frequenz zu einer Basisbandfrequenz
durch. Die Basisbandstufe empfängt
und demoduliert die Signale mit einer Basisbandfrequenz, um die
in den empfangenen HF-Signalen enthaltenen Informationen zu erhalten.
-
Ein Verwenden eines analogen Demodulators
in einem Niedrig-ZF-Empfänger muss
Probleme wie einen LO-Ableitungsverlust, bewirkt durch einen DC-Offset
und harmonische Komponenten höherer Ordnung,
wodurch der Systemwirkungsgrad generell verschlechtert wird, überwinden,
daher verwendet der analoge Demodulator des Ausführungsbeispiels zwei DC-Offset-Kalibriervorrichtungen
und eine Filtervorrichtung, um die Probleme des oben erwähnten DC-Offset
und der harmonischen Komponenten höherer Ordnung zu lösen.
-
1 zeigt
ein Blockdiagramm des analogen Demodulators 10 gemäß dem ersten
Ausführungsbeispiel
der vorliegenden Erfindung. Der analoge Demodulator 10 ist
ein spiegelselektierter analoger Demodulator zur Ausführung einer
Spiegelselektierfunktion. Der analoge Demodulator 10 umfasst zwei
Empfangsschaltungen 12, 14 zum Empfangen eines
Paars von Quadratur-ZF-Signalen
(Zwischenfrequenzsignalen), gesendet von der (in Fig. nicht dargestellten)
eingangsseitigen Stufe, wobei das Paar von Quadratur-ZF-Signalen
ein phasengleiches ZF-Signal I bzw. ein Quadraturphasen-ZF-Signal
Q aufweist. Wie in 1 dargestellt,
umfasst der analoge Demodulator 10 ferner Kalibriervorrichtungen 16 und 18,
eine Referenzquelle 20, einen Lokaloszillator-Signalgenerator 22 und
einen Mischer 24. Die Kalibriervorrichtungen 16 und 18 umfassen
eine erste Kalibriervorrichtung 16 und eine zweite Kalibriervorrichtung 18 und
sind elektrisch verbunden mit den Empfangsschaltungen 12 bzw. 14.
Das phasengleiche ZF-Signal I und das Quadraturphasen-ZF- Signal Q passieren
die Kalibriervorrichtung 16 bzw. die Kalibriervorrichtung 18.
Jede der Kalibriervorrichtungen 16, 18 könnte ein
Sperrfilter oder ein Hochpassfilter sein, oder andere Vorrichtungen,
welche DC-Komponenten des phasengleichen ZF-Signals I und/oder des
Quadraturphasen-ZF-Signals Q reduzieren können. Die Kalibriervorrichtungen 16 und 18 bei
diesem Ausführungsbeispiel
sind Hochpassfilter mit einer sehr niedrigen Grenzfrequenz, verwendet
zum Filtern von DC-Signalen. Bezugnehmend auf 1 entspricht die erste Kalibriervorrichtung 16 dem
phasengleichen ZF-Signal I, und die zweite Kalibriervorrichtung 18 entspricht
dem Quadraturphasen-ZF-Signal Q. Das phasengleiche ZF-Signal I und
das Quadraturphasen-ZF-Signal
Q werden verarbeitet durch die erste Kalibriervorrichtung 16 bzw.
die zweite Kalibriervorrichtung 18 und werden dann zum
Mischer 24 gesendet. Außerdem liefert die Referenzquelle 20 einen
Bezugstakt zu dem Lokaloszillator-Signalgenerator 22, und der
Lokaloszillator-Signalgenerator 22 überträgt die Frequenz des Referenztakts
zu einer vorbestimmten Frequenz. Der Bereich der vorbestimmten Frequenz
kann ausgewählt
zwischen der HF-Frequenz und der Basisbandfrequenz der Anwendungen,
wie etwa ein GSM-Mobiltelefon oder ein WLAN-System. Der Lokaloszillator-Signalgenerator 22 ist
elektrisch verbunden mit dem Mischer 24, so dass der Mischer 24 die
vorbestimmte Frequenz verwenden kann zum Abwärtsumsetzen des phasengleichen
ZF-Signals I und des Quadraturphasen-ZF-Signals Q in Basisbandsignale.
Das verarbeitete phasengleiche ZF-Signal I und das verarbeitete Quadraturphasen-ZF-Signal
Q werden dann an die Basisbandstufe zur weiteren Signalverarbeitung
gesendet.
-
Bezugnehmend auf 1, arbeitet das erste Ausführungsbeispiel
der vorliegenden Erfindung wie nachfolgend beschrieben. Nach einem
Empfangen des phasengleichen ZF-Signals I bzw. des Quadraturphasen-ZF-Signals
Q, gesendet von einer (in 1 nicht
dargestellten) eingangsseitigen Stufe, durch die Empfangsschaltungen 12 und 14,
reduzieren die Kalibriervorrichtungen 16 und 18,
welche elektrisch verbunden sind mit dem phasengleichen ZF-Signal
I bzw. dem Quadraturphasen-ZF-Signal Q, einen DC-Offset in dem Paar
von eingegebenen Quadratur-ZF-Signalen.
Die Eingangsverstärkerschaltung
ist der Hauptgrund des DC-Offset, und der DC-Offset ist der Hauptgrund
des LO-Ableitungsverlustes.
Der Mischer 24 verwendet den vorbestimmten Frequenzausgang
von dem Lokaloszillator-Signalgenerator 22 zum Abwärtsumsetzen
des phasengleichen ZF-Signals I und des Quadraturphasen-ZF-Signals
Q und Ausgeben des verarbeiteten Paars von Quadratur-ZF-Signalen
I und Q. Gemäß dem ersten Ausführungsbeispiel
der vorliegenden Erfindung kann der analoge Demodulator 10 ferner
einen ersten Verstärker
mit programmierbarer Verstärkung (PGA) 26 und
einen zweiten PGA 28 umfassen, welche verbunden sind mit
dem phasengleichen ZF-Signal I bzw. dem Quadraturphasen-ZF-Signal
Q, jeweils zum Verstärken
des Paars von Quadratur-ZF-Signalen I und Q. Da der analoge Demodulator 10 den
ersten PGA 26 und den zweiten PGA 28 zum Verstärken des
Paars von Quadratur-ZF-Signalen I und Q umfasst, wird, wenn bereits
ein DC-Offset in dem Paar von Quadratur-ZF-Signalen I und Q, gesendet von der eingangsseitigen
Stufe, existiert, nach einem Verstärken des Paars von Quadratur-ZF-Signalen durch den
ersten PGA und den zweiten PGA die Größe des End-DC-Offset sogar
noch beachtlicher. Ohne die erste Kalibriervorrichtung 16 und
die zweite Kalibriervorrichtung 18 zum Verringern des DC-Offset
in dem Paar von Quadratur-ZF-Signalen
I und Q wird der durch den erheblichen DC-Offset bewirkte LO-Ableitungsverlust
die Systemleistung stark verschlechtern. Daher ist das Vorhandensein
der beiden Kalibriervorrichtungen 16 und 18 für die Kalibrierfunktion
eines DC- Offset
in dem Paar von Quadratur-ZF-Signalen I, Q ein Merkmal des ersten
Ausführungsbeispiels
der vorliegenden Erfindung.
-
Wie oben erwähnt, wird der analoge Demodulator 10 in
einem Niedrig-ZF-Empfänger
verwendet, angewandt in verschiedenen Anwendungen, wie etwa dem
GSM-Mobiltelefon oder dem WLAN-System. Außerdem ist in praktischen Anwendungen
die Anzahl von Kalibriervorrichtungen nicht notwendigerweise auf
zwei begrenzt. Eine einzige Kalibriervorrichtung könnte ebenfalls
ausreichend sein. Unabhängig
davon, ob eine einzige Kalibriervorrichtung oder mehr als zwei Kalibriervorrichtungen
verwendet werden zur Realisierung der Kalibrierfunktion für den DC-Offset
in dem Paar von Quadratur-ZF-Signalen, sollte gemäß demselben
Verfahren dies ebenfalls in dem Ausführungsbeispiel enthalten sein.
-
Eine andere Quelle eines DC-Offset
in dem System ist eine Vorrichtungsfehlanpassung des Mischerkerns. 2 zeigt ein schematisches
Diagramm des zweiten erfindungsgemäßen Ausführungsbeispiels. Der analoge
Demodulator 30 ist ein spiegelselektierter analoger Demodulator, ähnlich dem
vorhergehenden Ausführungsbeispiel.
Der analoge Demodulator 30 umfasst zwei Empfangsschaltungen 32, 34,
eine Referenzquelle 40, einen Lokaloszillator-Signalgenerator 42 und
einen Mischer 44. Die beiden Empfangsschaltungen 32, 34 werden
verwendet zum Empfangen eines Paars von Quadratur-ZF-Signalen, gesendet
von der (in 2 nicht dargestellten)
oben erwähnten
eingangsseitigen Stufe, wobei das Paar von Quadratur-ZF-Signalen
ein phasengleiches ZF-Signal I und ein Quadraturphasen-ZF-Signal
Q aufweist. Wie in 2 dargestellt, umfasst
der Mischer zwei Schaltungen, eine erste DC-Offset-Kalibrierschaltung 35 und
eine zweite DC-Offset-Kalibrierschaltung 37, entsprechend
dem phasengleichen ZF-Signal I bzw. dem Quadraturphasen-ZF-Signal
Q. Jede der DC-Offset-Kalibrierschaltungen 35, 37 kann
ein steuerbarer Stromspiegel zum Umwandeln des phasengleichen ZF-Signals I und des
Quadraturphasen-ZF-Signals Q von Spannungssignalen in Stromsignale
und zum Einstellen des Bias-Stroms von Eingangsstufen des Mischers 44 auf
die gleiche Größe, um einen
durch den Mischer 44 erzeugten LO-Ableitungsverlust zu
verringern, sein.
-
3 zeigt
ein Ausführungsbeispiel
des steuerbaren Stromspiegels der ersten DC-Offset-Kalibriervorrichtung 35 und
der zweiten DC-Offset-Kalibriervorrichtung 37 von 2. Wie dargestellt in 3, kann der steuerbare Stromspiegel 50 realisiert
werden durch ein Verwenden von Metalloxid-Halbleiter-Transistoren (MOS-Transistoren) M1-M4.
Der steuerbare Stromspiegel von 3 zeigt die
Architektur eines Steuerns der Größe eines Stroms I', jedoch ohne die
Architektur eines Umwandelns von Spannungssignalen in Stromsignale.
Wie in 3 dargestellt,
verwendet der steuerbare Stromspiegel 50, nachdem der Strom
I eingetreten ist in den steuerbaren Stromspiegel 50, eine
Spannungsschalteranordnung 52 zum Steuern der Schaltspannungen
V1-V4 entsprechend den MOS-Transistoren M1-M4 jeweils zum Einstellen
des Bereichs von kombinierten MOS-Transistoren und somit zum Einstellen
der Größe des Stroms
I' durch Ändern des
Bereichs von MOS-Transistoren. In praktischen Realisierungen ist
die Anzahl von MOS-Transistoren nicht, wie bei dem Ausführungsbeispiel
von 3 dargestellt, begrenzt.
Generell gilt, je mehr MOS-Transistoren verwendet werden, desto
höher ist
die Genauigkeit der Einstellung.
-
Es wird auf 4 Bezug genommen. 4 zeigt ein weiteres Ausführungsbeispiel
des steuerbaren Stromspiegels der DC-Offset-Kalibrierschaltung von 2. Der steuerbare Stromspiegel 54 von 4 kann realisiert werden
durch ein Verwenden eines Bipolar-Transistors B0 und von Widerständen R0-R3.
-
Ähnlich
wie beim Ausführungsbeispiel
von 3, zeigt der steuerbare
Stromspiegel 54 die Architektur eines Steuerns der Größe eines
Stroms. Wie in 4 dargestellt,
verwendet der steuerbare Stromspiegel 54, nachdem der Strom
I in den steuerbaren Stromspiegel 54 eintritt, eine Schalteranordnung 56 zum
schaltenden Öffnen
und Schließen
der Verbindung entsprechend den Widerständen R0-R3, wodurch die Größe des Stroms
I eingestellt wird durch Ändern
der kombinierten Widerstände.
In ähnlicher
Weise ist in praktischen Realisierungen die Anzahl von Widerständen nicht,
wie in dem Ausführungsbeispiel
dargestellt, begrenzt. Generell gilt, je mehr Widerstände verwendet
werden, desto höher ist
die Genauigkeit der Einstellung.
-
Es erfolgt erneut eine Bezugnahme
auf 2. Die Referenzquelle 40 liefert
einen Referenztakt zu dem Lokaloszillator-Signalgenerator 42. Der Lokaloszillator-Signalgenerator 42 überträgt die Frequenz
des Referenztakts zu einer vorbestimmten Frequenz. Der Bereich der
vorbestimmten Frequenz kann ausgewählt werden zwischen der HF-Frequenz und
der Basisbandfrequenz der Anwendungen, wie etwa eines GSM-Mobiltelefons
oder eines WLAN-Systems. Der Lokaloszillator-Signalgenerator 42 ist
elektrisch verbunden mit dem Mischer 44 und liefert den
Referenztakt der vorbestimmten Frequenz zum Mischer. Der Mischer 44 verwendet
den Referenztakt der vorbestimmten Frequenz zum Verarbeiten des
phasengleichen ZF-Signals I und des Quadraturphasen-ZF-Signals Q,
und das verarbeitete phasengleiche ZF-Signal I und das verarbeitete
Quadraturphasen-ZF-Signal Q werden dann zu der Schaltung der nächsten Stufe
gesendet. Technische Merkmale des zweiten Ausführungsbeispiels der vorliegenden
Erfindung verwenden die mit einem Mischer 44 verbundenen
DC-Offset-Kalibriervorrichtungen 35, 37 zum Verringern
des durch den Mischer erzeugten DC-Offset und somit zum Verringern
des durch den DC-Offset bewirkten LO- Ableitungsverlustes. Außerdem umfasst
der analoge Demodulator 30 gemäß dem zweiten erfindungsgemäßen Ausführungsbeispiel
ferner mindestens einen Verstärker, welcher
elektrisch verbunden ist mit den Empfangsschaltungen 32, 34.
Dies ist dargestellt als der erste PGA 46 und der zweite
PGA 48 in 1,
verbunden mit dem phasengleichen ZF-Signal I und dem Quadraturphasen-ZF-Signal
Q, zum Verstärken
des phasengleichen ZF-Signals
I bzw. des Quadraturphasen-ZF-Signals Q.
-
Ähnlich
wie beim ersten Ausführungsbeispiel wird
der analoge Demodulator 30 des zweiten Ausführungsbeispiels
ferner verwendet in einem Niedrig-ZF-Empfänger, wobei der Niedrig-ZF-Empfänger in
verschiedenen Anwendungen angewandt werden könnte, wie etwa in einem GSM-Mobiltelefon
oder einem WLAN-System. Außerdem
sei darauf hingewiesen, dass in praktischen Realisierungen die Anzahl von
DC-Offset-Kalibrierschaltungen nicht begrenzt ist auf zwei und nicht
erforderlich ist, dass eine DC-Offset-Kalibrierschaltung
sowohl auf dem Pfad des phasengleichen ZF-Signals I als auch auf
dem Pfad des Quadraturphasen-ZF-Signals
Q vorhanden ist. Das heißt,
wenn der durch den Mischer erzeugte DC-Offset verringert werden
könnte
durch eine einzige DC-Offset-Kalibrierschaltung auf einem Pfad,
welcher entweder dem phasengleichen ZF-Signal I oder dem Quadraturphasen-ZF-Signal
Q entspricht, könnte
diese Gestaltung auch in dem Ausführungsbeispiel beinhaltet sein.
-
Ein Kombinieren der technischen Merkmale des
ersten Ausführungsbeispiels
und des zweiten Ausführungsbeispiels
könnten
den DC-Offset, gesendet von der eingangsseitigen Stufe oder erzeugt durch
den Mischer, wirksamer verringern und somit den DC-Offset des Systems
und einen durch den DC-Offset hervorgerufenen LO-Ableitungsverlust
minimieren. 5 ist ein
Blockdiagramm des dritten erfindungsgemäßen Ausführungsbeispiels.
-
Ein analoger Demodulator 60 von 5 kombiniert technische
Merkmale der analogen Demodulatoren des ersten und des zweiten Ausführungsbeispiels.
Der Name und die Funktion der entsprechenden Komponenten sind dieselben
wie bei dem ersten und dem zweiten Ausführungsbeispiel. Der analoge
Demodulator 60 umfasst zwei Empfangsschaltungen 62, 64 zum
Empfangen des phasengleichen ZF-Signals I und des Quadraturphasen-ZF-Signals
Q, zwei Kalibriervorrichtungen 66, 68 (eine erste
Kalibriervorrichtung 66 und eine zweite Kalibriervorrichtung 68)
zum Verringern des DC-Offset in dem Paar von Quadratur-ZF-Signalen,
eine Referenzquelle 70 zum Liefern eines Referenztakts, einen
Lokaloszillator-Signalgenerator 72 zum Verringern der Frequenz
des Referenztakts auf eine vorbestimmte Frequenz, einen Mischer
74 zum Verarbeiten des Paars von Quadratur-ZF-Signalen, zwei DC-Offset-Kalibriervorrichtungen 65, 67 (eine
erste DC-Offset-Kalibrierschaltung
und eine zweite DC-Offset-Kalibrierschaltung)
zum Verringern des durch den Mischer erzeugten DC-Offset. Technische Merkmale
des analogen Demodulators 60 von 5 umfassen zwei Kalibriervorrichtungen 66, 68,
welche elektrisch verbunden sind mit den Empfangsschaltungen, und
zwei DC-Offset-Kalibrierschaltungen 65, 67, welche
elektrisch verbunden sind mit dem Mischer 74. Auf diese
Weise werden sämtliche
Quellen eines DC-Offset berücksichtigt,
so dass der DC-Offset, welcher den LO-Ableitungsverlust bewirkt,
minimiert wird.
-
6 ist
ein Schaltbild eines Abschnitts des analogen Demodulators 60 von 5. Das Schaltbild von 6 ist ein Ausführungsbeispiel
des analogen Demodulators 60 von 5, und die Eingangssignale liegen vor
in Form von Stromsignalen. Das Schaltbild von 6 umfasst zwei Kalibriervorrichtungen 66, 68 (eine
erste Kalibriervorrichtung 66 und eine zweite Kalibriervorrichtung 68),
einen Mischerabschnitt 74, zwei DC- Offset-Kalibrierschaltungen 65, 67 und
einen Lokaloszillator-Signalgenerator 72 des
analogen Demodulators 60 von 5.
Die Schaltung des Ausführungsbeispiels,
dargestellt in 6, umfasst
MOS-Transistoren, Bipolar-Transistoren und andere analoge Komponenten.
Es sei darauf hingewiesen, dass, wie in 6 dargestellt, die erste Kalibriervorrichtung 66 ein
Sperrfilter mit einem Widerstand R1 und einem Kondensator C1 verwendet,
und die zweite Kalibriervorrichtung 68 ein Sperrfilter
mit einem Widerstand R2 und einem Kondensator C2 verwendet, um den
DC-Offset zu verringern. Wie oben bei dem ersten Ausführungsbeispiel
erwähnt,
ist der Typ der Kalibriervorrichtung nicht beschränkt. Ein
Sperrfilter, ein Hochpassfilter oder andere Vorrichtungen, welche
einen DC-Offset kalibrieren können,
sollten in dem Ausführungsbeispiel
beinhaltet sein. Ferner sind der Typ und die Anzahl der DC-Offset-Kalibrierschaltungen
ebenfalls nicht beschränkt.
Schließlich
ist aufgrund der Tatsache, dass der analoge Demodulator 60 ein
erfindungsgemäßer spiegelselektierter
analoger Demodulator ist, die Spiegelselektionsfähigkeit davon abhängig, ob
die Quadraturphasen-Differenz
unter den vier Eingangsanschlüssen
A, B, C und D des Lokaloszillator-Signalgenerators 72 90
Grad beträgt
und die Amplitude der vier Eingangssignale, welche empfangen werden von
den Anschlüssen
A, B, C und D, dieselbe ist. 7 und 8 sind weitere Ausführungsbeispiele der
in 6 dargestellten Schaltung.
Tatsächlich sind 7 und 8 miteinander verbunden. Die Kontakte
P und Q der Schaltung in 7 entsprechen
den Kontakten P und Q der Schaltung in 8. Es sei ferner verwiesen auf 6. Die Architektur von 7 entspricht annähernd dem
Mischer 74 von 6.
Die Bedingungen, ob die Quadraturphasen-Differenz unter den Eingangssignalen
der vier Anschlüsse
A, B, C und D 90 Grad beträgt
und die Amplitude von Eingangssignalen der vier Anschlüsse A, B,
C und D dieselbe ist, bestimmen ebenfalls die Spiegelselektionsfä higkeit
des analogen Demodulators 60. Die Architektur von 8 entspricht annähernd der
Schaltung von 6 ohne
den Mischer 74, den beiden Kalibriervorrichtungen (der
ersten Kalibriervorrichtung 66 und der zweiten Kalibriervorrichtung 68)
und den beiden DC-Offset-Kalibrierschaltungen 65, 67.
Daher sollte das Paar von Quadratur-ZF-Signalen I, Q, dargestellt
in 8, betrachtet werden
als verarbeitet durch zwei Kalibriervorrichtungen 66, 68 von 6. Es sei darauf hingewiesen, dass
der Hauptunterschied zwischen 7, 8 und 6 darin besteht, dass die Eingangssignale vorliegen
in Form von Spannungssignalen in 7 und 8, jedoch vorliegen in Form
von Stromsignalen in 6.
Ferner sind die MOS-Transistoren M1, M2 und die Bipolar-Transistoren
B1-B4 des Ausführungsbeispiels
von 7 und 8 in einer derartigen Kombination
nicht begrenzt, und andere Architekturen, welche dieselbe Funktion
realisieren können,
sollten ebenfalls in dem Ausführungsbeispiel beinhaltet
sein.
-
Unter der analogen Demodulator-Architektur der
vorliegenden Erfindung umfasst das Problem, welches überwunden
werden musste, nicht nur den durch den DC-Offset bewirkten LO-Ableitungsverlust,
sondern es können
auch harmonische Komponenten höherer
Ordnung die Systemleistung verschlechtern. Wie bei dem ersten bis
dritten Ausführungsbeispiel
der vorliegenden Erfindung, welche oben erwähnt wurden, können aufgrund
der Tatsache, dass der durch die Referenzquelle gelieferte Referenztakt
ein Rechtecksignal ist und aus harmonischen Komponenten verschiedener
Ordnung besteht, Probleme mit harmonischen Komponenten höherer Ordnung
leicht auftreten. Bei der Architektur des ersten bis dritten Ausführungsbeispiels
könnte eine
Filtervorrichtung nach der Referenzquelle und dem Lokaloszillator-Signalgenerator
vorgesehen werden zum Filtern von harmonischen Komponenten höherer Ordnung,
insbesondere von harmoni schen Komponenten 3-ter und 5-ter Ordnung,
erzeugt durch den Lokaloszillator-Signalgenerator. 9 ist ein schematisches Diagramm eines
Lokaloszillator-Signalgenerators 72 von 5 mit einer Filtervorrichtung 80 zum
Filtern der harmonischen Komponenten 3-ter und 5-ter Ordnung. Es
sei darauf hingewiesen, dass die Filtervorrichtung 80 ein
Mehrphasenfilter, ein Tiefpassfilter oder ein digitales Filter sein kann.
Die Architektur des schematischen Diagramms von 9 beruht auf 5. Tatsächlich wird die Filtervorrichtung
auch unterstützt
in den Ausführungsbeispielen
von 1 und 2.
-
So können durch Kombinieren der
Ausführungsbeispiele
von 1, 2, 3 und 9 die technischen Merkmale
dieser Ausführungsbeispiele
kurz zusammengefasst werden. 10 zeigt ein
Blockdiagramm des vierten Ausführungsbeispiels eines
erfindungsgemäßen analogen
Demodulators 90. Das vierte Ausführungsbeispiel umfasst die Hauptkomponenten
und Funktionen von sämtlichen der
oben erwähnten
Ausführungsbeispiele.
Wie in 10 dargestellt,
umfasst der analoge Demodulator 90 zwei Empfangsschaltungen 92, 94,
zwei Kalibriervorrichtungen 96, 98 (eine erste
Kalibriervorrichtung 96 und eine zweite Kalibriervorrichtung 98),
eine Referenzquelle 100, einen Lokaloszillator-Signalgenerator 102,
einen Mischer 104, eine Filtervorrichtung 110 und
zwei DC-Offset-Kalibrierschaltungen 95, 97. Der
analoge Demodulator 90 umfasst ferner zwei Verstärker 106, 108,
welche elektrisch verbunden sind mit den Empfangsschaltungen 92, 94,
zum Verstärken
des empfangenen Paars von Quadratur-ZF-Signalen I, Q. Der analoge
Demodulator 90 umfasst ferner zwei Verstärker 126, 128,
welche elektrisch verbunden sind mit den Ausgangsanschlüssen des
Paars von Quadratur-ZF-Signalen
I, Q, zum Verstärken
des verarbeiteten Paars von ZF-Quadratur-Signalen
I, Q. Das Ausführungsbeispiel
umfasst ferner zwei Tiefpassfilter 116, 118, welche
elektrisch verbunden sind mit den Ausgangsanschlüssen des Mixers 104,
zum weiteren Verringern von harmonischen Komponenten höherer Ordnung, welche
durch die eingangsseitige Stufe erzeugt werden. Wenn die Empfangsschaltungen 92, 94 das Paar
von ZF-Quadratur-Signalen I, Q empfangen, welche jeweils gesendet
werden von der eingangsseitigen Stufe, verringern die Kalibriervorrichtungen 96, 98 den
DC-Offset in dem Paar von ZF-Quadratur-Signalen I, Q. Als nächstes verringert
die Filtervorrichtung 110 die durch den Lokaloszillator-Signalgenerator
erzeugten harmonischen Komponenten höherer Ordnung, und die DC-Offset-Kalibrierschaltungen
verringern einen DC-Offset, erzeugt durch den Mischer 104,
wenn der Mischer 104 und der Lokaloszillator-Signalgenerator 102 das
Paar von Quadratur-ZF-Signalen I und Q verarbeiten. Schließlich wird
das verarbeitete Paar von Quadratur-ZF-Signalen I, Q dadurch ausgegeben.
-
Die vorliegende Erfindung liefert
einen analogen Demodulator, welcher verwendet wird in einem Niedrig-ZF-Empfänger oder
einem Sehr-Niedrig-ZF-Empfänger
zum Realisieren der Vorteile einer Integration mit einem analogen
Sendeempfänger und
einer niedrigen Leistungsaufnahme. Ferner verwendet die vorliegende
Erfindung eine Kalibriervorrichtung, eine DC-Offset-Kalibrierschaltung
und eine Filtervorrichtung zum Durchführen einer DC-Offset-Kalibrierung
und einer Filterung, um Probleme, wie etwa einen DC-Offset und harmonische
Komponenten höherer
Ordnung, bewirkt durch einen in einem Niedrig-ZF-Empfänger verwendeten
analogen Demodulator, zu beseitigen.