ES2330761T3 - Mezclador y sintonizador de supresion armonica. - Google Patents
Mezclador y sintonizador de supresion armonica. Download PDFInfo
- Publication number
- ES2330761T3 ES2330761T3 ES05725330T ES05725330T ES2330761T3 ES 2330761 T3 ES2330761 T3 ES 2330761T3 ES 05725330 T ES05725330 T ES 05725330T ES 05725330 T ES05725330 T ES 05725330T ES 2330761 T3 ES2330761 T3 ES 2330761T3
- Authority
- ES
- Spain
- Prior art keywords
- mixer
- signal
- harmonic suppression
- mixers
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0086—Reduction or prevention of harmonic frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/009—Reduction of local oscillator or RF leakage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
Un mezclador de supresión armónica (100, 1700, 1800) para la subconversión de una señal de radio frecuencia (RF) (102) caracterizado porque comprende: una pluralidad de mezcladores de conmutación (110) cada uno con una entrada de oscilador local (LO) (114), una entrada RF (112), y una salida de mezclador (116) en donde cada entrada RF del mezclador de conmutación (112) se conduce mediante una versión proporcional de la señal RF (102); medios de ponderación de señales (120, 130) para la ponderación de señales que son mezcladas por los mezcladores de conmutación (110); Un sumador para sumar las señales ponderadas del mezclador con el fin de producir una salida (104, 106); y un generador LO con una entrada de temporización para generar una pluralidad de señales LO (LO1-LON), en las que cada señal LO opera substancialmente a la misma frecuencia y tiene una fase predeterminada de desplazamiento relativa a cada otra señal LO, y en las que cada señal LO conduce una entrada LO (114) de uno de los respectivos mezcladores de conmutación (110).
Description
Mezclador y sintonizador de supresión
armónica.
Esta invención se refiere a los mezcladores de
radiofrecuencia y particularmente a mezcladores para suprimir
señales de conversión armónicas usadas en los sintonizadores de
radiofrecuencia.
Un mezclador realiza una operación combinada en
dos señales de entrada para crear una señal de salida. En las
aplicaciones de radiofrecuencia (RF), una señal de entrada de
oscilador local (LO) se mezcla con la otra señal de entrada para
lograr el traslado de la frecuencia, generalmente llamada
super-conversión o sub-conversión.
En una configuración de super-conversión, la señal
de banda de base de entrada se convierte ascendentemente en una
frecuencia intermedia (IF) o señal RF, o una señal IF se convierte
ascendentemente en una señal RF. En una configuración de
subconversión, la señal de entrada RF se subconvierte en una señal
IF o una señal IF o RF se subconvierte en una señal de banda de
base. Una señal de banda de base puede ser tanto una señal de valor
real simple o una señal de valor complejo que comprende una señal de
fase de entrada (I) o una señal de fase de cuadratura (Q). La
conversión hacia o desde una señal compleja de banda de base
requiere dos mezcladores, un mezclador se conduce mediante una fase
de entrada LO y el otro mezclador se conduce mediante una fase de
cuadratura LO. En el caso de la super-conversión,
los otros puertos del mezclador se conducen por los señales de
banda de base I y Q, y la salida de los dos mezcladores se suman
para crear una señal IF o RF. En el caso de la subconversión, la IF
o RF de entrada se divide para conducir dos mezcladores, y la salida
de los dos mezcladores produce las señales de banda de base I y
Q.
Un sintonizador es una combinación de circuitos
que se usan para seleccionar y subconvertir un solo canal, o banda
de canales, desde un canal de división de frecuencia de banda amplia
múltiple (FDM). Ejemplos de usos de sintonizadores incluyen
transmisiones inalámbrica (OTA), vía satélite, y receptores de
televisión por cable. Un sintonizador selecciona un canal
independiente de TV, una banda directa, desde el espectro de banda
ancha RF, y produce una señal de banda limitada hacia una TV u otro
circuito para un proceso adicional.
Un sintonizador utiliza varias combinaciones de
mezcladores, amplificadores (LNAs) RF de bajo ruido, filtros
preseleccionados RF, portador de rastreador y otras formas de
control de frecuencia, la frecuencia sintetizada LO o LO controlada
por un circuito de control de frecuencia automática (AFC), y filtros
para sintonizar un canal seleccionado.
Las configuraciones comunes del sintonizador
incluyen una conversión doble, conversión simple, y conversión
directa. Un sintonizador de conversión simple, también llamado
heterodino, convierte una señal RF recibida, en una señal IF
utilizando una frecuencia LO que es la suma de o diferencia entre
las frecuencias de señal RF e IF. La señal IF se subconvierte a una
señal de banda de base fuera del sintonizador para la demodulación
o puede ser demodulada directamente desde una señal IF. Un
sintonizador de conversión doble convierte las señales RF entrantes
en una primera señal IF, seguida por una segunda conversión para una
segunda señal IF o para una señal de banda de base. La segunda
señal IF se demodula o subconvierte en una señal de banda de base
fuera del sintonizador. Un sintonizador de conversión directa,
también llamado un homodino, convierte la señal RF directamente en
una banda de base, utilizando una frecuencia LO que es la misma que
la frecuencia de señal RF.
Se describen en el arte previo, sintonizadores
en las siguientes referencias, cada una está incorporada en la
presente mediante la referencia: Birleson et al., patente
U.S. 6,177,964, expedida el 1/23/2001, titulada "Sintonizador de
televisión integrado de banda ancha" la cual describe un
mezclador de super-conversión y un mezclador de
subconversión en serie para convertir una señal RF en una señal IF;
Rotzoll, patente U.S. 5,737,035 expedida 4/7/1998, titulada
"Sintonizador de televisión altamente integrado en un circuito
sencillo " que describe a un receptor que utiliza un mezclador
de super-conversión y un mezclador de rechazo de
imagen de subconversión en serie para producir una señal IF.
Para evitar la degradación de la señal que el
sintonizador procesa, los mezcladores deben tener características
de bajo ruido. Se usan dos tipos comunes de mezcladores en los
sintonizadores: Al multiplicar los mezcladores se produce una
salida análoga desde las entradas análogas; las dos entradas se
multiplican linealmente para producir la salida. Los mezcladores de
conmutación no son lineales debido a la conmutación discontinua de
la señal de entrada con LO para producir la salida. Al multiplicar
los mezcladores se tiene un ruido más alto en la banda, mientras
que los mezcladores de conmutación tienen un ruido menor pero tienen
una fuerte ganancia en armónico de la frecuencia LO,
específicamente armónico dispar debido a la acción de conmutación
de ondas cuadráticas. La ganancia de conversión armónica es
indeseable en los sistemas de banda ancha tales como la televisión
debido a que las señales de interferencia pudieran residir en
frecuencias que son convertidas por las armónicas LO en la
frecuencia de salida del canal de interés. Las interferencias
armónicas podrían ser otros canales de televisión, produciendo una
interferencia dentro del canal sintonizado.
Los mezcladores en el arte previo se describen
en las siguientes referencias, cada una incorporada en la presente
mediante la referencia: Somayajula, patente U.S. 6,560,451, expedida
5/6/2003, titulada "Square wave analog multiplier" que
describe las modalidades del mezclador análogo de ondas cuadráticas
para la operación del heterodino; Filoramo et al., patente
U.S. 6,433,647, expedida el 8/13/2002, titulada "Low noise
I-Q mixer" que describe un modulador de fase
I-Q de cuadratura de bajo ruido I-Q
que tiene un par de estados de celda Gilbert conducidas por una
onda LO cuadrática. Atherly et al. U.S. patent 5,140,198,
expedida el 8/18/1992, titulada "Imagen canceling mixer circuit
on a integrated circuit chip" la cual describe mezcladores
doblemente balanceados inyectados con una fase de cuadratura LO,
seguido por otro cambio de fase de 90 grados en la salida de un
mezclador y sumando las dos salidas del mezclador para rechazar uno
de los términos de mezclado.
Una metodología para resolver el problema de la
conversión armónica es el uso de mezcladores de rechazo armónico.
Esta metodología se ha descrito en Weldon et al., "A
1.75-GHz highly integrated
narrow-band CMOS transmitter with
harmonic-rejection mixers", IEEE Journal of
Solid-state circuits, Vol. 36, No. 12, el Dic. 2001.
Este trabajo describe el uso de un mezclador de rechazo armónico en
un transmisor. El mezclador de rechazo armónico descrito utiliza
una sinusoide de amplitud cuantificada de 3 bit para LO. Esto cambia
los armónicos de LO a 7 veces la frecuencia LO, relajando los
requerimientos de filtro posterior al mezclado. La aproximación de
la sinusoide se forma usando las ondas cuadráticas de cambio de
fases para conducir 3 mezcladores con una conducción de corriente
ponderada, y las salidas son corrientes sumadas para producir la
salida del mezclador compuesto. Un grupo separado de mezcladores se
usa para los componentes I y Q de la señal. Esta arquitectura del
mezclador se configura para una super-conversión en
un transmisor y no es adecuada para el uso en señal de
subconversión RF o IF para una señal de banda de base compleja.
La presente invención utiliza una pluralidad de
mezcladores conmutadores para formar un mezclador de supresión
armónica para la subconversión de una señal RF dentro de una salida
I y Q. La característica de supresión armónica suprime señales de
alta frecuencia que interferirían con la frecuencia de sintonía
deseada. Una serie de señales digitales alternadas impulsa el
puerto LO de cada mezclador. El puerto RF de cada mezclador es
controlado con la misma señal o una versión proporcional separada en
memoria intermedia de la señal de entrada. Alternativamente, la
división de la señal podría lograrse mediante una partición
resistiva de la señal de entrada que conduce a los registros del
mezclador. Una suma ponderada de las señales del mezclador
individual produce la señal de salida del mezclador de supresión
armónica. El mezclador de supresión armónica puede ser incluido en
un circuito integrado monolítico junto con otros componentes de un
sintonizador completo.
En las distintas configuraciones descritas, cada
uno de los mezcladores individuales se alimenta de una señal que es
proporcional a la señal de entrada RF; ya sea usando memorias
intermedias, particiones resistivas, conexión directa, u otras
redes de conducción que acoplan la señal de entrada a cada uno de
los mezcladores en la proporción deseada.
Las etapas de ganancia en la entrada o salida o
ambas de cada mezcla ponderan las señales antes de sumar la
pluralidad de salidas del mezclador en un nodo sumador, que puede
ser una suma de corriente o de voltaje. Los valores de ganancia
pueden ir de menos de uno a más de uno. La ponderación produce una
respuesta sinusoide del conductor digital LO. En una modalidad, un
solo banco de mezcladores se utiliza con dos bancos independientes
de fases de ganancia acoplados a las salidas de los mezcladores. Las
salidas de cada banco de etapas de ganancia forman la salida I y la
salida Q, respectivamente. Alternativamente, dos bancos de
mezcladores pueden ser utilizados, teniendo cada uno coeficientes
de ponderación en las entradas o salidas o ambas. La suma de señales
de varios mezcladores puede ayudar a promediar características no
ideales de mezcladores causadas por las variaciones del proceso. La
pérdida de LO causada por desajustes en cada mezclador puede
reducirse debido a la cancelación estadística de variaciones.
Además, la suma también puede cancelar ciertas propiedades
determinístas no ideales. Por ejemplo, si los mezcladores producen
una corriente directa sistemática (DC) de desplazamiento o punto de
intercepción de segundo orden sistemático (IP2), entonces esto puede
ser cancelado en el proceso de sumado.
En una modalidad alternativa, las entradas RF
pueden ser ponderadas y las salidas de los mezcladores sumadas
directamente juntas o se podrían utilizar combinaciones de
ponderación en entradas y salidas. La ponderación de las entradas
del mezclador puede realizarse haciendo variar el parámetro de
transconductancia de los mezcladores, sin necesidad de componentes
adicionales.
Un generador de precisión de multifase LO se usa
para producir las señales digitales escalonadas LO, que pueden ser
ondas cuadráticas. En una modalidad, una máquina de estado produce
una pluralidad de salidas alternas que pueden
re-cronometrarse por un banco de registro para
reducir el sesgo de la señal, proporcionando una relación del ciclo
LO fraccional precisa. Una modalidad de un generador LO opera a una
frecuencia de cronometración que es un múltiple de la frecuencia LO
deseada para producir la señal de onda cuadrática de multifase
LO.
La presente invención del mezclador de supresión
armónica es adecuada para uso en un sintonizador completo donde el
rango de sintonía puede cubrir un rango de expansión de frecuencia
de 50 MHz a 860 MHz, o más amplia. Para facilitar este amplio rango
de sintonía, la presente invención del mezclador puede tener
coeficientes reconfigurables y mezcladores combinables efectivos.
El número de mezcladores independientes puede variar de 8 o más,
hasta 4, a 2 o cualquier número adecuado de mezcladores.
En una modalidad ejemplar, a bajas frecuencias
de sintonía, una configuración de mezclador 8 puede usarse para
lograr buena supresión de señales armónicas que se encuentran dentro
de las señales de banda de TV ocupadas para prevenir la
interferencia de canales superiores dentro de canales inferiores. A
frecuencias de sintonía más altas, los armónicos se encuentran
fuera de las señales de banda activa de TV o los armónicos pueden
ser suprimidos mediante el filtrado en el sintonizador. Por
consiguiente, menos supresión armónica es necesaria en el
mezclador, y es posible utilizar un mezclador de configuración 4 o
un mezclador de configuración 2, que reduce la frecuencia requerida
de las señales del generador de cronometración LO.
La Patente US 6 397 051 expone una imagen dual
del sistema de rechazo en el cual se generan las primeras y
segundas señales que corresponden a cada canal de las señales RF
recibidas. Cada una de las primeras y segundas señales incluyen una
señal deseada, una señal de imagen, y una señal de intermodulación,
las últimas dos se reducen usando un acoplador hibrido y un
controlador.
La solicitud de patente de E.U.A.
2004-0005869 publicada describe un transmisor que
tiene un mezclador de rechazo armónico y un circuito de fase
cerrada de salida RF en una arquitectura de
super-conversión de dos etapas, y un receptor de
conversión directa.
La patente de E.U.A. 6 226 509 describe un
método para reducir las frecuencias de imagen, por el que se
selecciona la mezcla de frecuencia tal que la señal de frecuencia
intermedia generada tenga una frecuencia de desplazamiento relativa
hacia DC que es substancialmente la de un solo espacio de canal
entre las señales del portador de frecuencia adyacente.
J Wheldon et al. "A 1.75 GHz Highly
Integrated Narrow-BAnd CMOS Transmitter with
Harmonic-Rejection Mixers" (IEEE Tour, of Solid
State Circuits, vol. 36, no. 12, Dec, 2001, pgs
2003-2015) describe un transmisor basado en CMOS IQ
que emplea un mezclador armónico.
La patente US 6 433 647 describe un modulador de
cuadratura de fase IQ que tiene un par o etapas de entrada de celda
Gilbert conducidas por una línea de alimentación de voltaje y que
reciben las respectivas señales de comando de ondas cuadráticas
desde un oscilador local.
La figura 1 muestra un mezclador de supresión
armónica según la presente invención.
La figura 2 muestra un generador LO de onda
cuadrática escalonada.
La figura 3 muestra el componente de la máquina
de estado del generador LO.
La figura 4 muestra un sintonizador que emplea
el mezclador de supresión armónica.
La figura 5 muestra formas de onda y el espectro
resultante para un I LO de fase 8 ciclo 1.
La figura 6 muestra formas de onda y el espectro
resultante para un Q LO de fase 8 ciclo 1.
La figura 7 muestra formas de onda y el espectro
resultante para un I LO de fase 8 ciclo 3.
La figura 8 muestra formas de onda y el espectro
resultante para un Q LO fase 8 de 3 ciclos.
La figura 9 muestra formas de onda y el espectro
resultante para un I LO de fase 4 de un ciclo.
La figura 10 muestra formas de onda y el
espectro resultante para un Q LO de fase 4 de 1 ciclo.
La figura 11 muestra formas de onda y el
espectro resultante para un I LO de fase 2 de 1 ciclo.
La figura 12 muestra formas de onda y el
espectro resultante para un Q LO de una fase 2 de 1 ciclo.
La figura 13 muestra un diagrama esquemático de
una etapa de adición resistiva para el uso con el mezclador de
supresión armónica.
La figura 14 muestra un diagrama esquemático de
una etapa de suma de espejo de corriente para el uso con el
mezclador de supresión armónica.
La figura 15 muestra el detalle de un
coeficiente programable para una etapa de suma resistiva.
La figura 16 muestra el detalle de un
coeficiente programable para una etapa de suma de espejo de
corriente.
La figura 17 muestra un diagrama de bloqueo de
un mezclador de supresión armónica de acuerdo con la presente
invención.
La figura 18 muestra un diagrama de bloqueo de
otra modalidad de un mezclador de supresión armónica de acuerdo con
la presente invención.
La figura 19 muestra un combinador de cuadratura
para uso con el mezclador de supresión armónica.
La figura 20 muestra un diagrama de bloqueo de
un generador LO para uso con la presente invención.
La figura 21 muestra un circuito basculante para
ser utilizado con el generador LO de la presente invención.
La figura 22 muestra un esquema de circuito
basculante de la presente invención.
La figura 23 muestra una modalidad del mezclador
armónico de acuerdo con la presente invención.
\vskip1.000000\baselineskip
La figura 1 muestra el mezclador 100 de
supresión armónica de acuerdo con la presente invención. El
mezclador 100 de supresión armónica tiene una señal de entrada 102
que conduce amplificadores de transconductancia 140 para
proporcionar el aislamiento de señal entre cada mezclador conmutador
110. El amplificador 140 de transconductancia previene la pérdida
de señal LO en un mezclador conmutador 110 de entrada al acoplarse a
otros mezcladores y a una entrada común 102. La pérdida de señal LO
anterior a la entrada común tiende a cancelar cada una de las
otras, debido a la formación de fases de LO, aunque la amplificación
140 es opcional. El amplificador de transconductancia 140 puede ser
cualquier tipo de amplificador dependiendo del tipo señal requerida
en la entrada y salida y cada uno puede tener una ganancia
diferente. El mezclador armónico 100 comprende mezcladores de
conmutación múltiple 110, cada uno con una entrada de señal 112,
entrada 114 oscilador local (LO), y la salida de señal 116. Todas
las señales son conductores diferenciales y pueden ser de celda
Gilbert o de otras topologías de mezcladores que se conocen. Se
muestra un banco de mezcladores, que comprende por ejemplo 8
mezcladores. La señal LO 114 es conducida por un generador LO,
descrito abajo. La frecuencia de LOl a través de LOn es idéntica y
la fase es escalonada por 1/(2*N) del período de LO, dónde N es el
número del mezcladores de conmutación 110 usados.
El amplificador 118 opcional puede ser un
amplificador de corriente, de voltaje, transimpedancia o de
transconductancia, dependiendo del tipo de salida de los
mezcladores y del tipo de entrada de las etapas del coeficiente.
Las etapas del coeficiente 120 y 130
proporcionan una ganancia de varias magnitudes en cada salida del
mezclador 110 de conmutación. Las etapas del coeficiente 120 y 130
son bien conocidas y pueden configurarse, por ejemplo, como espejos
de corriente con ganancia y o como redes adicionales resistivas,
posiblemente utilizando amplificadores operacionales. Al usar
espejos de corriente, la salida de corriente de mezcladores
conmutadores 110 se refleja como una nueva corriente con ganancia
equivalente al valor del coeficiente deseado para la etapa. Los
valores obtenidos pueden ir desde menos de uno a más de uno. La
corriente de todas las etapas del coeficiente 120 se combina en un
nodo suma de corriente para formar una señal de salida 104 en fase
(I). La corriente de todas las etapas del coeficiente 130 se
combina en un nodo sumador total de corriente de una fase de
cuadratura (Q) de señal de salida 106.
Las etapas del coeficiente 120 y 130 tienen
valores obtenidos que corresponden a una aproximación de ejemplo de
tiempo equidistante de la mitad del período de una onda de seno. Más
específicamente, los coeficientes se encuentran mediante la
solución de la siguiente ecuación de matriz (mostrada aquí para las
4 fases LO):
donde s1... s4 son puntos de
muestra equi-distantes de una mitad de onda de la
forma de onda total deseada, preferentemente, una media onda de una
onda de
seno.
Cuando se suman, las salidas producen el
equivalente de una señal sinusoidal LO. Una relación de fase de
cuadratura se crea en los valores del coeficiente en las etapas 120
del coeficiente y las etapas 130 del coeficiente para producir una
relación de la cuadratura en las salidas I y Q. Por ejemplo,
c(i)(n) tiene un valor de cos(ángulo) y c(q)(n) tiene
un valor seno(ángulo), dónde n es el número de etapa y el ángulo es
pi*n*(l/N) +desplazamiento, dónde N es el número total de etapas.
El ángulo puede ser desplazado para evitar o lograr valores cero de
coeficiente. Los coeficientes de valor cero no tienen ninguna
contribución a la señal de salida como resultado, por lo tanto es
posible eliminar los circuitos correspondientes, lo que es deseable
en algunas aplicaciones para ahorrar en costos. Alternativamente,
se puede introducir un ángulo de desplazamiento para lograr un valor
mínimo de coeficiente de propagación, lo que ofrece una mejor
adaptación del componente y por ello, una mejor supresión de la
mezcla de armónicas y un área de silicio reducida.
Las tablas 1 a 4 muestran conjuntos del ejemplo
de coeficientes que generan formas de onda LO de fase 8,
4 y 2.
4 y 2.
Tabla 1: LO de 8 fases y 1
ciclo, I (0 grados) y Q (90
grados)
I: -0.191342 -0.162212 -0.108386 -0.0380602
0.0380602 0.108386 0.162212 0.191342
Q: 0.0380602 0.108386 0.162212 0.191342 0.191342
0.162212 0.108386 0.0380602
\vskip1.000000\baselineskip
Tabla 2: LO de 8 fases y 3
ciclos, I (30 grados) y Q (120
grados)
I: -0.245722 0.366313 0.526086 0.036336
-0.498276 -0.4177 0.178582 0.554381
Q: 0.498276 0.4177 -0.178582 -0.554381 -0.245722
0.366313 0.526086 0.036336
\vskip1.000000\baselineskip
Tabla 3: 4 fases 1 ciclo, I (0
deg.) y Q (90
deg.)
I: -0.353553 -0.146447 0.146447 0.353553
Q: 0.146447 0.353553 0.353553 0.146447
\vskip1.000000\baselineskip
Tabla 4: LO de 2 fases, 1 ciclo,
I (45 deg.) y Q (135
deg.)
I: 0 1
Q: 1 0
\vskip1.000000\baselineskip
Mientras este ejemplo ha sido descrito usando
mezcladores de conmutación de corriente y de etapas de ganancia de
corriente, el diseño puede ser implementado alternativamente con
dispositivos de conducción de voltaje, tal como circuitos sumadores
basados en un amplificador operacional. En una modalidad, los
mezcladores conmutadores de corriente se usan con circuitos
sumadores de modo de voltaje (basados en amplificadores
operacionales).
Los coeficientes pueden ser seleccionados usando
técnicas de circuitos programables. Una etapa de espejo de
corriente programable utiliza interruptores para conectar
derivaciones de salida MOSFET paralelas. Una etapa de amplificador
operacional programable utiliza interruptores para conectarse en
diferentes resistencias de ajuste de ganancia.
El mezclador de supresión armónica se configura
para una operación de 8, 4, o 2 mezcladores mediante el cambio de
valores del coeficiente. En las configuraciones 4 y 2 del
mezclador, los mezcladores se programan con los valores del
coeficiente duplicados para reducir el número de mezcladores únicos
eficaces. La configuración de señales LO que conducen los
mezcladores también puede cambiar, incluyendo las señales LO
idénticas unas con otras, resultando en fases únicas 4 o 2. Aunque
se muestran 8 mezcladores y señales LO, cualquier número de
mezcladores y fases LO puede ser utilizado como se requiera para una
aplicación, incluyendo los números impares.
Otras modalidades incluyen una configuración de
entrada en la que la corriente de entrada para el mezclador central
se obtiene conectando las resistencias de un voltaje de entrada
común RF dentro de cada uno de los centros mezcladores; esto
también logra la transformación deseada de voltaje a corriente. En
otra modalidad, todas las entradas del mezclador central se
conectan juntas y la corriente de entrada RF se fracciona de forma
homogénea entre cada mezclador.
La figura 2 muestra un ejemplo del generador LO
200 para el uso con el mezclador de supresión armónica. La relativa
precisión de la fase y baja fluctuación de cada LO es importante
para lograr una ganancia de baja conversión de interferencia RF que
se produce en las armónicas de LO y buen desempeño de mezclado
recíproco del mezclador de supresión armónica. La máquina de estado
210 produce una serie de señales digitales de ondas cuadráticas
cambiadas por una fracción 1/(2*N) del período LO, dónde N es el
número de señales LO generadas. Los registros 220 temporizan
nuevamente la salida de la máquina de estado 210 para asegurar que
la transición de cada onda cuadrática se produzca en un momento
relativo preciso. Los registros 220 y la máquina de estado 210 son
conducidos por una temporización de alta frecuencia que es, por
ejemplo, 4 veces la frecuencia de LO y puede alcanzar un rango
desde 1 a 8 veces la frecuencia de LO. Reprogramar la temporización
de salida de la máquina de estado es optativo.
La máquina de estado es reconfigurable para
ofrecer fases LO que son escalonadas en 1/(2*8), 1/(2*4), o 1/(2*2)
de un período que depende de la frecuencia del canal deseado. En
cada configuración, se utilizan 8 mezcladores, pero en los modos
1/(2*4) y 1/(2*2) los coeficientes de salida del mezclador se
cambian de manera a que correspondan a una onda completa de muestra
de onda seno en el caso 1/(2*4) o para mostrar dos ciclos de onda de
seno en el caso 1/(2*2). En esta forma de acción paralela, los 8
mezcladores colapsan eficazmente en cuatro únicos mezcladores, en
el caso 1/(2*4) o en dos únicos mezcladores en el caso 1/(2*2). La
frecuencia de la temporización múltiple relativa a la frecuencia LO
es necesaria para que el generador LO se reduzca en las
configuraciones de cuatro mezcladores y de dos mezcladores. En las
frecuencias de más alta sintonía donde se usan las configuraciones
de cuatro y dos mezcladores, las señales armónicas están fuera de la
banda o son removidas por operaciones de filtrado en los circuitos
de procesamiento de señal de sintonía que alimentan al
mezclador.
La figura 3 muestra detalles de un ejemplo de
máquina de estado 210. Los divisores de ondulación operan en fases
alternadas de la entrada de la temporización para dividir la
temporización de entrada en dos y producir salidas de fase de
cuadratura para conducir una etapa sucesiva. Algunas variaciones
aleatorias y sesgadas en el tiempo de conmutación se introducen
para cada etapa. Es posible utilizar registros 220 para volver a
temporizar la salida de la máquina de estado, con el fin de alinear
los extremos de la señal LO.
Otra modalidad del generador LO genera señales
digitales rectangulares que varían en ancho de pulso o ciclo de
trabajo para producir señales con extremos alternados, para conducir
los mezcladores. Por ejemplo, las señales digitales pueden tener un
ancho de pulso periódico que varía de un octavo de período a siete
octavos de período en incrementos de un octavo de período. Los
centros de cada pulso pueden ser alineados.
Otras metodologías para implementar la máquina
de estado 210 incluyen arquitectura de máquina Moore, arquitectura
de máquina Mealy, que codifica en caliente, y otras arquitecturas de
máquinas de estado bien conocidas. En cada caso, es posible
utilizar un segundo nivel de registros para
de-sesgar las salidas de la máquina de estado.
La figura 4 muestra un ejemplo de diagrama de
bloques de un sintonizador de subconversión directa que utiliza el
mezclador de supresión armónica. Un paso de la banda variable
opcional o un filtro de paso bajo 410, preselecciona el canal de
sintonía. El mezclador de supresión armónica 100 extrae una señal I
y Q en filtros de paso de banda 420. Una etapa 430 de ajuste de
rechazo de imagen opcional equilibra las señales I y Q para
completar el rechazo de la imagen. Se puede elegir la salida del
sintonizador analógica I/Q, digitalizada por convertidores A/D, o
mezclada y combinada por un modulador de cuadratura 440 para
producir una señal de salida IF. En lugar de un modulador de
cuadratura se puede utilizar un combinador de cuadratura.
Alternativamente, cada mezclador de salida puede ser digitalizado y
la combinación realizada en el dominio digital.
Los filtros de señal de banda limitada I y Q
pueden ser implementados con dos valores reales separados filtrados
o como un filtro complejo que opera en las señales I y Q
conjuntamente, incluyendo los filtros de carril cruzados. El límite
de banda I y Q puede ejecutarse en las señales IF o banda base.
En una arquitectura de sintonizador alterno, no
mostrada, el nivel de la señal de entrada RF se reduce por un
atenuador opcional cuando se usa en aplicaciones inalámbricas (OTA).
Un diplexor opcional divide la banda de frecuencia recibida en
subbandas para filtrar mediante filtros de sintonía de preselección
opcionales, típicamente cada uno para VHF baja, VHF alta, y UHF.
Los filtros de preselección de sintonía proporcionan supresión
armónica adicional además de la supresión proporcionada por el
mezclador. Los filtros de preselección de sintonía también mejoran
en gran medida la ejecución de distorsión debido a que las
interferencias de afuera de la banda son atenuadas. Si la
distorsión es menos crítica, es posible utilizar filtros mezclados.
Para aplicaciones menos exigentes, se puede utilizar un
amplificador de banda ancha sin filtros. La supresión armónica es
proporcionada principalmente por el mezclador. Alternativamente, el
amplificador puede ser eliminado y la señal conducida directamente
dentro del mezclador. Una terminación simple opcional para la
conversión diferencial se usa para conducir el mezclador de
supresión armónica diferencial. Alternativamente, una trayectoria de
señal de extremo simple puede conducir un mezclador de terminación
simple. La presente invención del mezclador puede ser implementada
con extremos simples o circuitos diferenciales, o una combinación de
circuitos diferenciales y de extremos simples.
Las salidas I y Q del mezclador de supresión
armónica conduce filtros de banda base que rechazan las
interferencias subconvertidas así como las condiciones de producto
del mezclador y la señal LO. Una etapa de ajuste de rechazo de la
imagen equilibra los niveles de la señal I y Q y la fase para un
completo rechazo de la imagen. Una técnica para calibrar el balance
I y Q se describe en Der, L., Razavi, B., "A 2-GHz
CMOS image-reject receiver with LMS
calibration", IEEE Journal of Solid-State
Circuits, Volume 38, Issue2, Feb. 2003, páginas
167-175. En general, los circuitos de rechazo de
imagen pueden realizar una corrección de amplitud, corrección de la
fase, o ambos. Los circuitos de rechazo de imagen pueden operar
tanto en la banda base como en IF.
Un circuito de rechazo de imagen está descrito
en la solicitud provisional co-pendiente de la
patente E.U.A. titulada "Amplitud de señal en fase de cuadratura
y en fase y calibración de fases", presentada el 12/15/2004,
número de serie 60/636,383.
Otra técnica que garantiza el alto rechazo de la
imagen utiliza un IQ doble de subconversión, pero esta técnica es
más compleja, consume más energía, y es más ruidosa; sin embargo no
se requiere de una etapa de calibración. Esta técnica está descrita
en Crols, J., Steyaert, M.S.J., "A single-chip 900
MHz CMOS receiver front-end with high performance
low-IF topology", IEEE Journal of
Solid-State Circuits, Volume 30, Issue 12, Dec.
1995, páginas 1483 - 1492.
\newpage
Las señales ajustadas I y Q conducen un
super-convertidor IF que produce una señal IF de
frecuencia adecuada, por ejemplo 5 MHz, 36 MHz, 44 MHz, 57 MHz, o
63 MHz. Adicionalmente, la señal IF puede ser digitalizada. Las
salidas de banda base I y Q, pueden ser conducidas externamente, ya
sea como señales analógicas o digitales, para sistemas que realizan
el procesamiento digital de señales en una señal receptora. Las
configuraciones alternativas incluyen: la conversión RF a una señal
de frecuencia alta IF usando un mezclador convencional, filtro de
canal de paso de banda, y por ende una subconversión a la banda de
base, utilizando un mezclador de supresión armónica y después la
digitalización y salida; subconversión RF para un IF bajo, por
ejemplo 5 MHz, con un mezclador de rechazo armónico seguido por un
combinador de cuadratura I y Q y entonces la digitalización y
salida.
Un sintetizador de frecuencia de circuito de
fase cerrada (PLL) produce una señal para conducir el generador LO.
La salida del oscilador controlada por el voltaje (VCO) del circuito
PLL opera a un múltiple de la frecuencia del generador LO, por
consiguiente, es necesaria una consideración del diseño para reducir
la frecuencia máxima de operación del VCO. La tabla 6, debajo,
muestra los rangos de frecuencia de operación del sintonizador junto
con la configuración del mezclador y las frecuencias VCO
requeridas. En la opción 1, el mezclador opera con un solo ciclo
LO. El número de fases LO es reducido mientras el LO final aumenta.
La opción 2 minimiza el rango de operación del VCO. La opción 3
optimiza el rechazo armónico en cada rango de sintonía. Se
selecciona un divisor en la salida VCO para dividir el VCO, para
que sea utilizado en la generación de LO para la reducción del
rango de variación de operación de VCO.
El mezclador de supresión armónica puede ser
utilizado como un mezclador RF IF, en el que se establece la
frecuencia LO para producir una frecuencia IF en las salidas I y Q.
Un filtro polifásico puede combinar las salidas I y Q y proporciona
una sola conversión de RF a IF con o sin el rechazo de la imagen. La
señal IF puede ser cualquier frecuencia, por ejemplo 36 MHZ, 44
MHz, 57 MHZ, 63 MHz o superior. La frecuencia IF puede ser
cualquier frecuencia, por ejemplo 4 MHz. Un mezclador de supresión
armónica alternativo adicional usa un solo banco del mezclador y
una sola salida IF en lugar de salidas I y Q. Las configuraciones
del sistema que usan el mezclador de supresión armónica incluyen RF
a IF con rechazo de imagen, RF a IF sin rechazo de imagen, y RF
para banda de base.
La figura 5 a la 12 muestran la forma de onda y
los trazados de espectro para varias configuraciones del mezclador
de supresión armónica usando la fase 8, fase 4, y fase 2 LOs. Las
figuras muestran la frecuencia relativa de la señal de sintonía y
las frecuencias de conversión armónicas más cercanas.
La figura 13 muestra un ejemplo de la etapa de
suma de resistencia para combinar las salidas de las etapas del
mezclador. El coeficiente de ganancia para cada mezclador se
establece mediante las resistencias de entrada que conducen el nodo
sumador en la entrada del amplificador operacional. Cada resistencia
puede tener un valor fijo o programable. En una modalidad, el
amplificador de transimpedancia diferencial puede ser retirado,
dejando solo la resistencia para conectar pasivamente la salida del
mezclador al sumador. Alternativamente, es posible utilizar las
etapas de corriente adicional bien conocidas en lugar de la suma de
voltajes.
La figura 14 muestra una etapa de suma del
espejo de corriente para combinar la salida de las etapas mezcladas.
El coeficiente de ganancia para cada mezclador se establece por las
características del MOSFETs en el espejo de corriente. Los
transistores de entrada tienen una relación de aspecto m=W/L; en el
que W es el ancho de canal y L es el largo del canal. Los
transistores de salida tienen una relación de aspecto n=W/L que usan
diferente W y L de los transistores de entrada. La proporción n/m
determina la corriente obtenida. Cada relación de corrientes puede
ser fija o programada. En una modalidad, se fija el valor de m y el
valor de n varía para lograr diferentes coeficientes. Las señales
de salida en 1+ /- y Q+ /- también son nodos sumadores para las
señales de corriente producidos por otros espejos de corriente de la
etapa del mezclador.
La figura 15 muestra el detalle de un ejemplo de
valores de resistencia programables para una etapa de suma de
resistencia. Un transistor de conmutación controlado por una señal
de ganancia selecta conecta a uno o más resistencias para el nodo
sumador del amplificador operacional. El interruptor se pone al lado
del nodo sumador de la resistencia debido a que una tierra virtual
existe en este punto y que por consiguiente, el interruptor no
experimenta un cambio en el voltaje potencial cuando la señal de
entrada varía. Una resistencia puede ser conectada directamente al
nodo adicional sin un interruptor para una ganancia mínima fijada.
La ganancia programable puede llevarse a cabo alternativamente
usando un transistor de efecto de campo (FET) con un voltaje de
puerta aplicado variable en lugar del transistor de conmutación para
producir una resistencia variable.
La figura 16 muestra el detalle de un espejo de
corriente programable para una etapa de suma de corriente. Un
interruptor conecta uno o más transistores de salida al nodo sumador
de salida. Cada transistor de salida se conecta a cual-
quier puerta de señal conductora desde el transistor de entrada o hacia tierra usando una señal de selección obtenida.
quier puerta de señal conductora desde el transistor de entrada o hacia tierra usando una señal de selección obtenida.
La figura 17 muestra un diagrama de bloque de un
mezclador de supresión armónica 1700 de acuerdo con la presente
invención. Este diagrama de bloque es funcionalmente equivalente a
un diagrama más detallado mostrado en la figura 1. Cada mezclador
tiene un coeficiente separado en cada entrada del mezclador.
La figura 18 muestra un diagrama de bloques de
otra modalidad de un mezclador de supresión armónica 1800 de
acuerdo con la presente invención. En esta modalidad, se proporciona
un mezclador separado en la trayectoria de la señal para los
componentes I y Q de la señal, cada mezclador tiene un coeficiente
separado en el mezclador de entrada RF.
La figura 19 muestra un combinador de cuadratura
para el uso con el mezclador de supresión armónica que utiliza
elementos de retraso diferencial en la trayectoria I y Q para crear
un cambio relativo de 90 grados en las señales de la frecuencia IF.
Las entradas I y Q para la combinación de cuadratura pueden ser
conducidas desde cualquier modalidad de un mezclador de supresión
armónica mostrada en la figura 1, Fig., 17, o Fig. 18. Un ejemplo
de un elemento de retraso diferencial es un filtro polifásico. La
cuadratura de combinación IQ puede ser implementada tanto en el
dominio analógico como digital. Los filtros polifásicos están
descritos en Behbahani, F., Kishigami, Y.; Leete, J.; Abidi, A.A.,
"CMOS mixers and polyphase filtres for large image rejection",
IEEE Journal of Solid-State Circuits, Volume : 36,
Issue : 6, June2001 páginas 873 - 887.
La figura 20 muestra un diagrama detallado de
bloque de un generador multifásico LO que consiste en un modelo de
generador 320 (LO_PG) y que cambia cronológicamente el registro 330
(LO_cambioReg). El generador de patrón 320 proporciona la señal de
entrada 306 para el primer circuito basculante 332 del registro 330
de cambio. Cada circuito basculante en el registro de cambio es
idéntico y está descrito debajo del circuito basculante. El
generador de patrón 320 divide además la frecuencia de entrada (Fin)
310 mediante el divisor 322 para proveer la señal de
resincronización 308 a la entrada de la temporización de todos los
circuitos basculantes en el registro 330 de cambio. Es posible
utilizar diferentes tipos de circuitos basculantes, pero en esta
modalidad y a modo de ejemplo, se usan los circuitos basculantes de
tipo D. Los circuitos basculantes mencionados aquí serán referidos
como "DFF". Los circuitos basculantes, tienen una configuración
subordinada de control maestro subordinado con el seguro maestro y
el segundo seguro subordinado proporciona salidas. En esta modalidad
particular, se describe un registro de cambio con 8 circuitos
basculantes. Otras modalidades podrían variar en el número de
circuitos basculantes utilizado en el registro de cambio,
dependiendo de la topología del patrón de circuito generador y del
tipo de circuito para realizar la función de los circuitos
basculantes.
En el circuito 330 generador del patrón, la
frecuencia de entrada 310 (Fin) es dividida por debajo de la
frecuencia deseada LO 306 por un divisor 324 de dos etapas. Esta
señal se vuelve a temporizar a una frecuencia 308 mediante los ocho
registros de cambio de los circuitos basculantes. Para describir la
funcionalidad, se consideran tres pruebas de división de
frecuencia:
\bullet RcIk es la proporción de división de
frecuencia de la frecuencia de entrada 310 (Fin) y la nueva
temporización de la frecuencia 308 (FcIk), dónde RcIk=1, 2 o 4.
\bullet fase R es la proporción de división de
frecuencia y nueva temporización de la frecuencia 308 (FcIk) y la
frecuencia de entrada 306 (FLO) del primer DFF, donde la fase R= 4,
8 o 16.
\bullet Rdiv es la proporción de división de
frecuencia total de la entrada de frecuencia 310 (fin) y la
frecuencia LO 306 (FLO). Esta es igual a Rphase*Rclk que resulta en
Rdiv = 4, 8, 16, 32 o 64.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
La proporción de la división de la fase R
establece el número de las fases de salida del generador LO. Usando
las proporciones de división de 4 hasta 16, la salida del banco de
registro de cambio proporcionará dos, cuatro u ocho fases
diferentes. Una apreciación de los diferentes modelos se proporciona
en la tabla 5. El número de fases no depende del valor de RcIk, ya
que ambas señales de entrada y de nueva temporización están
divididas por esta proporción. Para valores de Rdiv superiores a
dieciséis, la frecuencia de entrada se divide de manera descendente
por un factor RcIk antes de la partición de la señal entre la
trayectoria de entrada de circuitos basculantes y la trayectoria de
nueva temporización. Por consiguiente los modelos con proporciones
de división de 32 y 64 tienen aún una resolución de \pi/8 (1/16
de un período), resultando ocho fases en la salida del registro de
cambio.
La salida 334 (salida del seguro maestro) de
cada uno de los circuitos basculantes se usa como entrada para el
próximo circuito basculante. Para evitar una carga extra
(posiblemente asimétrica) en la salida sensitiva subordinada 336,
un seguro extra nuevamente temporizado en la fase de temporización
subordinada se inserta como etapa de entrada de cada DFF, y la
salida se toma desde el seguro maestro del DFF previo. Para
minimizar el efecto de la carga en el seguro maestro, se usa un
seguidor emisor o seguidor de fuente para conducir los dos
subordinados.
La figura 21 muestra los detalles de los
circuitos basculantes de registro de cambio y la interconexión de
dos circuitos basculantes consecutivos 401 y 402 que tienen cada uno
dos seguros subordinados. Los seguros maestros y subordinados se
activan o disparan en fases opuestas o extremos de fase de la señal
de temporización 404 (CIk). El CIk 404 es conducido por FcIk 308.
El seguro subordinado 406 en la entrada de cada circuito basculante
conduce el seguro maestro 408 dentro del mismo circuito basculante.
El seguro maestro 408 conduce al segundo seguro subordinado 410
dentro del mismo circuito basculante, y también, el primer seguro
subordinado 406 del siguiente circuito basculante en el registro de
cambio. El número total de circuitos basculantes interconectados de
esta manera se fija mediante el número de señales de salida
deseadas. La señal 412 es la señal de entrada del primer circuito
basculante en el registro de cambio. Al usar este tipo de
interconexión, la salida subordinada no se carga por el siguiente
circuito basculante y las transiciones de extremo pueden ser más
rápidas, mejor definidas en tiempo y alimentadas a través de la
temporización maestra para que se evite una salida subordinada.
La conexión de la línea de temporización 404
limita la proporción de la frecuencia de nueva temporización y la
frecuencia LO (Fclk/FLO) a un mínimo de 4. En este esquema de
temporización, la exactitud de fase de señal de salida no es
sensible al ciclo de trabajo de la señal de temporización.
Al usar un esquema de temporización alternativo,
la proporción mínima de Fclk/FLO puede ser reducida a 2. Más
específicamente, esto puede hacerse usando ambas fases o extremos de
la señal de temporización. Por ejemplo, todos los circuitos
basculantes dispares numerados serían cronometrados en una fase
positiva o extremo de temporización creciente y todos, incluso los
circuitos basculantes numerados estarían temporizados en una fase
negativa o extremo de descenso. El extremo o fase que temporiza el
seguro maestro se considera borde o fase que temporiza los
circuitos basculantes. Otras configuraciones podrían además ser
usadas para realizar la misma proporción mínima de Fclk/FLO. Este
esquema de temporización es sensible al ciclo de trabajo.
La figura 22 muestra un ejemplo de basculante de
doble esclavo disparado en el extremo utilizando la lógica acoplada
al emisor (ECL). Otras implementaciones podrían diferir en el tipo
de evento que dispara a los circuitos basculantes (borde de
temporización, nivel de temporización, etc), en el tipo de
tecnología utilizado (bipolar, BiCMOS, CMOS GaAS, etc.), o en el
tipo de lógica o en cualquier detalle de la topología del circuito
usada para realizar la funcionalidad de circuitos basculantes
subordinados dobles.
La figura 23 muestra una modalidad del mezclador
de supresión armónica. La entrada RF 510 conduce todos los
mezcladores 520. El mezclador 520 de salida se acopla al control de
ganancia 530 conmutable con las resistencias 534 que determinan la
ganancia y conmutación 532 seleccionando que resistencias 534
determinadas de ganancia se conectan. El filtro 540 conmutable usa
una conmutación 542 para conectar los capacitores 544, qué
determinan la frecuencia de un polo del filtro. Los amplificadores
del de memoria intermedia 550 conducen a los amplificadores 570
programables, que pueden ser utilizados para establecer el valor
del coeficiente asociado a cada mezclador. Para aislar las señales
del mezclador en configuraciones dónde no se utilizan todos los
mezcladores 520, se pueden utilizar interruptores 560. Los
interruptores también pueden ser utilizados para invertir la
polaridad de la señal. El nodo adicional 580 combina todas las
señales de los mezcladores dentro de una señal compuesta. Las
salidas I y Q son componentes de la señal subconvertida de una banda
de base.
La tabla 6 muestra opciones de ejemplo que
utilizan ciclos simples y múltiples dentro de un período LO y para
optimizar el rango VCO de supresión armónica.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
(Tabla pasa a página
siguiente)
\newpage
Opción
1
Opción
2
Opción
3
Claims (49)
1. Un mezclador de supresión armónica (100,
1700, 1800) para la subconversión de una señal de radio frecuencia
(RF) (102) caracterizado porque comprende:
una pluralidad de mezcladores de conmutación
(110) cada uno con una entrada de oscilador local (LO) (114), una
entrada RF (112), y una salida de mezclador (116) en donde cada
entrada RF del mezclador de conmutación (112) se conduce mediante
una versión proporcional de la señal RF (102);
medios de ponderación de señales (120, 130) para
la ponderación de señales que son mezcladas por los mezcladores de
conmutación (110);
Un sumador para sumar las señales ponderadas del
mezclador con el fin de producir una salida (104, 106); y
un generador LO con una entrada de temporización
para generar una pluralidad de señales LO (LO1-LON),
en las que cada señal LO opera substancialmente a la misma
frecuencia y tiene una fase predeterminada de desplazamiento
relativa a cada otra señal LO, y en las que cada señal LO conduce
una entrada LO (114) de uno de los respectivos mezcladores de
conmutación (110).
2. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 1, caracterizado porque
las fases de las señales LO (LO1-LON) son
variables, y los medios de ponderación de señales (120, 130) son
variables para configurar el mezclador de supresión armónica (100)
para un número variable de mezcladores efectivos, así como la
proporción de temporización de entrada para la frecuencia de la
señal LO, es variable.
3. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 1 y 2 caracterizado
porque los medios de ponderación de señales son una pluralidad de
las primeras etapas (120) del coeficiente que ponderan las señales
de salida del mezclador conmutador con valores del coeficiente y las
primeras etapas del coeficiente se acoplan al sumador.
4. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 1 y 2, caracterizado
porque los medios de ponderación de señales son una pluralidad de
primeras etapas del coeficiente (120) que pondera las señales de
salida del mezclador conmutador, utilizando valores de coeficiente
en fase, y porque el sumador produce una salida I (I) y además
comprende una pluralidad de segundas etapas de coeficiente (130) que
ponderan las señales de salida del mezclador conmutador con valores
del coeficiente de la fase de cuadratura y están acopladas a un
segundo sumador para producir una salida Q (Q).
5. El mezclador de supresión armónica (1800)
según la reivindicación 4, se caracteriza porque los
mezcladores de conmutación (110) se agrupan dentro de un banco I y
un banco Q, las primeras etapas del coeficiente (a1 - an) están
conectadas al banco I y las segundas etapas del coeficiente (b1 -
bn) están conectadas al banco Q, y también porque para cada una de
las señales LO, son conducidos mediante la misma señal LO un
mezclador del banco I y un mezclador del banco Q.
6. El mezclador de supresión armónica (100,
1700, 1800) según al menos una de las reivindicaciones 1 a 5 se
caracteriza además porque comprende una pluralidad de
amplificadores de transconductancia que conducen las entradas RF
hacia los mezcladores de conmutación (110).
7. El mezclador de supresión armónica (100,
1700, 1800) agún al menos una de las reivindicaciones 1 a 6, se
caracteriza porque, por lo menos dos mezcladores son
conducidos con señales LO que tienen la misma fase, y los valores
del coeficiente se establecen de modo tal que el número efectivo de
mezcladores sea menor que el número total de mezcladores.
8. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 a 7, se
caracteriza porque comprende además, una pluralidad de
etapas de coeficiente de entrada, en la que una etapa del
coeficiente de entrada se acopla a cada entrada del mezclador de
conmutación y la ganancia de las etapas del coeficiente de entrada
pueden alcanzar desde menos de uno hasta más allá de uno.
9. El mezclador de supresión armónica (100,
1700, 1800) según al menos una de las reivindicaciones 1 a 8, se
caracteriza porque las entradas RF se ponderan haciendo
variar los parámetros de transconductancia de los mezcladores y las
salidas del mezclador se suman directamente al mismo tiempo a un
nodo sumador para producir la salida (104, 106).
10. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 4 a 8 se
caracteriza porque I y Q son salidas complejas en una
frecuencia intermedia (IF).
11. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 4 a la 8, se
caracteriza porque I y Q son salidas complejas en una banda
base.
12. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 10 u 11 se caracteriza
porque comprende además un modulador de cuadratura (440) que acepta
las señales I y Q y produce una salida.
13. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 10 y 11 se caracteriza
porque comprende además, un combinador de cuadratura que acepta las
señales I y Q y produce una salida.
14. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 4 a 13, se
caracteriza porque las primeras etapas del coeficiente
(a1-an) y las segundas etapas del coeficiente
(b1-bn) son programables para una pluralidad de
valores únicos obtenidos que producen un perfil de ponderación
sinusoidal.
15. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 8 a 14, se
caracteriza porque las etapas del coeficiente de entrada (c1
- cn, d1 - dn) son programables para una pluralidad de valores de
ganancia únicos que producen un perfil de ponderación
sinusoidal.
16. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 a 15, se
caracteriza porque el generador LO (200) que produce series
de señales digitales para conducir las entradas LO del mezclador de
conmutación comprende:
un generador de patrón (320) que determina una
frecuencia LO; y
un registro de cambio (330) acoplado al
generador patrón (320) que crea las señales LO y conduce las
entradas LO del mezclador de conmutación.
17. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 16, se caracteriza porque
el generador patrón (320) divide la señal de temporización por una
proporción que puede ser cambiada.
18. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 a 15, se
caracteriza porque el generador LO (200) comprende una
máquina de estado reconfigurable para producir una serie de señales
digitales alternadas y conducir las entradas del mezclador de
conmutación LO.
19. El mezclador de supresión armónica (100,
1700, 1800) según la reivindicación 18, se caracteriza porque
comprende además un banco de registro para temporizar nuevamente
las señales digitales escalonadas.
20. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 a 19, se
caracteriza porque el generador LO (200) para generar una
primera pluralidad de señales LO se programa para producir una
segunda pluralidad de fases únicas LO, en la que la segunda
pluralidad puede ser menor que la primera y sea posible conducir
por lo menos dos mezcladores con la misma fase LO.
21. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 a 20, se
caracteriza porque la salida de la adición se digitaliza
mediante un convertidor análogo a digital.
22. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 al 20, se
caracteriza porque la salida del mezclador se digitaliza
mediante un convertidor análogo a digital y la ponderación y
combinación se ejecutan en un dominio digital.
23. El mezclador de supresión armónica (100,
1700, 1800) según una de las reivindicaciones 1 al 22, se
caracteriza porque el mezclador de supresión armónica cubre
un rango de frecuencia RF de entrada que abarca de 50 MHz a
860 MHz.
860 MHz.
24. Un sintonizador RF caracterizado por
una subconversión de la señal de entrada de banda ancha RF que
utiliza el mezclador de supresión armónica según la reivindicación
1 a 23.
25. El sintonizador RF según la reivindicación
24, se caracteriza además porque comprende un amplificador
de banda ancha acoplado entre la señal de entrada de banda ancha RF
y el mezclador de entrada de supresión armónica.
26. El sintonizador RF según la reivindicación
24, se caracteriza además porque comprende un diplexor
acoplado a la señal de entrada RF de banda ancha para dividir la
frecuencia en sub bandas; y una pluralidad de filtros
preseleccionados para filtrar las salidas del diplexor en los que
las salidas del diplexor se acoplan a la entrada del mezclador de
supresión armónica.
27. El sintonizador RF según la reivindicación
24, se caracteriza además porque comprende un atenuador
acoplado entre la señal de entrada de banda ancha RF y la entrada
del mezclador de supresión armónica.
28. El sintonizador RF según la reivindicación
24, se caracteriza además porque comprende por lo menos un
filtro preseleccionado acoplado entre la señal de entrada RF de
banda ancha y la entrada del mezclador de supresión armónica.
\newpage
29. El sintonizador RF según la reivindicación
28, se caracteriza porque comprende un filtro preseleccionado
que es sintonizable (410).
30. El sintonizador RF según la reivindicación
24, se caracteriza además porque comprende,
un atenuador acoplado a la entrada de banda
ancha RF;
y un filtro preseleccionado acoplado entre el
atenuador y la entrada del mezclador de supresión armónica.
31. El sintonizador RF, según la reivindicación
24, se caracteriza además porque comprende
un atenuador acoplado a la entrada de banda
ancha RF;
un amplificador de memoria intermedia acoplado a
la salida del atenuador; y
un filtro preseleccionado acoplado entre la
salida de la memoria intermedia y la entrada del mezclador de
supresión armónica.
32. El sintonizador RF según una de las
reivindicaciones 24 a 31, se caracteriza además porque
comprende un filtro (420) de banda limitada I y Q acoplado a las
salidas I y Q del mezclador de supresión armónica.
33. El sintonizador RF según una de las
reivindicaciones 24 a la 31, se caracteriza además, porque
comprende
Un filtro (420) acoplado de banda limitada I y Q
para las salidas I y Q del mezclador de supresión armónica; y
un circuito de ajuste de rechazo de imagen (430)
para suprimir la señal de la imagen acoplada a las salidas del
filtro de banda limitada.
34. El sintonizador RF según una de las
reivindicaciones 24 a la 31, se caracteriza además porque
comprende un circuito (430) de ajuste de rechazo de imagen acoplado
a las salidas del mezclador de supresión armónica para suprimir la
señal de la imagen.
35. El sintonizador RF según una de las
reivindicaciones 24 a 31, se caracteriza porque
comprende:
un circuito (430) de ajuste de rechazo de imagen
acoplado a las salidas del mezclador de supresión armónica para
suprimir la señal de la imagen; y
el filtro (420) de banda limitada I y Q acoplado
a las salidas I y Q de balance y fase corregida.
36. El sintonizador RF según una de las
reivindicaciones 24 a la 35, se caracteriza además porque
comprende un superconvertidor (440) IF en la salida del mezclador
de supresión armónica para la super-conversión de
la señal I y Q.
37. Un método de sintonización de señales desde
una frecuencia de radio de banda ancha (RF)
(102),caracterizado porque comprende:
la recepción de la señal (102) RF de banda
ancha;
la subconverción de la señal (102) de banda
ancha RF a una señal de frecuencia más baja (104, 106), utilizando
un mezclador de supresión armónica, que comprende:
la condución de una pluralidad de mezcladores de
conmutación (110) con la señal (102) RF y con una pluralidad de
señales de oscilador local (LO1-LON) recibidas desde
un generador LO (200) con una entrada de temporización de
frecuencia, en la que cada señal LO opera a substancialmente la
misma frecuencia y tiene una fase predeterminada de desplazamiento
relativa a cada otra señal LO;
la aplicación de ponderación para cada señal del
mezclador, para producir señales de mezclador ponderadas; y
sumar las señales del mezclador ponderadas, en
la que cada señal de mezclador contribuye a una salida del
mezclador compuesto para producir la señal de frecuencia más baja
(104, 106); y
filtrar (420) la señal de frecuencia más baja
(104, 106) para restringir la banda ancha de la misma con el fin de
producir una señal de salida.
38. El método según la reivindicación 37, se
caracteriza porque las fases de las señales LO (LO1 - LON)
son configurables.
39. El método según la reivindicación 38 se
caracteriza porque comprende: la configuración del generador
LO (200) para producir por lo menos dos señales LO que tienen la
misma fase y conducir al menos dos mezcladores de conmutación (110)
con señales LO que tienen la misma fase con el fin de reducir el
número efectivo de mezcladores de conmutación (110),y de reducir la
proporción entre la frecuencia de cronómetro y la frecuencia de la
señal LO.
40. El método según una de las reivindicaciones
38 o 39 se caracteriza además porque comprende: el
aislamiento de las salidas de alguno de los mezcladores de
conmutación (110) y la suma de las salidas remanentes para producir
la señal de frecuencia más baja.
41. El método según una de las reivindicaciones
37 a 40, se caracteriza porque la ponderación de cada señal
del mezclador se ejecuta mediante la pluralidad de las primeras
etapas del coeficiente (a1 - an) y un segundo conjunto de señales
de mezcladores ponderadas se produce mediante una pluralidad (b1 -
bn) de segundas etapas del coeficiente;
la ganancia de las etapas del primer coeficiente
puede variar desde menos de uno hasta mayor de uno y
la ganancia de las etapas del segundo
coeficiente puede variar desde menos de uno hasta mayor de uno,
y
sumar la salida de las etapas del segundo
coeficiente para producir una segunda señal de frecuencia
inferior.
42. El método según una de las reivindicaciones
38 a 41, se caracteriza además porque comprende la
reconfiguración de las señales LO y el cambio de las etapas del
primer y segundo coeficiente (a1 - an, b1 - bn) tal que el número
efectivo de mezcladores se reduzca mediante la conducción de por lo
menos dos mezcladores con señales LO que tienen la misma fase.
43. El método según una de las reivindicaciones
37 a 42, se caracteriza además porque comprende las etapas
del coeficiente de entrada (c1 - cn, d1 - dn), en las que la
ganancia se aplica a cada señal del mezclador de conmutación antes
y después de los mezcladores de conmutación (110), y en las que el
valor de cada etapa del coeficiente puede ser diferente.
44. El método según una de las reivindicaciones
37 a 43, se caracteriza porque después de recibir las señales
de banda ancha RF, se logra la filtración de la señal RF (102)
mediante un filtro pre-seleccionado de sintonía
(410).
45. El método según una de las reivindicaciones
37 a 44, se caracteriza porque después de recibir la señal
de banda ancha RF (102),
La señal se atenúa; y
la señal atenuada conduce un amplificador de
memoria intermedia; y
la salida del amplificador de memoria intermedia
se filtra mediante un filtro pre-seleccionado (410);
y
la salida del filtro
pre-seleccionado conduce al mezclador de supresión
armónica (100).
46. El método según una de las reivindicaciones
37 a 45, se caracteriza porque comprende la digitalización
de las salidas de cada mezclador (110) antes de combinarlas, y la
ponderación y combinación se hacen en un dominio digital.
47. El método según una de las reivindicaciones
37 a 46, se caracteriza además porque comprende: la supresión
de la señal de imagen (430).
48. El método según una de las reivindicaciones
37 a 47, se caracteriza porque la frecuencia inferior es una
señal I y Q de frecuencia IF y además comprende una cuadratura que
combina las señales I y Q (440) para formar una señal de
salida.
49. El método según la reivindicación 48, se
caracteriza además, porque comprende la digitalización de la
señal de salida.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55286404P | 2004-03-12 | 2004-03-12 | |
US552864P | 2004-03-12 | ||
US63658404P | 2004-12-16 | 2004-12-16 | |
US636584P | 2004-12-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2330761T3 true ES2330761T3 (es) | 2009-12-15 |
Family
ID=34962098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES05725330T Active ES2330761T3 (es) | 2004-03-12 | 2005-03-11 | Mezclador y sintonizador de supresion armonica. |
Country Status (7)
Country | Link |
---|---|
US (1) | US7519348B2 (es) |
EP (2) | EP1735905B1 (es) |
AT (1) | ATE439699T1 (es) |
DE (1) | DE602005015942D1 (es) |
ES (1) | ES2330761T3 (es) |
HK (1) | HK1139521A1 (es) |
WO (1) | WO2005091493A1 (es) |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382984B2 (en) * | 2002-10-03 | 2008-06-03 | Nortel Networks Limited | Electrical domain compensation of optical dispersion in an optical communications system |
US7142835B2 (en) * | 2003-09-29 | 2006-11-28 | Silicon Laboratories, Inc. | Apparatus and method for digital image correction in a receiver |
DE602005016387D1 (de) * | 2004-04-13 | 2009-10-15 | Maxlinear Inc | Doppel-umsetzungsempfänger mit programmierbarer zwischenfrequenz und kanalauswahl |
US7421259B2 (en) * | 2004-04-16 | 2008-09-02 | Broadcom Corporation | RF mixer with high local oscillator linearity using multiple local oscillator phases |
US7471134B2 (en) * | 2004-05-25 | 2008-12-30 | Silicon Laboratories, Inc. | Mixer with clock resynchronization and method therefor |
US20070218850A1 (en) * | 2004-10-08 | 2007-09-20 | Jianping Pan | Integrated Tuner for Terrestrial and Cable Television |
CA2583657A1 (en) * | 2004-10-12 | 2006-04-27 | Maxlinear, Inc. | A hybrid receiver architecture using upconversion followed by direct downconversion |
US20060083335A1 (en) * | 2004-10-12 | 2006-04-20 | Maxlinear, Inc. | Receiver architecture with digitally generated intermediate frequency |
ATE543262T1 (de) * | 2004-12-10 | 2012-02-15 | Maxlinear Inc | Empfängerarchitektur und mischer mit oberwellenunterdrückung |
US20090143031A1 (en) * | 2005-03-11 | 2009-06-04 | Peter Shah | Harmonic suppression mixer and tuner |
US20060276149A1 (en) * | 2005-06-03 | 2006-12-07 | Microtune (Texas), L.P. | Multi-band broadcast tuner |
US20060274215A1 (en) * | 2005-06-06 | 2006-12-07 | Chao-Wen Tseng | Single-conversion integrated circuit TV tuner |
GB0516766D0 (en) * | 2005-08-16 | 2005-09-21 | Zarlink Semiconductor Ltd | Frequency changer and tuner |
JP2007067851A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 周波数変換装置および周波数変換方法 |
US20070105514A1 (en) * | 2005-11-08 | 2007-05-10 | Chao-Wen Tseng | Low Noise, High Linearity TV Tuner Architecture with Switched Fixed-Gain LNA |
KR100653199B1 (ko) * | 2005-11-18 | 2006-12-05 | 삼성전자주식회사 | 로컬 신호를 이용하여 수신 신호에서 리키지 성분을제거하는 rf 수신 장치 및 방법 |
US7904036B2 (en) * | 2005-12-02 | 2011-03-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Modulation method and apparatus |
US20070197185A1 (en) * | 2006-02-23 | 2007-08-23 | Anadigics, Inc. | System and method for reducing odd harmonic mixing in broadband tuners |
US7609779B2 (en) * | 2006-02-27 | 2009-10-27 | Freescale Semiconductor, Inc. | RF transmitter with interleaved IQ modulation |
US20070224964A1 (en) * | 2006-03-22 | 2007-09-27 | Samsung Electro-Mechanics Co., Ltd. | Sub-harmonic frequency conversion device |
US7620381B2 (en) * | 2006-05-21 | 2009-11-17 | Realtek Semiconductor Corp. | Tri-state chopper for frequency conversion |
US7826816B2 (en) * | 2006-07-11 | 2010-11-02 | Qualcomm Incorporated | Systems, methods, and apparatus for frequency conversion |
WO2008041948A1 (en) * | 2006-10-04 | 2008-04-10 | Nanyang Technological University | A low noise amplifier circuit with noise cancellation and increased gain |
US8212943B2 (en) | 2006-10-25 | 2012-07-03 | Mstar Semiconductor, Inc. | Triple-conversion television tuner |
US8139159B2 (en) | 2006-10-25 | 2012-03-20 | Mstar Semiconductor, Inc. | Single down-conversion television tuner |
US8139160B2 (en) | 2006-10-25 | 2012-03-20 | Mstar Semiconductor, Inc. | Television tuner with double quadrature mixing architecture |
FR2909238A1 (fr) * | 2006-11-24 | 2008-05-30 | St Microelectronics Sa | Mixeur et procede de traitement de signaux, systeme sur puce comprenant un tel mixeur |
US8023591B2 (en) * | 2006-12-06 | 2011-09-20 | Broadcom Corporation | Method and system for a shared GM-stage between in-phase and quadrature channels |
US20080194222A1 (en) * | 2007-02-14 | 2008-08-14 | Realtek Semiconductor Corp. | Mixing apparatus and method |
DE602008005157D1 (de) * | 2007-05-08 | 2011-04-07 | Nxp Bv | Kalibrationsfreie lokale oszillatorsignalerzeugung für einen oberwellenunterdrückungsmischer |
US7756504B2 (en) | 2007-06-29 | 2010-07-13 | Silicon Laboratories Inc. | Rotating harmonic rejection mixer |
TW200908540A (en) * | 2007-08-02 | 2009-02-16 | Univ Nat Central | Wideband cascade mixer |
FI20075586A0 (fi) * | 2007-08-24 | 2007-08-24 | Nokia Corp | Radiolähettimen signaalivahvistinrakenne |
US8369820B2 (en) * | 2007-09-05 | 2013-02-05 | General Instrument Corporation | Frequency multiplier device |
US8036626B2 (en) * | 2007-09-24 | 2011-10-11 | Broadcom Corporation | Method and system for a distributed transceiver with DDFS channel selection |
WO2009057051A2 (en) * | 2007-10-29 | 2009-05-07 | Nxp B.V. | Passive harmonic-rejection mixer |
TW200931791A (en) * | 2008-01-03 | 2009-07-16 | Univ Nat Central | Method of third-order transconductance cancellation and high-linearity mixer thereof |
US8072255B2 (en) * | 2008-01-07 | 2011-12-06 | Qualcomm Incorporated | Quadrature radio frequency mixer with low noise and low conversion loss |
WO2009089405A1 (en) * | 2008-01-11 | 2009-07-16 | Clemson University | Bandwidth extension of an iq mixer by way of baseband correction |
GB2456648B (en) * | 2008-01-28 | 2012-04-11 | Cambridge Silicon Radio Ltd | Local oscillator circuit for a signal transmitter or receiver |
US8099070B2 (en) * | 2008-04-23 | 2012-01-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer and four phase clocking method and apparatus |
US8433277B2 (en) * | 2008-04-23 | 2013-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer and four-phase clocking method and apparatus |
US9735734B2 (en) * | 2008-10-01 | 2017-08-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Re-configurable passive mixer for wireless receivers |
JP2010109918A (ja) * | 2008-10-31 | 2010-05-13 | Toshiba Corp | 周波数変換回路及び受信機 |
WO2010087199A1 (ja) * | 2009-01-29 | 2010-08-05 | パナソニック株式会社 | ハーモニックリジェクションミキサ |
US8606210B2 (en) | 2009-02-04 | 2013-12-10 | Nxp, B.V. | Polyphase harmonic rejection mixer |
JP2010219697A (ja) * | 2009-03-13 | 2010-09-30 | Toshiba Corp | 受信機 |
KR101680692B1 (ko) * | 2009-03-17 | 2016-11-29 | 스카이워크스 솔루션즈, 인코포레이티드 | Saw 없고, lna 없는 저잡음 수신기 |
EP2246975B1 (en) * | 2009-04-28 | 2014-02-26 | Nxp B.V. | Calibration of passive harmonic-rejection mixer |
US8331896B2 (en) | 2009-07-10 | 2012-12-11 | Theta S.A. | Method of operation of a passive high-frequency image reject mixer |
US8275338B2 (en) | 2009-07-10 | 2012-09-25 | Theta S.A. | Passive high frequency image reject mixer |
CN102484451A (zh) * | 2009-07-10 | 2012-05-30 | 希特公司 | 无源高频镜像抑制混频器的操作方法 |
US8112059B2 (en) * | 2009-09-16 | 2012-02-07 | Mediatek Singapore Pte. Ltd. | Mixer circuit, integrated circuit device and radio frequency communication unit |
US8185080B2 (en) * | 2009-10-30 | 2012-05-22 | Stmicroelectronics Design & Application Gmbh | Harmonic rejection mixer |
US9209912B2 (en) * | 2009-11-18 | 2015-12-08 | Silicon Laboratories Inc. | Circuit devices and methods for re-clocking an input signal |
EP2333949B1 (en) * | 2009-12-11 | 2016-06-29 | Telefonaktiebolaget LM Ericsson (publ) | Mixer arrangement |
EP2341631A1 (en) * | 2009-12-30 | 2011-07-06 | Nxp B.V. | Tuner apparatus with digital-to-analog-converter mixer using single local oscillator |
US8798216B2 (en) | 2010-01-05 | 2014-08-05 | Maxlinear, Inc. | High dynamic range radio architecture with enhanced image rejection |
US20110205114A1 (en) * | 2010-02-22 | 2011-08-25 | Joakim Landmark | Systems and methods for detecting multiple gnss signals |
EP2363952A1 (en) * | 2010-03-02 | 2011-09-07 | Nxp B.V. | Methods and systems for generating local oscillator signals |
US8422975B2 (en) * | 2010-06-09 | 2013-04-16 | Qualcomm, Incorporated | Harmonic suppression and/or rejection |
EP2408118B1 (en) * | 2010-07-12 | 2013-02-13 | Nxp B.V. | Conversion system |
US8457580B2 (en) * | 2010-07-20 | 2013-06-04 | Broadcom Corporation | Compact low-power receiver architecture and related method |
KR20120030171A (ko) | 2010-09-17 | 2012-03-28 | 삼성전자주식회사 | 하모닉 성분을 제거하기 위한 장치 및 방법 |
EP2434641B1 (en) * | 2010-09-24 | 2012-12-05 | Telefonaktiebolaget L M Ericsson (PUBL) | Complex intermediate frequency mixer stage and calibration thereof |
EP2434640B1 (en) | 2010-09-24 | 2012-12-05 | Telefonaktiebolaget L M Ericsson (PUBL) | Correction of imbalances in a complex intermediate frequency mixer |
US8705657B2 (en) * | 2010-11-22 | 2014-04-22 | Mediatek Inc. | Digital signal processing circuit for generating output signal according to non-overlapping clock signals and input bit streams and related wireless communication transmitters |
EP2466744A1 (en) * | 2010-12-15 | 2012-06-20 | ST-Ericsson SA | Frequency conversion device for wireless systems |
US8583072B1 (en) * | 2010-12-21 | 2013-11-12 | Csr Technology Inc. | Multiphase local oscillator generator circuit for a broadband tuner device |
US20130016796A1 (en) * | 2011-07-14 | 2013-01-17 | Chih-Hao Sun | Signal modulator and signal modulating method |
EP2552016B1 (en) * | 2011-07-28 | 2014-06-25 | Nxp B.V. | Frequency down-converter |
US8666352B2 (en) * | 2011-12-16 | 2014-03-04 | Stephen A. Jantzi | Harmonic cancellation for frequency conversion harmonic cancellation |
EP2611031B1 (en) * | 2011-12-29 | 2016-09-28 | ST-Ericsson SA | Signal filtering |
EP2624463B1 (en) * | 2012-02-03 | 2015-04-15 | Telefonaktiebolaget L M Ericsson (PUBL) | Down-conversion circuit with interference detection |
EP2624462B1 (en) | 2012-02-03 | 2017-07-12 | Telefonaktiebolaget LM Ericsson (publ) | Down-conversion circuit |
US8704582B2 (en) | 2012-03-30 | 2014-04-22 | Mediatek Singapore Pte. Ltd. | High linearity mixer using a 33% duty cycle clock for unwanted harmonic suppression |
EP2654202B1 (en) | 2012-04-19 | 2020-01-01 | Telefonaktiebolaget LM Ericsson (publ) | Harmonic Rejection Mixer Arrangement |
US8624660B2 (en) | 2012-04-19 | 2014-01-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for mixer-based harmonic rejection |
US8963610B2 (en) | 2012-05-10 | 2015-02-24 | Qualcomm Incorporated | Adaptable mixer and local oscillator devices and methods |
US8907738B1 (en) | 2012-06-21 | 2014-12-09 | Cypress Semiconductor Corporation | Suppressed carrier harmonic amplitude modulator |
US9172329B2 (en) | 2012-08-01 | 2015-10-27 | Nxp B.V. | Harmonic suppression in switching amplifiers |
US9059796B2 (en) * | 2012-12-13 | 2015-06-16 | Broadcom Corporation | Wideband receiver robust to radio frequency harmonics |
US9197279B2 (en) | 2013-03-15 | 2015-11-24 | Blackberry Limited | Estimation and reduction of second order distortion in real time |
US8983486B2 (en) | 2013-03-15 | 2015-03-17 | Blackberry Limited | Statistical weighting and adjustment of state variables in a radio |
EP2779510B1 (en) | 2013-03-15 | 2018-10-31 | BlackBerry Limited | Statistical weighting and adjustment of state variables in a radio |
US8942656B2 (en) | 2013-03-15 | 2015-01-27 | Blackberry Limited | Reduction of second order distortion in real time |
US8811538B1 (en) | 2013-03-15 | 2014-08-19 | Blackberry Limited | IQ error correction |
US8976897B2 (en) | 2013-07-24 | 2015-03-10 | Qualcomm Incorporated | Suppression of spurious harmonics generated in TX driver amplifiers |
US9660583B2 (en) * | 2013-10-11 | 2017-05-23 | Telefonaktiebolaget L M Ericsson (Publ) | Signal generator and associated phase shift apparatus and method |
KR102073903B1 (ko) * | 2013-10-31 | 2020-03-02 | 삼성전자주식회사 | 무선 송신 장치에서 신호 이득을 제어하기 위한 장치 및 방법 |
US9461679B2 (en) * | 2014-04-16 | 2016-10-04 | Broadcom Corporation | System, method, and apparatus for analog signal conditioning of high-speed data streams |
US9431961B2 (en) | 2014-10-29 | 2016-08-30 | Qualcomm Incorporated | Phase shifting mixer |
US9829910B2 (en) * | 2015-01-16 | 2017-11-28 | Brock Franklin Roberts | Harmonic arbitrary waveform generator |
JP2016167781A (ja) * | 2015-03-10 | 2016-09-15 | 富士通株式会社 | 無線通信装置及び無線通信装置の制御方法 |
CN106209147B (zh) * | 2015-05-07 | 2018-08-24 | 上海澜至半导体有限公司 | 调谐器及信号调谐方法 |
US9729119B1 (en) * | 2016-03-04 | 2017-08-08 | Atmel Corporation | Automatic gain control for received signal strength indication |
US10027358B2 (en) * | 2016-08-15 | 2018-07-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Harmonic selective full-band capture receiver with digital harmonic rejection calibration |
KR102547294B1 (ko) | 2016-10-31 | 2023-06-22 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
US9654310B1 (en) * | 2016-11-19 | 2017-05-16 | Nxp Usa, Inc. | Analog delay cell and tapped delay line comprising the analog delay cell |
CN107659270A (zh) * | 2017-09-18 | 2018-02-02 | 曾传德 | 低功耗单平衡谐波混频器 |
CN108344976B (zh) * | 2018-01-08 | 2021-07-20 | 西安电子科技大学 | 窄带信号的硬件降频采样方法及***、数字信号处理*** |
AU2018411295A1 (en) * | 2018-02-28 | 2020-09-10 | Bae Systems Information And Electronic Systems Integration Inc. | Power efficient radio mixers |
US10454509B2 (en) | 2018-03-13 | 2019-10-22 | Qualcomm Incorporated | Communication circuit including a transmitter |
US20220345229A1 (en) * | 2019-09-24 | 2022-10-27 | Phazr, Inc. | System for Mitigating Unwanted Emissions in a Multi-RF Processing Chain System |
CN110912516B (zh) * | 2019-12-12 | 2023-08-25 | 重庆西南集成电路设计有限责任公司 | 一种可编程调整ip3的高线性吉尔伯特混频器 |
WO2021133397A1 (en) | 2019-12-27 | 2021-07-01 | Intel Corporation | Methods and devices for selecting a desired sub-harmonic of a high-frequency clock |
CN111150934B (zh) * | 2019-12-27 | 2022-10-04 | 重庆大学 | 人工耳蜗汉语声调编码策略的评估*** |
CN111211737B (zh) * | 2020-03-03 | 2024-05-31 | 芯原微电子(上海)股份有限公司 | 高谐波抑制比混频电路 |
US11356136B2 (en) * | 2020-09-08 | 2022-06-07 | Shenzhen GOODIX Technology Co., Ltd. | Harmonic rejection in multiphase signals |
WO2021108815A1 (en) * | 2021-02-19 | 2021-06-03 | Futurewei Technologies, Inc. | Receiver for harmonic rejection |
TWI757111B (zh) * | 2021-03-05 | 2022-03-01 | 瑞昱半導體股份有限公司 | 發送器 |
CN115085744B (zh) * | 2021-03-12 | 2024-07-19 | 瑞昱半导体股份有限公司 | 发射器 |
KR20220157736A (ko) | 2021-05-21 | 2022-11-29 | 삼성전자주식회사 | Llc 필터를 포함하는 패시브 믹서 및 이를 포함하는 rf 송수신 회로 |
CN114629441B (zh) * | 2022-03-03 | 2024-04-16 | 北京大学 | 一种接收机无源下混频器抑制谐波的校正方法 |
WO2023205390A1 (en) * | 2022-04-22 | 2023-10-26 | The Regents Of The University Of California | Harmonic mixer with multi-phase local oscillator signals for inherently linear upconversion |
US11750427B1 (en) * | 2022-05-04 | 2023-09-05 | L3Harris Technologies, Inc. | Low-noise highly-linear wideband vector modulators |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1159657B (it) | 1978-05-05 | 1987-03-04 | Rai Radiotelevisione Italiana | Codificatore stereofonico utilizzante un sistema di commutazione multilivello per la formazione del segnale stereofonico |
US4502148A (en) | 1981-06-26 | 1985-02-26 | Pioneer Electronic Corporation | FM Stereo demodulator for demodulating stereo signals directly from an FM intermediate frequency signal |
US5140198A (en) | 1989-08-30 | 1992-08-18 | Seiko Corporation | Image canceling mixer circuit on an integrated circuit chip |
US6177964B1 (en) | 1997-08-01 | 2001-01-23 | Microtune, Inc. | Broadband integrated television tuner |
US5737035A (en) | 1995-04-21 | 1998-04-07 | Microtune, Inc. | Highly integrated television tuner on a single microcircuit |
US6335952B1 (en) * | 1998-07-24 | 2002-01-01 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver |
US6226509B1 (en) | 1998-09-15 | 2001-05-01 | Nortel Networks Limited | Image reject mixer, circuit, and method for image rejection |
DE69822836T2 (de) | 1998-10-30 | 2005-03-24 | Stmicroelectronics S.R.L., Agrate Brianza | I-Q Mischer mit niedrigem Rauschen |
US6397051B1 (en) * | 1998-12-21 | 2002-05-28 | At&T Corporation | Dual image-reject mixer receiver for multiple channel reception and processing |
US6560451B1 (en) | 1999-10-15 | 2003-05-06 | Cirrus Logic, Inc. | Square wave analog multiplier |
US6658066B1 (en) * | 2000-02-17 | 2003-12-02 | Skyworks Solutions, Inc. | Method and apparatus for multiple phase splitting for dual band IQ subharmonic mixer |
AUPR053100A0 (en) * | 2000-10-05 | 2000-10-26 | Exago Pty Limited | Supply chain management system |
US7027791B2 (en) * | 2001-09-28 | 2006-04-11 | International Business Machines Corporation | Analog baseband signal processing system and method |
US7167686B2 (en) | 2002-01-25 | 2007-01-23 | Qualcomm Incorporated | Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture |
US7130604B1 (en) | 2002-06-06 | 2006-10-31 | National Semiconductor Corporation | Harmonic rejection mixer and method of operation |
AU2003244905A1 (en) | 2002-07-04 | 2004-01-23 | Koninklijke Philips Electronics N.V. | Tuning arrangement |
JP3729171B2 (ja) | 2002-11-26 | 2005-12-21 | 松下電器産業株式会社 | 混合回路とこれを用いた高周波信号受信装置 |
TW586263B (en) * | 2003-01-29 | 2004-05-01 | Mediatek Inc | Analog demodulator in a low-IF receiver |
US7164899B2 (en) * | 2003-09-16 | 2007-01-16 | Microtune (Texas), L.P. | System and method for frequency translation with harmonic suppression using mixer stages |
-
2005
- 2005-03-11 AT AT05725330T patent/ATE439699T1/de not_active IP Right Cessation
- 2005-03-11 EP EP05725330A patent/EP1735905B1/en not_active Not-in-force
- 2005-03-11 DE DE602005015942T patent/DE602005015942D1/de active Active
- 2005-03-11 ES ES05725330T patent/ES2330761T3/es active Active
- 2005-03-11 US US11/078,050 patent/US7519348B2/en active Active
- 2005-03-11 EP EP09167662A patent/EP2136468B1/en not_active Not-in-force
- 2005-03-11 WO PCT/US2005/008104 patent/WO2005091493A1/en active Application Filing
-
2010
- 2010-06-23 HK HK10106198.5A patent/HK1139521A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2136468A1 (en) | 2009-12-23 |
EP1735905A1 (en) | 2006-12-27 |
US7519348B2 (en) | 2009-04-14 |
DE602005015942D1 (es) | 2009-09-24 |
EP1735905B1 (en) | 2009-08-12 |
WO2005091493A1 (en) | 2005-09-29 |
EP2136468B1 (en) | 2012-06-13 |
ATE439699T1 (de) | 2009-08-15 |
HK1139521A1 (en) | 2010-09-17 |
US20050239430A1 (en) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2330761T3 (es) | Mezclador y sintonizador de supresion armonica. | |
US20090143031A1 (en) | Harmonic suppression mixer and tuner | |
US6313688B1 (en) | Mixer structure and method of using same | |
EP2408118B1 (en) | Conversion system | |
US7529322B2 (en) | Two-step channel selection for wireless receiver front-ends | |
US9191127B2 (en) | Signal filtering | |
AU5084099A (en) | Single chip cmos transmitter/receiver and vco-mixer structure | |
US8476952B2 (en) | Multiphase mixer | |
CN1983800A (zh) | 变频器和调谐器 | |
US8503962B2 (en) | Implementing a rotating harmonic rejection mixer (RHRM) for a TV tuner in an integrated circuit | |
US20090197552A1 (en) | Bandwidth tunable mixer-filter using lo duty-cycle control | |
Huang et al. | A 3.7-6.5 GHz 8-Phase N-path mixer-first receiver with LO overlap suppression achieving< 5dB NF and> 5dBm OOB B1dB | |
US20080031371A1 (en) | Frequency synthesizer and frequency synthesizing method | |
US8638174B2 (en) | Digital signal generator | |
US20210376868A1 (en) | Radio Frequency Receiver for Carrier Aggregation | |
Wu et al. | 5.2/5.7-GHz 48-dB image rejection GaInP/GaAs HBT Weaver down-converter using LO frequency quadrupler | |
Mak et al. | Two-step channel selection-a novel technique for reconfigurable multistandard transceiver front-ends | |
KR101654639B1 (ko) | 믹서 및 믹싱 방법 | |
KR20020068345A (ko) | 싱글칩 cmos 송신기/수신기 및 그의 사용방법 | |
US11190167B2 (en) | Discrete time charge sharing IIR bandpass filter incorporating clock phase reuse | |
CN117063403A (zh) | 多频带无线电接收机 | |
Jayaraman | RF frontend for spectrum analysis in cognitive radio | |
Åberg et al. | Integrated SAR receiver/converter for L, C and X-bands | |
Lubich | A Proposal for Harmonic Rejection Mixer Avoiding Irrational Weighting Ratios |