DE10164606A1 - Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen - Google Patents

Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen

Info

Publication number
DE10164606A1
DE10164606A1 DE10164606A DE10164606A DE10164606A1 DE 10164606 A1 DE10164606 A1 DE 10164606A1 DE 10164606 A DE10164606 A DE 10164606A DE 10164606 A DE10164606 A DE 10164606A DE 10164606 A1 DE10164606 A1 DE 10164606A1
Authority
DE
Germany
Prior art keywords
input
flip
semiconductor device
output
chip semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10164606A
Other languages
English (en)
Other versions
DE10164606B4 (de
Inventor
Tsuyoshi Ohno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10164606A1 publication Critical patent/DE10164606A1/de
Application granted granted Critical
Publication of DE10164606B4 publication Critical patent/DE10164606B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Eine Flip-Chip-Halbleitereinrichtung (50A) hat eine Zellen bildende Lage, die Makrozellen und Eingangs- und Ausgangszellen (2¶1¶/2¶2¶/2¶3¶/2¶4¶) zugeordnet ist, und eine Anschlußflächen bildende Lage, die Energiezufuhrflächen (11/12) für die Makrozellen und Eingangs- und Ausgangszellen sowie Signalanschlußflächen für die Eingangs- und Ausgangszellen zugeordnet ist. Die Signalanschlußflächen sind außerhalb der Energiezufuhranschlußflächen (11/12) angeordnet, wodurch ein Bauteilsubstrat (50B), das mit der Flip-Chip-Halbleitereinrichtung zusammmenzufügen ist, hinsichtlich der Signalleitungen (51¶1¶/51¶2¶/51¶3¶/51¶4¶ bis 54¶1¶/54¶2¶/54¶3¶/54¶4¶) auf einer Ebene mit der Signalanschlußfläche (41¶1¶/41¶2¶/41¶3¶/41¶4¶ bis 44¶1¶/44¶2¶/44¶3¶/44¶4¶) vereinfacht wird, weil jede der Signalzuführanschlußflächen keinerlei Hindernis gegenüber den Signalleitungen bildet.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft eine Halbleitereinrichtung und insbesondere eine Flip-Chip-Halbleiter­ einrichtung, die mit einer mehrlagigen Schaltungsplatte oder -tafel verbunden werden soll.
BESCHREIBUNG DES EINSCHLÄGIGEN STANDES DER TECHNIK
Flip-Chip-Halbleitereinrichtungen sind vorzugsweise für integrierte Schaltungen mit mehr als tausend Pins bestimmt. Ein typisches Beispiel der Anwendung ist ein Hochgeschwindigkeits­ interface (Schnittstelle) in einem elektronischen System hoher Leistungsaufnahme. Wenn Hersteller Flip-Chip-Halbleitereinrichtungen entwickeln, widmen sie in der Regel der Arbeitsleistung und -weise mehr Bedeutung als den Kosten. Aus diesem Grund sind Flip- Chip-Halbleitereinrichtungen teuerer als andere Arten Halbleitereinrichtungen. Deshalb errei­ chen Flip-Chip-Halbleitereinrichtungen hohe Arbeitsleistung und vernünftige Arbeitsweisen zu Lasten der Kosten. Nichtsdestoweniger besteht bei den Herstellern eine große Anforderung nach Flip-Chip-Halbleitereinrichtungen. Dies deshalb, weil die Anwender Halbleitereinrich­ tungen hoher Arbeitsleistung für multifunktionale elektronische Systeme hoher Geschwindig­ keit abfordern. Tatsächlich erhöhen die Hersteller die Produktion von Flip-Chip-Halbleiter­ einrichtungen. Vor diesem Hintergrund werden Anstrengungen in Forschung und Entwick­ lung nach günstigeren Flip-Chip-Halbleitereinrichtungen unternommen, und zwar mit Aus­ richtung sowohl auf die Kosten als auch auf die Arbeitsleistung und -weise.
Ein typisches Beispiel einer Flip-Chip-Halbleitereinrichtung ist in der offengelegten japani­ schen Patentanmeldung Nr. 5-267302 offenbart. Fig. 1 zeigt die Anordnung dieser Flip-Chip- Halbleitereinrichtung des Standes der Technik, die allgemein mit Bezugszeichen 171 be­ zeichnet ist. Diese bekannte Flip-Chip-Halbleitereinrichtung umfaßt Eingangs- und Aus­ gangszellen 174 kleiner Kapazität, Logik-Zellenblöcke 175, Eingangs- und Ausgangszellen 176 großer Kapazität sowie Gate-/Gitteranordnungen 182. Der periphere Teil eines Anschluß­ elektroden/Kontaktwarzen bildenden Bereiches 180 ist den Eingangs- und Ausgangszellen 176 großer Kapazität zugeordnet, und diese sind mit den Anschlußelektroden 173 des peripheren Bereiches verbunden. Andererseits ist der innere Teil 181 des Elektroden bildenden Bereiches 180 den Eingangs- und Ausgangszellen 174 zugeordnet, und diese sind mit den Gitteranord­ nungen 182 in den Logikzellblöcken 175 gemischt. Da die Gitteranordnungen 182 so vorge­ sehen sind, daß sie enge Bereiche wie die von den Eingangs- und Ausgangszellen 174 be­ setzten einnehmen, sind die Anschlußelektroden 173 einheitlich in gleichmäßiger Teilung bzw. Beanstandung in dem Anschlußelektroden ausbildenden Bereich 180 angeordnet. Die genannte japanische offengelegte Patentanmeldung lehrt, daß Bereichswarzen oder -erhebun­ gen in Flip-Chip-Halbleitereinrichtungen dieses Standes der Technik eingesetzt werden. Je­ doch schweigt die Offenbarung darüber, wie die Energieaufnahme Anschlüsse und die Signalanschlüsse angeordnet sein sollen.
In den Verfahren zum Herstellen der Flip-Chip-Halbleitereinrichtung des Standes der Technik wird diese mit einem Bauteilsubstrat oder mit einem Mehrlagensubstrat verbunden, die eine Vorderfläche zum Verbinden mit den Anschlußflächen aufweist, die in dem Anschlußflächen bildenden Bereich des Flip-Chips und einer mit Elektroden ausgebildeten rückseitigen Fläche verbunden werden sollen. Die Flip-Chip-Halbleitereinrichtung des Standes der Technik er­ laubt es dem Hersteller nicht, die Zahl der Verdrahtungslagen zu reduzieren, so daß die Kosten nach wie vor hoch sind. Mithin läßt diese bekannte Halbleitereinrichtung keine Reduktion im Kostensystem zu. Bei der Herstellung wird nicht die positionelle Beziehung zwischen den Eingangs- und Ausgangszellen sowie den Spannungsleistungseinheiten für die Eingangs- und Ausgangszellen berücksichtigt, so daß der Entwickler und Konstrukteur es als schwierig ansieht, die Energiezuführleitungen im inneren Bereich zu führen, also unterzu­ bringen.
Eine weitere Flip-Chip-Halbleitereinrichtung des Standes der Technik ist in der offengelegten japanischen Patentanmeldung Nr. 2000-10955 offenbart. Fig. 2 zeigt das Layout dieser be­ kannten Einrichtung, wobei dieselbe mit Bezugszeichen 191 versehen ist. Sie weist einen inneren Bereich 193 und einen peripheren Bereich um den inneren herum auf. Im inneren Bereich 193 sind Funktionsblöcke ausgebildet. Im peripheren Bereich sind Eingangs- und Ausgangszellen 192 ausgebildet. Den Ecken des peripheren Bereiches sind Eckzellen 194 für die Energiezufuhr zugeordnet. Über den inneren/peripheren Bereichen sind Anschlußstreifen oder -flächen 195 angeordnet und mit den Eingangs- und Ausgangszellen 192 und den Ener­ giezuführeinheiten im inneren Bereich 193 elektrisch verbunden.
Bei dieser Flip-Chip-Halbleitereinrichtung des Standes der Technik bilden drei Eingangs- und Ausgangszellen 192 eine Eingangs- und Ausgangszellengruppe. Die Eingangs- und Aus­ gangszellengruppen sind in gleichmäßigen Abständen gleich den Abständen der Anschluß­ streifen 195 angeordnet. Aus diesem Grunde sind die drei Eingangs- und Ausgangszellen 192 jeder Gruppe den zugeordneten drei Anschlußstreifen 195 über ein übliches Verdrahtungsmu­ ster zugeordnet. Um das übliche Verdrahtungsmuster wiederholt benutzen zu können, sind die Eingangs- und Ausgangszellengruppen, die gleich einem Mehrfachen von drei sind, entlang jedes Randes der Flip-Chip-Halbleitereinrichtung des Standes der Technik angeordnet. Die Beschreibung konzentriert sich darauf, wie ein vorbestimmtes Verdrahtungsmuster wiederholt für die Eingangs- und Ausgangszellengruppen verwendet werden soll, und schweigt darüber, wie die Anschlußstreifen 195 den Eingangs- und Ausgangszellen 192 für Signalübertragung und Energiezufuhr zugeordnet werden oder sein sollen.
Ein typisches Beispiel der Anschlußstreifenzuordnung besteht darin, daß die Anschlußflächen selektiv den Eingangs- und Ausgangszellen für die Signalübertragung und die Energiezufüh­ rung zugeordnet sind. Dadurch kommt es vor, daß die einen Anschlußflächen mit den ande­ ren, also die Energie- und die Signalanschlußflächen miteinander verwechselt werden. Die Halbleitereinrichtung des Standes der Technik wird mit einem Bausteinsubstrat vereinigt. Dieses hat eine mehrlagige Struktur, die wiederum eine Anschlußflächen bildende Lage dort hat, wo Anschlußflächen, die mit den Anschlußflächen der Flip-Chip-Halbleitereinrichtung des Standes der Technik verbunden werden sollen, ausgebildet sind. Die mit Verdrahtungs­ leitungen in anderen Lagen elektrisch verbundenen Anschlußflächen und die Verdrahtungs­ leitungen werden schließlich mit Elektroden verbunden, die auf der Fläche umgekehrt zur Anschlußfläche bildenden Lage ausgebildet sind. Da bei der Flip-Chip-Halbleitereinrichtung des Standes der Technik die Energiezufuhranschlüsse mit den Signalanschlüssen vermischt sind, müssen auch beim Bausteinsubstrat die Energiezufuhranschlüsse mit den Signalan­ schlüssen vermischt sein. Wenn der Hersteller die Verdrahtungsleitungen auf der Anschlüsse bildenden Lage führt, müssen einige Verdrahtungslagen die Energiezuführanschlüsse umge­ hen. Die Verdrahtungslagen ändern die Lage über Durchgangslöcher, um die Energiezuführ­ anschlüsse zu umgehen. Aus diesem Grunde muß die Zahl der Lagen für die Flip-Chip-Halb­ leitereinrichtung des Standes der Technik erhöht werden. Selbst wenn die Herstellungskosten für die bekannte Einrichtung konstant bleiben, werden die Gesamtkosten hoch.
ZUSAMMENFASSUNG DER ERFINDUNG
Deshalb ist es ein wesentliches Ziel der vorliegenden Erfindung, eine Flip-Chip-Halbleiter­ einrichtung zu schaffen, die zu einer Reduzierung der Gesamtkosten eines elektrischen Systems beiträgt.
Entsprechend einem Hauptaspekt der vorliegenden Erfindung ist eine Flip-Chip-Halbleiter­ einrichtung einer mehrlagigen Struktur vorgesehen, die eine Zellen bildende Lage und eine Anschlußflächen bildende Lage aufweist und Eingangs- und Ausgangszellen, die in der Zel­ len bildenden Lage zusammen mit Makrozellen ausgebildet sind, Energiezuführanschlußflä­ chen, die in der Anschlußflächen bildenden Lage ausgebildet und elektrisch mit den Ein­ gangs- und Ausgangszellen verbunden sind, sowie Signalanschlußflächen umfaßt, die in der Anschlußflächen bildenden Schicht ausgebildet, elektrisch mit den Eingang- und Ausgangs­ zellen verbunden und außerhalb der Energiezuführanschlußflächen angeordnet sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Weitere Merkmale und Vorteile der Flip-Chip-Halbleitereinrichtung der Erfindung gehen klarer und verständlicher aus der folgenden Beschreibung der vorteilhaften Ausführungsbei­ spiele hervor, die in Verbindung mit den beigefügten Zeichnungen zu sehen ist. Darin zeigt:
Fig. 1 in Draufsicht die Anordnung einer Flip-Chip-Halbleitereinichtung des Standes der Technik, wie sie in der offengelegten JP-Patentanmeldung Nr. 5-267302 offenbart ist;
Fig. 2 eine Draufsicht des Layouts einer Flip-Chip-Halbleitereinrichtung des Standes der Technik, wie sie in der offengelegten JP-Patentanmeldung Nr. 2000-389519 offenbart ist;
Fig. 3 eine Draufsicht der Anordnung einer Flip-Chip-Halbleitereinrichtung gemäß der vorliegenden Erfindung;
Fig. 4 eine Draufsicht eines Teils der Anordnung bei starker Vergrößerung;
Fig. 5 eine Draufsicht der Anordnung der Anschlußflächen auf einem Bau­ steinsubstrat des Standes der Technik;
Fig. 6 eine Draufsicht eines Teils eines Bausteinsubstrats, wie es mit einer Flip-Chip-Halbleitereinrichtung gemäß der vorliegenden Erfindung zu­ sammengebaut werden soll, sowie verschiedene Modifikationen davon;
Fig. 7 eine Draufsicht der Anordnung der Flip-Chip-Halbleitereinrichtung gemäß der vorliegenden Erfindung;
Fig. 8 eine Draufsicht der Anordnung einer weiteren Flip-Chip-Halbleiterein­ richtung gemäß der Erfindung;
Fig. 9 eine Draufsicht der Anordnung einer noch anderen Flip-Chip-Halblei­ tereinrichtung gemäß der Erfindung;
Fig. 10 eine Draufsicht der Signalleitungen, die zwischen den in der in Fig. 9 gezeigten Flip-Chip-Halbleitereinrichtung eingerichteten Signalan­ schlüssen und Eingangs- und Ausgangszellen geschaltet sind;
Fig. 11 eine Draufsicht der Signalleitungen, die zwischen den Signalanschluß­ flächen und den Eingangs- und Ausgangszellen der in Fig. 3 und 4 ge­ zeigten Flip-Chip-Halbleitereinrichtung geschaltet sind;
Fig. 12 eine Draufsicht, die die Energiezufuhrleitungen zeigt, die zwischen Signalleitungsanschlüssen und den Eingangs- und Ausgangszellen der Flip-Chip-Halbleitereinrichtung der Fig. 9 geschaltet sind;
Fig. 13 eine Draufsicht, die die Energiezuführleitungen zeigt, die zwischen den Energiezufuhranschlußflächen und den Eingangs- und Ausgangszellen der Flip-Chip-Halbleitereinrichtung der Fig. 3 und 4 geschaltet sind;
Fig. 14 eine Draufsicht, die die Anordnung von Anschlußflächen und Ein­ gangs- und Ausgangszellen zeigt, wie sie in einer noch anderen Flip- Chip-Halbleitereinrichtung gemäß der Erfindung beinhaltet sind;
Fig. 15 eine Draufsicht, die Energiezuführleitungen, wie sie in der Flip-Chip- Halbleitereinrichtung vorgesehen sind, zeigt;
Fig. 16 eine Draufsicht, die die Anordnung von Eingangs- und Ausgangszel­ lengruppen zeigt, wie sie in einer Modifikation der Flip-Chip-Halb­ leitereinrichtung gemäß der Erfindung vorhanden sind;
Fig. 17 eine Draufsicht der Anordnung von Anschlußflächen und Eingangs- und Ausgangszellen für verschiedene Modifikationen;
Fig. 18 eine Draufsicht, die die Anordnung von Anschlußflächen und Ein­ gangs- und Ausgangszellen für diverse Modifikationen zeigt; und
Fig. 19 eine Draufsicht, die die Anordnung von Anschlußflächen und Ein­ gangs- und Ausgangszellen für diverse weitere Modifikationen zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN Erste Ausführungsform
In Fig. 3 und 4 ist eine erste Ausführungsform mit ihrer Anordnung einer Flip-Chip-Halblei­ tereinrichtung gezeigt. Ein Teil der Anordnung ist mit einer durchgezogenen Linie A umge­ ben und vergrößert in Fig. 4 dargestellt.
Bezugszeichen 1 bezeichnet die Flip-Chip-Halbleitereinrichtung gemäß der Erfndung, und die ausgezogene Linie 1a bezeichnet die Peripherie der Einrichtung 1. In diesem Falle ist die Einrichtung 1 auf einem rechteckförmigen Chip hergestellt. Dieses ist in einen peripheren Bereich 1b, einen inneren Bereich und einen Zwischenbereich 1c zwischen dem inneren Bereich und dem peripheren Bereich 1b unterteilt. Die vier Eckenlinien des rechteckförmigen Chips sind mit Bezugszeichen 1d bezeichnet.
Der größte Teil des peripheren Bereichs 1b ist den Eingangs- und Ausgangsschaltungen, wie sie mit 21/22/23 bezeichnet sind, und Signalanschlußflächen, wie sie mit 31/32/33 bezeichnet sind, zugeordnet. Die Eingangs- und Ausgangszellen werden im folgenden als solche bezeich­ net, und die Signalanschlußflächen sind mit diesen elektrisch verbunden. Jede der Eingangs- und Ausgangszellen ist von einem Ausgangsantriebsschaltkreis und/oder einem Eingangspuf­ ferschaltkreis implementiert. Ein Eingangs- und Ausgangsregelkreis kann ebenfalls von der Eingangs- und Ausgangszelle umfaßt sein. Auch kann ein Eingangs- und Ausgangssteuerkreis in der Eingangs- und Ausgangszelle eingeschlossen sein. Obwohl die Eingangs- und Aus­ gangszellen als in einer Ebene mit den Signalanschlußflächen in Fig. 3 und 4 dargestellt sind, weist die Flip-Chip-Halbleitereinrichtung eine mehrlagige Struktur auf, und die Eingangs- und Ausgangszellen sind einer bestimmten Ebene, die niedriger als die den Signalanschluß­ flächen zugeordnete Ebene ist, zugeordnet. Die Signalanschlußflächen sind auf der höchsten Ebene des mehrlagigen Aufbaus ausgebildet. Die höchste Ebene ist im folgenden "Anschluß­ flächen bildende Lage" genannt.
Die Eingangs- und Ausgangszellen sind in dem peripheren Bereich 1b angeordnet. Mehrere Eingangs- und Ausgangszellen 31/32/33 bilden eine Eingangs- und Ausgangszellengruppe 2. Eine der Eingangs- und Ausgangszellengruppen ist mit gestrichelter bzw. strichpunktierter Linie in Fig. 2 angedeutet. In diesem Falle sind drei Eingangs- und Ausgangszellen parallel zu der zugeordneten Randlinie 1d angeordnet und bilden die Eingangs- und Ausgangszellengrup­ pe 2. Mehrere Eingangs- und Ausgangszellengruppen 2 sind in senkrechter Richtung zu den zugeordneten Randlinien 1d angeordnet und bilden eine Spalte Eingangs- und Ausgangszel­ lengruppen 2. In diesem Falle bilden vier Eingangs- und Ausgangszellengruppen 2 jede der Spalten der Eingangs- und Ausgangszellengruppen 2. Diese sind in jeder Spalte zueinander beabstandet, und der Abstand zwischen benachbarten Eingangs- und Ausgangszellengruppen 2 ist Verdrahtungsleitungen (nicht gezeigt) zugeordnet.
Weiter sind die Signalanschlußflächen in dem peripheren Bereich angeordnet. Mehrere Signalflächen sind in senkrechter Richtung zur zugehörigen Randlinie 1d angeordnet und bil­ den eine Signalanschlußflächenspalte. Die Zahl der Signalflächen in jeder Spalte ist gleich der Zahl der Eingangs- und Ausgangszellengruppen in jeder Spalte. In diesem Falle bilden vier Signalanschlußflächen jede Signalanschlußflächenspalte. Mehrere Spalten Signalflächen 31/32/33 sind jeder Spalte Eingangs- und Ausgangszellen zugeordnet, und die Anzahl der Spalten Signalanschlußflächen 31/32/33 ist gleich der Zahl Eingangs- und Ausgangszellen jeder Eingangs- und Ausgangszellengruppe 2. In diesem Falle sind drei Spalten Signalan­ schlußflächen 31/32/33 jeder Spalte Eingangs- und Ausgangszellengruppen 2 zugeordnet. Eine der drei Spalten Signalanschlußflächen 32 ist über der Spalte Eingangs- und Ausgangs­ zellengruppen 2 angebracht, und die anderen Spalten Signalanschlußflächen 31 und 33 sind auf beiden Seiten der Spalte Signalanschlußflächen 32 ausgebildet. Die Signalanschlußflä­ chen 31 der Spalte sind jeweils den Eingangs- und Ausgangszellen 21 der zugehörigen Spalte Eingangs- und Ausgangszellengruppen zugeordnet, die Signalanschlußflächen 32 der Spalte sind jeweils mit den Eingangs- und Ausgangszellen 22 der zugehörigen Spalte Eingangs- und Ausgangszellengruppen verbunden, und die Signalanschlußflächen 33 der Spalte sind jeweils mit den Eingangs- und Ausgangszellen 23 der zugehörigen Spalte der Eingangs- und Aus­ gangszellengruppen verbunden. In diesem Falle sind die anderen Spalten Signalanschlußflä­ chen 31 und 33 symmetrisch in bezug auf die Spalte der Signalanschlußflächen 32 vorgese­ hen. Die Spalten Signalanschlußflächen 31/32/33 sind in regelmäßigen Intervallen angeord­ net. Dementsprechend sind die Spalten Eingangs- und Ausgangszellengruppen 2 in regelmä­ ßigen Abständen zueinander beabstandet. Jedes gleichmäßige Intervall zwischen benachbar­ ten Spalten Eingangs- und Ausgangszellengruppen 2 ist das Mehrfache des regelmäßigen Intervalls zwischen den benachbarten Spalten Signalanschlußflächen 31/32/33.
Der Zwischenbereich 1c ist Energiezuführanschlußflächen 11 und 12 zugeordnet, und die Energiezuführanschlußflächen 11/12 sind auf/in der Ebene mit den Signalanschlußflächen 31/32/33, d. h. der Anschlußflächen bildenden Lage, ausgebildet. Damit sind die Energiezu­ führanschlußflächen 11/12 innerhalb der Signalanschlußflächen 31/32/33 und dementspre­ chend der Eingangs- und Ausgangszellen ausgebildet. Die Energiezuführanschlußflächen 12 sind parallel zu den Randlinien 1d angeordnet. Sie bilden folglich zwei Spalten parallel zu einem der zwei Paare Randlinien ld. Die anderen Energiezuführflächen 11 sind ebenfalls par­ allel zu den Randlinien 1d angeordnet und befinden sich innerhalb der Energiezuführflächen 12. Eine Netzspannungsebene VDD wird von den Energiezuführanschlußflächen 12 an die Eingangs- und Ausgangszellen wie die mit 21/22/23 bezeichneten gespeist, und eine weitere Netzspannungsebene VSS wird von den weiteren Energiezufuhranschlußflächen 11 an die Eingangs- und Ausgangszellen gespeist. Wie später in Verbindung mit einer anderen Ausfüh­ rungsform beschrieben, verengt sich der periphere Bereich teilweise an den vier Ecken des rechteckförmigen Chips, um zu ermöglichen, daß die Energiezufuhranschlußflächen die Ecken breit belegen können.
Die Energiezufuhranschlußflächen 11/12 sind elektrisch mit den Eingangs- und Ausgangs­ zellen über Energiezufuhrleitungen (nicht gezeigt) verbunden. Um den Widerstand dieser Leitungen zu reduzieren, werden bei der Flip-Chip-Halbleitereinrichtung breite Energiezu­ fuhrleitungen verwendet. Für das Führen solcher Leitungen ist allerdings ein breiter Bele­ gungsbereich erforderlich. Die folgenden Gegenmaßnahmen können selektiv bei der Flip- Chip-Halbleitereinrichtung verwendet werden. Die erste Maßnahme besteht darin, die Ein­ gangs- und Ausgangsstellen für das Führen der Energiezufuhrleitungen dazwischen zu beab­ standen. Die zweite Gegenmaßnahme bedeutet, die Lücke zwischen benachbarten Spalten Eingang- und Ausgangszellengruppen so auszuweiten, daß die Energiezufuhrleitungen in dem breiten Abstand parallel zu den Spalten Eingangs- und Ausgangszellengruppen verlaufen können. Andererseits sind die Energiezufuhrleitungen in einer Ebene mit Energiezuführlei­ tungen, die mit im inneren Bereich ausgebildeten Zellen verbunden sind, geführt.
Der innere Bereich der Anschlußflächen bildenden Lage ist Energiezuführanschlußflächen 13/14 zugeordnet. Die Anschlußflächen 13 werden der Netzspannung VDD und die An­ schlußflächen 14 der anderen Netzspannung VSS zugeordnet. Die Energiezuführanschlußflä­ chen 13 werden von kleinen Quadraten in Fig. 3 repräsentiert, und jede der Energiezufuhran­ schlußflächen 13 ist mit schrägen Linien gestrichelt, die von der obersten Ecke der linken Seite zur unteren Ecke der rechten Seite verlaufen. Die Energiezufuhranschlußflächen 14 sind ebenfalls durch kleine Quadrate repräsentiert. Hier ist jede dieser Flächen 14 mit schrägen Linien gestrichelt, die von der oberen rechten Ecke zur unteren linken Ecke verlaufen. So ist das Potential an den Energiezuführanschlußflächen 13/14 durch Vergleich der Richtung der Schraffurlinien zu unterscheiden. Wie man aus Fig. 3 erkennt, sind die Energiezufuhran­ schlußflächen 13 in versetzter Weise angeordnet. Andererseits nehmen die weiteren An­ schlußflächen 14 die freien Bereiche zwischen den Anschlußflächen 13 ein und sind daher auch in versetztem Muster ausgelegt. Unter dem inneren Bereich der Anschlußfläche bilden­ den Lage sind Makrozellen wie Logikzellen angefertigt, und die Netzspannungen VSS und VDD werden von den Anschlußflächen 13/14 über Durchgangslöcher an die Logikzellen an­ gelegt. Die Eingangs- und Ausgangszellen besetzen aber nicht genau den peripheren Bereich 1b der bestimmten Ebene. Mit anderen Worten bestehen Leerräume zwischen den Bereichen, die den Eingangs- und Ausgangszellen im peripheren Bereich 1b auf der bestimmten Ebene zugeordnet sind. Der Hersteller kann diesen Leerbereichen weitere Makrozellen zuordnen. Auf diese Weise wird kein tatsächlich vorhandener Raum vergeudet.
Wie leicht zu verstehen, werden die Energiezuführanschlußflächen 11/12/13/14 innerhalb der Signalanschlußflächen 31/32/33, die sich über den Eingangs- und Ausgangszellen 21/22/23 befinden, ausgebildet. Dieses Merkmal ist wünschenswert, weil in dem peripheren Bereich 1b keine Durchgangslöcher ausgebildet sind. Die Eingangs- und Ausgangszellen 21/22/23 wer­ den mit den Signalanschlußflächen 31/32/33 durch die Signalleitungen im peripheren Bereich 1b elektrisch verbunden. Der Hersteller führt bzw. ordnet die Signalleitungen an, ohne die Durchgangslöcher in Betracht zu ziehen. Damit gestaltet sich die Anordnung der Flip-Chip- Halbleitereinrichtung gemäß der Erfindung hinsichtlich der Entwurfsarbeiten an den Signal­ leitungen wesentlich einfacher.
Ein weiterer Vorteil der Anordnung gemäß der vorliegenden Erfindung liegt in der Verbesse­ rung der Eigenschaften der Einrichtung. Die Eingangs- und Ausgangszellen 21/22/23 sind mit den Netzspannungen VDD und VSS beaufschlagt, die von den Energiezuführanschlußflächen 11/12 über die Energiezuführleitungen versorgt werden. Eingangs-/Ausgangssignale werden von den Signalanschlußflächen 31/32/33 über die Signalleitungen den Eingangs- und Aus­ gangszellen 21/22/23 zugeführt. Wie vorstehend beschrieben, werden die Eingangs- und Aus­ gangszellen 21/22/23 und die Signalanschlußflächen 31/32/33 in dem peripheren Bereich 1b auf der bestimmten Ebene bzw. dem peripheren Bereich 1b auf der höchsten Ebene des mehrlagigen Aufbaus ausgebildet. Dies führt dazu, daß für die Verbindung nur kurze Signal­ leitungen erforderlich sind. In ähnlicher Weise werden die Energiezufuhranschlußflächen 11/12 in den Zwischenbereich 1c auf der höchsten Ebene der mehrlagigen Struktur ausgebil­ det; der Zwischenbereich 1c ist dem peripheren Bereich 1b benachbart. Dies bedeutet, daß die Energiezuführleitungen nicht verlängert sind. Ein großer Teil der Netzspannung VDD/VSS wird in genügender Weise an die Eingangs- und Ausgangszellen 21/22/23 ohne ernsthafte Fluktuation angelegt, und die Eingangs-/Ausgangssignale breiten sich zwischen den Signalan­ schlußflächen 31/32/33 und den Eingangs- und Ausgangszellen 21/22/23 nicht ohne ernst­ hafte Impedanz aus. Aus diesem Grund werden die Eingangs- und Ausgangszellen 21/22/23 hinsichtlich der Gleichstrom- wie der Wechselstromeigenschaften verbessert. Damit ist die Anordnung gemäß der Erfindung sehr förderlich für die Verbesserung der Eigenschaften der Einrichtung.
Das Layout gemäß der Erfindung ist für ein Bausteinsubstrat wünschenswert. Dieses hat eine Oberfläche, die in Kontakt mit den Anschlußflächen der Flip-Chip-Halbleitereinrichtung ge­ halten wird; die Eingangs-/Ausgangssignale werden von dieser einen Oberfläche zu einer weiteren Oberfläche durch mehrlagige Verdrahtungslagen übertragen. Fig. 5 zeigt eine An­ ordnung von Anschlußflächen bei einem Bausteinsubstrat des Standes der Technik für eine Flip-Chip-Halbleitereinrichtung des Standes der Technik. Die bekannte Einrichtung weist sowohl die Energiezuführungs- als auch Signalanschlußflächen im peripheren Bereich des Chips auf. Dementsprechend hat das Substrat des Standes der Technik einen peripheren Be­ reich, in dem die Signalanschlußflächen die mit 41 1 bis 41 3, 42 1 bis 42 3, 43 1, 43 2 und 44 1 mit Energiezufuhranschlußflächen 46 gemischt sind. Obwohl die Signalanschlußflächen 41 1 bis 41 3, 42 1 bis 42 3, 43 1 und 43 2 mit den Signalleitungen 45 verbunden werden sollen, kann die Signalleitung A-B nicht mit der Fläche 44 1 verbunden werden, weil die Energiezufuhrfläche 46 auf dem Weg der Signalleitung A-B auszubilden ist. Um diese Fläche 46 zu umgehen, ist die Leitung A-B zum Anschluß 44, auf einer unterschiedlichen Ebene zu der mehrlagigen Struktur durch ein Paar Durchgangslöcher geführt. Andererseits weist die Halbleitereinrich­ tung nach der vorliegenden Erfindung die Energiezuführanschlußflächen 11/12/13/14 im Zwi­ schenbereich und im inneren Bereich der Anschlußflächen bildenden Lage auf. Dementspre­ chend weist das Bausteinsubstrat die Energiezufuhranschlußflächen innerhalb der Signalan­ schlußflächen auf. Mit anderen Worten gibt es keine Energiezufuhranschlußfläche entspre­ chend der Anschlußfläche 46 im peripheren Bereich des Substrats. Die bedeutet, daß im peri­ pheren Bereich kein Hindernis zu finden ist. Aus diesem Grunde kann die Herstellung der Signalleitungen ohne zusätzliche Ebene für das Überbrücken erfolgen.
Dieser Vorteil wird durch die in Fig. 3 und 4 gezeigte Flip-Chip-Halbleitereinrichtung bestä­ tigt. Diese weist Signalanschlußflächen 31/32/33 konzentriert im peripheren Bereich 1b auf der Anschlußfläche bildenden Lage auf. Energiezufuhranschlußflächen 11/12/13/14 sind innerhalb der Signalanschlußflächen 31/32/33 ausgebildet. Das Bausteinsubstrat für die Halbleitereinrichtung weist die Signalanschlußflächen konzentriert im peripheren Bereich auf, und die Signalleitungen können ohne irgendeine Umgehungsleitung auf unterschiedlicher Ebene verbunden werden. Dies führt zu einer Reduktion der Zahl der Verdrahtungsebenen. Mit anderen Worten ist das Bausteinsubstrat für die Flip-Chip-Halbleitereinrichtung nach der Erfindung einfacher als das für die Halbleitereinrichtung nach dem Stande der Technik, wobei die Gesamtkosten für das System drastisch reduziert werden können.
Selbst wenn die Signalanschlußflächen in komplizierterer Weise angeordnet sind als diejeni­ gen 31/33, behält die Flip-Chip-Halbleitereinrichtung das einfache Bausteinsubstrat. Fig. 6 zeigt einen Teil eines Bausteinsubstrats 50A, das mit einer Flip-Chip-Halbleitereinrichtung 50B, die mit komplizierteren Signalanschlußflächen ausgebildet ist, zusammengesetzt werden soll. Der Teil des Substrats 50A soll mit einem Teil der Flip-Chip-Halbleitereinrichtung 50B verbunden werden, der mit einer ausgezogenen Linie R1 umgeben ist. Die Halbleitereinrich­ tung 50B hat Spalten Eingang- und Ausgangzellengruppen im peripheren Bereich, und eine dieser Spalten befindet sich innerhalb der ausgezogenen Linie R1. Die Spalte der Eingang- und Ausgangzellengruppen umfaßt vier Eingang- und Ausgangszellengruppen 2 1, 2 2, 2 3 und 2 4. Die Gruppe 2 1 hat lediglich eine Eingangs- und Ausgangzelle. Die zugeordnete Signalan­ schlußfläche befindet sich über der Eingangs- und Ausgangsgruppe 2 1. Die Eingangs- und Ausgangszellengruppe 2 2 weist zwei Eingang- und Ausgangszellen auf, und es befinden sich zwei Signalanschlußflächen auf beiden Seiten der Eingang- und Ausgangzellengruppe 2 2. Die Eingang- und Ausgangzellengruppe 2 3 weist drei Eingang- und Ausgangzellen auf; die zuge­ ordneten Signalanschlußflächen befinden sich über der Eingang- und Ausgangzellengruppen 23 und auf beiden Seiten derselben. Die Eingang- und Ausgangzellengruppe 2 4 hat ebenfalls drei Eingang- und Ausgangzellen, und die zugeordneten Signalanschlußflächen sind in ähnli­ cher Weise den der Eingang- und Ausgangzellengruppe 2 3 zugeordnet. Die Signalanschluß­ flächengruppen 41 1 bis 41 3, 42 1 bis 42 3 und 43 1 bis 43 3 entsprechen der Spalte der Eingang- und Ausgangzellengruppen 2 1, 2 2, 2 3 und 2 4. Die Signalanschlußfläche für die Eingang- und Ausgangzellengruppe 2 1 soll mit der Signalanschlußfläche 42 3 verbunden werden, und die Signalanschlußfläche 42 3 befindet sich auf der äußersten rechten Seite des Teils des Baustein­ substrats 50A. Die Signalanschlußflächen für die Eingang- und Ausgangzellengruppe 2 2 sol­ len mit der Signalanschlußfläche 41 3 und 43 3 verbunden werden; die Signalanschlußflächen 41 3 und 43 3 befinden sich in dem langgestreckten Bereich zunächst dem langgestreckten Be­ reich, der der Signalanschlußfläche 42 3 zugeordnet ist. Die Signalanschlußflächen für die Eingang- und Ausgangzellengruppen 2 3 sollen mit den Signalanschlußflächen 41 2, 42 2 und 43 3 verbunden werden, und diese befinden sich im langgestreckten Bereich benachbart dem langgestreckten Bereich, der den Signalanschlußflächen 41 3 und 43 3 zugeordnet ist. In ähnli­ cher Weise sollen die Signalanschlußflächen für die Eingang- und Ausgangzellengruppe 2 3 mit den Signalanschlußflächen 41 1, 42 1 und 43 1 verbunden; letztere befinden sich in dem langgestreckten Bereich auf der äußersten linken Seite des Teils des Bausteinsubstrats 50A. Signalleitungen 51 1, 51 2 und 51 3, 52 3, 52 2 und 52 3 sowie 53 1, 53 2 und 53 3 sind auf der Ebene mit den Signalanschlußflächen 41 1, 41 2 und 41 3, 42 1, 42 2 und 42 3 bzw. 43 1, 43 2 und 43 3 geführt, und sie sind jeweils mit den letzteren in entsprechender Zuordnung verbunden. Damit ist weder irgendein Durchgangsloch noch eine Umgehungsleitung auf einer unterschiedlichen Ebene für die Signalanschlußflächen 41 1 bis 43 3 erforderlich. Somit führt die Flip-Chip-Halb­ leitereinrichtung 50B zu einem wesentlich vereinfachten Bausteinsubstrat 50A. Die Signal­ leitungen 51 1, 51 2 und 51 3, 51 1, 52 2 und 52 3 sowie 53 1, 53 2 und 53 3 sind über Durchgangslö­ cher mit Elektroden, die in der rückseitigen Fläche ausgebildet sind, verbunden. Obwohl das Bausteinsubstrat des Standes der Technik sechs Lagen für die Verbindung zwischen den Signalanschlußflächen zu den Elektroden erfordert, macht das Bausteinsubstrat 50A nur vier Lagen erforderlich, d. h. die mehrlagige Struktur des Bausteinsubstrats 50A ist um zwei Lagen geringer als die mehrlagige Struktur des Substrats des Standes der Technik.
Obwohl die Eingangs- und Ausgangszellen 21/22/23 dem peripheren Bereich auf der be­ stimmten Ebene der Mehrlagenstruktur zugeordnet sind, können die Eingang- und Ausgang­ zellen 21/22/23 ein Teil des peripheren Bereiches einnehmen. In diesem Fall können die Logikzellen im übrigen Teil des peripheren Bereiches hergestellt werden. Fig. 7 zeigt eine Flip-Chip-Halbleitereinrichtung des Typs, der Spalten Eingang- und Ausgangszellengruppen in Teilen des peripheren Bereiches aufweist. Die Flip-Chip-Halbleitereinrichtung ist auf einem rechteckförmigen Halbleiterchip 200 hergestellt. Die Spalten der Eingang- und Aus­ gangszellengruppen sind Bereichen 201 zugeordnet, die den peripheren Bereich in Abstän­ den/Intervallen besetzen. Das führt dazu, daß sich ein innerer Bereich 202 in die Lücken zwi­ schen den Bereichen 201 hineinerstreckt, und ein großer Anteil Makrozellen (nicht gezeigt) ist in dem inneren Bereich 202 ausgebildet. Fig. 8 zeigt eine noch andere Ausführungsform einer Flip-Chip-Halbleitereinrichtung 200A. Die Makrozellen sind im inneren Bereich 202 vollständig und genau eingeschlossen von dem peripheren Bereich 203 angeordnet. Obwohl die Eingang- und Ausgangzellen den peripheren Bereich nicht perfekt besetzen, ist in letzte­ rem keine Makrozelle ausgebildet. Es sei angenommen, daß die Flip-Chip-Halbleitereinrich­ tung 200 und 200A 961 Anschlußflächen erfordern. Die Anschlußflächen sind in der An­ schlußflächen bildenden Lage der Flip-Chip-Halbleitereinrichtung 200 ähnlich zu jenen im Anschlußflächen bildenden Bereich der Flip-Chip-Halbleitereinrichtung, wie vorher beschrie­ ben, angeordnet. Jedoch erfordert die Flip-Chip-Halbleitereinrichtung 200A ein rechteckför­ miges Chip, das zweimal so groß wie das rechteckförmige Chip der Flip-Chip-Halbleiter­ einrichtung 1/200 für 961 Anschlußflächen ist, weil die Lücken zwischen den Eingangs- und Ausgangszellen vakant sind. Damit ist die Anordnung der Anschlußflächen, wie sie in Fig. 7 gezeigt ist, der Verringerung der Chipgröße förderlich. Dementsprechend ist es bei der Her­ stellung möglich, die Herstellungskosten zu senken. Folglich erreicht die Flip-Chip-Halb­ leitereinrichtung gemäß der vorliegenden Erfindung sowohl eine Reduzierung der Kosten als auch eine Verbesserung der Eigenschaften der Einrichtung.
Zweite Ausführungsform
Fig. 9 zeigt eine weitere Flip-Chip-Halbleitereinrichtung 200B, die die Erfindung verkörpert. Diese Einrichtung 200B weist eine mehrlagige Struktur auf, die eine bestimmte, Zellen zuge­ ordnete Ebene und die höchste, Anschlußflächen zugeordnete Ebene umfaßt. Da Fig. 9 die Anordnung/das Layout von Anschlußflächen und Zellen darstellt, befindet sich hier (virtuell) die Anschlußfläche auf einer Ebene mit den Zellen. Die Anordnung umfaßt einen inneren Bereich 202 und einen peripheren Bereich 204. (Nicht gezeigte) Makrozellen sind im inneren Bereich 202 auf der bestimmten Ebene ausgebildet, während in dem peripheren Bereich 204 auf der bestimmten Ebene (siehe Fig. 10) Eingangs- und Ausgangszellen wie die mit 20, 21, 22 und 23 bezeichneten ausgebildet sind. Die Eingangs- und Ausgangszellen 20/21/22/23 sind im äußersten Bereich des peripheren Bereichs 204 angeordnet, und außerhalb der Eingangs- und Ausgangszellen 20/21/22/23 wird keinerlei Makrozelle ausgebildet.
Die Signalanschlußflächen 30, 31, 32 und 33 sind auf der höchsten Ebene, das heißt der An­ schlußflächen bildenden Lage, gruppiert, und ihre Anordnung nimmt den peripheren Bereich 204 und den inneren Bereich 202 ein. Energiezufuhranschlußflächen 11/12 sind innerhalb der Signalanschlußflächen 30, 31, 32 und 33 ausgebildet. Die Eingangs- und Ausgangszellen 20, 21, 22, 23 werden durch vorbestimmte Energiezuführanschlußflächen 11/12 beaufschlagt. In dem peripheren Bereich 204 auf der höchsten Ebene wird keinerlei Energiezufuhranschluß­ fläche ausgebildet oder mit den Signalanschlußflächen 30, 31, 32, 33 gemischt. Somit ist die Flip-Chip-Halbleitereinrichtung 200B von der in Fig. 3 und 4 gezeigten Flip-Chip-Halbleiter­ einrichtung 1 nur insofern verschieden, daß die Eingangs- und Ausgangszellen 20/21/22/23 in einer Linie angeordnet sind.
Wenn der Hersteller ein Bauteilsubstrat entwirft, das mit der Flip-Chip-Halbleitereinrichtung 200B zusammengesetzt werden soll, werden nur die Signalanschlußflächen in dem peripheren Bereich ausgebildet, und es wird keinerlei Energiezufuhranschluß mit dem Signalanschlüssen gemischt. Aus diesem Grund bildet keine der Energiezufuhranschlußflächen irgendein Hin­ dernis gegenüber der Tätigkeit des Leitungsführens. Die Signalleitungen werden direkt mit den Signalanschlußflächen verbunden; es ist keine zusätzliche Verdrahtungslage für die elek­ trische Verbindung erforderlich. Deshalb können die Herstellungskosten des Bauteilsubstrats reduziert werden. So erlaubt es die Flip-Chip-Halbleitereinrichtung nach der zweiten Ausfüh­ rungsform der Erfindung dem Hersteller, die gesamten Produktionskosten des elektrischen Systems zu verringern.
Im folgenden wird eine Beschreibung über die Signalleitungen zwischen den Eingangs- und Ausgangszelle 20/21/22/23 und den Signalanschlußflächen 30/31/32/33 sowie die Energiezu­ fuhrleitungen zwischen den Eingangs- und Ausgangsanschlußflächen 20/21/22/23 und den Energiezufuhranschlußflächen 11/12 im Vergleich zu den der Flip-Chip-Halbleitereinrichtung 1 in Verkörperung der ersten Ausführungsform gegeben.
Die Flip-Chip-Halbleitereinrichtung 1 nach der ersten Ausführungsform hat eine positionelle Anordnung zwischen Eingangs- und Ausgangszellen 21/22/23, Signalanschlußflächen 31/32/33 sowie den Energiezuführanschlüssen 11/12, wie dies in Fig. 11 gezeigt ist. Die Ein­ gangs- und Ausgangszelle 21 und die anderen Eingangs- und Ausgangszellen 22/23 werden direkt mittels der Durchgangslöcher mit der Signalanschlußfläche 32 und mittels der Durch­ gangslöcher und Signalleitungen mit den Signalanschlußflächen 31/33 in der Halbleiterein­ richtung 1 nach der ersten Ausführungsform verbunden. Die Länge der Signalleitungen beträgt Null und soviel wie eine reguläre/regelmäßige Teilung. Andererseits sind die Ein­ gangs- und Ausgangszellen 20/21/22/23 mittels des Durchgangsloches und Signalleitungen mit den Signalanschlußflächen 31/32/33 in der Flip-Chip-Halbleitereinrichtung in Verkörpe­ rung der zweiten Ausführungsform verbunden. Die minimale Signallänge ist 0,5 mal der regulären Teilung und die maximale Signallänge ist gleich 2,5mal der regulären Teilung.
Was die Energiezuführleitungen anbelangt, so sind die Eingangs- und Ausgangszellen 21/22/23 mittels der Durchgangslöcher und Energieübertragungsleitungen mit den Energiezu­ führanschlußflächen 12 in der Halbleitereinrichtung 1, die die zweite Ausführungsform ver­ körpert, wie in Fig. 12 gezeigt, verbunden. Die Länge der Energiezuführleitungen beträgt 3,5 gleichmäßige Teilungen. Andererseits sind die Eingangs- und Ausgangszellen 20/21/22/23 mittels des Durchgangslochs und Energiezuführleitungen mit den Energiezuführanschlußflä­ chen 12 der Halbleitereinrichtung, die die erste Ausführungsform verkörpert, wie in Fig. 13 gezeigt, verbunden. Die minimale Signallänge beträgt 0,5mal die gleichmäßige Teilung bis 3,5 regelmäßige Teilungen.
Die Makrozellen sind in den Leerstellen im peripheren Bereich der die erste Ausführungs­ form verkörpernden Flip-Chip-Halbleitereinrichtung 1 ausgebildet, und der rechteckförmige, erforderliche Chip ist kleiner als das für die die zweite Ausführungsform verkörpernde Flip- Chip-Halbleitereinrichtung benötigte.
Insgesamt weist die die erste Ausführungsform verkörpernde Flip-Chip-Halbleitereinrichtung kurze Signalleitungen und in der Länge variierende Energiezuführleitungen auf. Andererseits weist die die zweite Ausführungsform verkörpernde Flip-Chip-Halbleitereinrichtung Energie­ zufuhrleitungen mit konstanter Länge und Signalleitungen mit variierender Länge auf. Die Eingangs- und Ausgangszellen 21/22/23 der die erste Ausführungsform verkörpernden Flip- Chip-Halbleitereinrichtungen sollen Belastungen treiben, die in einen relativ engen Bereich fallen, und die Ausgangscharakteristiken sind konstant. Die Energieverteilung auf die Ein­ gangs- und Ausgangszellen ist in der die zweite Ausführungsform verkörpernden Flip-Chip- Halbleitereinrichtung konstant und stabil. Hingegen sind ihre Ausgangscharakteristiken weni­ ger konstant als die der die erste Ausführungsform verkörpernden Flip-Chip-Halbleiterein­ richtung. Damit kann der Hersteller die Layouts entsprechend den jeweils gewünschten Ein­ richtungscharakteristiken selektiv einsetzen.
Dritte Ausführungsform
Fig. 14 und 15 zeigen die Anordnung von Anschlußflächen, d. h. Energiezufuhranschlußflä­ chen und Signalanschlußflächen zusammen mit Eingangs- und Ausgangszellen, wie sie in einer weiteren Flip-Chip-Halbleitereinrichtung, die die vorliegende Erfindung widerspiegelt, verkörpert sind. Die Flip-Chip-Halbleitereinrichtung hat einen mehrlagigen Aufbau; die Ein­ gangs- und Ausgangszellen 20/21/22/23 sind in einer bestimmten Lage des mehrlagigen Auf­ baus zusammen mit Makrozellen (nicht gezeigt) ausgebildet. Die Makrozellen befinden sich innerhalb der Eingangs- und Ausgangszellen 20/21/22/23 (siehe Fig. 8). Der mehrlagige Auf­ bau weist weiter eine Anschlußflächen bildende Lage auf, auf der die Signalanschlußflächen 30/31/32/33 und die Energiezufuhranschlußflächen 11/12 gebildet werden. Die Anschlußflä­ chen 11/12/30/31/32/33 sind in regelmäßiger Teilung bzw. Beabstandung angeordnet. Die Energiezufuhranschlußflächen 11/12 sind innerhalb der Eingangs- und Ausgangszellen 30/31/32/33 angeordnet. Obwohl sich die Energiezufuhranschlußflächen 12 über den Ein­ gangs- und Ausgangszellen 20/21/22/23 befinden, wird keine Energiezufuhranschlußfläche mit den Signalanschlußflächen 30-33 vermischt.
Die Flip-Chip-Halbleitereinrichtung soll mit einem Bauteilsubstrat (nicht gezeigt) zusammen­ gefügt werden. Wenn der Hersteller das Bauteilsubstrat entwirft, das mit der Flip-Chip-Halb­ leitereinrichtung zusammengefügt werden soll, werden die Signalanschlüsse 30-33 außerhalb der Energiezufuhranschlüsse 11/12 ausgebildet, und es findet keine Vermischung irgendwel­ cher Energieanschlußflächen mit den Signalanschlüssen 30-33 statt. Aus diesem Grunde bil­ det keiner der Energiezufuhranschlüsse 11/12 irgendein Hindernis gegenüber der Leitungs­ führung. Die Signalleitungen werden direkt mit den Signalanschlüssen verbunden; es ist kei­ nerlei zusätzliche Lage für die elektrische Verbindung erforderlich. Das Ergebnis ist eine Reduktion der Herstellungskosten des Bauteilsubstrats. Damit erlaubt es die Flip-Chip-Halb­ leitereinrichtung nach der dritten Ausführungsform, daß der Hersteller die gesamten Produk­ tionskosten des elektrischen Systems verringern kann.
Die Eingangs- und Ausgangszellen 20-23 werden mit den Signalanschlüssen 30-33 mittels Durchgangslöchern und Signalleitungen, wie in Fig. 14 gezeigt, verbunden. Die Länge der Signalleitungen variiert von 0,5mal der regelmäßigen Teilung bis 3,5mal der regelmäßigen Teilung. Auf der anderen Seite werden die Signalzufuhranschlüsse 12 durch die Durchgangs­ löcher mit den Eingangs- und Ausgangszellen 20-23 verbunden, und die Energiezufuhran­ schlüsse 11 werden mittels Durchgangslöchern und Signalleitungen mit den Eingangs- und Ausgangszellen 20-23 verbunden. Die Länge der Energiezuführleitungen beträgt Null oder ist gleich 0,5 mal der regulären Teilung.
Die Länge der Signalleitungen kann in weitem Rahmen variiert werden; so ist für die Flip- Chip-Halbleitereinrichtung aufgrund der Anordnung bzw. der Gruppierung der Signalan­ schlüsse ein großes Chip erforderlich. Allerdings sind die Energiezufuhrleitungen die kürze­ sten von allen und längenkonstant. Somit erweitert die Halbleitereinrichtung nach der dritten Ausführungsform das Repertoire des Herstellers.
Tabelle 1 beschreibt die Merkmale der Flip-Chip-Halbleitereinrichtungen, die die erste, zweite und dritte Ausführungsform verkörpern.
Tabelle 1
Es sind zahlreiche Modifikationen der Flip-Chip-Halbleitereinrichtung gemäß der Erfindung möglich. Diese Abwandlungen werden im folgenden unter Bezugnahme auf Fig. 3, 4, 6 und 16-19 beschrieben.
Anordnung von Eingangs- und Ausgangszellen
Obwohl die Mehrzahl Eingangs- und Ausgangszellen 21/22/23 parallel zu den zugeordneten Randlinien 1d (siehe Fig. 3 und 4) zum Bilden einer der Eingangs- und Ausgangszellengrup­ pen angeordnet ist, enthält eine Eingangs- und Ausgangszellengruppe nur eine Eingangs- und Ausgangszelle 111 in der ersten Abwandlung (siehe Fig. 6). Die Eingangs- und Ausgangszel­ le 111 ist vorzugsweise für den Antrieb eines Hochgeschwindigkeitssignals wie zum Beispiel eines seriellen Bit Trains (Bitzuges) bestimmt, weil das Hochgeschwindigkeitssignal frei von Überkreuzungen oder Störungen mit Signalen ist, die durch benachbarte Eingangs- und Aus­ gangszellen be- und getrieben werden.
Die Eingangs- und Ausgangszellengruppe enthält eine gerade Zahl Eingangs- und Ausgangs­ zellen wie beispielsweise vier Eingangs- und Ausgangszellen 112 (siehe Fig. 6) in der zweiten Ausführungsform.
Wenn jede Eingangs- und Ausgangszellengruppe eine vorbestimmte Zahl Eingangs- und Ausgangszellen aufweist, ist die Anordnung einfach und die Entwicklungs- und Entwurfstä­ tigkeit leicht. Die Flip-Chip-Halbleitereinrichtung der ersten Ausführungsform hat mehrere Eingangs- und Ausgangszellengruppen, die jeweils drei Eingangs- und Ausgangszellen auf­ weisen. Die dritte Abwandlung umfaßt jedoch mehrere Eingangs- und Ausgangszellengrup­ pen, die sich in der Zahl von den Eingangs- und Ausgangszellen unterscheiden. In diesem Fall können die Eingangs- und Ausgangszellengruppen nur eine Eingangs- und Ausgangszelle 111, zwei Eingangs- und Ausgangszellen 114, drei Eingangs- und Ausgangszellen 113 und vier Eingangs- und Ausgangszellen 112 (siehe Fig. 6) aufweisen.
Die Eingangs- und Ausgangszellen in jeder Gruppe sind zueinander benachbart in der Flip- Chip-Halbleitereinrichtung der ersten Ausführungsform. Bei der vierten Abwandlung sind die Eingangs- und Ausgangszellen 21/22/23 in einer Zellengruppe zueinander in einer Spalte, wie in Fig. 16 gezeigt, beabstandet. Die Abstände 61/62 zwischen den Eingangs- und Ausgangs­ zellen 21/22/23 sind den Energiezufuhrleitungen zugeordnet.
In den Zellengruppen der fünften Abwandlung sind die Eingangs- und Ausgangszellen asym­ metrisch angeordnet. Die Eingangs- und Ausgangszellengruppe 131 weist die Eingangs- und Ausgangszelle oder Zellen auf der rechten Seite der Zentraleingangs- und -ausgangszelle auf, und die Eingangs- und Ausgangszellengruppe 132 weist die Eingangs- und Ausgangszelle auf der linken Seite der zentralen Eingangs- und Ausgangszelle auf. Die Eingangs- und Aus­ gangszellen auf der rechten Seite können in der Zahl unterschiedlich von den Eingangs- und Ausgangszellen auf der linken Seite sein.
Layout der Eingangs- und Ausgangszellengruppen
Die sechste Abwandlung weist eine isolierte Eingangs- und Ausgangszellengruppe 211 eben­ so wie Spalten von Eingangs- und Ausgangszellen 212 (siehe Fig. 17) auf. Die isolierte Ein­ gangs- und Ausgangszellengruppe 211 dient als Spalte von Eingangs- und Ausgangszellen­ gruppen. Eine Spalte Eingangs- und Ausgangszellengruppen 223 unterscheidet sich in der An­ zahl von Eingangs- und Ausgangszellengruppen von den Spalten der Eingangs- und Aus­ gangszellengruppen 212 und den Spalten der Eingangs- und Ausgangsgruppen 211. Die Spal­ te Eingangs- und Ausgangszellengruppen hat nur eine Eingangs- und Ausgangszellengruppe, die Spalte der Eingangs- und Ausgangszellengruppe 223 umfaßt drei Eingangs- und Aus­ gangszellengruppen, und die vier Eingangs- und Ausgangszellengruppen bilden die Spalten der Eingangs- und Ausgangszellengruppen 212.
Die siebte Modifikation hat einen großen Makrozellenblock 215. Dieser dringt in den periphe­ ren Bereich der bestimmten Lage der mehrlagigen Struktur ein. Jedoch ist niemals irgendeine Eingangs- und Ausgangszelle innerhalb des großen Makrozellenblocks angeordnet. In ande­ ren Worten befinden sich alle Eingangs- und Ausgangszellen außerhalb der Makrozellen.
Intervalle/Abstände von Eingangs- und Ausgangszellengruppen
Die Eingangs- und Ausgangszellengruppen sind in der Flip-Chip-Halbleitereinrichtung der ersten Ausführungsform in der Spalte ohne irgendeine Lücke oder Beabstandung angeordnet. Dieses Merkmal ist bevorzugt, weil die Eingangs- und Ausgangszellen mit hoher Dichte an­ geordnet sind. Jedoch ist eine Eingangs- und Ausgangszellengruppe 224 einer Spalte von der benachbarten Eingangs- und Ausgangszellengruppe 225 in derselben Spalte bei der achten Abwandlungsform beabstandet. Natürlich ist es nicht nötig, in jeder Spalte einen Abstand einzuführen. Die achte Modifikation weist eine Eingangs- und Ausgangszelle benachbart der Eingangs- und Ausgangszellengruppe 222 in derselben Spalte auf. Die Eingangs- und Aus­ gangszellengruppen der Spalte 223 sind ebenfalls zueinander beabstandet, und der Abstand ist gleich dem Bereich, der von einer Eingangs- und Ausgangszellengruppe belegt werden soll. Der Abstand zwischen den Eingangs- und Ausgangszellengruppen 224 und 225 ist Signal/­ Energiezufuhrleitungen zugeordnet. Verschiedene Eingangs- und Ausgangszellengruppen 301 können in dem inneren Bereich der bestimmten Lage (siehe Fig. 6) ausgebildet werden. Jedoch befinden sich alle Signalanschlußflächen außerhalb der Energiezufuhranschlüsse für die Eingangs- und Ausgangszellen. Letztere können in einem Teil des peripheren Bereichs entlang einer der Randlinien konzentriert werden.
Bei der Flip-Chip-Halbleitereinrichtung nach der ersten Ausführungsform werden die Spalten der Eingangs- und Ausgangszellen in regelmäßigen Intervallen angeordnet, wobei jede gleich einem Mehrfachen des Intervalls zwischen den Spalten der Signalanschlüsse ist. Die neunte Ausführungsform hat eine Leerstelle 412 zwischen den Spalten der Eingangs- und Ausgangs­ zellengruppen, die in regelmäßigen Intervallen (siehe Fig. 17) angeordnet sind. Die Leerstelle kann an der Grenze zwischen einer Energiezufuhranschlußgruppe, die einer bestimmten Span­ nung wie zum Beispiel 3,3 Volt zugeordnet ist, und einer benachbarten Energiezufuhran­ schlußgruppe, die einer anderen Spannung wie zum Beispiel 2,5 Volt zugeordnet ist, ausge­ bildet werden. Die Leerstelle 412 ist für die Energiezufuhrleitungen verfügbar. Die Energie­ zuführleitungen legen die Netzspannungen an die Spalten-Eingangs- und Ausgangszellen­ gruppen 212 in seitlicher Richtung an und sind längenreduziert.
Bei der zehnten Modifikation werden die Spalten der Eingangs- und Ausgangszellengruppen ausgeweitet, um es dem Hersteller zu ermöglichen, die Energiezufuhrleitungen 414 (siehe Fig. 19) zu passieren. Der Abstand zwischen den Spalten der Signalanschlüsse ist breiter als die Energiezufuhrleitung 414.
Layout/Anordnung von Signalanschlüssen
Die Signalanschlüsse entsprechen den Eingangs- und Ausgangszellen. Wenn eine Eingangs- und Ausgangszellengruppe aus einer Spalte von Eingangs- und Ausgangszellengruppen, wie durch Bezugszeichen 511 (siehe Fig. 17) angedeutet, entfernt wird, werden die Signalan­ schlüsse, die der Eingangs- und Ausgangszellengruppe zugeordnet werden sollen, ebenfalls entfernt.
Bei der siebten Modifikation dringt die große Makrozelle in den peripheren Bereich ein, so daß der innere Bereich eine polygonale Form hat. Damit sind der innere Bereich und der peri­ phere Bereich nicht auf eine rechteckige Form und/oder eine rahmenartige Gestaltung be­ schränkt. Die Eingangs- und Ausgangszellen belegen Bereiche, die enger als die Bereiche sind, die von den Signalanschlüssen eingenommen sind. Jedoch belegt die Eingangs- und Ausgangszelle 22 der achten Modifikation einen Bereich, der breiter als der Bereich ist, der von dem zugeordneten Signalanschluß belegt wird (siehe Fig. 18). Damit werden geeignete Makrozellen für die Eingangs- und Ausgangszellen ausgewählt.
Die vierte Modifikation weist Lücken/Abstände 61/62 unter den Eingangs- und Ausgangs­ zellen auf, so daß die Energiezufuhrleitungen nicht durch die Abstandsräume 61/62 geführt sind. Im übrigen sind die Spalten der Eingangs- und Ausgangszellengruppen in der zehnten Abwandlungsform weit beabstandet, und die Energiezuführleitungen 414/415 sind durch den Abstandsraum 413 geführt. Diese Energiezufuhrleitungen sind so weit, daß die Signalan­ schlüsse zwischen der Quelle eines p-Kanal-Feldeffekttransistors und der Energiequelle VDD und zwischen der Quelle eines n-Kanal-Feldeffekttransistors und der Energiequelle VSS hin­ sichtlich des Widerstands reduziert sind. Der p-Kanal-FET und der n-Kanal-FET können einen komplementären Inverter bilden. Die Energiezuführleitungen von den Eingangs- und Ausgangszellen können durch eine untere Lage geführt sein, in der die Energiezuführleitun­ gen für die Makrozellen ausgebildet sind. Da die neunte Modifikation die Leerstelle 412 auf­ weist, werden die Energiezufuhranschlüsse in der Leerstelle 412 ausgebildet. Die Netzspan­ nungen werden an die Eingangs- und Ausgangszellen von diesen Energiezufuhranschlüssen angelegt. Es wird jedoch niemals irgendein Signalanschluß außerhalb dieser Energiezufuhran­ schlüsse ausgebildet.
Es sollte aus dem vorangehenden Beschreibungsteil deutlich geworden sein, daß die Flip- Chip-Halbleitereinrichtung gemäß der vorliegenden Erfindung eine Anordnung der Signalan­ schlüsse außerhalb der Energiezufuhranschlüsse aufweist. Wenn der Hersteller ein Baustein­ substrat entwirft, das mit der Flip-Chip-Halbleitereinrichtung zusammengesetzt werden soll, verringert er die Zahl der das mehrlagige Bauteilsubstrat bildenden Lagen- oder Schichten­ zahl, weil die Signalleitungen mit den Signalanschlüssen auf der gleichen Ebene verbunden werden. Damit ist die Flip-Chip-Halbleitereinrichtung gemäß der Erfindung gegenüber den Flip-Chip-Halbleitereinrichtungen nach dem Stand der Technik vorteilhaft, insbesondere im Hinblick auf die Gesamtherstellungskosten des elektrischen Systems.
Obwohl besondere Ausführungsform der vorliegenden Erfindung gezeigt und beschrieben wurden, ist es für den Fachmann klar, daß diverse Änderungen und Modifikationen ausge­ führt werden können, ohne daß von Geist und Umfang der Erfindung abgewichen wird.
Beispielsweise kann die Zahl der Eingangs- und Ausgangszellen der Eingangs- und Aus­ gangszellengruppen auf demselben Chip variiert werden, und die Eingangs- und Ausgangs­ zellen können zueinander beabstandet werden. Im einzelnen weist jede Eingangs- und Aus­ gangszellengruppe in der in Fig. 3 und 4 gezeigten Ausführungsform drei Teile auf, und die drei Eingangs- und Ausgangszellen sind zueinander benachbart. Jedoch können die Teile der Eingangs- und Ausgangszellen in der Zahl gegenüber anderen Eingangs- und Ausgangszellen verschieden sein. Darüber hinaus können die Eingangs- und Ausgangszellen in einer Ein­ gangs- und Ausgangszellengruppe zueinander beabstandet sein.
Die Spalten der Signalanschlüsse 31/33 können auf jeder Seite der Spalte der Signalanschlüs­ se über der Spalte 32 der Eingangs- und Ausgangszellengruppen 2 angeordnet werden. Ande­ rerseits können die Spalten der Signalanschlüsse 31 und 33 auf beiden Seiten der Spalte der Signalanschlüsse 32 asymmetrisch angeordnet werden.
Die Eingangs- und Ausgangszellen 2 in einer Spalte können in der Zahl von den Eingangs- und Ausgangszellengruppen in einer anderen Spalte verschieden sein. Die Eingangs- und Ausgangszellengruppen 2 können zueinander in jeder Spalte ohne irgendeine Lücke beab­ standet werden.
Die Spalten der Eingangs- und Ausgangszellengruppen können in unregelmäßigen Intervallen angeordnet werden. In diesem Fall können Verdrahtungsleitungen in einem Bereich ausgebil­ det sein, der einem Teil der relativ breiten Lücke zwischen benachbarten Spalten Eingangs- und Ausgangszellengruppen entspricht. Das Intervall zwischen den benachbarten Spalten der Eingangs- und Ausgangszellengruppen kann ein Mehrfaches sein, das verschieden von dem Mehrfachen des Intervalls zwischen den benachbarten Spalten von Signalanschlüssen ist. Der Abstand zwischen den benachbarten Spalten der Eingangs- und Ausgangszellengruppen kann breiter als das Mehrfache des Intervalls zwischen benachbarten Spalten von Signalanschlüs­ sen sein.
Die Zahl der Signalanschlüsse in einer Spalte kann geringer als die Zahl der Eingangs- und Ausgangszellengruppen in der zugeordneten Spalte sein. In diesem Fall ist ein bestimmter Signalanschluß weit zu dem benachbarten Signalanschluß beabstandet, und die Signalleitung zu den bestimmten Signalanschluß kann durch den weiten Bereich in der Anschluß bildenden Lage geführt werden.

Claims (30)

1. Flip-Chip-Halbleitereinrichtung (1; 50B; 200; 200A; 200B) eines mehrlagigen Aufbaus mit einer Zellen bildenden Lage und einer Anschlußflächen bildenden Lage, umfassend
Eingangs- und Ausgangszellen (21/22/23; 20/21/22/23; 2 1/2 2/2 3/2 4; 111; 112; 113; 114; 131; 132; 211; 212; 223; 301), die in der Zellen bildenden Lage zusammen mit Makrozellen (215) gebildet sind;
Energiezufuhr-Anschlußflächen (11; 12; 512), die in der Anschlußflächen bildenden Lage ausgebildet und elektrisch mit den Eingangs- und Ausgangszellen verbunden sind; und
Signalanschlußflächen (30/31/32/33), die in der Anschlußflächen bildenden Lage aus­ gebildet und elektrisch mit den Eingangs- und Ausgangszellen verbunden sind, dadurch gekennzeichnet, daß
die Signalanschlußflächen (30/31/32/33) außerhalb der Energiezufuhr-Anschlußflächen (11; 12) ausgebildet sind.
2. Flip-Chip-Halbleitereinrichtung nach Anspruch 1, bei der die Signalanschlußflächen (30; 31; 32; 33) und die Energiezuführanschlußflächen (11/12) mit entsprechenden Signalan­ schlußflächen (41 1-41 3/42 1-42 3/43 1-43 3/44 1-44 3), die direkt mit Signalleitungen oder -linien (51 1-51 3/52 1-52 3/53 1-53 3/54 1-54 3) verbunden sind, zu verbinden sind, ohne durch eine andere bzw. verschiedene Lage und entsprechende Energiezufuhranschlußflä­ chen hindurchzutreten, die auf einer Anschlußflächen bildenden Schicht eines mehrlagi­ gen Bausteinsubstrats (50A) gebildet sind.
3. Flip-Chip-Halbleitereinrichtung nach Anspruch 1, bei der die Eingangs- und Ausgangs­ zellen Eingangs- und Ausgangszellengruppen (21/22/23; 20/21/22/23; 111; 112; 113; 114; 131; 132; 211; 212; 223; 301) bilden, die ihrerseits Spalten von Eingangs- und Aus­ gangszellengruppen bilden, die sich in Richtungen erstrecken, die periphere Ränder (ld) der Anschlußflächen bildenden Lage kreuzen:
4. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Richtungen senkrecht zu den peripheren Rändern (1d) der Anschlußflächen bildenden Lage, die in rechteckiger Konfiguration gestaltet ist, verlaufen.
5. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Signalanschlußflächen und die Energiezufuhranschlußflächen, die mit entsprechenden Signalanschlußflächen (41 1-­ 41 3/42 1-42 3/43 1-43 3/44 1-44 3) zu verbinden sind, die direkt mit Signalleitungen (51 1-51 3/ 52 1-52 3/53 1-53 3/54 1-54 3) ohne Hindurchtreten durch eine interschiedliche Lage und ent­ sprechende Energiezuführanschlußflächen verbunden sind, die auf einer Anschlußflächen bildenden Lage eines mehrlagigen Bauteilsubstrats (50A) gebildet sind.
6. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Signalanschlußflächen Spaltengruppen (31/32/33; 30/31/32/33) von Signalanschlußflächen bilden, die jeweils den Spalten von Eingangs- und Ausgangszellengruppen (21/22/23; 20/21/22/23) zu­ geordnet sind.
7. Flip-Chip-Halbleitereinrichtung nach Anspruch 6, bei der jede der Spaltengruppen der Signalanschlußflächen eine Spalte Signalanschlußflächen (32) aufweist, die über einer zugeordneten der Spalten von Eingangs- und Ausgangszellengruppen (21/22/23) und weiteren Spalten von Signalanschlußflächen (31/33) benachbart zu der Signalanschluß­ flächenspalte angeordnet sind.
8. Flip-Chip-Halbleitereinrichtung nach Anspruch 7, bei der die anderen Spalten der Signal­ anschlußflächen (31/33; 112) symmetrisch auf beiden Seiten der Spalte der Signalan­ schlußflächen (32) angeordnet sind.
9. Flip-Chip-Halbleitereinrichtung nach Anspruch 7, bei der die weiteren Spalten der Signalanschlußflächen (131) asymmetrisch im Hinblick auf die Signalanschlußflächen- Spalte angeordnet sind.
10. Flip-Chip-Halbleitereinrichtung nach Anspruch 6, bei der eine der Spaltengruppen der Signalanschlußflächen eine Spalte Signalanschlußflächen umfaßt, die über einer zugeord­ neten der Spalten der Eingangs- und Ausgangszellengruppen und mindestens einer Spalte der Signalanschlußflächen, die sich auf jeder Seite der Spalte der Signalanschlußflächen (131; 132) befinden, angeordnet sind.
11. Flip-Chip-Halbleitereinrichtung nach Anspruch 1, bei der die Makrozellen (215) inner­ halb der Eingangs- und Ausgangszellen (211) ausgebildet sind.
12. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Spalten Eingangs- und Aus­ gangszellengruppen (201) zueinander so beabstandet sind, daß die Makrozellen in einer Weise angeordnet sind, daß sie einen inneren Bereich (202) der Zellen bildenden Lage und freie Bereiche (202) zwischen den Spalten der Eingangs- und Ausgangszellengrup­ pen einnehmen.
13. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Eingangs- und Ausgangs­ zellengruppen (21/22/23) gleich der Zahl der Eingangs- und Ausgangszellengruppen sind.
14. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der wenigstens eine der Eingangs- und Ausgangszellengruppen (111) verschieden von der Zahl der Eingangs- und Aus­ gangszellen von anderen der Eingangs- und Ausgangszellengruppen (121) ist.
15. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Spalten der Eingangs- und Ausgangszellengruppen (21/22/23; 212) in ihrer Zahl gleich den Eingangs- und Aus­ gangszellengruppen sind.
16. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der wenigstens einer der Spalten von Eingangs- und Ausgangszellengruppen (132; 211; 223) in der Zahl verschieden von den Eingangs- und Ausgangszellengruppen von anderen der Spalten Eingangs- und Aus­ gangszellengruppen (212) ist.
17. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der wenigstens zwei der Eingangs- und Ausgangszellen (21/22/23) einer der Eingangs- und Ausgangszellengruppen zuein­ ander (61/62) beabstandet sind.
18. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der wenigstens eine der Eingangs- und Ausgangszellengruppen (20/21/22/23) von nur einer Eingangs- und Ausgangszelle gebildet ist.
19. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der wenigstens eine der Eingangs- und Ausgangszellengruppen eine (22) der Eingangs- und Ausgangszellen und weitere Eingangs- und Ausgangszellen (21/23) in symmetrischer Anordnung hinsichtlich besag­ ter einer der Eingangs- und Ausgangszellen aufweist.
20. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der wenigstens eine der Eingangs- und Ausgangszellengruppen (131/132/133) eine der Eingangs- und Ausgangszellen und weitere Eingangs- und Ausgangszellen in asymmetrischer Anordnung in Hinblick auf die besagte eine der Eingangs- und Ausgangszellen aufweist.
21. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der eine der Spalten der Eingangs- und Ausgangszellengruppen die Eingangs- und Ausgangszellengruppen (222) aneinander angrenzend aufweist.
22. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der eine der Eingangs- und Aus­ gangszellengruppen-Spalten die Eingangs- und Ausgangszellengruppen (225) zueinander beabstandet zum Schaffen eines Freibereiches, der einer Verdrahtungsleitung zugeordnet ist, aufweist.
23. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Eingangs- und Ausgangs­ zellengruppen von wenigstens einer der Spalten der Eingangs- und Ausgangszellengrup­ pen entfernt sind, so daß Makrozellen den Freibereich (511) einnehmen, der der wenig­ stens einen der Spalten der Eingangs- und Ausgangszellengruppen zuzuordnen ist.
24. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Spalten der Eingangs- und Ausgangszellengruppen in gleichmäßigen Intervallen (21/22/23) angeordnet sind.
25. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der zwei der Spalten der Eingangs- und Ausgangszellengruppen mit einem Intervall (511) zueinander beabstandet sind, das verschieden von dem Intervall zwischen weiteren zwei der Spalten Eingangs- und Aus­ gangszellengruppen ist.
26. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der die Spalten der Eingangs- und Ausgangszellengruppen (21/22/23) von Energiezuführleitungen beaufschlagt werden, die mit den Energiezufuhranschlußflächen mittels Durchgangslöchern und dazu parallel sich erstreckend verbunden sind.
27. Flip-Chip-Halbleitereinrichtung nach Anspruch 1, bei der die Energiezufuhranschluß­ flächen (512), die mit den Eingangs- und Ausgangszellen verbunden sind, auf einer virtu­ ell geschlossenen Leitung angeordnet sind, die sich innerhalb der Signalanschlußflächen erstreckt.
28. Flip-Chip-Halbleitereinrichtung nach Anspruch 27, bei der die virtuelle Leitung an den Ecken der Anschlußflächen bildenden Lage so nach außen hervorragt, daß sie außerhalb eines Bereiches der Zellen bildenden Lage verläuft, die die Makrozellen (215) einneh­ men.
29. Flip-Chip-Halbleitereinrichtung nach Anspruch 1, weiter umfassend Energiezufuhrleitun­ gen, die sich auf einer Lage der mehrlagigen Struktur erstrecken, die verschieden von der Zellen bildenden Lage und der Anschlußflächen bildenden Lage ist und an ersten Enden davon mit den Eingangs- und Ausgangszellen und an zweiten Enden davon mit den Ener­ giezufuhranschlußflächen zusammen mit Energiezuführleitungen verbunden ist, die zwi­ schen anderen Energiezuführanschlußflächen (13/14) und den Makrozellen geschaltet sind.
30. Flip-Chip-Halbleitereinrichtung nach Anspruch 3, bei der eine der Eingangs- und Aus­ gangszellen in einer (21) der Eingangs- und Ausgangszellengruppen hinsichtlich der Größe von anderen Eingangs- und Ausgangszellen (22/23) in derselben Eingangs- und Ausgangszellengruppe verschieden ist.
DE10164606A 2000-12-21 2001-12-21 Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen Expired - Fee Related DE10164606B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000389519A JP3825252B2 (ja) 2000-12-21 2000-12-21 フリップチップ型半導体装置
JP2000-389519 2000-12-21

Publications (2)

Publication Number Publication Date
DE10164606A1 true DE10164606A1 (de) 2002-07-04
DE10164606B4 DE10164606B4 (de) 2006-10-12

Family

ID=18856047

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10164606A Expired - Fee Related DE10164606B4 (de) 2000-12-21 2001-12-21 Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen

Country Status (4)

Country Link
US (1) US6847120B2 (de)
JP (1) JP3825252B2 (de)
DE (1) DE10164606B4 (de)
TW (1) TW519730B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170844A (ja) 2000-12-04 2002-06-14 Oki Electric Ind Co Ltd 半導体装置
TW536765B (en) * 2001-10-19 2003-06-11 Acer Labs Inc Chip package structure for array type bounding pad
TW532567U (en) * 2002-06-05 2003-05-11 Via Tech Inc Flip chip package substrate and flip chip
DE102004015654A1 (de) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Endstufe zum Ansteuern einer elektrischen Maschine
FR2879813A1 (fr) * 2004-12-17 2006-06-23 St Microelectronics Sa Dispositif de connexion electrique d'une puce de circuits integres sur une plaque principale
CN100421241C (zh) * 2005-01-18 2008-09-24 松下电器产业株式会社 半导体集成电路
JP4539916B2 (ja) 2005-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
US7391122B1 (en) * 2005-03-04 2008-06-24 Altera Corporation Techniques for flip chip package migration
US20070187808A1 (en) * 2006-02-16 2007-08-16 Easic Corporation Customizable power and ground pins
JP4993929B2 (ja) * 2006-03-23 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
KR20090088640A (ko) * 2008-02-15 2009-08-20 삼성전자주식회사 반도체 패키지 제조 방법
JP5356904B2 (ja) 2009-04-27 2013-12-04 パナソニック株式会社 半導体集積回路チップ
JP5340047B2 (ja) 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
JP2018032141A (ja) 2016-08-23 2018-03-01 東芝メモリ株式会社 半導体装置
WO2020065905A1 (ja) * 2018-09-28 2020-04-02 株式会社ソシオネクスト 半導体集積回路装置
WO2021161364A1 (ja) * 2020-02-10 2021-08-19 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411298A (en) * 1981-10-09 1983-10-25 J. I. Case Company Log splitter mounting arrangement
US4503894A (en) * 1983-08-24 1985-03-12 Kazmer Gratkowski Wood splitting device
JPH05267302A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
US6410990B2 (en) * 1997-12-12 2002-06-25 Intel Corporation Integrated circuit device having C4 and wire bond connections
JP3119631B2 (ja) 1998-09-24 2000-12-25 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置及びその設計方法
JP2000174153A (ja) * 1998-12-01 2000-06-23 Shinko Electric Ind Co Ltd 多層配線基板
US6388199B1 (en) * 2000-07-31 2002-05-14 Micron Technology, Inc. Selectively adjusting surface tension of soldermask material

Also Published As

Publication number Publication date
JP2002190526A (ja) 2002-07-05
DE10164606B4 (de) 2006-10-12
TW519730B (en) 2003-02-01
US20020113319A1 (en) 2002-08-22
US6847120B2 (en) 2005-01-25
JP3825252B2 (ja) 2006-09-27

Similar Documents

Publication Publication Date Title
DE2857467C2 (de)
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
EP1252660B1 (de) Bipolartransistor
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3712178C2 (de)
DE3423211C2 (de) Halbleiterbauteil
AT502128A2 (de) Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE102006011473A1 (de) Verfahren zum MCP-Häusen für eine ausgeglichene Leistung
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
DE19546953A1 (de) Digital-Analog-Wandler mit Widerstandsreihe
DE2823555A1 (de) Zellenfoermige integrierte schaltung
DE102006043032A1 (de) Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche
DE60027297T2 (de) Übergang zwischen einem symetrischen und einem asymetrischen streifenleiter
DE19830161B4 (de) Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE102022118842A1 (de) Verbindungsstrukturen zur verbesserung der signalintegrität innerhalb gestapelter chips
DE19732114C2 (de) Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung
EP1033753A2 (de) Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten
EP1075027A2 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE10132668A1 (de) Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee