AT502128A2 - Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten - Google Patents

Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten Download PDF

Info

Publication number
AT502128A2
AT502128A2 AT0906405A AT90642005A AT502128A2 AT 502128 A2 AT502128 A2 AT 502128A2 AT 0906405 A AT0906405 A AT 0906405A AT 90642005 A AT90642005 A AT 90642005A AT 502128 A2 AT502128 A2 AT 502128A2
Authority
AT
Austria
Prior art keywords
layers
metal
integrated circuit
via layer
capacitor
Prior art date
Application number
AT0906405A
Other languages
English (en)
Original Assignee
Triad Semiconductor Inc
Viasic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triad Semiconductor Inc, Viasic Inc filed Critical Triad Semiconductor Inc
Publication of AT502128A2 publication Critical patent/AT502128A2/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

- 1 • · ·· ·· • · · ♦ ·· ··♦♦ ·♦·· »
BESCHREIBUNG
Technologischer Hintergrund
Ein Kondensator ist eine grundlegende elektronische Vorrichtung mit zwei Anschlüssen, die in einer integrierten Schaltung erzeugt werden kann. In einer integrierten Schaltung ist es jedoch oft schwierig, einen gut gesteuerten Kapazitätswert zu realisieren. Die Abweichung, die sich aus den bei der Herstellung integrierter Schaltungen beteiligten Prozessen ergibt, kann bewirken, dass der Wert eines bestimmten Kondensators von Vorrichtung zu Vorrichtung um bis zu 30% verschieden ist. Daher werden am häufigsten mehrere kleinere Kondensatoren verwendet, indem sie parallel geschaltet werden, um einen großen Kondensator zu erzeugen. Die Genauigkeit der kombinierten Kapazität dieser kleineren Kondensatoren kann besser als 0,1% sein. Daher wird allgemein in integrierten Schaltungen eine Gruppe von Kondensatoren verwendet. Eine Kondensatorgruppe enthält eine Mehrzahl von einzelnen Kondensatoren, die in Reihen und Spalten positioniert sind, um die Leitung von Signalen innerhalb der integrierten Schaltung zu ermöglichen. Ein in einer integrierten Schaltung verwendeter Kondensator-Typ ist ein „Poly-Poly"-Kon-densator, der eine Parallel-Platten-Struktur benützt, die zwei Polysiliziumschichten enthält.
Fig. 1 zeigt eine Seitenansicht der Halbleiterschichten, die einen Standard-Poly-Poly-Kondensator in einer integrierten Schaltung bilden. Der Kondensator 100 ist durch die Polysiliziumschichten 106 und 108 gebildet, wobei ein Oxid (Detail der Deutlichkeit halber weggelassen) zwischen den Polysiliziumschichten dünner als normale Zwischenschicht-Oxide sind. Unter dem Kondensator 100 befindet sich eine Quelle 104, die in das Siliziumsubstrat 102 diffundiert wird. Die Quelle 104 ist normalerweise mit einem rauscharmen Punkt mit niedriger Impedanz in der Schaltung verbunden, um die Abschirmung des Kondensators gegen Substrat-Rauschen zu unterstützen. Die Polysiliziumschichten 106 und 108 sind mit einer Metall-Routing-Schicht (Metall 1) verbunden, die dazu verwendet wird, den Kondensator 100 mit anderen Elementen der Schaltung oder mit Bondkontaktstellen inner- - 2 • ···· - 2 • ···· ·· ·· ···· ···· halb der integrierten Schaltung zu verbinden. Ein Kontakt 114 verbindet die untere Polysiliziumschicht 106 mit einer ersten Routing-Bahn 110 aus dem Metall 1, und ein Kontakt 116 verbindet die obere Polysiliziumschicht 108 mit einer zweiten Routing-Bahn 112 aus dem Metall 1.
Fig. 2 zeigt eine Draufsicht auf Halbleiterschichten, die einen Standard-Poly-Poly-Kondensator in einer integrierten Schaltung bilden. Wie oben in Verbindung mit Fig. 1 gezeigt und beschrieben, ist die erste Routing-Bahn 110 aus dem Metall 1 durch einen Kontakt 114 mit der unteren Polysiliziumschicht 106 verbunden. Die zweite Routing-Bahn 112 aus dem Metall 1 ist durch einen Kontakt 116 mit der oberen Polysiliziumschicht 108 verbunden. Unterhalb des durch die Polysiliziumschichten 106 und 108 gebildeten Kondensators 100 befindet sich die Quelle 104, die in das Siliziumsubstrat 102 diffundiert wird.
Offenbarung der Erfindung
Die vorliegende Erfindung sieht eine Halbleitervorrichtung mit mehreren Schichten und einer Kondensatorgruppe vor. In beispielhaften Ausführungsformen können die mehreren Schichten drei Metallschichten, zwei Polysiliziumschichten und eine Via-Schicht inkludieren. Die Kondensatorgruppe enthält mehrere einzelne Kondensatoren. Mindestens eine der Schichten in der Halbleitervorrichtung ist eine Via-Schicht, die so konfiguriert ist, dass sie die Verbindungen und Kapazitäten der mehreren einzelnen Kondensatoren in der Kondensatorgruppe bestimmt. Die Halbleitervorrichtung kann auch mehrere Schaltungselemente enthalten.
In einigen Ausführungsformen ist eine Metallstruktur innerhalb der Halbleitervorrichtung angeordnet, um eine elektromagnetische Abschirmung für mindestens einen der mehreren einzelnen Kondensatoren in der Kondensatorgruppe vorzusehen. Die Metallstruktur kann eine Metallschicht sein, die geerdet ist.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt eine Seitenansicht der Halbleiterschichten, die einen Standard-Poly-Poly-Kondensator in einer integrierten Schaltung bilden.
Fig. 2 zeigt eine Draufsicht auf die Halbleiterschichten, die einen Standard-Poly-Poly-Kondensator in einer integrierten Schaltung bilden. ······ · ··· • · · ···· · ····· • · · · ·· · · ·· ·· ·· ········ · - 3 -
Fig. 3 zeigt eine M x N-Kondensatorgruppe gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung.
Fig. 4 zeigt eine Seitenansicht der Halbleiterschichten, die einen Poly-Poly-Kondensator gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung bilden.
Fig. 5 zeigt eine Draufsicht auf die Halbleiterschichten, die einen Poly-Poly-Kondensator gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung bilden.
Fig. 6 ist eine schematische Darstellung, die eine durch eine Metallabschirmung gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung gebildete parasitäre Kapazität zeigt.
Fig. 7 zeigt eine Seitenansicht der Halbleiterschichten, die zwei benachbarte abgeschirmte Kondensatoren gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung bilden.
Fig. 8 zeigt eine Draufsicht auf die Schicht aus dem Metall 1 von zwei benachbarten abgeschirmten Kondensatoren gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung.
Fig. 9 zeigt eine Draufsicht auf die Schichten aus einem Metall 2 und 3 von zwei benachbarten abgeschirmten Kondensatoren gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung.
Fig. 10 zeigt eine Gruppe von Kondensatoren gemäß zumindest einiger Ausführungsformen der vorliegenden Erfindung.
Fig. 11 zeigt die Schichten aus dem Metall 2 und 3 einer Matrix von Kondensatoren gemäß zumindest einigen Ausführungsformen der vorliegenden Erfindung.
Beste Art(en) der Ausführung der Erfindung
Es sei verstanden, dass die vorliegende Erfindung nicht auf die hier geoffenbarten Ausführungsbeispiele beschränkt ist. Die Bedeutung bestimmter Ausdrücke, wie sie im Zusammenhang mit dieser Offenbarung verwendet werden, sind wie folgt zu verstehen.
Der Ausdruck „Metallschicht" bezieht sich auf jegliche Schichten, die zur Herstellung von Verbindungen zwischen verschiedenen Elementen innerhalb einer Vorrichtung verwendet werden. Die Me-tallschichten können tatsächliche Metall-Routing-Leiterzüge, Kontakte oder Vias enthalten. Ein Via kann durch Ätzen von Material, wie definiert, durch eine Maskenschicht im Herstellungsprozess oder durch direktes Aussetzen gegenüber einem Elektronenstrahl gebildet werden. Das vom Ätzen herrührende Loch • · · · · ·· ·· · · • · · · · · · ··· • · · · ··· · · ···· • · · · ·· · · ·· ·· ·· ···· ···· · - 4 - wird dann mit Metall gefüllt und wird für die vertikale Verbindung zwischen Metallschichten in einer integrierten Schaltung benützt. Andere Ausdrücke werden entweder bei deren Einführung diskutiert, ansonsten sollte angenommen werden, dass sie die herkömmliche Bedeutung haben, wie sie vom Durchschnittsfachmann auf dem Gebiet der Halbleitertechnik verstanden wird.
Eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung weist eine Mehrzahl von Schichten und eine Kondensatorgruppe auf, die aus einer Mehrzahl einzelner Kondensatoren zusammengesetzt ist, die in organisierter Weise, wie Reihen und Spalten, angeordnet sind. Der Kapazitätswert und die Verbindung beider Anschlüsse der Kondensatoren mit anderen Schaltungselementen wird durch die Via-Schichten während des Herstellungsprozesses konfiguriert. Fig. 3 zeigt eine integrierte Schaltung 300, die eine M x N-Matrix 302 von Kondensatoren enthält. Die Kondensatoren können unter Verwendung horizontaler und vertikaler Routing-Bahnen miteinander verbunden sein. Diese Routing-Bahnen werden durch segmentierte Drähte von feststehender Länge gebildet, die durch genauer in Fig. 4 gezeigte Vias Ende an Ende verbunden sind. Die durch die Konfiguration der Matrix kombinierten Kondensatoren können mit anderen Schaltungselementen oder Bondkontaktstellen innerhalb der integrierten Schaltung verbunden werden. In einer Ausführung der Erfindung kann eine Kondensator-Matrix konfiguriert und können die Signale unter Verwendung einer einzigen Via-Schicht geroutet werden, die durch eine (1) Maske des Herstellungsprozesses festgelegt ist.
Eine Diskussion der Verwendung von Via-Masken und programmierbaren Vias zur kundengemäßen Herstellung einer Halbleitervorrichtung ist im US-Patent 6 580 289 zu finden, welches durch Bezugnahme hierin mit eingeschlossen ist.
Eine Vorrichtung gemäß der vorliegenden Erfindung kann in verschiedenen Halbleiter-Prozessen einschließlich - jedoch ohne Einschränkung darauf - CMOS, BICMOS, SIGE, GaAs und HBT realisiert werden. Die einzelnen Kondensatoren der Matrix können mit Techniken einschließlich - jedoch ohne Einschränkung darauf -PIP (Polysilizium-Isolator-Polysilizium) und MIM (Metall-Isola-tor-Metall) hergestellt werden. Jeder Kondensator hat zwei Metallkontakte, wobei sich einer an der oberen Platte und der andere an der unteren Platte befindet. Jeder Kondensator-Kontakt kann die zugehörigen Leitwege durch Vias festgelegt haben. Wäh- • · t ♦ · · · ··· • · · ♦ ··· · · ···· • · ♦ ♦ · · ♦ · ·· ·· ·· ···· ···· · - 5 - rend die hier beschriebenen spezifischen Ausführungsformen der vorliegenden Erfindung Kondensatoren mit zwei Polysiliziumschichten veranschaulichen, kann jeder Halbleiterprozess mit einem Mittel zur Realisierung von Kondensatoren unter Verwendung verschiedener Schichten, wie z.B. von zwei Metallschichten, und anderen Schichten zum Routen und/oder Abschirmen verwendet werden.
Fig. 4 ist eine Ausführungsform der vorliegenden Erfindung, die eine Seitenansicht der Halbleiterschichten zeigt, die einen Poly-Poly-Kondensator unter Verwendung eines CMOS-Prozesses bilden. Ein Kondensator 400 wird durch Polysiliziumschichten 406 und 408 gebildet, wobei ein Oxid (Detail der Deutlichkeit halber weggelassen) zwischen den Polysiliziumschichten dünner als normale Zwischenschicht-Oxide ist. Unter dem Kondensator 400 befindet sich eine Quelle 404, die in ein Siliziumsubstrat 402 diffundiert ist. Die Quelle 404 ist mit einem rauscharmen Punkt mit niedriger Impedanz in der Schaltung verbunden, wie Analog-Masse, um die Abschirmung des Kondensators 400 gegen Substrat-Rauschen zu unterstützen. Die Polysiliziumschichten 406 und 408 sind mit einer Metall-Routing-Schicht (Metall 2) verbunden, die dazu verwendet wird, den Kondensator 400 mit anderen Schaltungselementen oder mit Bondkontaktstellen innerhalb der integrierten Schaltung zu verbinden. Die untere Polysiliziumschicht 406 ist durch einen Kontakt 414 und ein Via 420 mit einer ersten Routing-Bahn 418 aus dem Metall 2 verbunden. Die obere Polysiliziumschicht 408 ist mit einer zweiten Routing-Bahn 426 aus dem Metall 2 (vgl. Fig. 5) durch einen Kontakt 416 und ein Via 422 verbunden.
Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung kann eine Anordnung der Kondensatorgruppe relativ zu einer Metallstruktur inkludieren, welche eine elektromagnetische Abschirmung der Kondensatorgruppe oder eines einzelnen Kondensators innerhalb der Kondensatorgruppe von anderen Schichten der integrierten Schaltung vorsieht. Die Abschirmung ermöglicht es, dass Signale über und/oder unter der Kondensatorgruppe geroutet werden, was zu einer größeren Ausnützung der Fläche der integrierten Schaltung führt.
Bei Verwendung einer Kondensatorgruppe können sich parasitäre Kapazitäten aus dem Signal-Routing ergeben, welches verwendet wird, um die einzelnen Kondensatoren untereinander zu verbinden. Um die Auswirkungen dieser parasitären Kapazitäten auf ein Minimum zu reduzieren, kann eine Abschirmung über dem Kondensator 400 unter Verwendung einer Metall-Abschirmungsschicht 410 (Metall 1) gebildet werden. Es werden Öffnungen in der Metall-Abschirmungsschicht 410 vorgesehen, welche es ermöglichen, dass die obere Polysiliziumschicht 408 und die untere Polysiliziumschicht 406 mit der Schicht aus dem Metall 2 für Routing-Zwecke in Verbindung gelangen. Die Metall-Abschirmungsschicht 410 ist mit einem rauscharmen Punkt mit niedriger Impedanz in der Schaltung, wie Analog-Masse, über ein Via 424 und eine dritte Routing-Bahn 428 aus dem Metall 2 verbunden (vgl. Fig. 5) .
Fig. 5 zeigt eine Draufsicht auf die Halbleiterschichten eines Poly-Poly-Kondensators, wie in Verbindung mit Fig. 4 gezeigt und beschrieben. Die erste Routing-Bahn 418 aus dem Metall 2 ist durch die Öffnung in der Metall-Abschirmungsschicht 410 mit der unteren Polysiliziumschicht 406 über ein Via 420 und einen Kontakt 414 verbunden (vgl. Fig. 4). Die zweite Routing-Bahn 426 aus dem Metall 2 ist durch die Öffnung in der Metall-Abschirmungsschicht 410 mit der oberen Polysiliziumschicht 408 durch ein Via 422 und einen Kontakt 416 verbunden (vgl. Fig. 4). Die dritte Routing-Bahn 428 aus dem Metall 2 ist mit der Erde und der Metall-Abschirmungsschicht 410 durch ein Via 424 verbunden. Unter dem durch die Polysiliziumschichten 406 und 408 gebildeten Kondensator 400 befindet sich die Quelle 404 (vgl. Fig. 4), die in das Siliziumsubstrat 402 diffundiert ist.
Fig. 6 sieht eine symbolische Darstellung der parasitären Kapazitäten vor, die durch die Abschirmung unter Verwendung der Metall-Abschirmungsschicht, wie in Verbindung mit Fig. 4 gezeigt und beschrieben ist, gebildet wird. Der Kondensator 602 (CI) stellt den Kondensator dar, der durch die Polysiliziumschichten 406 und 408 gebildet wird (vgl. Fig. 4). Der Kondensator 604 (C2) stellt die parasitäre Kapazität dar, die durch die Metall-Abschirmungsschicht 410 und die obere Polysiliziumschicht 408 gebildet wird (vgl. Fig. 4). Der Kondensator 606 (C3) stellt die parasitäre Kapazität dar, die durch die Metall-Abschirmungsschicht 410 und die untere Polysiliziumschicht 406 gebildet wird (vgl. Fig. 4). Der Kondensator 608 (C4) stellt die parasitäre Kapazität dar, die durch die untere Polysiliziumschicht 406 und ♦ ♦ • · • · · • ···« • · · · • ··· · • · · · ·· · · ·· ·· ·· ···· ···· · - 7 - die Quelle 404 gebildet wird (vgl. Fig. 4). Wie in Fig. 6 gezeigt, sind alle parasitären Kapazitäten geerdet, was die wirksame Ausnützung der Abschirmung in parasitär unempfindlichen geschalteten Kondensator-Schaltungen ermöglicht, wo jede Kapazität gegenüber Masse effektiv aufgehoben wird. Unter Verwendung eines abgeschirmten Kondensators, wie in den Fig. 4 und 5 gezeigt und beschrieben, ist es möglich, eine Kondensatorgruppe mit mehr Flexibilität beim Routen von Signalen zu schaffen.
Fig. 7 ist eine Ausführungsform der vorliegenden Erfindung, wobei sie eine Seitenansicht der Halbleiterschichten zeigt, die zwei benachbarte, geschirmte Kondensatoren bilden. Ein erster Kondensator 700 ist durch die Polysiliziumschichten 706 und 708 gebildet, wobei ein Oxid (Details der Deutlichkeit halber weggelassen) zwischen den Polysiliziumschichten dünner als normale Zwischenschichten-Oxide ist. Unter dem Kondensator 700 befindet sich eine Quelle 704, die in ein Siliziumsubstrat 702 diffundiert ist. Die Quelle 704 ist mit einem rauscharmen Punkt mit niedriger Impedanz im Schaltkreis verbunden, wie Analog-Masse, um die Abschirmung des Kondensators 700 gegen Substrat-Rauschen zu unterstützen. Die Polysiliziumschichten 706 und 708 sind mit einer Metall-Routing-Schicht (Metall 2) verbunden, die dazu verwendet wird, den Kondensator 700 mit anderen Schaltungselementen oder mit Bondkontaktstellen innerhalb der integrierten Schaltung zu verbinden. Die untere Polysiliziumschicht 706 ist durch einen Kontakt 714 und ein Via 722 mit einer der Routing-Bahnen 718 aus dem Metall 2 verbunden. Die obere Polysiliziumschicht 708 ist durch einen Kontakt 716 und ein Via 724 mit mindestens einer der Routing-Bahnen 718 aus dem Metall 2 verbunden. Um innerhalb des integrierten Schaltkreises eine maximale Routing-Flexibilität vorzusehen, ist eine zweite Metall-Routing-Schicht (Metall 3) vorgesehen. Die Schichten aus dem Metall 2 und dem Metall 3 können unter Verwendung einer programmierbaren Via-Schicht 730 (Detail der Deutlichkeit halber weggelassen) miteinander verbunden werden.
Segmente einer Metall-Abschirmungsschicht (Metall 1) werden verwendet, um eine Abschirmung für die einzelnen Kondensatoren zu bilden. Die Abschirmung wird unter Verwendung eines ersten Abschirmungssegments 710 aus dem Metall 1 über dem ersten Kondensator 700 gebildet. Im Abschirmungssegment 710 aus dem Metall 1 sind Öffnungen vorgesehen, welche ermöglichen, dass die obere ·♦···· · · · · • · · ♦ ··· · · ··♦♦ t t · · ♦ « · · ·· ·· t· ···· ···· · - 8 -
Polysiliziumschicht 708 und die untere Polysiliziumschicht 706 des ersten Kondensators 700 mit der Schicht aus dem Metall 2 für Routing-Zwecke verbunden werden. Das erste Abschirmungssegment 710 aus dem Metall 1 ist mit einem rauscharmen Punkt mit niedriger Impedanz in der Schaltung, wie Analog-Masse, über ein Via 720 und mindestens eine der Routing-Bahnen 718 aus dem Metall 2 verbunden. Während die in dieser Ausführungsform gezeigte Metall-Abschirmungsschicht als in eine Mehrzahl von Segmenten unterteilt gezeigt ist, die zum Abschirmen verschiedener einzelner Kondensatoren verwendet werden, kann die Metall-Abschirmungs-schicht eine vollständige oder Teil-Schicht über die gesamte Vorrichtung oder über die gesamte Kondensatorgruppe oder einen Teil davon sein.
Ein zweiter Kondensator 701 ist durch Polysiliziumschichten 707 und 709 gebildet, wobei ein Oxid (Detail der Deutlichkeit halber weggelassen) zwischen den Polysiliziumschichten dünner als normale Zwischenschicht-Oxide ist. Unter dem Kondensator 701 befindet sich eine Quelle 704, die in das Siliziumsubstrat 702 diffundiert ist. Die Polysiliziumschichten 707 und 709 sind mit der ersten Metall-Routing-Schicht (Metall 2) verbunden, die verwendet wird, um den Kondensator 701 mit den anderen Schaltungselementen oder mit Bondkontaktstellen innerhalb der integrierten Schaltung zu verbinden. Die untere Polysiliziumschicht 707 ist durch einen Kontakt 715 und ein Via 725 mit mindestens einer der Routing-Bahnen 718 aus dem Metall 2 verbunden. Die obere Polysiliziumschicht 709 ist durch einen Kontakt 717 und ein Via 723 mit mindestens einer der Routing-Bahnen 718 aus dem Metall 2 verbunden.
Eine Abschirmung ist über dem zweiten Kondensator 701 unter Verwendung eines zweiten Abschirmungssegments 711 aus dem Metall 1 gebildet. Im zweiten Abschirmungssegment 711 aus dem Metall 1 sind Öffnungen vorgesehen, die es ermöglichen, dass die obere Polysiliziumschicht 709 und die untere Polysiliziumschicht 707 des zweiten Kondensators 701 mit der Schicht aus dem Metall 2 für Routing-Zwecke verbunden werden. Das zweite Abschirmungssegment 711 aus dem Metall 1 ist mit einem rauscharmen Punkt mit niedriger Impedanz in der Schaltung, wie Analog-Masse, durch ein Via 721 und mindestens eine der Routing-Bahnen 718 aus dem Metall 2 verbunden.
Fig. 8 und 9 zeigen eine Draufsicht auf die Halbleiter- 9 9 • ··· • · · ··· φ ·· • · · · · · ψ ·· ·· ·«······ · schichten, die zwei benachbarte abgeschirmte Kondensatoren bilden, wie in Verbindung mit Fig. 7 gezeigt und beschrieben. Die beiden benachbarten abgeschirmten Kondensatoren bilden eine 1x2-Kondensator-Kachel. Fig. 9 zeigt die Routing-Bahnen 718 aus dem Metall 2 und die Routing-Bahnen 728 aus dem Metall 3, die verwendet werden können, um die Kondensatoren 700 und 701 miteinander oder mit anderen Schaltungselementen oder mit Bondkontaktstellen innerhalb der integrierten Schaltung zu verbinden (vgl. Fig. 7). In der gezeigten Ausführungsform gibt es ein Routing-Gitter aus sechzehn vertikalen Routing-Bahnen 718 aus dem Metall 2, die rechtwinkelig zu acht horizontalen Routing-Bahnen 728 aus dem Metall 3 verlaufen, wodurch ein Routing-Netz gebildet wird. Alle direkten Verbindungen werden zu den Kondensatoren 700 und 702 unter Verwendung der Routing-Bahnen 718 aus dem Metall 2 hergestellt. Die übrigen Routing-Bahnen 718 aus dem Metall 2 und die Routing-Bahnen 728 aus dem Metall 3 können für das Routen von Signalen verwendet werden. Die Zwischenverbindungen zwischen den Schichten aus dem Metall 2 und dem Metall 3 können unter Verwendung von Vias wie den in Verbindung mit Fig. 7 beschriebenen programmierbaren Vias, erreicht werden, wobei die vertikalen und horizontalen Routing-Bahnen einander kreuzen. Somit zeigen Fig. 7, Fig. 8 und Fig. 9 gemeinsam eine Struktur und ein Verfahren zum Zusammenbauen von beispielhaften Ausführungsformen der Erfindung. Die Verwendung programmierbarer Vias zur Verbindung der Schichten aus dem Metall 2 und dem Metall 3 untereinander kann automatisiert werden; daher kann ein manuelles Routen von Signalen unnötig sein.
In Fig. 8 sind die Polysiliziumschichten 706 und 708 des ersten Kondensators 700 (vgl. Fig. 7) und die Polysiliziumschichten 707 und 709 des zweiten Kondensators 701 (vgl. Fig. 7) mit den Routing-Bahnen 718 aus dem Metall 2 verbunden (vgl. Fig. 9), die verwendet werden können, um den ersten Kondensator 700 und den zweiten Kondensator 701 miteinander oder mit anderen Schaltungselementen oder Bondkontaktstellen innerhalb der integrierten Schaltung zu verbinden. Zumindest eine der Routing-Bahnen 718 aus dem Metall 2 ist durch eine Öffnung im ersten Abschirmungssegment 710 aus dem Metall 1 mit der unteren Polysiliziumschicht 706 durch ein Via 722 und einen Kontakt 714 verbunden (vgl. Fig. 7). Mindestens eine der Routing-Bahnen 718 aus dem Metall 2 ist durch eine Öffnung im ersten Abschirmungsseg- ······ · ··· • · · · ··· · · ···· • · · · « · · · ^ A ·♦ ·· ·· ···· ···· · - 10 - ment 710 aus dem Metall 1 mit der oberen Polysiliziumschicht 708 durch ein Via 724 und einen Kontakt 716 verbunden (vgl. Fig. 7). Zusätzlich ist mindestens eine der Routing-Bahnen 718 aus dem Metall 2 mit der Erde und dem ersten Abschirmungssegment 710 aus dem Metall 1 über ein Via 720 verbunden. Unter den Kondensatoren 700 und 701 befindet sich die Quelle 704 (vgl. Fig. 7), die in das Siliziumsubstrat 702 diffundiert ist. Mindestens eine der Routing-Bahnen 718 aus dem Metall 2 ist durch eine Öffnung im zweiten Abschirmungssegment 711 aus dem Metall 1 mit der unteren Polysiliziumschicht 707 durch ein Via 725 und einen Kontakt 715 verbunden (vgl. Fig. 7). Mindestens eine der Routing-Bahnen 718 aus dem Metall 2 ist durch eine Öffnung im zweiten Abschirmungssegment 711 aus dem Metall 1 mit der oberen Polysiliziumschicht 709 durch ein Via 723 und einen Kontakt 717 verbunden (vgl. Fig. 7) . Mindestens eine der Routing-Bahnen 718 aus dem Metall 2 ist mit Masse und mit dem zweiten Abschirmungssegment 711 aus dem Metall 1 durch ein Via 721 verbunden.
Fig. 10 und 11 veranschaulichen eine Kondensatoren-Anord-nung, die unter Verwendung mehrerer lx2-Kondensatoren-Kacheln gebildet ist. Wie in Verbindung mit den Fig. 7, 8 und 9 oben gezeigt und beschrieben, können zwei benachbarte abgeschirmte Kondensatoren verwendet werden, um eine lx2-Kondensator-Kachel zu bilden. Die Fig. 10 und 11 zeigen, wie die Ix2-Kondensator-Ka-chel zu einer Gruppe von beliebiger praktischer Größe (typischerweise weniger als 1000 Einheiten) angeordnet werden können, indem einfach die Orientierung der Routing-Bahnen aus dem Metall 2 und aus dem Metall 3 abgewechselt wird. Fig. 10 zeigt eine Anordnung von Kondensatoren 1000, wie jenen, die in Verbindung mit Fig. 7 oben gezeigt und beschrieben wurden. Ein Routing-Netz 1100 ist in Fig. 11 veranschaulicht. Das Routing-Netz 1100 ist aus lx2-Kondensator-Kacheln zusammengesetzt, wobei die Orientierung der Metall 2-Routing-Bahnen 1102 von einer Kondensator-Kachel zur nächsten abgewechselt wird, um das Routing von Signalen durch die gesamte Matrix zu ermöglichen. Die Metall 3-Routing-Bahnen 1104 wechseln aus demselben Grund ebenfalls von einer Kondensator-Kachel zur nächsten ab.
Hierin sind spezifische Ausführungsformen einer Erfindung beschrieben. Der Durchschnittsfachmann auf dem Gebiet der Halbleitertechnik wird rasch erkennen, dass die Erfindung andere Anwendungen in anderen Umgebungen hat. Tatsächlich sind viele - 11 • · · · « • · · ··· • · · ♦ ·· ·· ·· • · · » • ··· • · · ·«······ ·
Ausführungsformen und Realisierungen möglich. Die folgenden Ansprüche sind in keiner Weise dazu bestimmt, den Umfang der Erfindung auf die oben beschriebenen spezifischen Ausführungsformen einzuschränken.

Claims (26)

  1. - 12 ······ · t · · • ·· · ··· · ····· ···· ·· · · ·· #· ·· ·«·· ···· « Patentansprüche: 1. Halbleitervorrichtung mit: einer Mehrzahl von Schichten, wobei die Mehrzahl von Schichten mindestens eine Via-Schicht aufweist; und einer Kondensatorgruppe, wobei die Kondensatorgruppe weiters eine Mehrzahl einzelner Kondensatoren aufweist, die so angeordnet sind, dass ihre Verbindungen und Kapazitäten zumindest teilweise durch eine Konfiguration der mindestens einen Via-Schicht bestimmt sind.
  2. 2. Halbleitervorrichtung nach Anspruch 1, wobei die mindestens eine Via-Schicht eine einzelne, programmierbare Via-Schicht ist.
  3. 3. Halbleitervorrichtung nach Anspruch 1, welche weiters eine Metallstruktur aufweist, die angeordnet ist, um eine elektromagnetische Abschirmung für mindestens einen der Mehrzahl von einzelnen Kondensatoren in der Kondensatorgruppe vorzusehen.
  4. 4. Halbleitervorrichtung nach Anspruch 3, wobei die Metallstruktur geerdet ist.
  5. 5. Halbleitervorrichtung nach Anspruch 3, wobei die Metallstruktur eine Metallschicht aufweist.
  6. 6. Halbleitervorrichtung nach Anspruch 1, wobei die Mehrzahl der Schichten mindestens drei Metallschichten, mindestens zwei Polysiliziumschichten und die mindestens eine Via-Schicht zum Verbinden der Mehrzahl von einzelnen Kondensatoren untereinander inkludiert.
  7. 7. Halbleitervorrichtung nach Anspruch 1, welche weiters eine Mehrzahl von Schaltungselementen aufweist.
  8. 8. Halbleitervorrichtung nach Anspruch 1, wobei die Vorrichtung ein integrierter Schaltkreis ist.
  9. 9. Halbleitervorrichtung mit: einer Mehrzahl von Schichten; einer Kondensatorgruppe, wobei die Kondensatorgruppe weiters - 13 ·· • · • · e ··· · • · · · · ·· Μ ········ · • ···· eine Mehrzahl einzelner Kondensatoren aufweist; und einer Metallstruktur, die so angeordnet ist, dass sie eine elektromagnetische Abschirmung für mindestens einen der Mehrzahl von einzelnen Kondensatoren in der Kondensatorgruppe vorsieht.
  10. 10. Halbleitervorrichtung nach Anspruch 9, wobei mindestens eine der Mehrzahl von Schichten eine Via-Schicht aufweist.
  11. 11. Halbleitervorrichtung nach Anspruch 10, wobei die Via-Schicht programmierbar ist.
  12. 12. Halbleitervorrichtung nach Anspruch 9, wobei die Mehrzahl der einzelnen Kondensatoren untereinander verbunden ist, wobei Via-Verbindungen zwischen Routing-Bahnen verwendet sind, die zu der Mehrzahl von Schichten gehören.
  13. 13. Halbleitervorrichtung nach Anspruch 9, wobei die Mehrzahl der einzelnen Kondensatoren so angeordnet ist, dass ihre Verbindungen und Kapazitäten zumindest teilweise durch eine Konfiguration von mindestens einer der Mehrzahl von Schichten bestimmt sind.
  14. 14. Halbleitervorrichtung nach Anspruch 9, wobei die Metallstruktur geerdet ist.
  15. 15. Halbleitervorrichtung nach Anspruch 9, wobei die Metallstruktur eine Metallschicht aufweist.
  16. 16. Halbleitervorrichtung nach Anspruch 9, wobei die Mehrzahl von Schichten mindestens drei Metallschichten, mindestens zwei Polysiliziumschichten und mindestens eine Via-Schicht zur Verbindung der Mehrzahl von einzelnen Kondensatoren untereinander inkludiert.
  17. 17. Halbleitervorrichtung nach Anspruch 9, welche weiters eine Mehrzahl von Schaltungselementen aufweist.
  18. 18. Halbleitervorrichtung nach Anspruch 9, wobei die Vorrichtung ein integrierter Schaltkreis ist. 14 • · · · • · · » • · · · ·· ·· ·· ··
    Φ • Φ Φ
  19. 19. Verfahren zur Herstellung einer Halbleitervorrichtung, welches Verfahren umfasst: Bilden einer Mehrzahl von Schichten, wobei die Mehrzahl von Schichten mindestens eine Via-Schicht aufweist; Bilden einer Kondensatorgruppe, wobei die Kondensatorgruppe eine Mehrzahl einzelner Kondensatoren aufweist; und Konfigurieren der Verbindungen und Kapazitäten der Mehrzahl von einzelnen Kondensatoren unter Verwendung der mindestens einen Via-Schicht.
  20. 20. Verfahren nach Anspruch 19, wobei die mindestens eine Via-Schicht eine einzige programmierbare Via-Schicht ist.
  21. 21. Verfahren nach Anspruch 19, welches weiters das Bilden einer Metallstruktur umfasst, die zum Vorsehen einer elektromagnetischen Abschirmung für mindestens einen der Mehrzahl der einzelnen Kondensatoren in der Kondensatorgruppe angeordnet ist.
  22. 22. Verfahren nach Anspruch 21, wobei die Metallstruktur geerdet wird.
  23. 23. Verfahren nach Anspruch 21, wobei die Metallstruktur eine Metallschicht aufweist.
  24. 24. Verfahren nach Anspruch 19, wobei die Mehrzahl von Schichten mindestens drei Metallschichten, mindestens zwei Polysiliziumschichten und die mindestens eine Via-Schicht zum Verbinden der Mehrzahl von einzelnen Kondensatoren untereinander umfasst.
  25. 25. Verfahren nach Anspruch 19, welches weiters das Bilden einer Mehrzahl von Schaltungselementen umfasst.
  26. 26. Verfahren nach Anspruch 19, wobei die Vorrichtung ein integrierter Schaltkreis ist. ERSATZBLATT 12 PCT/US05/005836 Patentansprüche: 1. Integrierte Schaltung mit: einer Mehrzahl von Schichten, wobei die Mehrzahl von Schichten mindestens eine Via-Schicht aufweist und die mindestens eine Via-Schicht eine einzige programmierbare Via-Schicht ist; und einer Kondensatorgruppe, wobei die Kondensatorgruppe eine Mehrzahl einzelner Kondensatoren aufweist, die so angeordnet sind, dass ihre Verbindungen und Kapazitäten zumindest teilweise durch eine Konfiguration der mindestens einen Via-Schicht bestimmt sind. 2. Integrierte Schaltung nach Anspruch 1, welche weiters eine Metallstruktur aufweist, die angeordnet ist, um eine elektromagnetische Abschirmung für mindestens einen der Mehrzahl von einzelnen Kondensatoren in der Kondensatorgruppe vorzusehen. 3. Integrierte Schaltung nach Anspruch 2, wobei die Metallstruktur geerdet ist. 4. Integrierte Schaltung nach Anspruch 2, wobei die Metallstruktur eine Metallschicht aufweist. 5. Integrierte Schaltung nach Anspruch 1, wobei die Mehrzahl der Schichten mindestens drei Metallschichten, mindestens zwei Polysiliziumschichten und die mindestens eine Via-Schicht zum Verbinden der Mehrzahl von einzelnen Kondensatoren untereinander inkludiert. 6. Integrierte Schaltung nach Anspruch 1, welche weiters eine Mehrzahl von Schaltungselementen aufweist. 7. Integrierte Schaltung mit: einer Mehrzahl von Schichten, wobei mindestens eine der Mehrzahl von Schichten eine Via-Schicht aufweist und die Via-Schicht programmierbar ist; einer Kondensatorgruppe, wobei die Kondensatorgruppe eine Mehrzahl einzelner Kondensatoren aufweist; und einer Metallstruktur, die angeordnet ist, um eine elektroma- • ·· ·· · · · · ·· MM • ♦ · ♦ · · · · · • · · ♦ ··· · · ·· • · ♦ · · · · ·♦ ·· «· ···· ···· ERSÄTZBLATT - 13 - PCT/US05/005836 gnetische Abschirmung für mindestens einen der Mehrzahl von einzelnen Kondensatoren in der Kondensatorgruppe vorzusehen. 8. Integrierte Schaltung nach Anspruch 7, wobei die Mehrzahl der einzelnen Kondensatoren untereinander verbunden ist, wobei Via-Verbindungen zwischen Routing-Bahnen verwendet sind, die zu der Mehrzahl von Schichten gehören. 9. Integrierte Schaltung nach Anspruch 7, wobei die Mehrzahl der einzelnen Kondensatoren so angeordnet ist, dass ihre Verbindungen und Kapazitäten zumindest teilweise durch eine Konfiguration von mindestens einer der Mehrzahl von Schichten bestimmt sind. 10. Integrierte Schaltung nach Anspruch 7, wobei die Metallstruktur geerdet ist. 11. Integrierte Schaltung nach Anspruch 7, wobei die Metallstruktur eine Metallschicht aufweist. 12. Integrierte Schaltung nach Anspruch 7, wobei die Mehrzahl von Schichten mindestens drei Metallschichten, mindestens zwei Polysiliziumschichten und mindestens eine Via-Schicht zur Verbindung der Mehrzahl von einzelnen Kondensatoren untereinander inkludiert. 13. Integrierte Schaltung nach Anspruch 7, welche weiters eine Mehrzahl von Schaltungselementen aufweist. 14. Verfahren zur Herstellung einer integrierten Schaltung, welches Verfahren umfasst: Bilden einer Mehrzahl von Schichten, wobei die Mehrzahl von Schichten mindestens eine Via-Schicht aufweist und die mindestens eine Via-Schicht eine einzige programmierbare Via-Schicht ist; Bilden einer Kondensatorgruppe, wobei die Kondensatorgruppe eine Mehrzahl einzelner Kondensatoren aufweist; und Konfigurieren der Verbindungen und Kapazitäten der Mehrzahl von einzelnen Kondensatoren unter Verwendung der mindestens einen Via-Schicht. + · » • · · · · · · ······« · · ·«·· • * · · * t · · ·· 9· ·· 9··· ···· 9 ERSATZBLATT - 14 - PCT/US05/005836 15. Verfahren nach Anspruch 14, welches weiters das Bilden einer Metallstruktur umfasst, die zum Vorsehen einer elektromagnetischen Abschirmung für mindestens einen der Mehrzahl der einzelnen Kondensatoren in der Kondensatorgruppe angeordnet ist. 16. Verfahren nach Anspruch 15, wobei die Metallstruktur geerdet wird. 17. Verfahren nach Anspruch 15, wobei die Metallstruktur eine Metallschicht aufweist. 18. Verfahren nach Anspruch 14, wobei die Mehrzahl von Schichten mindestens drei Metallschichten, mindestens zwei Polysiliziumschichten und die mindestens eine Via-Schicht zum Verbinden der Mehrzahl von einzelnen Kondensatoren untereinander umfasst. 19. Verfahren nach Anspruch 14, welches weiters das Bilden einer Mehrzahl von Schaltungselementen umfasst.
AT0906405A 2004-02-26 2005-02-24 Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten AT502128A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US54800004P 2004-02-26 2004-02-26
US10/906,527 US7335966B2 (en) 2004-02-26 2005-02-23 Configurable integrated circuit capacitor array using via mask layers
PCT/US2005/005836 WO2005083787A1 (en) 2004-02-26 2005-02-24 Configurable integrated circuit capacitor array with via layers

Publications (1)

Publication Number Publication Date
AT502128A2 true AT502128A2 (de) 2007-01-15

Family

ID=34890537

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0906405A AT502128A2 (de) 2004-02-26 2005-02-24 Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten

Country Status (3)

Country Link
US (2) US7335966B2 (de)
AT (1) AT502128A2 (de)
WO (1) WO2005083787A1 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873185B2 (en) * 2002-06-19 2005-03-29 Viasic, Inc. Logic array devices having complex macro-cell architecture and methods facilitating use of same
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7932545B2 (en) * 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8076752B2 (en) * 2006-03-20 2011-12-13 Standard Microsystems Corporation Fringe capacitor using bootstrapped non-metal layer
JP2007311539A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置
US7586800B1 (en) 2006-08-08 2009-09-08 Tela Innovations, Inc. Memory timing apparatus and associated methods
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7692309B2 (en) * 2007-09-06 2010-04-06 Viasic, Inc. Configuring structured ASIC fabric using two non-adjacent via layers
US20090128991A1 (en) * 2007-11-21 2009-05-21 Micron Technology, Inc. Methods and apparatuses for stacked capacitors for image sensors
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
JP4687735B2 (ja) * 2008-03-24 2011-05-25 東芝ライテック株式会社 電源装置及び照明器具
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP5599395B2 (ja) 2008-07-16 2014-10-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP4600583B2 (ja) * 2008-09-10 2010-12-15 東芝ライテック株式会社 調光機能を有する電源装置及び照明器具
US8154847B2 (en) * 2008-09-12 2012-04-10 Mediatek Inc. Capacitor structure
JP2010225880A (ja) * 2009-03-24 2010-10-07 Nec Corp 半導体装置及びその製造方法
JP5515931B2 (ja) * 2009-04-24 2014-06-11 東芝ライテック株式会社 発光装置及び照明装置
JP2010267415A (ja) * 2009-05-12 2010-11-25 Toshiba Lighting & Technology Corp 照明装置
JP2012023001A (ja) 2009-08-21 2012-02-02 Toshiba Lighting & Technology Corp 点灯回路及び照明装置
JP5333768B2 (ja) * 2009-09-04 2013-11-06 東芝ライテック株式会社 Ｌｅｄ点灯装置および照明装置
JP5333769B2 (ja) * 2009-09-04 2013-11-06 東芝ライテック株式会社 Ｌｅｄ点灯装置および照明装置
JP5641180B2 (ja) * 2009-09-18 2014-12-17 東芝ライテック株式会社 Ｌｅｄ点灯装置および照明装置
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8994152B2 (en) 2012-03-08 2015-03-31 Polar Semiconductor, Llc Metal shield for integrated circuits
US8643141B2 (en) * 2012-04-16 2014-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor array layout arrangement for high matching methodology
DE102013103968B4 (de) * 2012-04-30 2023-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Layout eines MOS-Array-Randes mit Glättung des Dichtegradienten
CN103887301B (zh) * 2012-12-20 2016-09-21 扬智科技股份有限公司 用于自动化电容布局的单位电容模块、自动化电容布局方法以及自动化电容布局装置
US9287350B2 (en) * 2014-07-22 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
US11538638B2 (en) 2020-07-01 2022-12-27 International Business Machines Corporation Co-axial grid array capacitor assembly
US20230040618A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company Limited Shielded deep trench capacitor structure and methods of forming the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641108A (en) * 1985-10-16 1987-02-03 Raytheon Company Configurable analog integrated circuit
US4760349A (en) * 1986-08-19 1988-07-26 Regents Of The University Of Minnesota CMOS analog standard cell arrays using linear transconductance elements
US4734654A (en) * 1986-08-19 1988-03-29 Regents Of The University Of Minnesota Linear CMOS transconductance element
JPH0817227B2 (ja) * 1987-04-30 1996-02-21 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 個性化可能な半導体チップ
US5459634A (en) * 1989-05-15 1995-10-17 Rogers Corporation Area array interconnect device and method of manufacture thereof
CA2058024A1 (en) 1990-12-19 1992-06-20 Jeffrey S. Haviland Integrated sensor array
US5107146A (en) 1991-02-13 1992-04-21 Actel Corporation Mixed mode analog/digital programmable interconnect architecture
US5317919A (en) * 1992-06-16 1994-06-07 Teledyne Industries, Inc. A precision capacitor sensor
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
US5367430A (en) * 1992-10-21 1994-11-22 Presidio Components, Inc. Monolithic multiple capacitor
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
US5883423A (en) * 1996-02-23 1999-03-16 National Semiconductor Corporation Decoupling capacitor for integrated circuit signal driver
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
TW399319B (en) * 1997-03-19 2000-07-21 Hitachi Ltd Semiconductor device
KR100247934B1 (ko) * 1997-10-07 2000-03-15 윤종용 강유전체 램 장치 및 그 제조방법
US6166403A (en) * 1997-11-12 2000-12-26 Lsi Logic Corporation Integrated circuit having embedded memory with electromagnetic shield
US6588005B1 (en) * 1998-12-11 2003-07-01 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP3276007B2 (ja) * 1999-07-02 2002-04-22 日本電気株式会社 混載ｌｓｉ半導体装置
KR20010049422A (ko) * 1999-05-26 2001-06-15 마찌다 가쯔히꼬 고주파 모듈
US6467074B1 (en) * 2000-03-21 2002-10-15 Ammocore Technology, Inc. Integrated circuit architecture with standard blocks
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6489663B2 (en) * 2001-01-02 2002-12-03 International Business Machines Corporation Spiral inductor semiconducting device with grounding strips and conducting vias
US6414355B1 (en) * 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness
US6646323B2 (en) * 2001-05-04 2003-11-11 Texas Instruments Incorporated Zero mask high density metal/insulator/metal capacitor
US6580289B2 (en) * 2001-06-08 2003-06-17 Viasic, Inc. Cell architecture to reduce customization in a semiconductor device
JP3977053B2 (ja) * 2001-10-30 2007-09-19 富士通株式会社 容量素子及びその製造方法
JP3842111B2 (ja) * 2001-11-13 2006-11-08 富士通株式会社 半導体装置及びその製造方法
US6982454B2 (en) * 2002-10-29 2006-01-03 Oki Electric Industry Co., Ltd. Metal-metal capacitor array
US6614645B1 (en) * 2002-11-12 2003-09-02 National Semiconductor Corporation Matched capacitor array
US7239194B2 (en) * 2004-03-25 2007-07-03 Integral Wave Technologies, Inc. Trench capacitor power supply system and method

Also Published As

Publication number Publication date
US7595229B2 (en) 2009-09-29
US7335966B2 (en) 2008-02-26
WO2005083787A1 (en) 2005-09-09
US20080108201A1 (en) 2008-05-08
US20050189614A1 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
AT502128A2 (de) Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten
DE102004014472B4 (de) Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
EP1252660B1 (de) Bipolartransistor
EP2143117B1 (de) Elektrisches vielschichtbauelement mit elektrisch nicht kontaktierter abschirmstruktur
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
EP1497862B1 (de) Halbleiterbauelement mit integrierter gitterförmiger kapazitätsstruktur
DE60121785T2 (de) Aktive tft-matrix für einen optischen sensor mit lichtempfindlicher halbleiterschicht, und optischer sensor mit einer solchen matrix
DE3423211C2 (de) Halbleiterbauteil
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE3486077T2 (de) Integrierte halbleiterschaltungsanordnung.
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE102008047616A1 (de) Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben
DE10297785B4 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE3851275T2 (de) Photoelektrischer Umsetzer.
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE10217566A1 (de) Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur
DE3917303C2 (de)
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE10335336B4 (de) Feldeffektbauelemente und Kondensatoren mit Elektrodenanordnung in einer Schichtebene
DE102019121751A1 (de) A Semiconductor Structure
DE102007046728B4 (de) Elektrisches Bauelement
EP0317806B1 (de) Integrierte Schaltungsanordnung mit einer Kapazität
EP2246866B1 (de) Elektrisches Bauelement und Schaltungsanordnung
DE10058782B4 (de) Verfahren zum Herstellen einer Kondensatoranordnung

Legal Events

Date Code Title Description
REJ Rejection

Effective date: 20160515