DE10121502A1 - Verfahren zum Teilen eines Halbleiterwafers - Google Patents
Verfahren zum Teilen eines HalbleiterwafersInfo
- Publication number
- DE10121502A1 DE10121502A1 DE10121502A DE10121502A DE10121502A1 DE 10121502 A1 DE10121502 A1 DE 10121502A1 DE 10121502 A DE10121502 A DE 10121502A DE 10121502 A DE10121502 A DE 10121502A DE 10121502 A1 DE10121502 A1 DE 10121502A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- cutting
- dividing
- guide lines
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
Abstract
Ein Verfahren zum Teilen bzw. Unterteilen eines Halbleiterwafers, dessen Oberfläche eine Mehrzahl von durch Straßen unterteilte Chips aufweist, in einzelne Chips ist dadurch gekennzeichnet, daß es einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungsführungslinien durch ein Ziehen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden, einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiterwafers festgelegt wird, und einen Schneidschritt der hinteren Oberfläche umfaßt, in welchem Schneidrillen in der hinteren Oberfläche, an welcher das Band anhaftet, des Halbleiterwafers ausgebildet werden, so daß ein Stück von ungeschnittenen Bereichen entlang der Teilungsführungslinien verbleibt.
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Teilen bzw.
Unterteilen eines Halbleiterwafers, welcher eine Vielzahl von Schaltungen (Chips)
auf der Oberfläche desselben ausgebildet aufweist, wobei die Schaltungen
(Chips) durch Straßen bzw. Linien oder durch Straßen bzw. Linien mit einer darauf
ausgebildeten Metallschicht unterteilt sind, in einzelne Chips bzw.
Halbleiterbauteile.
Beispielsweise wird bei der Herstellung bzw. Produktion einer Halbleiter
vorrichtung eine Oberfläche eines im wesentlichen scheibenförmigen Halblei
terwafers in eine Mehrzahl von rechteckigen Bereichen bzw. Regionen durch
Schneidlinien, sogenannte "Straßen", welche in einer Gitter- bzw. Rasterform
angeordnet sind, unterteilt und eine vorbestimmte Schaltung (Chip) wird in jedem
der rechteckigen Bereiche ausgebildet. In dem Halbleiterwafer ist weiters ein
Muster, welches aus einem Metall, wie beispielsweise Aluminium oder Kupfer,
ausgebildet ist, welches eine sogenannte "TEG (Testelementgruppe)" ist, für ein
Testen der charakteristischen Eigenschaften von jedem Schaltkreis (Chip)
vorgesehen, und diese Metallschicht ist auf der Oberfläche von jeder Straße in
einigen Fällen ausgebildet. Die Mehrzahl von rechteckigen Bereichen, welche
jeweils eine Schaltung (Chip) darauf ausgebildet aufweisen, werden geschnitten
und voneinander getrennt, um einen sogenannten Halbleiterchip auszubilden. Der
Halbleiterwafer wird durch eine Präzisionsschneidmaschine geschnitten, welche
allgemein eine "Vereinzelungsmaschine" genannt wird. In dieser Waferzerteil-
bzw. -vereinzelungsmaschine wird der Halbleiterwafer entlang der Straßen,
welche auf der Oberfläche des Halbleiterwafers ausgebildet sind, mit einer
rotierenden Klinge bzw. Schneide geschnitten, welche eine Dicke von etwa 20 µm
aufweist und sich mit hoher Geschwindigkeit bzw. Drehzahl dreht, um diesen in
Chips zu teilen bzw. zu unterteilen. Als andere Mittel zum Teilen des
Halbleiterwafers werden ein Schneiden unter Verwendung eines Laserstrahls oder
eine Punktritzvorrichtung zum Schneiden von Glas auch nunmehr ausprobiert.
Da das Teilen des Halbleiterwafers durch die Waferzerteilmaschine derart
in einer derartigen Weise ausgebildet wird, daß Schneidrillen unter Verwendung
einer rotierenden Schneide bzw. Klinge ausgebildet werden, welche sich mit einer
hohen Geschwindigkeit dreht, während eine Schlag- bzw. Stoßkraft auf die
Straßen ausgeübt wird, um diese graduell bzw. zunehmend zu brechen, wird eine
Mehrzahl von Abfällen bzw. Splittern, welche wenige Mikrometer groß sind, an
beiden Seiten jeder Schneidrille ausgebildet. Derart muß, da die auf dem
Halbleiterwafer auszubildenden Chips in einem Bereich außerhalb der Reichweite
der durch das Schneiden erzeugten Abfälle angeordnet werden müssen, jede
Straße eine Breite von etwa 50 µm aufweisen, wenn ein Halbleiterwafer durch die
Zerteil- bzw. Vereinzelungsmaschine geschnitten wird. Um die Produktivität an
1 Halbleiterchips zu erhöhen, ist jedoch ein wesentlicher Gegenstand, wieviele
Chips auf einem Halbleiterwafer ausgebildet werden können, und es ist somit der
Schlüssel zu diesem Zweck, wie schmal die Breite von jeder Straße ausgebildet
werden kann, wo die Chips nicht ausgebildet werden. Unterdessen ist ein
Schneiden durch eine Punktritzvorrichtung oder einen Laserstrahl von einem
Produktivitätsstandpunkt aus gesehen nicht immer zufriedenstellend, da eine
Ausbeute des Produkts aufgrund eines Brechens oder dgl. herabgesetzt ist,
obwohl die Schneidbreite gering ist.
Wenn der Halbleiterwafer, welcher Straßen aufweist, deren Oberfläche
eine Metallschicht darauf ausgebildet hat, durch eine rotierende Schneide bzw.
Klinge geschnitten wird, tendieren whiskerartige Grate dazu, an beiden Seiten
einer Schneidrille ausgebildet zu werden, da die Metallschicht weich, klebrig bzw.
anhaftend und leicht deformiert ist. Der Grat bewirkt derartige unerwünschte
Probleme, wie ein Auftreten eines Kurzschlusses zwischen laminierten Schichten
oder zwischen Anschlußdrähten, Kratzer oder eine beschädigte, benachbarte
Schaltung, wenn er herunterfällt.
Es ist ein erstes Ziel der vorliegenden Erfindung, ein Verfahren zum Teilen
bzw. Unterteilen eines Halbleiterwafers zur Verfügung zu stellen, welches die
Breite der Straße verringern kann und somit die Produktivität mit einer guten
Produktausbeute erhöhen kann.
Es ist ein zweites Ziel der vorliegenden Erfindung, ein Verfahren zum
Teilen eines Halbleiterwafers zur Verfügung zu stellen, welches zu einem Teilen
eines Halbleiterwafers fähig ist, welcher Straßen aufweist, deren Oberfläche eine
Metallschicht darauf ausgebildet aufweist, ohne jeglichen Grat zu erzeugen.
Um das erste, obengenannte Ziel zu erreichen, wird gemäß der vorlie
genden Erfindung ein Verfahren zum Teilen bzw. Unterteilen eines Halbleiter
wafers, von welchem die Oberfläche eine Mehrzahl von Chips aufweist, welche
durch Straßen bzw. Linien unterteilt sind, in einzelne Chips zur Verfügung gestellt,
dadurch gekennzeichnet, daß das Verfahren umfaßt:
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
Die Unterteilungsführungslinien, welche in dem Ritzschritt ausgebildet
wurden, werden durch eine Anzeichen- bzw. Ritzvorrichtung ausgebildet und die
Schneidrillen, welche in dem Schneidschritt der hinteren Oberfläche ausgebildet
werden, werden durch eine rotierende Schneide bzw. Klinge ausgebildet.
Um das zweite Ziel zu erreichen, wird gemäß der vorliegenden Erfindung
ein Verfahren zum Teilen bzw. Unterteilen eines Halbleiterwafers, von welchem
die Oberfläche eine Mehrzahl von Chips aufweist, welche durch Straßen mit einer
darauf ausgebildeten Metallschicht unterteilt sind, in einzelne Chips zur Verfügung
gestellt, dadurch gekennzeichnet, daß das Verfahren umfaßt:
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
Die Unterteilungsführungslinien, welche in dem Ritzschritt ausgebildet
werden, werden durch ein Brechen der auf den Straßen ausgebildeten Metall
schicht durch eine Rollritzvorrichtung ausgebildet und die Schneidrillen, welche in
dem Schneidschritt der hinteren Oberfläche ausgebildet werden, werden durch
eine rotierende Schneide bzw. Klinge ausgebildet.
Fig. 1 sind Ansichten zur Erläuterung jedes Schritts eines Verfahrens eines
Teilens bzw. Unterteilens eines Halbleiterwafers gemäß einer ersten
Ausführungsform der vorliegenden Erfindung;
Fig. 2 ist eine perspektivische Ansicht eines Halbleiterwafers, welcher
Teilungsführungslinien aufweist, welche durch eine Anzeichen- bzw. Ritzmaschine
ausgebildet sind;
Fig. 3 ist eine Vorderansicht eines Chips, welcher durch das Verfahren
eines Teilens eines Halbleiterwafers gemäß der ersten Ausführungsform der
vorliegenden Erfindung unterteilt wurde;
Fig. 4 sind Ansichten zur Erläuterung jedes Schritts eines Verfahrens eines
Teilens eines Halbleiterwafers gemäß einer zweiten Ausführungsform der
vorliegenden Erfindung;
Fig. 5 ist eine vergrößerte Ansicht einer Teilungsführungslinie, welche
durch eine Ritzmaschine ausgebildet ist;
Fig. 6 ist eine Vorderansicht eines Chips, welcher durch das Verfahren
eines Unterteilens eines Halbleiterwafers gemäß der zweiten Ausführungsform
der vorliegenden Erfindung erhalten wurde;
Fig. 7 ist eine perspektivische Ansicht einer Ritzmaschine zur Durchführung
des Ritzschritts in dem Verfahren eines Teilens eines Halbleiterwafers gemäß der
vorliegenden Erfindung;
Fig. 8 ist eine Vorderansicht einer Ritzeinheit, welche an der in Fig. 7 ge
zeigten Ritzmaschine zu montieren ist;
Fig. 9 ist ein Diagramm zur Erläuterung eines Zusammenhangs zwischen
der Rollritzvorrichtung und Ausrichtungsmitteln der Ritzeinheit, welche an der in
Fig. 7 gezeigten Ritzmaschine zu montieren ist;
Fig. 10 ist eine perspektivische Ansicht eines Hauptabschnitts der in Fig. 7
gezeigten Ritzmaschine;
Fig. 11 ist eine perspektivische Ansicht einer Ausführungsform einer
Waferzerteil- bzw. -vereinzelungsmaschine als eine Schneidmaschine zur
Durchführung des Schneidschritts der hinteren Oberfläche in dem Verfahren eines
Teilens eines Halbleiterwafers gemäß der vorliegenden Erfindung; und
Fig. 12 ist eine perspektivische Ansicht eines Hauptabschnitts der in Fig. 11
gezeigten Waferzerteilmaschine.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden im
Detail unter Bezugnahme auf die beigeschlossenen Zeichnungen nachfolgend
beschrieben.
Fig. 1 zeigt die Schritte eines Verfahrens eines Teilens eines Halbleiter
wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung.
Das Verfahren eines Teilens bzw. Unterteilens eines Halbleiterwafers ge
mäß der vorliegenden Erfindung umfaßt einen Anzeichnungs- bzw. Ritzschritt, in
welchem eine Unterteilungs- bzw. Teilungsführungslinie 5 durch ein Ziehen bzw.
Zeichnen von angezeichneten bzw. geritzten Linien entlang einer Straße 4
ausgebildet wird, welche zwischen Schaltungen (Chips) 3 ausgebildet ist, welche
auf der Oberfläche eines Halbleiterwafers 2 vorgesehen sind, wie dies in Fig. 1(a)
gezeigt ist, einen Bandfestlegungsschritt, in welchem ein Band 7 auf der
Oberfläche, welche die Teilungsführungslinie 5 darauf ausgebildet aufweist, des
Halbleiterwafers 2 angehaftet bzw. festgelegt wird, wie dies in Fig. 1(b) gezeigt ist,
und einen Schneidschritt der hinteren Oberfläche, in welchem eine Schneidrille 6
in der hinteren Oberfläche des Halbleiterwafers 2 entlang der Teilungsführungs
linie 5 ausgebildet wird, wie dies in Fig. 1(c) gezeigt ist. Jeder der obigen Schritte
wird nachfolgend in weiterem Detail beschrieben.
Der obengenannte Anzeichnungs- bzw. Ritzschritt wird unter Bezugnahme
1 auf die Fig. 7 bis 10 beschrieben.
Fig. 7 zeigt eine Anzeichnungs- bzw. Ritzmaschine zur Ausführung des
obengenannten Anzeichnungs- bzw. Ritzschritts. Die Ritzmaschine, welche in Fig.
7 gezeigt ist, umfaßt ein im wesentlichen rechteckiges, parallelepipedisches
Gehäuse 1. In diesem Gehäuse 1 ist ein Aufspann- bzw. Ansaugtisch 9 zum
Halten eines Werkstücks so angeordnet, um sich in einer durch einen Pfeil X
angezeigten Richtung zu bewegen, welche eine Zufuhrrichtung ist. Der Ansaug-
bzw. Aufspanntisch 9 umfaßt eine Adsorptionsansaug-Supportbasis 91 und eine
Adsorptionsansaugvorrichtung 92, welche an der Adsorptionsansaug-
Supportbasis 91 montiert ist, so daß ein scheibenförmiger Halbleiterwafer 2,
welcher ein Werkstück ist, auf der Adsorptionsansaugvorrichtung 92 durch An
saugvorrichtungen bzw. -mittel gehalten ist, welche nicht gezeigt sind. Der An
saugtisch 9 ist so ausgebildet, daß er durch einen Rotationsmechanismus (nicht
gezeigt) gedreht bzw. verschwenkt werden kann.
Die Ritzmaschine in der illustrierten Ausführungsform umfaßt eine Anzei
chen- bzw. Ritzeinheit 20 zum Ausbilden der Teilungsführungslinien 5 durch
Ziehen von gezeichneten bzw. geritzten Linien entlang der Straßen 4 des Halb
leiterwafers 2, welcher auf dem obengenannten Ansaugtisch 9 gehalten ist. Die
Ritzeinheit 20 wird unter Bezugnahme auf die Fig. 8 und 9 beschrieben. Die
Ritzeinheit 20 umfaßt eine bewegbare Basis 21, ein Ritzsupport- bzw.
-abstützglied 23, von welchem ein Ende an der bewegbaren Basis 21 durch eine
Supportwelle 22 derart gehalten ist, daß es an der Supportwelle 22 in einer
Aufwärts- und Abwärtsrichtung verschwenken kann, eine Rollritzvorrichtung 25,
welche drehbar an dem anderen Ende des Ritzsupportglieds 23 durch eine ro
tierende Supportwelle 24 gehalten ist, und Druckkraftbeaufschlagungsmittel 26
zum Ausüben einer Druckkraft auf das Ritzabstützglied 23. Die bewegbare Basis
21 ist auf einer Supportbasis derart angeordnet, welche nicht gezeigt ist, daß sie
sich in einer durch einen Pfeil Y in Fig. 5 angezeigten Richtung bewegen kann,
welche eine Indexierrichtung ist (Richtung normal auf das Papierblatt in Fig. 8).
Die Rollritzvorrichtung 25 ist aus gesintertem Diamant ausgebildet und an dem
anderen Ende des Ritzsupportglieds 23 durch die rotierende Supportwelle 24
gehalten, welche in einer Richtung normal auf das Papierblatt in Fig. 8 angeordnet
ist. Die Druckkraftbeaufschlagungsmittel 26 umfassen eine Einstellschraube 261,
welche in einen Supportabschnitt 211 geschraubt ist, welcher von dem oberen
Ende der obigen, bewegbaren Basis 21 vorragt, eine Federaufnahmeplatte 262,
welche an dem unteren Ende der Regel- bzw. Steuerschraube 261 festgelegt ist,
und eine Schraubenfeder 263, welche zwischen der Federaufnahmeplatte 262
und der oberen Oberfläche des Ritzsupportglieds 23 angeordnet ist. In der
illustrierten Ausführungsform werden die Schraubenfeder 263 und die
Regelschraube 261 als die Druckkraftbeaufschlagungsmittel verwendet, wobei
jedoch auch ein Luftkolben als Druckkraftbeaufschlagungsmittel verwendet
werden kann, um eine Druckkraft durch Einstellen des Luftdrucks zu regeln bzw.
zu steuern. Die Ritzmaschine ist in der illustrierten Ausführungsform mit
Ausrichtungsmitteln 30 ausgestattet, welche ein Mikroskop oder eine CCD-
Kamera aufweisen. Wie in Fig. 9 gezeigt, werden ein Haarstrich (Bezugslinie) 301,
welche auf dem Mikroskop der Ausrichtmittel 30 ausgebildet ist, und der
Umfangskontaktabschnitt der Rollritzvorrichtung 25 der obigen Ritzeinheit 20
eingestellt, um miteinander ausgerichtet zu sein bzw. zu fluchten. Obwohl die
Ritzeinheit 20 die Rollritzvorrichtung 25 in der illustrierten Ausführungsform
umfaßt, kann eine Punktritzvorrichtung anstelle der Rollritzvorrichtung 25
verwendet werden.
Es wird nachfolgend eine Beschreibung des obengenannten Ritzschritts in
der vorliegenden Erfindung gegeben, welcher durch die obengenannte Ritz
maschine durchgeführt wird.
Der Halbleiterwafer 2 wird zuerst auf der Adsorptionsaufspannvorrichtung
92 des obengenannten Ansaugtisches 9 beispielsweise durch einen Betätiger
angeordnet. An diesem Punkt ist der Halbleiterwafer 2 so angeordnet, daß seine
Vorderseite nach oben gerichtet ist. Die hintere bzw. rückwärtige Oberfläche des
Halbleiterwafers 2, welche auf der Adsorptionsansaugvorrichtung 92 angeordnet
ist, wird durch Saugmittel angesaugt, welche nicht gezeigt sind, und der
Halbleiterwafer 2 wird mit seiner nach oben gerichteten Vorderseite auf der
Adsorptionsansaugvorrichtung 92 gehalten. Der Ansaugtisch 9, welcher derart
den Halbleiterwafer 2 durch Ansaugen hält, wird nach oben bis unmittelbar unter
die Ausrichtmittel 30 bewegt. Wenn der Ansaugtisch 9 unmittelbar unterhalb der
Ausrichtmittel 30 positioniert ist, wird die Straße 4, welche auf dem Halbleiterwafer
2 ausgebildet ist, durch die Ausrichtmittel 30 detektiert und bewegt, um mit einer
Richtung, welche durch einen Pfeil Y angezeigt ist, eingestellt bzw. ausgerichtet
zu werden, welche die Indexierrichtung der Ritzeinheit 20 ist, wodurch das
Präzisionspositionieren durchgeführt wird. Danach wird der Ansaugtisch 9,
welcher den Halbleiterwafer 2 durch Ansaugen hält, in einer durch den Pfeil X
angedeuteten Richtung bewegt, welche die Zufuhrrichtung ist, um der Roll
ritzvorrichtung 25 zu erlauben, die Straße 4 des Halbleiterwafers 2, welcher auf
dem Tisch 9 gehalten ist, zu ritzen bzw. anzuzeichnen. Als ein Resultat wird eine
angezeichnete bzw. geritzte Linie entlang der Straßen 4 ausgebildet, um eine
Teilungsführungslinie 5 auszubilden. Die Ausbildung der Teilungsführungslinie 5
durch die Rollritzvorrichtung 25 wird wünschenswerterweise unter einer Belastung
von 50 bis 150 g durchgeführt. Diese Belastung kann durch ein Vorwärts- oder
Rückwärtsbewegen der Einstellschraube 261 der Druckkraftbeaufschlagungsmittel
22 eingestellt werden. Derart werden Bewegungen in einer durch den Pfeil Y
angezeigten Richtung, welche die Indexierrichtung der Ritzeinheit 20 ist, und in
einer durch den Pfeil X angezeigten Richtung, welche die Zufuhrrichtung des
Ansaug- bzw. Aufspanntisches 9 ist, sequentiell und wiederholt für alle Straßen 4
durchgeführt, welche auf dem Halbleiterwafer 2 ausgebildet sind, wodurch es
möglich gemacht wird, die Teilungsführungslinien 5 entlang der Straßen 4 auf
dem Halbleiterwafer 2 auszubilden, wie dies in Fig. 2 gezeigt ist.
Nachdem der Ritzschritt zum Ausbilden der Teilungsführungslinien 5
entlang der Straßen 4 des Halbleiterwafers 2 derart abgeschlossen ist, wird der
Ansaugtisch 9, welcher den Halbleiterwafer 2 hält, zu der ursprünglichen Position
zurückgebracht, wo er den Halbleiterwafer 2 durch Ansaugen hält, und das Halten
durch Ansaugen des Halbleiterwafers 2 wird an dieser Position gelöst bzw.
gelockert. Daher kann der Halbleiterwafer 2, welcher die Teilungsführungslinien 5
darauf in dem Ritzschritt ausgebildet hat, von dem Ansaugtisch 9 entnommen
werden.
Nachdem die Teilungsführungslinien 5 derart entlang der Straßen 4 des
Halbleiterwafers 2 ausgebildet werden, wird der obengenannte Bandanhaft- bzw.
-festlegungsschritt durchgeführt. D. h., wie in Fig. 1 (b) gezeigt, wird ein Band 7 an
der Oberfläche des Halbleiterwafers 2 angehaftet bzw. festgelegt, welcher die
Teilungsführungslinien 5 darauf ausgebildet aufweist. Daher werden die
Oberflächen von jedem Chip 3, welcher auf der Oberfläche des Halbleiterwafers 2
ausgebildet ist, an dem Band 7 festgelegt.
Wie oben beschrieben, wird, nachdem der Bandfestlegungsschritt durch
geführt wurde, der obengenannte Schneidschritt der hinteren bzw. rückwärtigen
Oberfläche durchgeführt. Eine Waferzerteil- bzw. -vereinzelungsmaschine, welche
eine Schneidmaschine zum Durchführen dieses Schneidschritts der hinteren
Oberfläche ist, wird hier unter Bezugnahme auf die Fig. 11 und 12 beschrieben.
Die Zerteilmaschine in der illustrierten Ausführungsform weist ein im we
sentlichen rechteckiges, parallelepipedisches Gehäuse 10 auf. In diesem Ge
häuse 10 ist ein Aufspanntisch 11 zum Halten eines Werkstücks so angeordnet,
daß er sich in einer durch einen Pfeil X angezeigten Richtung, welche eine
Schneidrichtung ist, bewegen kann. Der Aufspann- bzw. Ansaugtisch 11 umfaßt
eine Adsorptionsansaug-Supportbasis 111 und eine Adsorptionsansaugvorrich
tung 112, welche an der Adsorptionsansaug-Supportbasis 111 so montiert bzw.
angeordnet ist, daß der scheibenförmige Halbleiterwafer 2, welcher ein Werkstück
ist, an der Adsorptionsansaugvorrichtung 112 durch Saugmittel bzw. -einrich
tungen gehalten ist, welche nicht gezeigt sind. Der Ansaugtisch 11 ist so
ausgebildet, daß ihm ein Schwenken durch einen Rotationsmechanismus, wel
cher nicht gezeigt ist, erlaubt wird.
Die Zerteilmaschine in der illustrierten Ausführungsform umfaßt eine
Spindeleinheit 40 als Schneidmittel. Die Spindeleinheit 40 umfaßt ein Spindel
gehäuse 41, welches an einer bewegbaren Basis (nicht gezeigt) angeordnet bzw.
montiert ist und bewegt ist, um in einer durch einen Pfeil Y angezeigten Richtung,
welche eine Indexierrichtung ist, und in einer durch einen Pfeil Z angezeigten
Richtung, welche eine Schneidrichtung ist, eingestellt zu werden, eine rotierende
bzw. drehbare Spindel 42, welche drehbar an dem Spindelgehäuse 41 gehalten
ist und durch einen Rotationsantriebsmechanismus, welcher nicht gezeigt ist, zu
einer Drehbewegung angetrieben ist, und eine rotierende Klinge bzw. Schneide
43, welche an der rotierenden Spindel 42 montiert ist. In der illustrierten
Ausführungsform wird eine V-förmige Schneide als die rotierende Schneide 43
verwendet. Die Ausrichtmittel 30 in der illustrierten Zerteilmaschine weisen eine
Infrarot-CCD-Kamera auf.
Wie in Fig. 11 gezeigt, umfaßt die Zerteilmaschine in der illustrierten Aus
führungsform eine Kassette 12 zum Speichern des Halbleiterwafers 2, welcher ein
Werkstück ist, Werkstück-Austragmittel bzw. -einrichtungen 13, Werkstück-
Tragemittel 14, Reinigungsmittel 15 und Reinigungs- und Tragemittel 16. Die
Kassette 12 wird auf einem Kassettentisch 121 angeordnet, welcher in einer
Aufwärts- und Abwärtsrichtung durch Hebemittel, welche nicht gezeigt sind,
bewegbar angeordnet ist.
Eine Beschreibung des obengenannten Schneidschritts für die hintere
Oberfläche wird nachfolgend gegeben, welcher durch die obige Schneidmaschine
durchgeführt wird.
Das Band 7, welches auf der Oberfläche des Halbleiterwafers 2 in dem
obengenannten Bandfestiegungsschritt festgelegt wurde, wird auf einem Rahmen
8 montiert bzw. angeordnet und der Halbleiterwafer 2 wird in der obengenannten
Kassette 12 in einem Zustand gespeichert bzw. gelagert, daß er an dem Rahmen
8 über das Band 7 montiert bzw. angeordnet ist. Daher wird der Halbleiterwafer 2,
welcher an dem Rahmen 8 montiert ist, in einem Zustand gespeichert, in welchem
seine Rückseite nach oben gerichtet ist.
Der Halbleiterwafer 2, welcher an dem Rahmen 8 montiert ist, welcher in
einer vorbestimmten Position der Kassette 12 gespeichert ist (der Halbleiterwafer
2, welcher an dem Rahmen 8 montiert ist, wird nachfolgend einfach als
"Halbleiterwafer 2" bezeichnet), wird zu einer Austragsposition durch die Aufwärts-
und Abwärtsbewegung des Kassettentisches 121 mit Hilfe der Hebemittel bzw.
-einrichtungen gebracht, welche nicht gezeigt sind. Die Werkstück-Austragsmittel
13 bewegen sich rückwärts und vorwärts, um den Halbleiterwafer 2, welcher an
der Austragsposition angeordnet ist, zu einem Werkstück-Anordnungsbereich 18
zu tragen. Der zu dem Werkstück-Anordnungsbereich 18 gebrachte Halb
leiterwafer 2 wird zu der Oberseite der Adsorptionsansaugvorrichtung 112 des
obengenannten Ansaugtisches 11 durch die Dreh- bzw. Schwenkbewegung der
Werkzeugtragemittel 14 getragen und seine Vorderseite ist durch Ansaugen an
die Adsorptionsansaugvorrichtung 112 in einem Zustand gehalten, in welchem
seine Rückseite nach oben gerichtet ist. An diesem Punkt wird der Rahmen 8,
welcher den Halbleiterwafer 2 über das Band 7 montiert hat, durch eine Klemme
bzw. Klammer 113 gesichert, welche an dem Ansaugtisch 11 vorgesehen ist. Der
Ansaugtisch 11, welcher den Halbleiterwafer 2 durch Ansaugung hält, wird dann
unmittelbar unter die Ausrichtmittel 30 bewegt. Wenn der Ansaugtisch 11 unmittel
bar unter den Ausrichtmitteln 30 positioniert ist, detektieren die Ausrichtmittel 30
die Teilungsführungslinien 5, welche entlang der Straßen 4 des Halbleiterwafers 2
in dem Ritzschritt ausgebildet wurden, und der Halbleiterwafer 2 wird bewegt, um
in einer durch einen Pfeil Y angedeuteten Richtung, welche die Indexierrichtung
der Spindeleinheit 40 ist, eingestellt zu werden, um die Präzisionspositionierung
durchzuführen. Da das Band 7 an der Oberfläche (Oberfläche an der Seite, an
welcher die Teilungsführungslinien 5 ausgebildet sind) des Halbleiterwafers 2 in
dem obengenannten Bandfestlegungsschritt festgelegt bzw. angehaftet wurde, ist
die Rückseite des Halbleiterwafers 2 nach oben gerichtet. Da die Ausrichtmittel 30
eine Infrarot-CCD-Kamera aufweisen, können sie die Teilungsführungslinien 5
detektieren, welche auf der oberen Oberfläche ausgebildet sind, welche nach
unten gerichtet ist.
Danach kann eine Schneidrille 6 in der hinteren Oberfläche des Halblei
terwafers 2 entlang der Teilungsführungslinie 5 durch ein Bewegen des An
saugtisches 11, welcher den Halbleiterwafer 2 durch Ansaugen hält, in einer durch
einen Pfeil X angedeuteten Richtung ausgebildet werden, welche eine
Schneidrichtung ist. An diesem Punkt ist das Schneiden durch die rotierende
Schneide bzw. Klinge 43 eingestellt, um bis zu einer Position von 20 bis 50 µm
von der Oberfläche der Straße 4 durchgeführt zu werden, wo die Teilungsfüh
rungslinie 5 ausgebildet ist. D. h., es wird in dem Schneidschritt der hinteren
Oberfläche die Schneidrille 6 entlang der Teilungsführungslinie 5 in der hinteren
Oberfläche des Halbleiterwafers 2 durch die rotierende Schneide 43 derart aus
gebildet, daß ein ungeschnittener Abschnitt bzw. Bereich, welcher bis zu 20 bis 50 µm
von der Oberfläche der Straße 4 beträgt, zurückbleibt. Die Schneidrille 6 wird
derart entlang der Teilungsführungslinien 5 in einer derartigen Weise ausgebildet,
daß der ungeschnittene Bereich, welcher bis zu 20 bis 50 µm von der Oberfläche
der Straße 4 beträgt, zurückbleibt, wodurch der Halbleiterwafer 2 vollständig an
dem ungeschnittenen Bereich mit Hilfe der Teilungsführungslinie 5 geteilt bzw.
unterteilt wird. Dann werden die Bewegungen in einer durch den Pfeil Y
angedeuteten Richtung, welche die Indexierrichtung der obengenannten
Spindeleinrichtung 40 ist, und in einer durch den Pfeil X angedeuteten Richtung,
welche die Schneidrichtung des Ansaugtisches 11 ist, sequentiell und wiederholt
für alle Teilungsführungslinien 5 durchgeführt, welche auf dem Halbleiterwafer 2
ausgebildet sind, wodurch es möglich gemacht wird, den Halbleiterwafer 2 in
einzelne Chips 3 zu teilen bzw. zu unterteilen, wie dies übertrieben in Fig. 3
gezeigt ist. Die unterteilten Halbleiterchips werden durch die Funktion des Bands 7
nicht voneinander getrennt und es wird der Zustand des an dem Rahmen 8
montierten Halbleiterwafers 2 aufrecht erhalten.
Wie oben beschrieben, werden in der illustrierten Ausführungsform durch
Ausbilden der Schneidrillen 6 an der Seite der hinteren Oberfläche des Halb
leiterwafers 2 entlang der Teilungsführungslinien 5, welche durch die ange
zeichneten bzw. geritzten Linien gebildet werden, welche in den Straßen 4 des
Halbleiterwafers 2 derart ausgebildet werden, daß ungeschnittene Bereiche
verbleiben, die ungeschnittenen Bereiche vollständig mit Hilfe der Teilungsfüh
rungslinien 5 getrennt, um den Halbleiterwafer 2 in einzelne Chips zu unterteilen,
wodurch es möglich gemacht wird, extrem die Breite der Straßen 4, welche auf
der Oberfläche des Halbleiterwafers 2 ausgebildet werden, zu reduzieren. Daher
kann, da die Breite der Straßen 4 auf 10 µm oder weniger reduziert werden kann,
eine große Anzahl von Chips auf der Oberfläche des Halbleiterwafers 2
ausgebildet werden und es kann somit die Produktivität erhöht werden. In der
illustrierten Ausführungsform werden die einzelnen Chips durch Ausbilden der
hochzuverlässigen Schneidrillen 6 entlang der Teilungsführungslinien 5 auf der
Seite der hinteren Oberfläche unterteilt, wo die Teilungsführungslinien 5 in den
Straßen 4 des Halbleiterwafers 2 derart ausgebildet wurden, daß ungeschnittene
Bereiche zurückbleiben. Daher tritt ein Brechen oder dgl. im Gegensatz zum
Schneiden mit der Punktritzvorrichtung oder einem Laserstrahl nicht auf, die
Produktausbeute ist hoch und die Produktivität kann verbessert werden. Obwohl
in der illustrierten Ausführungsform eine V-förmige Schneide als die rotierende
Schneide 43 verwendet wird, kann eine abgerundete Schneide, wie sie durch eine
strichpunktierte Linie in Fig. 1 (c) gezeigt ist, als die rotierende Schneide 43
verwendet werden.
Wenn der Halbleiterwafers 2 derart in Chips unterteilt wird, wird der An
saugtisch 11, welcher den Halbleiterwafer 2 hält, zu der Position zurückgebracht,
wo er den Halbleiterwafers zu Beginn durch Ansaugen hält, das Halten durch
Ansaugen des Halbleiterwafers 2 wird gelöst bzw. gelockert und das Festlegen
des Rahmens 8 durch die Klammer 113 wird auch an dieser Position gelöst bzw.
gelockert. Danach wird der Halbleiterwafer 2 zu den Reinigungsmitteln 15 durch
die Reinigungs- und Tragemittel 16 für ein Reinigen getragen. Der gereinigte
Halbleiterwafer 2 wird zu dem Werkstück-Positionierungs- bzw.
-Anordnungsbereich 18 durch die Werkstück-Tragemittel 14 getragen. Der
Halbleiterwafer 2 wird dann an einer vorbestimmten Position der Kassette 12
durch die Werkstück-Austragsmittel 13 gelagert bzw. gespeichert. Obwohl der
Halbleiterwafer 2, welcher in Chips unterteilt wurde, die Form eines Halbleiter
wafers durch das Band 7 aufrecht erhält, können benachbarte Chips gegen
einander gerieben und während eines Transports beschädigt werden, da Chips
auf dem Halbleiterwafer 2 einzeln unterteilt bzw. gelöst wurden. D. h., wenn der
Halbleiterwafer 2 durch ein Schneiden mit einer Zerteilmaschine in Chips geteilt
wurde, welches im allgemeinen im Stand der Technik durchgeführt wird, werden
Abstände gleich der Dicke (etwa 20 µm) der Schneidklinge zwischen den Chips
ausgebildet. Andererseits kontaktieren, da gemäß dem Teilverfahren der vorlie
genden Erfindung erhaltene Chips durch ein Ausbilden der Schneidrillen 6
unterteilt werden, so daß ungeschnittene Bereiche durch die Schneidklinge 43
verbleiben, wie dies oben beschrieben wurde, die unterteilten Oberflächen im we
sentlichen einander. Daher wird das Band 7 aufgrund des eigenen Gewichts der
getrennten Chips gebogen, wodurch die Chips in einer mittigen Richtung
gegeneinander gerieben werden.
Es ist gewünscht zu verhindern, daß benachbarte Chips aneinander
während eines Transports reiben. Um dies während des Transports zu vermeiden,
wird der Abstand zwischen benachbarten Chips groß gemacht und es sind die
folgenden Maßnahmen denkbar.
Die erste Maßnahme ist, den Abstand zwischen benachbarten Chips durch
Halten sowohl des Rahmens als auch des auf den Chips festgelegten Bands mit
einem Rahmen, wie einem Stickrahmen, zu halten, um das gesamte Band zu deh
nen. Die zweite Maßnahme ist, den Abstand zwischen benachbarten Chips durch
ein Drehen des Rahmens, welcher die unterteilten Chips über das Band montiert
aufweist, mit der Oberseite nach unten, um die Oberfläche, welche die Chips da
rauf aufweist, umzukehren, so daß das Band 7 durch das Eigengewicht der
unterteilten Chips nach unten gebogen wird.
Wie oben beschrieben, werden gemäß der ersten Ausführungsform der
vorliegenden Erfindung, nachdem die Teilungsführungslinien durch ein Ziehen der
geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers
ausgebildet werden und das Band an der Oberseite des Halbleiterwafers anhaftet,
die Schneidrillen in der hinteren Oberfläche des Halbleiterwafers entlang der
Teilungsführungslinien ausgebildet, so daß ungeschnittene Bereiche verbleiben,
wodurch der Halbleiterwafer in Chips unterteilt wird, indem die ungeschnittenen
Bereiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden. Dies
macht es möglich, die Breite der Straßen stark bzw. beträchtlich zu reduzieren,
weiche auf der Oberfläche des Halbleiterwafers auszubilden sind. Daher kann, da
die Breite der Straßen auf 10 µm oder weniger reduziert werden kann, eine große
Anzahl von Chips auf der Oberfläche des Halbleiterwafers ausgebildet werden
und es kann somit die Produktivität verbessert werden. Weiters wird in der illust
rierten Ausführungsform der Halbleiterwafer in einzelne Chips durch ein Ausbilden
der hochzuverlässigen Schneidrillen auf der Seite der hinteren Oberfläche des
Halbleiters entlang der Teilungsführungslinien ausgebildet, welche in den Straßen
des Halbleiterwafers ausgebildet sind, so daß ungeschnittene Bereiche
verbleiben. Daher wird ein Brechen oder dgl. im Gegensatz zu einem Schneiden
durch eine Punktritzvorrichtung oder einen Laserstrahl nicht auftreten, die
Produktausbeute ist hoch und die Produktivität kann verbessert werden.
Es wird nachfolgend eine Beschreibung eines Verfahrens eines Teilens
bzw. Unterteilens eines Halbleiterwafers gemäß der zweiten Ausführungsform der
vorliegenden Erfindung unter Bezugnahme auf die Fig. 4 bis 6 gegeben.
Die in den Fig. 4 bis 6 gezeigte, zweite Ausführungsform ist das Verfahren
zum Teilen eines Halbleiterwafers, dessen Oberfläche eines Vielzahl von Chips
aufweist, welche durch Straßen unterteilt sind, wobei eine Metallschicht darauf
ausgebildet ist.
Das Verfahren dieser Ausführungsform, welche in den Fig. 4 bis 6 gezeigt
ist, umfaßt einen Ritzschritt, in welchem eine Teilungsführungslinie 5 durch ein
Ziehen bzw. Zeichnen einer geritzten Linie entlang einer Straße 4 ausgebildet
wird, welche zwischen Chips 3 ausgebildet ist, welche auf der Oberfläche eines
Halbleiterwafers 2 ausgebildet sind, und deren Oberfläche eine Metallschicht 4a
darauf ausgebildet aufweist, wie dies in Fig. 4(a) gezeigt ist, einen Band
festlegungsschritt, in welchem ein Band 7 auf der Oberfläche des Halbleiterwafers
2 angehaftet bzw. festgelegt wird, welche die Teilungsführungslinie 5 darauf
ausgebildet aufweist, wie dies in Fig. 4(b) gezeigt ist, und einen Schneidschritt der
hinteren Oberfläche, in welchem eine Schneidrille 6 in der hinteren Oberfläche
des Halbleiterwafers 2 entlang der Teilungsführungslinie 5 ausgebildet ist, wie
dies in Fig. 4(c) gezeigt ist, ähnlich dem oben beschriebenen Verfahren des
Teilens eines Halbleiterwafers, welches in Fig. 1 gezeigt ist.
Der Ritzschrift, welcher in Fig. 3(a) gezeigt ist, wird durch die oben be
schriebene Ritzmaschine, welche in den Fig. 7 bis 10 gezeigt ist, auf dieselbe
Weise wie der oben beschriebene Ritzschritt, welcher in Fig. 1 (a) gezeigt ist,
durchgeführt. An diesem Punkt wird, wie in Fig. 5 gezeigt, die Metallschicht 4a,
welche auf der Oberfläche der Straßen 4 zwischen den Chips ausgebildet ist,
welche auf der Oberfläche des Halbleiterwafers 2 ausgebildet sind, durch den
Druckkontakt der Rollritzvorrichtung 25 gebrochen.
Nachdem die Teilungsführungslinien 5 entlang der Straßen 4 des Halb
leiterwafers 2 durch Durchführen des Ritzschritts ausgebildet wurden, wird der
Bandfestlegungsschritt durchgeführt, welcher in Fig. 4(b) gezeigt ist. Dieser
Bandfestlegungsschritt ist identisch zu dem oben beschriebenen Bandfestlegungs
schritt, welcher in Fig. 1 (b) gezeigt ist.
Nachdem der Bandfestlegungsschritt wie oben beschrieben durchgeführt
wurde, wird der Schneidschritt der hinteren Oberfläche, welcher in Fig. 4(c) ge
zeigt ist, durchgeführt. Dieser Schneidschritt der hinteren Oberfläche wird durch
die oben beschriebene Zerteilmaschine, welche in den Fig. 11 und 12 gezeigt ist,
auf dieselbe Weise wie der oben beschriebene Schneidschritt der hinteren
Oberfläche durchgeführt, welcher in Fig. 1(c) gezeigt ist. Durch Durchführen des
Schneidschritts der hinteren Oberfläche kann der Halbleiterwafer 2 in Chips
unterteilt werden, wie dies übertrieben in Fig. 6 gezeigt ist.
Wie oben beschrieben, werden in der zweiten Ausführungsform, welche in
den Fig. 4 bis 6 gezeigt ist, die Teilungsführungslinien 5 entlang der Straßen 4,
welche auf dem Halbleiterwafer 2 ausgebildet sind, auf eine derartige Weise
ausgebildet, daß die Metallschicht durch die Rollritzvorrichtung 25 gebrochen wird,
und die Schneidrillen 6 werden in der hinteren Oberfläche des Halbleiterwafers 2
entlang der Teilungsführungslinien 5 derart ausgebildet, daß ungeschnittene
Bereiche verbleiben, wobei die ungeschnittenen Bereiche vollständig mit Hilfe der
Teilungsführungslinien 5 getrennt werden, um den Halbleiterwafer 2 in einzelne
Chips zu unterteilen. Daher kontaktiert die rotierende Schneide 43 nicht die
Metallschicht, welche auf den Straßen 4 ausgebildet ist. Dementsprechend kann
die Ausbildung eines Grats, welcher durch das Brechen der Metallschicht durch
die rotierende Schneide 43 bewirkt wird, verhindert werden.
Wie oben beschrieben, werden in dem Verfahren eines Teilens eines
Halbleiterwafers gemäß der zweiten Ausführungsform der vorliegenden Erfindung,
nachdem die Teilungsführungslinien durch Ziehen von geritzten Linien entlang der
Straßen, wobei die Metallschicht darauf ausgebildet ist, des Halbleiterwafers
ausgebildet werden und das Band an der Oberfläche des Halbleiterwafers
festgelegt wird, die Schneidrillen in der hinteren Oberfläche des Halbleiterwafers
entlang der Teilungsführungslinien ausgebildet, so daß ungeschnittene Bereiche
verbleiben, wobei die ungeschnittenen Bereiche vollständig mit Hilfe der
Teilungsführungslinien getrennt werden, um dadurch den Halbleiterwafer in
einzelne Chips zu unterteilen. Daher kontaktiert das Schneidwerkzeug zur
Ausbildung der Schneidrillen nicht die Metallschicht, welcher auf den Straßen
ausgebildet ist. Dementsprechend kann die Ausbildung eines Grats, welcher
durch das Brechen der Metallschicht durch das Schneidwerkzeug bewirkt wird,
verhindert werden.
Claims (4)
1. Verfahren zum Teilen bzw. Unterteilen eines Halbleiterwafers, von
welchem die Oberfläche eine Mehrzahl von Chips aufweist, welche durch Straßen
bzw. Linien unterteilt sind, in einzelne Chips, dadurch gekennzeichnet, daß das
Verfahren umfaßt:
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche die Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
2. Verfahren zum Teilen eines Halbleiterwafers gemäß Anspruch 1, worin
die Teilungsführungslinien, welche in dem Ritzschritt ausgebildet werden, durch
eine Anzeichen- bzw. Ritzvorrichtung ausgebildet werden und die Schneidrillen,
welche in dem Schneidschritt der hinteren Oberfläche ausgebildet werden, durch
eine rotierende Schneide bzw. Klinge ausgebildet werden.
3. Verfahren zum Teilen bzw. Unterteilen eines Halbleiterwafers, von
welchem die Oberfläche eine Mehrzahl von Chips aufweist, welche durch Straßen
mit einer darauf ausgebildeten Metallschicht unterteilt sind, in einzelne Chips, da
durch gekennzeichnet, daß das Verfahren umfaßt:
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche dis Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
einen Anzeichnungs- bzw. Ritzschritt, in welchem Teilungs- bzw. Unter teilungsführungslinien durch ein Ziehen bzw. Zeichnen von angezeichneten bzw. geritzten Linien entlang der Straßen auf der Oberfläche des Halbleiterwafers ausgebildet werden;
einen Bandfestlegungsschritt, in welchem ein Band auf der Oberfläche, welche dis Teilungsführungslinien darauf ausgebildet aufweist, des Halbleiter wafers festgelegt wird; und
einen Schneidschritt der hinteren Oberfläche, in welchem Schneidrillen in der hinteren Oberfläche, auf welcher das Band festgelegt wurde, des Halbleiter wafers ausgebildet werden, so daß ein Teil von ungeschnittenen Bereichen ent lang der Teilungsführungslinien verbleibt, und:
durch die Ausbildung der Schneidrillen, wobei die ungeschnittenen Be reiche vollständig mit Hilfe der Teilungsführungslinien getrennt werden, um den Halbleiterwafer in einzelne Chips zu teilen bzw. unterteilen.
4. Verfahren zum Teilen eines Halbleiterwafers gemäß Anspruch 3, worin
die Teilungsführungslinien, welche in dem Ritzschritt ausgebildet werden, durch
ein Brechen der Metallschicht, welche auf den Straßen ausgebildet ist, durch eine
Rollritzvorrichtung ausgebildet werden und die Schneidrillen, welche in dem
Schneidschritt der hinteren Oberfläche ausgebildet werden, durch eine rotierende
Schneide bzw. Klinge ausgebildet werden.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP139111/00 | 2000-05-11 | ||
| JP139135/00 | 2000-05-11 | ||
| JP2000139135A JP2001319897A (ja) | 2000-05-11 | 2000-05-11 | 半導体ウエーハの分割方法 |
| JP2000139111A JP4590064B2 (ja) | 2000-05-11 | 2000-05-11 | 半導体ウエーハの分割方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10121502A1 true DE10121502A1 (de) | 2002-01-17 |
| DE10121502B4 DE10121502B4 (de) | 2010-04-15 |
Family
ID=26591722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10121502A Expired - Lifetime DE10121502B4 (de) | 2000-05-11 | 2001-05-03 | Verfahren zum Unterteilen eines Halbleiterwafers |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6593170B2 (de) |
| KR (1) | KR100624931B1 (de) |
| DE (1) | DE10121502B4 (de) |
| SG (1) | SG100686A1 (de) |
| TW (1) | TWI228780B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10252986A1 (de) * | 2002-11-14 | 2004-05-27 | Uni-Tek System Inc. | Winkelsteuerungssystem mit einem Anzeigegerät, das mit zwei Darstellungsfenstern konfiguriert ist, welche gleichzeitig dasselbe Bild anzeigen, das durch eine einzelne Kamera aufgenommen ist |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100666A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| CN1330596C (zh) * | 2002-04-01 | 2007-08-08 | 三星钻石工业股份有限公司 | 脆性材料基板的分断方法以及采用该方法的分断装置 |
| DE112004000766T5 (de) * | 2003-05-22 | 2007-01-25 | Tokyo Seimitsu Co., Ltd. | Chipschneidvorrichtung |
| US6890836B2 (en) * | 2003-05-23 | 2005-05-10 | Texas Instruments Incorporated | Scribe street width reduction by deep trench and shallow saw cut |
| KR100550857B1 (ko) * | 2003-09-23 | 2006-02-10 | 삼성전기주식회사 | 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법 |
| KR20050029645A (ko) * | 2003-09-23 | 2005-03-28 | 삼성전기주식회사 | 샌드 블래스트를 이용한 사파이어 웨이퍼의 분할 방법 |
| US7281535B2 (en) * | 2004-02-23 | 2007-10-16 | Towa Intercon Technology, Inc. | Saw singulation |
| JP4938998B2 (ja) * | 2004-06-07 | 2012-05-23 | 富士通株式会社 | 基板及び積層体の切断方法、並びに積層体の製造方法 |
| US7491288B2 (en) * | 2004-06-07 | 2009-02-17 | Fujitsu Limited | Method of cutting laminate with laser and laminate |
| JP2006073690A (ja) * | 2004-09-01 | 2006-03-16 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| US7144792B2 (en) * | 2004-10-28 | 2006-12-05 | Woodward Governor Company | Method and apparatus for fabricating and connecting a semiconductor power switching device |
| JP4731241B2 (ja) * | 2005-08-02 | 2011-07-20 | 株式会社ディスコ | ウエーハの分割方法 |
| NL1030004C2 (nl) * | 2005-09-21 | 2007-03-22 | Fico Singulation B V | Inrichting en werkwijze voor het separeren van elektronische componenten. |
| JP5259336B2 (ja) * | 2008-10-23 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5310278B2 (ja) * | 2009-06-05 | 2013-10-09 | 三星ダイヤモンド工業株式会社 | ブレイクバー |
| US8621751B2 (en) | 2010-09-08 | 2014-01-07 | Microjet Technology Co., Ltd | Inkjet head manufacturing method |
| TWI398360B (zh) * | 2010-09-08 | 2013-06-11 | Microjet Technology Co Ltd | 噴墨頭壓電致動單元之切割方法 |
| US9630837B1 (en) * | 2016-01-15 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company Ltd. | MEMS structure and manufacturing method thereof |
| JP2018125479A (ja) * | 2017-02-03 | 2018-08-09 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2018181900A (ja) * | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 板状被加工物の加工方法 |
| JP6949421B2 (ja) * | 2017-05-09 | 2021-10-13 | 株式会社ディスコ | 加工方法 |
| CN108922866B (zh) * | 2018-09-13 | 2023-10-13 | 环维电子(上海)有限公司 | 切割盘以及切割机台 |
| JP7460386B2 (ja) * | 2020-02-14 | 2024-04-02 | 株式会社ディスコ | 被加工物の加工方法 |
| CN112331589B (zh) * | 2020-10-26 | 2023-08-22 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 一种辊压单元、划槽晶圆分离装置及划槽晶圆分离方法 |
| JP2024018453A (ja) * | 2022-07-29 | 2024-02-08 | 株式会社デンソー | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814296A (en) * | 1987-08-28 | 1989-03-21 | Xerox Corporation | Method of fabricating image sensor dies for use in assembling arrays |
| US5003374A (en) * | 1988-05-23 | 1991-03-26 | North American Philips Corporation | Semiconductor wafer |
| US5445559A (en) * | 1993-06-24 | 1995-08-29 | Texas Instruments Incorporated | Wafer-like processing after sawing DMDs |
| SG67365A1 (en) * | 1995-11-21 | 1999-09-21 | Texas Instruments Inc | Trench scribe line for decreased chip spacing |
| US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
| JPH1174167A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 半導体素子の製造方法 |
| US6293270B1 (en) * | 1998-06-17 | 2001-09-25 | Canon Kabushiki Kaisha | Manufacturing method of liquid jet recording head, liquid jet recording head manufactured by this manufacturing method, and manufacturing method of element substrate for liquid jet recording head |
| US6344402B1 (en) * | 1999-07-28 | 2002-02-05 | Disco Corporation | Method of dicing workpiece |
| DE19962431B4 (de) * | 1999-12-22 | 2005-10-20 | Micronas Gmbh | Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht |
-
2001
- 2001-05-01 TW TW090110430A patent/TWI228780B/zh not_active IP Right Cessation
- 2001-05-02 US US09/846,294 patent/US6593170B2/en not_active Expired - Lifetime
- 2001-05-03 DE DE10121502A patent/DE10121502B4/de not_active Expired - Lifetime
- 2001-05-08 SG SG200102646A patent/SG100686A1/en unknown
- 2001-05-08 KR KR1020010024908A patent/KR100624931B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10252986A1 (de) * | 2002-11-14 | 2004-05-27 | Uni-Tek System Inc. | Winkelsteuerungssystem mit einem Anzeigegerät, das mit zwei Darstellungsfenstern konfiguriert ist, welche gleichzeitig dasselbe Bild anzeigen, das durch eine einzelne Kamera aufgenommen ist |
| DE10252986B4 (de) * | 2002-11-14 | 2006-08-10 | Uni-Tek System Inc. | Winkelsteuerungsvorrichtung mit einem Anzeigegerät, das mit zwei Darstellungsfenstern konfiguriert ist, welche gleichzeitig dasselbe Bild anzeigen, das durch eine einzelne Kamera aufgenommen ist |
Also Published As
| Publication number | Publication date |
|---|---|
| SG100686A1 (en) | 2003-12-26 |
| KR100624931B1 (ko) | 2006-09-15 |
| KR20010104228A (ko) | 2001-11-24 |
| US6593170B2 (en) | 2003-07-15 |
| DE10121502B4 (de) | 2010-04-15 |
| TWI228780B (en) | 2005-03-01 |
| US20010041387A1 (en) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10121502A1 (de) | Verfahren zum Teilen eines Halbleiterwafers | |
| DE112004000768B4 (de) | Verfahren zum Trennen eines plattenartigen Elements | |
| DE102016213248B4 (de) | Verfahren zum dünnen Ausgestalten eines Wafers | |
| DE102007038343B4 (de) | Verfahren zur Bearbeitung von Wafern | |
| DE102016214985B4 (de) | Wafer-herstellungsverfahren | |
| DE102016200027B4 (de) | Wafer-Herstellungsverfahren | |
| DE102005033953B4 (de) | Waferteilungsverfahren und -vorrichtung | |
| DE102004025707B4 (de) | Verfahren zum Teilen eines nicht-metallischen Substrats | |
| DE102006000720B4 (de) | Laserstrahlbearbeitungsmaschine | |
| DE102005019358B4 (de) | Laserstrahl-Bearbeitungsmaschine | |
| DE102004032184B4 (de) | Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung | |
| DE102013208490A1 (de) | Werkstückteilungsverfahren | |
| DE102016224978B4 (de) | Substratbearbeitungsverfahren | |
| DE102016209554A1 (de) | Wafer-herstellungsverfahren | |
| DE102004029091B4 (de) | Unterteilungsvorrichtung für plattenartiges Werkstück | |
| DE102012201779B4 (de) | Laserstrahlanwendungsmechanismus und Laserbearbeitungsvorrichtung | |
| DE102016215473B4 (de) | Verfahren zum Bearbeiten eines Substrats | |
| DE102005057171A1 (de) | Laserstrahlbearbeitungsmaschine | |
| DE112006002502T5 (de) | Laserdicingvorrichtung und Laserdicingverfahren | |
| DE102015208893A1 (de) | Waferbearbeitungsverfahren | |
| DE102004033132A1 (de) | Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung | |
| DE102009028792A1 (de) | Laserbearbeitungseinrichtung und Laserbearbeitungsverfahren | |
| DE102015214136A1 (de) | Waferbearbeitungsverfahren | |
| DE102006010766A1 (de) | Laserstrahlbearbeitungsmaschine | |
| DE102004038340A1 (de) | Verfahren zum Unterteilen eines plattenartigen Werkstücks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| R071 | Expiry of right |