JP2003100666A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003100666A
JP2003100666A JP2001293749A JP2001293749A JP2003100666A JP 2003100666 A JP2003100666 A JP 2003100666A JP 2001293749 A JP2001293749 A JP 2001293749A JP 2001293749 A JP2001293749 A JP 2001293749A JP 2003100666 A JP2003100666 A JP 2003100666A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
groove
manufacturing
cutting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001293749A
Other languages
English (en)
Inventor
Yoshihisa Imori
守 義 久 井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001293749A priority Critical patent/JP2003100666A/ja
Priority to KR1020020057536A priority patent/KR100554994B1/ko
Priority to US10/252,524 priority patent/US20030060024A1/en
Publication of JP2003100666A publication Critical patent/JP2003100666A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 チッピングを防止する半導体製造方法を提供
する。 【解決手段】 半導体ウェーハＷのダイシングラインに
対応してチッピング防止溝１を半導体ウェーハＷの表面
に予め形成し、チッピング防止溝１に沿って半導体ウェ
ーハＷを切削してチップに個片化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、半導体ウェーハのダイシングプロセ
ス（チップ個片化プロセス）に使用されるものである。
【０００２】
【従来の技術】半導体装置の製造工程には、素子形成後
に半導体ウェーハを個片化するためブレードを用いて半
導体ウェーハを切断するダイシング加工の工程が含まれ
る。
【０００３】従来の技術によるダイシング加工工程につ
いて図１２を参照しながら説明する。なお、以下の各図
において同一の部分には同一の参照番号を付してその説
明を適宜省略する。
【０００４】図１２に示すように、半導体ウェーハＷの
素子形成面からブレードＢＬを用いて矢印方向に切り込
むことにより、半導体ウェーハＷを個片化する。ダイシ
ングラインは半導体ウェーハＷ上に形成された素子の配
列を基準として決定される。半導体ウェーハＷの素子形
成面とは反対の面（裏面）には、ダイシングテープＤＴ
が貼着され、これにより個片化後にチップが飛散するこ
とが防止される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
技術によるダイシング加工工程には、以下のような問題
があった。
【０００６】即ち、図１２の波線部分ＣＰ１〜ＣＰ４に
示すように、切削時のブレードＢＬによる機械的ダメー
ジにより、チップ欠け（チッピング）が生じやすい。こ
のようなチッピングは、半導体ウェーハＷの加工面およ
び非加工面のダイシングラインのエッジに沿って発生
し、外観上のチップ不良のみならず、チップの機械的強
度の低下を招く一因となっていた。特に、図１２の波線
部ＣＰ４における切欠き部ＣＲのように、クラックの原
因となり得るものもある。従来は、このようなチッピン
グは、プロセス上の加工条件などで軽減させてきた。
【０００７】また、図１２に示すように、ダイシング加
工前に予めダイシングテープＤＴを貼着する場合は、チ
ップへの個片化の際にこのテープＤＴも併せて切り込む
必要があった。このため、切削時にテープ屑がブレード
ＢＬの刃先に巻込み、この結果、刃先の加工ブレが発生
したり、刃先の目詰りが生じてチッピングをさらに加速
させる要因となっていた。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、その目的は、プロセスの加工条件に依存すること
なくチッピングを防止できる半導体装置の製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。
【００１０】即ち、本発明によれば、半導体ウェーハの
表面にダイシングラインに沿って溝をエッチング加工す
る工程と、上記ダイシングラインに沿って上記半導体ウ
ェーハを切削し、上記半導体ウェーハをチップに個片化
する個片化工程と、を備える半導体装置の製造方法が提
供される。
【００１１】また、本発明によれば、半導体ウェーハの
ダイシング時におけるチッピングを防止するための溝を
ダイシングラインに沿って上記半導体ウェーハの表面に
形成する工程と、上記ダイシングラインに沿って上記半
導体ウェーハを切削し、上記半導体ウェーハをチップに
個片化する個片化工程と、を備える半導体装置の製造方
法が提供される。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。
【００１３】（１）第１の実施形態 図１は、本実施形態による半導体装置の製造方法の対象
となる半導体ウェーハＷの平面図であり、また、図２
は、図１の部分拡大図である。図１および図２は、半導
体ウェーハＷの素子形成面とは反対の面（非加工面）か
ら見た平面図である。
【００１４】図２に示すように、本実施形態の製造方法
では、まず、半導体ウェーハＷの非加工面におけるダイ
シングラインセンタＤＬＣに沿ってチッピングを防止す
るための溝（以下、チッピング防止溝と称する）１を予
め形成しておく。チッピング防止溝１は、切削加工前の
半導体ウェーハプロセスにおいてＲＩＥ（Reactive Ion
Etching）等のエッチング加工で形成できる。
【００１５】図３は、図１に示す半導体ウェーハＷの断
面図であり、ダイシングラインに垂直な切断面に沿った
断面図である。同図に示すように、チッピング防止溝１
は、加工面Ｓａとは反対の非加工面Ｓｂに平行な底面と
テーパ状の側壁とを有し、実際の半導体ウェーハ切削幅
ｂよりも広い幅ａを有するように形成する。チッピング
防止溝１の幅ａは、より具体的には、半導体ウェーハ切
削幅ｂよりも約５μｍ〜約５０μｍ広くすると良い結果
が得られることが判明している。
【００１６】次に、図４に示すように、ダイシングライ
ンセンタＤＬＣに沿ってブレードＢＬで半導体ウェーハ
Ｗを切り込む。このとき、図４に示すように、ブレード
ＢＬの先端がチッピング防止溝１の底面と非加工面Ｓｂ
との間の位置よりも深くならないようにブレードＢＬの
刃先の位置を設定した上で切削加工を行う。
【００１７】このように、本実施形態によれば、予めダ
イシングラインに沿ってチッピング防止溝１を形成して
おき、このチッピング防止溝１の底面を貫通するように
半導体ウェーハＷを切削するので、素子形成面とは反対
の面である非加工面Ｓｂにおける半導体ウェーハＷの強
度が向上し、ダイシングによるチッピングの発生をチッ
ピング防止溝１の内部に留めることができる。これによ
り、半導体ウェーハＷ内の素子パターンへのチッピング
を防止することができる。また、チッピング防止溝１
は、切削幅ｂよりも広い幅ａを有するように形成するの
で、加工精度のばらつきによりセンターズレが生じた場
合であっても、チッピングを溝の底部内に留めることが
できる。さらに、チッピング防止溝１の底部は、半導体
ウェーハの非加工面Ｓｂに平行になるように形成するの
で、コーナ部のエッジにより、チッピングを溝の内部に
留めることができる。
【００１８】図５は、非加工面Ｓｂにダイシングテープ
ＤＴを貼着する場合のダイシング加工工程を示す。この
場合も図４に示す場合と同様にブレードＢＬの刃先の最
深の位置をチッピング防止溝１の底面と半導体ウェーハ
Ｗの非加工面Ｓｂとの間に設定することにより、ダイシ
ングテープＤＴに切り込みを入れることなく加工する。
これにより、テープ屑が刃先に巻き込むことがないの
で、刃先の加工ブレや目詰まりに起因するチッピングを
防止することができる。
【００１９】上述した実施形態では、チッピング防止溝
１を半導体ウェーハＷの素子形成面とは反対の面に形成
したが、素子形成面に形成しても良い。この場合は、裏
面を研削する前にエッチング加工により形成しても良
い。また片面に限ることなく、図６に示すチッピング防
止溝１ａ，１ｂのように、素子形成面と裏面の両面に形
成しても良い。この場合は、チップ強度をさらに向上さ
せることができる。
【００２０】また、チッピング防止溝の断面形状も、テ
ーパ状の側面を有する場合に限ることなく、例えば図７
に示すチッピング防止溝１’のように、半導体ウェーハ
Ｗの表面に略垂直な側面を有するように形成しても良
い。
【００２１】このように、本実施形態によれば、ダイシ
ングライン上にチッピング防止溝を予め形成するので、
半導体ウェーハ表面との間に段差を設けることができ
る。これにより、たとえチップ欠けが発生したとしても
チップ欠けをチッピング防止溝の内部に留めることがで
き、半導体ウェーハ表面への影響を防止することができ
る。
【００２２】また、ダイシングテープＤＬを使用する場
合は、テープＤＬと半導体ウェーハＷとの空隙を利用す
ることにより、切削時の切り込み深さを制御することが
可能になる。
【００２３】（２）第２の実施形態 素子形成面にのみチッピング防止溝１を形成する場合、
チップ強度は一般的にダイシング非加工面の方が劣るの
で、裏面をダイシング加工面とすることが好ましい。こ
の場合は、ダイシングラインを特定することが必要にな
る。
【００２４】このような場合のダイシングラインの特定
方法を図８を参照しながら説明する。
【００２５】まず、図８（ａ）に示すように、三次元積
層型のチップ構造（COC：Chip on Chip）に用いられる
ような接続用スループラグ等によるアライメントマーク
ＡＬＭを半導体ウェーハＷの裏面上に形成しておく。
【００２６】次に、図８（ｂ）に示すように、図示しな
い撮像装置により、裏面の画像を撮像し、画像処理によ
りダイシングラインＤＬを検出する。これによりダイシ
ングラインセンタの位置（加工センタ）を決定し、半導
体ウェーハ裏面からダイシングすることによりチップを
個片化する。なお、ダイシングテープＤＬを使用する場
合は、ダイシング時の刃先の切り込み深さとしてテープ
ＤＬに切り込みが入らない深さに設定する（図５参
照）。
【００２７】このように、本実施形態によれば、半導体
ウェーハ裏面に形成されたアライメントマークＡＬＭを
利用するので、ダイシングラインＤＬの位置を容易に検
出できる。これにより、半導体ウェーハ裏面から容易に
ダイシングできるので、従来半導体ウェーハ裏面を研削
した後のダイシング加工により発生していた半導体ウェ
ーハ裏面側のチッピングを最小限に押さえることができ
る。さらに、半導体ウェーハ表裏のウェーハ保持テープ
の張り替えなどの半導体ウェーハ裏面研削後の中間工程
を不要化できるので、連続した加工も可能となる。
【００２８】（３）第３の実施形態 本実施形態は、上述したチッピング防止溝を先ダイシン
グに利用する形態である。
【００２９】まず、図９に示すように、チッピング防止
溝１を予め素子形成面に形成した半導体ウェーハＷに対
して、チップの最終的な厚さに対応する深さまたはこれ
よりも深い位置にまでブレードＢＬの刃先が達するよう
に切削する。
【００３０】次に、図１０に示すように、ＲＩＥなどの
エッチング加工により半導体ウェーハＷがチップの最終
的な厚さになるまで半導体ウェーハＷの裏面側を後退さ
せる。
【００３１】以上の工程により、図１１に示すように、
半導体ウェーハＷがチップに個片化される。
【００３２】このように、本実施形態によれば、素子形
成面にのみチッピング防止溝１を形成するだけでチッピ
ングを最小限に抑制することができる。
【００３３】
【発明の効果】以上詳述したとおり、本発明は、以下の
効果を奏する。
【００３４】即ち、本発明によれば、ダイシングライン
上にチッピング防止溝を予め形成するので、機械的に行
われるダイシングにより発生するチップ欠けを最小限に
押さえることが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法の第１の
実施の形態に用いる半導体ウェーハの略示平面図であ
る。
【図２】図１に示す半導体ウェーハの部分拡大図であ
る。
【図３】図１に示す半導体ウェーハの略示断面図であ
る。
【図４】切削加工時のブレードの刃先の位置の設定方法
を示す略示断面図である。
【図５】ダイシングテープを用いる場合のダイシング加
工工程を示す略示断面図である。
【図６】素子形成面と裏面の両面に形成されたチッピン
グ防止溝を示す略示断面図である。
【図７】半導体ウェーハの表面に垂直な側面を有するチ
ッピング防止溝を示す略示断面図である。
【図８】本発明にかかる半導体装置の製造方法の第２の
実施の形態の説明図である。
【図９】本発明にかかる半導体装置の製造方法の第３の
実施の形態の説明図である。
【図１０】本発明にかかる半導体装置の製造方法の第３
の実施の形態の説明図である。
【図１１】本発明にかかる半導体装置の製造方法の第３
の実施の形態の説明図である。
【図１２】従来の技術によるダイシング加工方法の一例
を示す略示断面図である。
【符号の説明】
１，１’，１ａ，１ｂ チッピング防止溝 ＡＬＭ アライメントマーク Ｃ チップ ＤＬ ダイシングライン ＤＬＣ ダイシングラインセンタ ＤＴ ダイシングテープ ＢＬ ブレード Ｗ 半導体ウェーハ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】半導体ウェーハの表面にダイシングライン
    に沿って溝をエッチング加工する工程と、 前記ダイシングラインに沿って前記半導体ウェーハを切
    削し、前記半導体ウェーハをチップに個片化する個片化
    工程と、を備える半導体装置の製造方法。
  2. 【請求項２】半導体ウェーハのダイシング時におけるチ
    ッピングを防止するための溝をダイシングラインに沿っ
    て前記半導体ウェーハの表面に形成する工程と、 前記ダイシングラインに沿って前記半導体ウェーハを切
    削し、前記半導体ウェーハをチップに個片化する個片化
    工程と、を備える半導体装置の製造方法。
  3. 【請求項３】前記溝は、前記半導体ウェーハの切削面で
    ある加工面もしくはこの加工面とは反対の非加工面また
    は前記加工面および前記非加工面の両面に形成されるこ
    とを特徴とする請求項１または２に記載の半導体装置の
    製造方法。
  4. 【請求項４】前記溝は、前記半導体ウェーハの素子形成
    面に形成され、 前記ダイシングラインを特定するためのアライメントマ
    ークを前記半導体ウェーハの前記素子形成面とは反対の
    面に設ける工程と、前記アライメントマークに基づいて
    前記ダイシングラインを検出する工程と、をさらに備
    え、 前記半導体ウェーハは、検出された前記ダイシングライ
    ンに沿って切削され個片化されることを特徴とする請求
    項１または２に記載の半導体装置の製造方法。
  5. 【請求項５】前記溝は、少なくとも前記半導体ウェーハ
    の切削面である加工面とは反対の非加工面に形成され、 前記個片化工程は、前記半導体ウェーハの非加工面に形
    成された前記溝の底面と前記半導体ウェーハの非加工面
    との間の位置に、切り込み時の刃先の深さを設定する工
    程を含むことを特徴とする請求項１または２に記載の半
    導体装置の製造方法。
  6. 【請求項６】前記半導体ウェーハの切削面である加工面
    とは反対の非加工面にダイシングテープを貼着する工程
    をさらに備え、 前記個片化工程は、前記加工面から見て前記ダイシング
    テープよりも手前の位置に、切り込み時の刃先の深さを
    設定する工程を含むことを特徴とする請求項１乃至４の
    いずれかに記載の半導体装置の製造方法。
  7. 【請求項７】前記溝は、前記半導体ウェーハの素子形成
    面に形成され、 前記個片化工程は、前記ダイシングラインに沿って所望
    のチップの厚さに対応する深さ以上に前記半導体ウェー
    ハを切削する工程と、前記半導体ウェーハが個片化する
    まで前記半導体ウェーハの前記素子形成面とは反対の面
    側を後退させる工程と、を含むことを特徴とする請求項
    １または２に記載の半導体装置の製造方法。
  8. 【請求項８】前記溝の幅は、前記半導体ウェーハの切削
    幅よりも広いことを特徴とする請求項１乃至７のいずれ
    かに記載の半導体装置の製造方法。
  9. 【請求項９】前記溝の底面は、前記半導体ウェーハの表
    面に略平行であることを特徴とする請求項１乃至８のい
    ずれかに記載の半導体装置の製造方法。
JP2001293749A 2001-09-26 2001-09-26 半導体装置の製造方法 Abandoned JP2003100666A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001293749A JP2003100666A (ja) 2001-09-26 2001-09-26 半導体装置の製造方法
KR1020020057536A KR100554994B1 (ko) 2001-09-26 2002-09-23 반도체 장치의 제조 방법
US10/252,524 US20030060024A1 (en) 2001-09-26 2002-09-24 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001293749A JP2003100666A (ja) 2001-09-26 2001-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003100666A true JP2003100666A (ja) 2003-04-04

Family

ID=19115475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001293749A Abandoned JP2003100666A (ja) 2001-09-26 2001-09-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20030060024A1 (ja)
JP (1) JP2003100666A (ja)
KR (1) KR100554994B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252078A (ja) * 2004-03-05 2005-09-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7217640B2 (en) 2003-05-16 2007-05-15 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2007200917A (ja) * 2006-01-23 2007-08-09 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008244375A (ja) * 2007-03-29 2008-10-09 Fuji Electric Device Technology Co Ltd ウェーハのダイシング方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112470B2 (en) 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
KR100681390B1 (ko) * 2005-03-18 2007-02-09 (주)한빛레이저 레이저빔의 초점위치를 임의의 3차원으로 고속이동 시킬 수 있는 광집속장치와 광편향장치를 이용한 반도체웨이퍼의 레이저 다이싱 및 스크라이빙 방법
JP2009021476A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009094432A (ja) 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
JP2012510384A (ja) * 2008-12-02 2012-05-10 オセ−テクノロジーズ ビーブイ インクジェットプリントヘッドの製造方法
KR101113359B1 (ko) * 2010-01-12 2012-03-02 삼성전기주식회사 잉크젯 프린트 헤드, 잉크젯 헤드용 웨이퍼 레벨 패키지 및, 잉크젯 프린트 헤드의 제조 방법
JP5992731B2 (ja) * 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法
JP5993330B2 (ja) * 2013-03-18 2016-09-14 オリンパス株式会社 積層型超音波振動デバイス、積層型超音波振動デバイスの製造方法および超音波医療装置
KR102521372B1 (ko) * 2016-02-12 2023-04-14 삼성전자주식회사 마크 위치 예측 방법
CN115831736B (zh) * 2023-02-13 2023-05-05 成都万应微电子有限公司 一种半导体材料产品的切割方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729971A (en) * 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US4904609A (en) * 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
JP2939726B2 (ja) * 1996-04-19 1999-08-25 株式会社エスアイアイ・アールディセンター 半導体加速度センサの製造方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
KR20010045021A (ko) * 1999-11-02 2001-06-05 박종섭 반도체칩 파손 방지구조
US20020014693A1 (en) * 2000-03-21 2002-02-07 Pollock Jeffrey James Molded array package for facilitating device singulation
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
TWI228780B (en) * 2000-05-11 2005-03-01 Disco Corp Semiconductor wafer dividing method
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217640B2 (en) 2003-05-16 2007-05-15 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7638858B2 (en) 2003-05-16 2009-12-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2005252078A (ja) * 2004-03-05 2005-09-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007200917A (ja) * 2006-01-23 2007-08-09 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008244375A (ja) * 2007-03-29 2008-10-09 Fuji Electric Device Technology Co Ltd ウェーハのダイシング方法

Also Published As

Publication number Publication date
US20030060024A1 (en) 2003-03-27
KR20030026867A (ko) 2003-04-03
KR100554994B1 (ko) 2006-02-24

Similar Documents

Publication Publication Date Title
US7405137B2 (en) Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves
JP2003100666A (ja) 半導体装置の製造方法
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US7824962B2 (en) Method of integrated circuit fabrication
US6420776B1 (en) Structure including electronic components singulated using laser cutting
JP2009099681A (ja) 基板の個片化方法
JP2007165371A (ja) 半導体装置の製造方法
JP4342832B2 (ja) 半導体装置およびその製造方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP4198966B2 (ja) 半導体装置の製造方法
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP2005123263A (ja) 半導体ウェハの加工方法
US11942563B1 (en) Manufacturing method of chip package and chip package
JPH06275583A (ja) 面取り半導体チップ及びその面取り加工方法
JP2001044084A (ja) 半導体ウエハ
JPH1070094A (ja) 半導体センサウェハの切断方法
JP2008034875A (ja) 半導体装置及びその製造方法
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JP2000331898A (ja) ノッチ付半導体ウエハ
JPH02305207A (ja) 弾性表面波素子の製造方法
US20230402323A1 (en) Semiconductor Wafer Dicing Method
JP4370824B2 (ja) 化合物半導体ウェハの加工方法
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법
JP2001230166A (ja) 半導体基板およびその製造方法
JPH0563076A (ja) 半導体ウエーハの切断方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070608