KR100624931B1 - 반도체 웨이퍼의 분할방법 - Google Patents

반도체 웨이퍼의 분할방법 Download PDF

Info

Publication number
KR100624931B1
KR100624931B1 KR1020010024908A KR20010024908A KR100624931B1 KR 100624931 B1 KR100624931 B1 KR 100624931B1 KR 1020010024908 A KR1020010024908 A KR 1020010024908A KR 20010024908 A KR20010024908 A KR 20010024908A KR 100624931 B1 KR100624931 B1 KR 100624931B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
street
tape
cutting
generated
Prior art date
Application number
KR1020010024908A
Other languages
English (en)
Other versions
KR20010104228A (ko
Inventor
타테이와사토시
토이다미레이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000139111A external-priority patent/JP4590064B2/ja
Priority claimed from JP2000139135A external-priority patent/JP2001319897A/ja
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20010104228A publication Critical patent/KR20010104228A/ko
Application granted granted Critical
Publication of KR100624931B1 publication Critical patent/KR100624931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

스트리트에 의해 구획된 복수개의 칩이 표면에 형성된 반도체 웨이퍼를 칩 마다 분할하는 반도체 웨이퍼의 분할방법으로서, 반도체 웨이퍼의 표면에 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하는 스크라이브 공정과, 상기 분할유도선이 생성된 반도체 웨이퍼의 표면에 테이프를 접착하는 테이프 접착공정과, 상기 테이프가 접착된 반도체 웨이퍼의 이면에 상기 분할유도선을 따라 약간의 미절삭부를 가지고 절삭 홈을 생성하는 이면 절삭공정을 포함한다.
반도체 웨이퍼, 절삭, 금속막, 스트리트, 테이프, 분할유도선

Description

반도체 웨이퍼의 분할방법{SEMICONDUCTOR WAFER DIVIDING METHOD}
도 1은 본 발명에 의한 반도체 웨이퍼의 분할방법의 제1 실시형태의 각 공정을 나타내는 설명도.
도 2는 스크라이브(scribe) 장치에 의해 분할유도선이 생성된 반도체 웨이퍼의 사시도.
도 3은 본 발명에 의한 반도체 웨이퍼의 분할방법의 제1 실시형태에 의해 분할된 칩의 정면도.
도 4는 본 발명에 의한 반도체 웨이퍼의 분할방법의 제2 실시형태의 각 공정을 나타내는 설명도.
도 5는 스크라이브 장치에 의해 분할유도선이 생성된 상태를 확대하여 나타내는 설명도.
도 6은 본 발명에 의한 반도체 웨이퍼의 분할방법의 제2 실시형태에 의해 분할된 칩의 정면도.
도 7은 본 발명에 의한 반도체 웨이퍼의 분할방법의 스크라이브 공정을 실시하기 위한 스크라이브 장치의 일실시형태를 나타내는 사시도.
도 8은 도 7에 나타내는 스크라이브 장치에 장비되는 스크라이브 기구의 정면도.
도 9는 도 7에 나타내는 스크라이브 장치에 장비되는 스크라이브 기구의 롤러(roller) 스크라이버(scriber)와 얼라인먼트(alignment) 수단과의 관계를 나타내는 설명도.
도 10은 도 7에 나타내는 스크라이브 장치의 주요부 사시도.
도 11은 본 발명에 의한 반도체 웨이퍼의 분할방법의 이면 절삭공정을 실시하기 위한 절삭장치로서의 다이싱(dicing) 장치의 일실시형태를 나타내는 사시도.
도 12는 도 11에 나타내는 다이싱 장치의 주요부 사시도이다.
본 발명은 스트리트(street)에 의해 구획된 복수개의 회로(칩)가 표면에 형성된 반도체 웨이퍼, 또는 금속막이 형성된 스트리트에 의해 구획된 복수개의 회로(칩)가 표면에 형성된 반도체 웨이퍼를 칩마다 분할하는 반도체 웨이퍼의 분할방법에 관한 것이다.
예컨대, 반도체 디바이스의 제조에 있어서는, 거의 원반 모양의 반도체 웨이퍼의 표면이 격자 모양으로 배열된 스트리트라 불리는 절단라인에 의해 복수개의 직사각형 영역으로 구획되어 있고, 이 직사각형 영역의 각각에 소정의 회로(칩)가 형성되어 있다. 또한, 반도체 웨이퍼에는 각 회로(칩)의 특성을 검사하기 위한 TEG(Test Element Group: 테스트 엘리먼트 그룹)라 불리는 알루미늄 또는 동(銅) 등의 금속에 의해 형성된 패턴이 배치되어 있고, 이 금속막이 스트리트의 표면에 형성되어 있는 것도 있다. 이렇게 하여 각각 회로(칩)가 주어진 복수개의 직사각형 영역이 개개로 절단 분리되어, 소위 반도체 칩을 형성한다. 반도체 웨이퍼의 절단은, 일반적으로 다이싱 장치라 불리는 정밀 절삭장치에 의해 시행된다. 이 다이싱 장치는 두께가 20㎛ 정도의 회전 칼날(blade)을 고속 회전시키면서 반도체 웨이퍼의 표면에 형성된 스트리트를 따라 절단하여 개개의 칩으로 분할한다. 또, 반도체 웨이퍼의 분할방법으로서는 유리절단과 같은 포인트 스크라이버나 레이저 광선에 의한 절단도 시도되고 있다.
그런데, 다이싱 장치에 의한 반도체 웨이퍼의 분할은, 고속 회전하는 회전 칼날에 의해 스트리트에 충격력이 주어지면서 서서히 파괴하여 절삭 홈을 형성하는 형태로 수행되기 때문에, 절삭 홈의 양측에는 수㎛ 이상의 미세한 흠이 복수 발생한다. 따라서, 반도체 웨이퍼에 형성되는 칩은 절삭시에 발생하는 흠이 미치지 않는 범위로 설정하지 않으면 안되기 때문에, 다이싱 장치에 의해 절삭하는 경우에는 스트리트의 폭이 50㎛ 정도 필요해진다. 그런데, 반도체 칩의 생산성을 향상시키기 위해서는, 1장의 반도체 웨이퍼에 어떻게 많은 칩을 형성할 수 있는가가 문제이며, 이것을 위해서는 칩이 형성되어 있지 않은 스트리트의 폭을 어떻게 좁게 할 수 있는가가 과제로 된다. 한편, 포인트 스크라이버나 레이저 광선에 의한 절단은, 절단 폭 그것은 좁지만 파단 등에 의한 제품의 수율이 나쁘고, 생산성의 면에서 반드시 만족할 수 있는 것은 아니다.
또한, 스트리트의 표면에 금속막이 형성되어 있는 반도체 웨이퍼를 회전 칼날에 의해 절삭하면, 금속막은 연약하고 점착력이 강해 변형하기 쉽기 때문에 절삭 홈의 양측에 수염 모양의 버르(burr)가 발생한다. 이 버르가 적층 사이 및 본딩 사이를 단락시키거나 또는 파손한다든지 함과 동시에, 탈락시켜 인접하는 회로를 손상하는 등의 문제점 발생의 원인이 된다.
본 발명의 제1 목적은, 스트리트의 폭을 좁게 할 수 있고, 또 제품의 수율이 좋아 생산성을 향상시킬수 있는 반도체 웨이퍼의 분할방법을 제공하는데 있다.
본 발명의 제2 목적은, 스트리트의 표면에 금속막이 형성되어 있는 반도체 웨이퍼를 버르(burr)가 발생하지 않도록 분할할 수 있는 반도체 웨이퍼의 분할방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위해, 본 발명에 의하면, 스트리트에 의해 구획된 복수개의 칩이 표면에 형성된 반도체 웨이퍼를 칩마다 분할하는 반도체 웨이퍼의 분할방법으로서,
반도체 웨이퍼의 표면에 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하는 스크라이브 공정과,
상기 분할유도선이 생성된 반도체 웨이퍼의 표면에 테이프를 접착하는 테이프 접착공정과,
상기 테이프가 접착된 반도체 웨이퍼의 이면에 상기 분할유도선을 따라 약간의 미절삭부를 가지고 절삭 홈을 생성하는 이면 절삭공정을 포함하며,
상기 절삭 홈의 생성에 의해 상기 분할유도선으로 유도되어 상기 미절삭부가 완전 분할되어 칩마다 분할되는
것을 특징으로 하는 반도체 웨이퍼의 분할방법이 제공된다.
상기 스크라이브 공정에 의해 생성되는 상기 분할유도선은 스크라이버에 의해 생성되며, 상기 이면 절삭공정에 의해 생성되는 상기 절삭 홈은 회전 칼날에 의해 생성된다.
상기 제2 목적을 달성하기 위해, 본 발명에 의하면, 금속막이 형성된 스트리트에 의해 구획된 복수개의 칩이 표면에 형성된 반도체 웨이퍼를 칩마다 분할하는 반도체 웨이퍼의 분할방법으로서,
반도체 웨이퍼의 표면에 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하는 스크라이브 공정과,
상기 분할유도선이 생성된 반도체 웨이퍼의 표면에 테이프를 접착하는 테이프 접착공정과,
상기 테이프가 접착된 반도체 웨이퍼의 이면에 상기 분할유도선을 따라 약간의 미절삭부를 가지고 절삭 홈을 생성하는 이면 절삭공정을 포함하며,
상기 절삭 홈의 생성에 의해 상기 분할유도선으로 유도되어 상기 미절삭부가 완전 분할되어 칩마다 분할되는
것을 특징으로 하는 반도체 웨이퍼의 분할방법이 제공된다.
상기 스크라이브 공정에 의해 생성되는 상기 분할유도선은 롤러 스크라이버에 의해 스트리트에 생성된 금속막이 분단되도록 생성되며, 상기 이면 절삭공정에 의해 생성되는 상기 절삭 홈은 회전 칼날에 의해 생성된다.
이하, 본 발명에 의한 반도체 웨이퍼의 분할방법의 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는, 본 발명에 의한 반도체 웨이퍼의 분할방법의 제1 실시형태의 각 공정이 나타나 있다.
본 발명에 의한 반도체 웨이퍼의 분할방법은, 도 1의 (a)에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면에 설치된 각 회로(칩)(3) 사이에 형성된 스트리트(4)를 따라 스크라이브 라인을 형성하여 분할유도선(5)을 생성하는 스크라이브 공정과, 도 1의 (b)에 나타내는 바와 같이 분할유도선(5)이 생성된 반도체 웨이퍼(2)의 표면에 테이프(7)를 접착하는 테이프 접착공정과, 도 1의 (c)에 나타내는 바와 같이 반도체 웨이퍼(2)의 이면에 분할유도선(5)을 따라 절삭 홈(6)을 생성하는 이면 절삭공정을 포함하고 있다. 이하, 상기 각 공정에 대해서 더 상세히 설명한다.
상기 스크라이브 공정에 대해서, 도 7 내지 도 10을 참조하여 설명한다.
도 7에는 상기 스크라이브 공정을 실시하기 위한 스크라이브 장치의 일실시형태가 나타나 있다. 도 7에 나타내는 스크라이브 장치는, 거의 직육면체 모양의 장치 하우징(1)을 구비하고 있다. 이 장치 하우징(1)내에는 피가공물을 유지하는 척(chuck) 테이블(9)이 가공 급송방향인 화살표 X로 나타내는 방향으로 이동 가능하게 배치되어 있다. 척 테이블(9)은, 흡착 척 지지대(91)와, 그 흡착 척 지지대(91)상에 장착된 흡착 척(92)을 구비하고 있고, 그 흡착 척(92)상에 피가공물인 예컨대 원반 모양의 반도체 웨이퍼(2)를 도시하지 않은 흡인수단에 의해 유지 하도록 되어 있다. 또한, 척 테이블(9)은, 도시하지 않은 회전기구에 의해 회전 동작 가능하게 구성되어 있다.
도시의 실시형태에서의 스크라이브 장치는, 상술한 척 테이블(9)상에 유지된 반도체 웨이퍼(2)의 스트리트(4)를 따라 스크라이브 라인을 형성하여 분할유도선(5)을 생성하는 스크라이브 기구(20)를 구비하고 있다. 스크라이브 기구(20)에 대해서, 도 8 및 도 9를 참조하여 설명한다. 스크라이브 기구(20)는, 이동 베이스(21)와, 그 이동 베이스(21)에 일단을 지지축(22)에 의해 상하방향으로 요동 가능하게 지지된 스크라이버 지지부재(23)와, 그 스크라이버 지지부재(23)의 타단에 회전지지축(24)에 의해 회전 가능하게 지지된 롤러 스크라이버(25)와, 스크라이버 지지부재(23)에 누름압력을 작용시키는 누름압력 부여수단(26)을 구비하고 있다. 이동 베이스(21)는 도시하지 않은 지지대에 인덱싱(indexing) 방향인 도 9에서 화살표 Y로 나타내는 방향(도 8에서 지면에 수직한 방향)으로 이동 가능하게 배치되어 있다. 롤러 스크라이버(25)는 소결(燒結) 다이아몬드에 의해 형성되어 있고, 도 8에서 지면에 수직한 방향에 배치된 회전지지축(24)에 의해 스크라이버 지지부재(23)의 타단에 회전 가능하게 지지되어 있다. 누름압력 부여수단(26)은 상기 이동 베이스(21)의 상단으로 돌출하여 형성된 지지부(211)에 나사 결합된 조정나사(screw)(261)와, 조정나사(261)의 하단에 장착된 스프링 받침판(262)과, 그 스프링 받침판(262)과 상기 스크라이버 지지부재(23)의 상면과의 사이에 배치된 코일 스프링(263)으로 이루어진다. 또, 도시의 실시형태에서는 누름압력 부여수단으로서 코일 스프링(263) 및 조정나사(261)를 사용한 예를 나타냈지만, 누름압력 부여수단으로서 에어 피스톤을 사용하고, 에어 압력을 조정함으로써 누름압력을 제어하여도 된다. 또한, 도시의 실시형태에서 스크라이브 장치는 현미경이나 CCD 카메라를 구비한 얼라인먼트 수단(30)을 구비하고 있다. 도 9에 나타내는 바와 같이 얼라인먼트 수단(30)의 현미경에 형성된 헤어라인(기준선)(301)과 상기 스크라이브 기구(20)의 롤러 스크라이버(25)의 외부 접촉부가 동일 선상에 위치하도록 조정되어 있다. 또, 도시의 실시형태에서 스크라이브 기구(20)는 롤러 스크라이버(25)를 사용한 예를 나타냈지만, 롤러 스크라이버(25) 대신에 포인트 스크라이버를 사용하여도 된다.
다음에, 본 발명에서의 상기 스크라이브 공정을 상술한 스크라이브 장치에 의해 실시하는 예에 대해서 설명한다.
우선, 상기 척 테이블(9)의 흡착 척(92)상에 반도체 웨이퍼(2)가 예컨대 오퍼레이터에 의해 얹혀진다. 이때, 반도체 웨이퍼(2)는 표면을 위로 해서 얹혀진다. 흡착 척(92)상에 얹혀진 반도체 웨이퍼(2)는 도시하지 않은 흡인수단에 의해 흡착 척(92)상에 표면을 위로 해서 이면이 흡인 유지된다. 이렇게 하여 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(9)은 얼라인먼트 수단(30)의 바로 밑에까지 이동하게 된다. 척 테이블(9)이 얼라인먼트 수단(30)의 바로 밑에 위치하게 되면, 얼라인먼트 수단(30)에 의해 반도체 웨이퍼(2)에 형성되어 있는 스트리트(4)가 검출되며, 스크라이브 기구(20)의 인덱싱 방향인 화살표 Y 방향으로 이동 조절하여 정밀 위치맞춤 작업이 행해진다. 그 후, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(9)을 가공 급송방향인 화살표 X로 나타내는 방향으로 이동하는 것에 의해, 척 테이블(9)에 유지된 반도체 웨이퍼(2)의 스트리트(4)에는 롤러 스크라이버(25)가 전동(轉動)된다. 이 결과, 스트리트(4)를 따라 스크라이브 라인이 형성되어 분할유도선(5)이 생성된다. 또, 롤러 스크라이버(25)에 의한 분할유도선(5)의 생성은 50∼150g의 하중하에서 실시하는 것이 바람직하다. 이 하중은 누름압력 부여수단(26)의 조정나사(261)를 진퇴함으로써 조정할 수 있다. 그리고, 반도체 웨이퍼(2)에 형성된 모든 스트리트(4)에 대해서, 상술한 스크라이브 기구(20)의 인덱싱 방향인 화살표 Y 방향의 급송과 척 테이블(9)의 가공 공급방향인 화살표 X 방향의 급송을 순차 반복하여 실행함으로써, 도 2에 나타내는 바와 같이 반도체 웨이퍼(2)에는 스트리트(4)를 따라 분할유도선(5)을 생성할 수 있다.
이렇게 하여 반도체 웨이퍼(2)의 스트리트(4)를 따라 분할유도선(5)을 생성하는 스크라이브 공정이 종료한 후, 반도체 웨이퍼(2)를 유지한 척 테이블(9)은, 최초에 반도체 웨이퍼(2)를 흡인 유지한 위치로 되돌아가고, 여기서 반도체 웨이퍼(2)의 흡인 유지를 해제한다. 따라서, 스크라이브 공정에 의해 분할유도선(5)이 생성되는 반도체 웨이퍼(2)를 척 테이블(9)상에서 인출할 수 있다.
이렇게 하여, 반도체 웨이퍼(2)의 스트리트(4)를 따라 분할유도선(5)을 생성하였다면 상술한 테이프 접착공정을 실시한다. 즉, 도 1의 (b)에 나타내는 바와 같이 분할유도선(5)이 생성된 반도체 웨이퍼(2)의 표면에 테이프(7)를 접착한다. 따라서, 반도체 웨이퍼(2)는 표면에 형성된 각 칩(3)의 표면이 테이프(70와 접착한다.
상술한 바와 같이 테이프 접착공정을 실시한 후, 상기 이면 절삭공정을 실시하지만, 여기서 이면 절삭공정을 실시하기 위한 절삭장치인 다이싱 장치에 대해서 도 11 및 도 12를 참조하여 설명한다.
도시의 실시형태에서의 다이싱 장치는, 거의 직육면체 모양의 장치 하우징(10)을 구비하고 있다. 이 장치 하우징(10)내에는 피가공물을 유지하는 척 테이블(11)이 절삭 급송방향인 화살표 X로 나타내는 방향으로 이동 가능하게 배치되어 있다. 척 테이블(11)은 흡착 척 지지대(111)와, 그 흡착 척 지지대(111)상에 장착된 흡착 척(112)을 구비하고 있고, 그 흡착 척(112)상에 피가공물인 예컨대 원반 모양의 반도체 웨이퍼(2)를 도시하지 않은 흡인수단에 의해 유지하도록 되어 있다. 또한, 척 테이블(11)은, 도시하지 않은 회전기구에 의해 회전 동작 가능하게 구성되어 있다.
도시의 실시형태에서의 다이싱 장치는, 절삭수단으로서의 스핀들 유닛(40)을 구비하고 있다. 스핀들 유닛(40)은, 도시하지 않은 이동 베이스에 장착된 인덱싱 방향인 화살표 Y로 나타내는 방향 및 커팅(cutting) 방향인 화살표 Z로 나타내는 방향으로 이동 조정되는 스핀들 하우징(41)과, 그 스핀들 하우징(41)에 회전 자유롭게 지지된 도시하지 않은 회전 구동기구에 의해 회전 구동되는 회전 스핀들(42)과, 그 회전 스핀들(42)에 장착된 회전 칼날(43)을 구비하고 있다. 또, 회전 칼날(43)은 도시의 실시형태에서는 V형 칼날이 사용되고 있다. 또한, 도시의 다이싱 장치에서의 얼라인먼트 수단(30)은 적외선 CCD 카메라를 구비하고 있다.
도시의 실시형태에서의 다이싱 장치는, 도 11에 나타내는 바와 같이 피가공 물인 반도체 웨이퍼(2)를 저장하는 카셋트(12)와, 피가공물 반출수단(13)과, 피가공물 반송수단(14)과, 세정수단(15) 및 세정 반송수단(16)을 구비하고 있다. 또, 카셋트(12)는, 도시하지 않은 승강수단에 의해 상하로 이동 가능하게 배치된 카셋트 테이블(121)상에 얹혀진다.
다음에, 본 발명에서의 상기 이면 절삭공정을 상술한 절삭장치에 의해 실시하는 예에 대해서 설명한다.
또, 상기 테이프 접착공정에 있어서 반도체 웨이퍼(2)의 표면에 접착된 테이프(7)는 프레임(8)에 장착되어 있고, 반도체 웨이퍼(2)는 테이프(7)를 통해서 프레임(8)에 장착된 상태로 상기 카셋트(12)에 수용된다. 따라서, 프레임(8)에 장착된 반도체 웨이퍼(2)는 이면을 위로 해서 수용된다.
카셋트(12)의 소정 위치에 수용된 프레임(8)에 장착된 상태의 반도체 웨이퍼(2)(이하, 프레임(8)에 장착된 상태의 반도체 웨이퍼(2)를 단지 반도체 웨이퍼(2)라 부른다)는, 도시하지 않은 승강수단에 의해 카셋트 테이블(121)이 상하 이동하는 것에 의해 반출위치에 위치하게 된다. 다음에, 피가공물 반출수단(13)이 진퇴 작동하여 반출위치에 위치하게된 반도체 웨이퍼(2)를 피가공물 적치영역(18)으로 반출한다. 피가공물 적치영역(18)으로 반출된 반도체 웨이퍼(2)는 피가공물 반송수단(14)의 선회동작에 의해 상기 척 테이블(11)의 흡착 척(112)상에 반송되며, 그 흡착 척(112)에 이면을 위로 해서 표면측이 흡인 유지된다. 또, 이때 테이프(7)를 통해서 반도체 웨이퍼(2)를 장착한 프레임(8)은 척 테이블(11)에 배치된 클램프(113)에 의해 고정된다. 이렇게 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(11)은 얼라인먼트 수단(30)의 바로 밑에까지 이동하게 된다. 척 테이블(11)이 얼라인먼트 수단(30)의 바로 밑에 위치하게 되면, 얼라인먼트 수단(30)에 의해 상기 스크라이브 공정에서 반도체 웨이퍼(2)의 스트리트(4)에 의해 생성된 분할유도선(5)이 검출되며, 스핀들 유닛(40)의 인덱싱 방향인 화살표 Y 방향으로 이동 조절하여 정밀 위치맞춤 작업이 행해진다. 또, 반도체 웨이퍼(2)는 상기 테이프 접착공정에 있어서, 표면(분할유도선(5)이 생성되어 있는 측의 면)에 테이프(7)가 접착되어 있으므로, 이면이 상측에 위치하게 되어 있지만, 얼라인먼트 수단(30)은 적외선 CCD 카메라를 구비하고 있으므로, 하측에 위치하는 표면에 생성된 분할유도선(5)을 검출할 수 있다.
그 후, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(11)을 절삭 급송방향인 화살표 X로 나타내는 방향으로 이동함으로써, 반도체 웨이퍼(2)의 이면측에서 분할유도선(5)을 따라 절삭 홈(6)을 생성할 수 있다. 또, 이때, 회전 칼날(43)에 의한 커팅량은 분할유도선(5)이 형성된 스트리트(4)의 표면에서 20∼50㎛까지의 위치에 설정되어 있다. 즉, 이면 절삭공정에서는, 회전 칼날(43)에 의해 반도체 웨이퍼(2)는 이면측에서 분할유도선(5)을 따라 스트리트(4)의 표면에서 20∼50㎛의 미절삭부를 마련하여 절삭 홈(6)이 생성된다. 이와 같이, 분할유도선(5)을 따라 스트리트(4)의 표면에서 20∼50㎛의 미절삭부를 마련하여 절삭 홈(6)이 생성되는 것에 의해, 반도체 웨이퍼(2)는 분할유도선(5)으로 유도되어 미절삭부가 완전 분할된다. 그리고, 반도체 웨이퍼(2)에 형성된 상기 모든 분할유도선(5)에 대해서, 상술한 스핀들 유닛(40)의 인덱싱 방향인 화살표 Y 방향의 급송과 척 테이블(11)의 절삭방향인 화살표 X 방향의 급송을 순차 반복하여 실행하는 것에 의해 도 3에 과장하여 나타내는 바와 같이 각 칩(3)으로 분할할 수 있다. 또, 분할된 반도체 칩은 테이프(7)의 작용에 의해 흩어지지 않고 프레임(8)에 장착된 반도체 웨이퍼(2)의 상태가 유지되고 있다.
이상과 같이, 도시의 실시형태에서는, 반도체 웨이퍼(2)의 스트리트(4)에 형성된 스크라이브 라인에 의해 생성된 분할유도선(5)의 이면에서 분할유도선(5)을 따라 미절삭부를 마련하여 절삭 홈(6)을 생성하는 것에 의해, 분할유도선(5)으로 유도되어 미절삭부가 완전 분할되어 칩마다 분할하므로, 반도체 웨이퍼(2)의 표면에 형성되는 스트리트의 폭을 매우 좁게 하는 것이 가능해진다. 따라서, 스트리트(4)의 폭을 10㎛ 이하로 할 수 있으므로, 반도체 웨이퍼(2)의 표면에 다수의 칩을 형성할 수 있고, 생산성의 향상을 도모할 수 있다. 또한, 도시의 실시형태에서는, 반도체 웨이퍼(2)의 스트리트(4)에 형성된 분할유도선(5)의 이면에서 분할유도선(5)을 따라 미절삭부를 마련하여 확실성이 높은 절삭 홈(6)을 생성함으로써 각 칩으로 분할하므로, 포인트 스크라이버나 레이저 광선에 의한 절단과 같이 파단 등의 발생이 없고, 제품의 수율이 좋아 생산성을 향상할 수 있다. 또, 도시의 실시형태에서는 회전 칼날(43)에 의해 V형 칼날을 사용한 예를 나타냈지만, 회전 칼날(43)은 도 1의 (c)에 있어서 2점 쇄선으로 나타낸 선단이 둥근 형상의 칼날을 사용하여도 된다.
이렇게 하여 반도체 웨이퍼(2)가 각 칩으로 분할 된 후 반도체 웨이퍼(2)를 유지한 척 테이블(11)은 최초에 반도체 웨이퍼(2)를 흡인 유지한 위치로 되돌아가 고, 여기서 반도체 웨이퍼(2)의 흡인 유지를 해제함과 동시에, 클램프(113)에 의한 칼날(8)의 고정도 해제한다. 다음에, 반도체 웨이퍼(2)는, 세정 반송수단(16)에 의해 세정수단(15)으로 반송되며, 여기서 세정된다. 이렇게 하여 세정된 반도체 웨이퍼(2)는 피가공물 반송수단(14)에 의해 피가공물 적치영역(18)으로 반출된다. 그리고, 반도체 웨이퍼(2)는, 피가공물 반출수단(13)에 의해 카셋트(12)의 소정 위치에 수납된다. 또, 각 칩으로 분할된 반도체 웨이퍼(2)는 테이프(7)에 의해 반도체 웨이퍼의 형태를 유지하고 있지만, 각각의 칩으로 분할되어 있기 때문에, 반송시에 인접하는 칩끼리 스쳐 손상할 우려가 있다. 즉, 종래 일반적으로 행해지고 있는 다이싱 장치에 의한 절삭에 의해 반도체 웨이퍼를 각 칩으로 분할한 경우에는, 각 칩사이에는 절삭 칼날의 두께(20㎛ 정도)의 간극이 형성된다. 그런데, 본 발명에 의한 분할방법에 의해 분할된 각 칩은 상술한 바와 같이 절삭칼날(43)에 의해 미절삭부를 마련하여 절삭 홈(6)이 생성되어 분할되므로, 분할면은 실질적으로 접촉하고 있다. 이 때문에, 분할된 각 칩의 자체 중량에 의해 테이프(7)가 하방으로 휘어지는 것에 의해 칩이 중심방향을 따라 칩끼리 스친다.
상술한 반송시에서의 각 칩끼리의 스침을 방지하는 것이 바람직하다. 반송시에서의 각 칩끼리의 스침을 방지하기 위해서는, 각 칩끼리의 간극을 넓게하면 좋고, 다음의 방책을 생각할 수 있다.
제1 방책은, 각 칩에 접착되어 있는 테이프에서의 프레임과의 사이를 자수 프레임과 같은 프레임으로 눌러, 칩 전체를 확장함으로써 각 칩끼리의 간극을 넓힌다. 제2 방책은, 분할된 칩을 테이프를 통해서 장착하고 있는 프레임을 상하로 반 전하여 칩을 접착하고 있는 면을 하측으로 하고, 분할된 각 칩의 자체 하중에 의해 테이프(7)가 하방으로 휘어지게 하는 것에 의해 각 칩끼리의 간극을 넓힌다.
이상과 같이, 본 발명의 제1 실시형태에 의하면, 반도체 웨이퍼의 표면에 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하고, 반도체 웨이퍼의 표면에 테이프를 접착한 후, 이면에서 분할유도선을 따라 미절삭부를 마련하여 절삭 홈을 생성함으로써, 분할유도선으로 유도되어 미절삭부가 완전 분할되어 칩마다 분할하므로, 반도체 웨이퍼의 표면에 형성되는 스트리트의 폭을 매우 좁게 하는 것이 가능해진다. 따라서, 스트리트의 폭을 10㎛ 이하로 할 수 있으므로, 반도체 웨이퍼의 표면에 다수의 칩을 형성할 수 있고, 생산성의 향상을 도모할 수 있다. 또한, 도시의 실시형태에서는, 반도체 웨이퍼의 스트리트에 형성된 분할유도선의 이면에서 분할유도선을 따라 미절삭부를 마련하여 확실성 높은 절삭 홈을 생성함으로써 각 칩으로 분할하므로, 포인트 스크라이버나 레이저 광선에 의한 절단과 같이 파단 등의 발생이 없고, 제품의 수율이 좋아 생산성을 향상시킬수 있다.
다음에, 본 발명에 의한 반도체 웨이퍼의 분할방법의 제2 실시형태에 대해서, 도 4 내지 도 6을 참조하여 설명한다.
도 4 내지 도 6에 나타내는 제2 실시형태는, 금속막이 형성된 스트리트에 의해 구획된 복수개의 칩이 표면에 형성된 반도체 웨이퍼의 분할방법이다.
도 4 내지 도 6에 나타내는 실시형태도 상술한 도 1에 나타내는 반도체 웨이퍼의 분할방법과 마찬가지로, 도 4의 (a)에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면에 설치된 각 회로(칩)(3) 사이에 형성되어 표면에 금속막(4a)이 형성된 스 트리트(4)를 따라 스크라이브 라인을 형성하여 분할유도선(5)을 생성하는 스크라이브 공정과, 도 4의 (b)에 나타내는 바와 같이 분할유도선(5)이 생성된 반도체 웨이퍼(2)의 표면에 테이프(7)를 접착하는 테이프 접착공정과, 도 4의 (c)에 나타내는 바와 같이 반도체 웨이퍼(2)의 이면에 분할유도선(5)을 따라 절삭 홈(6)을 생성하는 이면 절삭공정을 포함하고 있다.
도 3의 (a)에 나타내는 스크라이브 공정은, 상술한 도 7 내지 도 10에 나타내는 스크라이브 장치에 의해 상술한 도 1의 (a)에 나타내는 스크라이브 공정과 같이 실시된다. 이때, 도 5에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면에 설치된 각 회로(칩)(3) 사이의 스트리트(4)의 표면에 형성된 금속막(4a)은, 롤러 스크라이버(25)의 압접에 의해 분단된다.
스크라이브 공정을 실시함으로써, 반도체 웨이퍼(2)의 스트리트(4)를 따라 분할유도선(5)을 생성한 후, 도 4의 (b)에 나타내는 테이프 접착공정을 실시한다. 이 테이프 접착공정은, 상술한 도 1의 (b)에 나타내는 테이프 접착공정과 동일해도 된다.
상술한 바와 같이 테이프 접착공정을 실시한 후, 도 4의 (c)에 나타내는 이면 절삭공정을 실시한다. 이 이면 절삭공정은, 상술한 도 11 및 도 12에 나타내는 다이싱 장치에 의해 상술한 도 1의 (c)에 나타내는 이면 절삭공정과 같이 실시된다. 이면 절삭공정을 실시함으로써, 도 6에 과장하여 나타내는 바와 같이 각 칩(3)으로 분할할 수 있다.
이상과 같이 도 4 내지 도 6에 나타내는 제2 실시형태에서는, 반도체 웨이퍼(2)에 형성된 스트리트(4)에 롤러 스크라이버(25)에 의해 금속막을 분단하도록 하여 분할유도선(5)을 생성하고, 이 분할유도선(5)의 이면에서 분할유도선(5)을 따라 미절삭부를 마련하여 절삭 홈(6)을 생성함으로써, 분할유도선(5)으로 유도되어 미절삭부가 완전 분할되어 칩마다 분할하므로, 회전 칼날(43)은 스트리트(4)에 형성된 금속막에 접촉하는 것은 아니다. 따라서, 금속막이 회전 칼날(43)에 의해 분단되는 것에 의해 발생하는 버르의 발생을 방지할 수 있다.
이상과 같이, 본 발명에 의한 반도체 웨이퍼의 분할방법의 제2 실시형태에 의하면, 반도체 웨이퍼의 표면에 금속막이 형성된 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하고, 반도체 웨이퍼의 표면에 테이프를 접착한 후, 이면에서 분할유도선을 따라 미절삭부를 마련하여 절삭 홈을 생성함으로써, 분할유도선으로 유도되어 미절삭부가 완전 분할되어 칩마다 분할하므로, 스트리트에 형성된 금속막에 절삭 홈을 절삭공구가 접촉하는 것은 아니다. 따라서, 금속막이 절삭공구에 의해 분단되는 것에 의해 발생하는 버르(burr)의 발생을 방지할 수 있다.

Claims (4)

  1. 스트리트에 의해 구획된 복수개의 칩이 표면에 형성된 반도체 웨이퍼를 칩마다 분할하는 반도체 웨이퍼의 분할방법으로서,
    반도체 웨이퍼의 표면에 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하는 스크라이브 공정과,
    상기 분할유도선이 생성된 반도체 웨이퍼의 표면에 테이프를 접착하는 테이프 접착공정과,
    상기 테이프가 접착된 반도체 웨이퍼의 이면에 상기 분할유도선을 따라 약간의 미절삭부를 가지고 절삭 홈을 생성하는 이면 절삭공정을 포함하며,
    상기 절삭 홈의 생성에 의해 상기 분할유도선에 유도되어 상기 미절삭부가 완전 분할되어 칩마다 분할되는 것을 특징으로 하는 반도체 웨이퍼의 분할방법.
  2. 제 1 항에 있어서,
    상기 스크라이브 공정에 의해 생성되는 상기 분할유도선은 스크라이버에 의해 생성되며, 상기 이면 절삭공정에 의해 생성되는 상기 절삭 홈은 회전 칼날에 의해 생성되는 것을 특징으로 하는 반도체 웨이퍼의 분할방법.
  3. 금속막이 형성된 스트리트에 의해 구획된 복수개의 칩이 표면에 형성된 반도체 웨이퍼를 칩마다 분할하는 반도체 웨이퍼의 분할방법으로서,
    반도체 웨이퍼의 표면에 스트리트를 따라 스크라이브 라인을 형성하여 분할유도선을 생성하는 스크라이브 공정과,
    상기 분할유도선이 생성된 반도체 웨이퍼의 표면에 테이프를 접착하는 테이프 접착공정과,
    상기 테이프가 접착된 반도체 웨이퍼의 이면에 상기 분할유도선을 따라 약간의 미절삭부를 가지고 절삭 홈을 생성하는 이면 절삭공정을 포함하며,
    상기 절삭 홈의 생성에 의해 상기 분할유도선에 유도되어 상기 미절삭부가 완전 분할되어 칩마다 분할되는 것을 특징으로 하는 반도체 웨이퍼의 분할방법.
  4. 제 3 항에 있어서,
    상기 스크라이브 공정에 의해 생성되는 상기 분할유도선은 롤러 스크라이버에 의해 스트리트에 형성된 금속막이 분단되도록 생성되며, 상기 이면 절삭공정에 의해 생성되는 상기 절삭 홈은 회전 칼날에 의해 생성되는 것을 특징으로 하는 반도체 웨이퍼의 분할방법.
KR1020010024908A 2000-05-11 2001-05-08 반도체 웨이퍼의 분할방법 KR100624931B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-139111 2000-05-11
JP2000-139135 2000-05-11
JP2000139111A JP4590064B2 (ja) 2000-05-11 2000-05-11 半導体ウエーハの分割方法
JP2000139135A JP2001319897A (ja) 2000-05-11 2000-05-11 半導体ウエーハの分割方法

Publications (2)

Publication Number Publication Date
KR20010104228A KR20010104228A (ko) 2001-11-24
KR100624931B1 true KR100624931B1 (ko) 2006-09-15

Family

ID=26591722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010024908A KR100624931B1 (ko) 2000-05-11 2001-05-08 반도체 웨이퍼의 분할방법

Country Status (5)

Country Link
US (1) US6593170B2 (ko)
KR (1) KR100624931B1 (ko)
DE (1) DE10121502B4 (ko)
SG (1) SG100686A1 (ko)
TW (1) TWI228780B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
US7851241B2 (en) * 2002-04-01 2010-12-14 Mitsuboshi Diamond Industrial Co., Ltd. Method for severing brittle material substrate and severing apparatus using the method
DE10252986B4 (de) * 2002-11-14 2006-08-10 Uni-Tek System Inc. Winkelsteuerungsvorrichtung mit einem Anzeigegerät, das mit zwei Darstellungsfenstern konfiguriert ist, welche gleichzeitig dasselbe Bild anzeigen, das durch eine einzelne Kamera aufgenommen ist
WO2004105109A1 (ja) * 2003-05-22 2004-12-02 Tokyo Seimitsu Co., Ltd. ダイシング装置
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
KR100550857B1 (ko) * 2003-09-23 2006-02-10 삼성전기주식회사 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법
KR20050029645A (ko) * 2003-09-23 2005-03-28 삼성전기주식회사 샌드 블래스트를 이용한 사파이어 웨이퍼의 분할 방법
US7281535B2 (en) * 2004-02-23 2007-10-16 Towa Intercon Technology, Inc. Saw singulation
JP4938998B2 (ja) * 2004-06-07 2012-05-23 富士通株式会社 基板及び積層体の切断方法、並びに積層体の製造方法
US7491288B2 (en) * 2004-06-07 2009-02-17 Fujitsu Limited Method of cutting laminate with laser and laminate
JP2006073690A (ja) * 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
US7144792B2 (en) * 2004-10-28 2006-12-05 Woodward Governor Company Method and apparatus for fabricating and connecting a semiconductor power switching device
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法
NL1030004C2 (nl) * 2005-09-21 2007-03-22 Fico Singulation B V Inrichting en werkwijze voor het separeren van elektronische componenten.
JP5259336B2 (ja) * 2008-10-23 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5310278B2 (ja) * 2009-06-05 2013-10-09 三星ダイヤモンド工業株式会社 ブレイクバー
US8621751B2 (en) 2010-09-08 2014-01-07 Microjet Technology Co., Ltd Inkjet head manufacturing method
TWI398360B (zh) * 2010-09-08 2013-06-11 Microjet Technology Co Ltd 噴墨頭壓電致動單元之切割方法
US9630837B1 (en) * 2016-01-15 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. MEMS structure and manufacturing method thereof
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP2018181900A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP6949421B2 (ja) * 2017-05-09 2021-10-13 株式会社ディスコ 加工方法
CN108922866B (zh) * 2018-09-13 2023-10-13 环维电子(上海)有限公司 切割盘以及切割机台
JP7460386B2 (ja) * 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法
CN112331589B (zh) * 2020-10-26 2023-08-22 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种辊压单元、划槽晶圆分离装置及划槽晶圆分离方法
JP2024018453A (ja) * 2022-07-29 2024-02-08 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US5003374A (en) * 1988-05-23 1991-03-26 North American Philips Corporation Semiconductor wafer
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
SG67365A1 (en) * 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH1174167A (ja) * 1997-08-29 1999-03-16 Sharp Corp 半導体素子の製造方法
US6293270B1 (en) * 1998-06-17 2001-09-25 Canon Kabushiki Kaisha Manufacturing method of liquid jet recording head, liquid jet recording head manufactured by this manufacturing method, and manufacturing method of element substrate for liquid jet recording head
US6344402B1 (en) * 1999-07-28 2002-02-05 Disco Corporation Method of dicing workpiece
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht

Also Published As

Publication number Publication date
US20010041387A1 (en) 2001-11-15
DE10121502A1 (de) 2002-01-17
US6593170B2 (en) 2003-07-15
TWI228780B (en) 2005-03-01
DE10121502B4 (de) 2010-04-15
KR20010104228A (ko) 2001-11-24
SG100686A1 (en) 2003-12-26

Similar Documents

Publication Publication Date Title
KR100624931B1 (ko) 반도체 웨이퍼의 분할방법
US7608523B2 (en) Wafer processing method and adhesive tape used in the wafer processing method
US7134943B2 (en) Wafer processing method
JP4256214B2 (ja) 板状物の分割装置
US20050035100A1 (en) Method of dividing a plate-like workpiece
US6346034B1 (en) Cutting method
US7696014B2 (en) Method for breaking adhesive film mounted on back of wafer
KR102210945B1 (ko) 웨이퍼의 가공 방법
JP4110219B2 (ja) レーザーダイシング装置
US7087857B2 (en) Method of dividing a workpiece in the form of a plate having a layer and a substrate made of different materials
EP1502695A1 (en) Finishing machine using laser beam
US20050059325A1 (en) Wafer processing method
US20060045511A1 (en) Wafer dividing method
US6609965B2 (en) Cutting blade
JP5623791B2 (ja) サファイア基板の加工方法
US20080047408A1 (en) Wafer dividing method
US6498075B1 (en) Dicing method
US20040208718A1 (en) Machine for processing electrodes formed on a plate-like workpiece
JP2005228794A (ja) チップ製造方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP4590064B2 (ja) 半導体ウエーハの分割方法
JP2007134510A (ja) ウェーハマウンタ装置
JP5244548B2 (ja) 保持テーブルおよび加工装置
JPH10209086A (ja) 板状ワークの割断方法およびその装置
JP5623795B2 (ja) サファイア基板の加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 12