TW504754B - Group III-V compound semiconductor and method of producing the same - Google Patents

Group III-V compound semiconductor and method of producing the same Download PDF

Info

Publication number
TW504754B
TW504754B TW090106463A TW90106463A TW504754B TW 504754 B TW504754 B TW 504754B TW 090106463 A TW090106463 A TW 090106463A TW 90106463 A TW90106463 A TW 90106463A TW 504754 B TW504754 B TW 504754B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
iii
pattern
layer
semiconductor layer
Prior art date
Application number
TW090106463A
Other languages
English (en)
Inventor
Kazumasa Hiramatsu
Hideto Miyake
Takayoshi Maeda
Yasushi Iyechika
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Application granted granted Critical
Publication of TW504754B publication Critical patent/TW504754B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

504754 A7 B7 五、發明説明（彳) 發明背景 發明範圍 (請先閱讀背面之注意事項再填寫本頁) 本發明有關以通式InGaAIN表示之ΠΙ-V族化合物半導 體，及彼之製法。 相關技術說明 因爲以通式IruGayAhN表示之ΙΠ-V族化合物半導體， 其中 x + y + z = 1，，O^ySl，而且 ，可以藉由改變III族元素的組成物，使直接能帶隙能量調 整到波長在紫外線至紅光範圍內之光能量，故可以使用彼 作爲發光範圍自紫外線至可見光之高效率發光裝置的材料 。此外，此種III_V族化合物半導體的能帶隙大於習用代表 性半導體，諸如Si與GaAs，因此即使在習用半導體無法操 作的高溫下，仍能保持其半導體性質。因此，該III-V族化 合物半導體主要是可以製造具有較佳耐環境性能的電子裝 置。 經濟部智慧財產局員工消費合作社印製 因爲此種化合物半導體在熔點附近時，其蒸氣壓力非 常大，所以很難生長大型結晶。因此，目前仍未製得可以 實際作爲半導體裝置製造方法中所使用之基板的此種化合 物半導體大型結晶。因此，通常係使該化合物半導體外延 長生在結晶結構與該化合物半導體相似而且可以提供大型 結晶的材料（諸如藍寶石或SiC)之基板上，製造此種類型化 合物半導體。目前，可藉由此種方法製得該化合物半導體 之較高品質結晶。即使在該情況下，也很難減少該基板材 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 504754 附件：第90106463號專利申請案 民國91年6月修正 一一—1: 中文說明書修正頁 Α7篆郎解_ΒΤ^_ 士二i%説明（2) (請先閱讀背面之注意事項再填寫本頁) 料與該化合物半導體之間的晶格常數或膨脹係數差異所形 成的結晶瑕疵，而且所形成化合物半導體的瑕疵密度通常 約10δ cm·2以上。 已提出一種從結晶瑕疵密度高的化合物半導體製造瑕 疵密度降低的III-V族化合物半導體之技術（Jpn. Appl. Phys., vol. 3 6, p. L899, 1 997)。根據此報告，以一種 Si〇2 圖 型覆蓋前述具有高瑕疵密度的化合物半導體（下文稱爲"下層 結晶”），但是留下微小開口不塗覆，並且在此結構上再次進 行結晶生長（下文將此種第二次或後續結晶生長稱爲“再生”） 〇 再生開始階段中，發生稱爲“選擇性生長”的現象，因此 結晶生長爲會發生在圖型上，而是僅經由該開口發生。自 該階段進一步進行該生長作用時，經由該開口的結晶生長 開始延伸到該圖型上，片刻之後，形成一種埋入該圖型的 結構。該圖型被埋入之際，該再生處理中所生長的結晶具 有不均勻表面。不過，進一步進行該結晶生長時，該結晶 表面的不均勻度會降低，最後可以製得具有平坦表面的結 晶。 經濟部智慧財產局員工消費合作社印製 已經確認此種埋入結構可以大幅降低該再生層中之位 錯密度。不過，減少瑕疵的機制視該生長技術或生長條件 而定。此等機制可以粗略分成下列兩種種類。第一種機制 係該再生層接替來自該下層基板的穿過位錯，但是該圖型 中止其下方的此種穿過位錯，因此，該圖型上的某些部分 再生層沒有位錯，如圖1所示。然而，在此實例中，因爲 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 504754 A7 __ B7______ 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 部分再生層接替來自下層的位錯，所以僅能減少位於該圖 型上之此等部分的位錯，而且很難預期減少位於該開口上 之此等部分的位錯。 第二種機制係，位於該開口上的部分再生層隨著小平 面形成而生長，而且藉由該小平面使來自該下層之各個被 接替穿過位錯的方向寿至該生長平面，因此隨著該生長層 厚度增加，該瑕疵密度降低，如圖2所示。相對於由第一 種機制所形成的結構，此實例中的結構位錯集中在該圖型 上之部分，但是降低開口上方部分的位錯密度。爲了充分 減少此等位錯，該再生層必須生長到數十微米以上之反應 。此種厚膜使得形成之基板彎至無法忽視的程度。此現象 造成某些問題：在該基板上進一步進行生長作用時，沿著 該基板平面的溫度分佈變大；以及，因爲該基板不均勻之 故，更後面的裝置製造方法無法達到所需之精確度。 經濟部智慧財產局員工消費合作社印製 本發明目的之一係提出一種製造具有低位錯密度III-V 族化合物半導體，而且不會使再生層厚度增加之方法，該 方法包括一種使用掩模圖型的再生處理；以及提出此種具 有低位錯密度之III-V族化合物半導體。 因爲對於上述狀態進行徹底硏究，本發明人已發現， 可以藉由使用一種再生方法避免上述問題，此種再生方法 係在該圖型與生長於該圖型上的結晶之間提供一種特定結 構。 發明摘要 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 504754
Α7 Β7 五、發明説明（4 ) (請先閲讀背面之注意事項再填寫本頁) 本發明有關項目（1) ·· 一種III-V族化合物半導體，包括 :一層第一 III-V族化合物半導體，其係以通式InuGavAlwN 表不’其中 OSuSl，OSvSl，0‘wSl，而且 u + v + w = 1 ; 一個在該第一 ΠΙ-V族化合物半導體層上形成，並且由 一種第一 III-V族化合物半導體和下述第二III-V族化合物 半導體以外的材料製得之圖型；以及一層第二III-V族化合 物半導體’其係以通式InxGayAlzN表布，其中OSxSl，0 SySl，OSzSl，而且x + y + z= l，該層穿過該圖型開 口生長；其中在該圖型上形成空隙，並且藉由此等空隙中 止第二化合物半導體中之穿過位錯。 經濟部智慧財產局員工消費合作社印製 本發明亦有關項目（2): —種製造項目（1)中所述之III-V 族化合物半導體的方法，包括一種形成該第二III-V族化合 物半導體層之方法，該方法包括··第一步驟係在經由該圖 型開口生長該第二III-V族化合物半導體層，直到其與第一 III-V族化合物半導體層表面平行的表面部分消失爲止；以 及第二步驟係改變生長條件，繼續第二ΙΠ_ν族化合物半導 體層之生長作用，如此使之具有與第一 III-V族化合物半導 體表面平行之表面，因而在該圖型上形成空隙。 本發明亦有關項目（3) ·· —種製造項目（1)中所述之III-V 族化合物半導體的方法，包括一種形成該第二III-V族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖 型開口生長該第二III-V族化合物半導體層，直到其與第一 III-V族化合物半導體層表面平行的表面部分消失爲止，·以 及第二步驟係改變生長條件，繼續第二III-V族化合物半導 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 504754 A7 —____ B7_ 五、發明説明（5 ) 體層之生長作用，如此使該層具有（0001)平面之表面，以及 與該（000 1 )平面垂直的小平面，因而在該圖型上形成空隙。 (請先閲讀背面之注意事項再填寫本頁) 本發明亦有關項目（4): 一種製造項目（1)中所述之III-V 族化合物半導體的方法，包括一種形成該第二III-V族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖 型開口生長該第二III-V族化合物半導體層，直到其與第一 III-V族化合物半導體層表面平行的表面部分消失爲止；第 二步驟係繼續該第二III-V族化合物半導體之生長作用，使 之僅具有傾斜小平面；以及第三步驟係改變生長條件，繼 續該層之生長作用，使第二ΙΙΙ-ν族化合物半導體層具有與 第一 III-V族化合物半導體表面平行之表面，因而在該圖型 上形成空隙。 經濟部智慧財產局員工消費合作社印製 本發明亦有關項目（5) ·· —種製造項目（1)中所述之III-V 族化合物半導體的方法，包括一種形成該第二ΠΙ_ν族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖 型開口生長該第二III-V族化合物半導體層，直到其與第一 III-V族化合物半導體層表面平行的表面部分消失爲止；第 二步驟係繼續該第二III-V族化合物半導體之生長作用，使 之僅具有傾斜小平面；以及第三步驟係改變生長條件，繼 續該層之生長作用，如此使該層具有（0001 )平面之表面，以 及與該（0001)平面垂直的小平面，因而在該圖型上形成空隙 〇 本發明亦有關項目（6):進行至少一次包括在項目（1)之 III-V族化合物半導體層上形成圖型與再生；[Π-ν族化合物半 本紙張尺度適用巾國國家標準（CNS ) Α4規格（210X297公董) " -8- 504754 A7 B7 五、發明説明（6 ) 導體之方法，製得一種III-V族化合物半導體。 (請先閱讀背面之注意事項再填寫本頁) 圖式簡要說明 圖1係說明藉由一種掩模圖型中止穿過位錯的狀態之 圖。 圖2係說明該位錯方向彎曲的狀態之圖。 圖3係說明位錯減少的狀態之圖。 圖4係說明在一種剩餘開口部分係由空隙界定之化合 物半導體上製造的半導體雷射裝置的示意圖。 圖5(a)至（1)說明本發明。圖（a)至（e)說明經由一個圖型 的開口生長該第二III-V族化合物半導體層之起始階段。圖 (e)說明與該第一 III-V族化合物半導體層表面平行之表面部 分消失的狀態。圖⑴至（1)說明生長第二III-V族化合物半導 體，以具有與該第一 III-V族化合物半導體表面平行之表面 ，並在該圖型上形成空隙的後線階段。 圖式中之符號如下。 經濟部智慧財產局員工消費合作社印製 1…第一 III-V族化合物半導體層（下層結晶 2…以不同於第一 III-V族化合物半導體與第二III-V族化合 物半導體之材料形成的圖型 3…第二III-V族化合物半導體層（再生層）
4…穿過位錯 5…該掩模圖型上之空隙 6 …n-GaN 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 504754 A7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 7…n_AlGaN鍍敷層 8…InGaN/GaN量子井有效層 9…p-AlGaN鍍敷層 1 0…絕緣層 1 1 …p-GaN 1 2…η-電極 1 3…ρ-電極 發明詳細說明 本發明之III-V族化合物半導體特徵在於：經由該下層 結晶上之圖型開口生長的部分，具有被下層結晶接替之位 錯，其通常彎向該生長平面；以及以該圖型上形成之空隙 中止此等如此彎曲的位錯，因而停止此種位錯繁衍至該再 生結晶，如圖3所示。 經濟部智慧財產局員工消費合作社印製 用於本發明再生作用之結晶生長方法包括分子射線外 延作用（ΜΒΕ)、氫化物蒸氣相外延作用（HVPE)與金屬有機蒸 氣相外延作用（MOVPE)。因爲該ΜΒΕ法可以形成陡峭界面 ，而且可控制性高之故，所以適用於本發明。該HVPE法確 保高生長速率，因此在短時間內提供良好品質結晶之故， 所以適用於本發明。該MOVPE法可以使結晶高度均勻生長 在多層基板上，所以亦適用。 下列原料可用於以HVPE法製造該III-V族化合物半導 體。 可以使氯化氫氣體與金屬鎵、金屬銦等反應’產生 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐) -10- 504754 A7 ____ B7 五、發明説明（8 ) (請先閱讀背面之注意事項再填寫本頁)
GaCl或InCl，製備III族材料。或者，可以在高溫下，使氯 化氫氣體與以通式RiR2R3Ga(其中R!、1^2與R3各爲一種低 級烷基）表示之三烷基鎵，諸如TMG或TEG ;以通式 URdn其中L、1^2與R3各爲一種低級烷基）表示之三烷基 銦，諸如TMI或三乙基銦等反應，產生GaCl、InCl等，製 備III族原料。另外，或者在高溫下分解氯化二甲基鎵 (Ga(CH3)2Cl)、氯化二乙基鎵（Ga(C2H5)2Cl)、氯化二甲基銦 (In(CH3)2Cl)、氯化二乙基銦（In(C2H5)2Cl)等，產生 GaCl、 InCl等。可以藉由一種栘劑氣體吹入在常溫下很安定的 GaCh、InCh等氣泡並供應彼等。此等物質可以單獨使用或 以混合物形式使用。 下列原料可用於以MOVPE法製造III-V族化合物半導 體。 經濟部智慧財產局員工消費合作社印製 IIIS矢原料貫例包括以通式RiR2R_3Ga(其中Ri、R2與R3 各爲一種低級烷基）表示之三烷基鎵，諸如三甲基鎵 [CCH3)3Ga，下文實例中稱爲“TMG”]，以及三乙基鎵 [(C2H5)3Ga，下文實例中稱爲“TEG”];通式mAl(其中Ri 、與R3各爲一種低級烷基）表示之三烷基鋁，諸如三甲基 鋁[(CH3)3A1]，以及三乙基鋁[(C2H5)3A1，下文實例中稱爲 “TEA”]，以及三異丁基銘[(ρΟΗ + ΑΙ];三甲基胺鋁烷· [(CH3)3N:A1H3];以及以通式min(其中R,、R2與R3各爲 一種低級烷基）表示之三烷基銦，諸如三甲基銦[(CH3)3ln， 下文實例中稱爲“TMI”]，以及三乙基銦[(C2H5)3In]。此等物 質可以單獨使用或以混合物形式使用。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -11 . 504754 A7 __B7 五、發明説明（9 ) 在HVPE法與該MOVPE法中，v族原料實例包括氨、 肼、甲基肼、二甲基肼、丨，2•二甲基肼、第三丁基胺， 與伸乙基二胺。此等物質可以單獨使用或以混合物形式使 用。此等原料中’氨與肼具有一個優點：因爲形成之化合 物半導體分子中不包含任何碳原子，所以受到碳污染較少 。以較容易處理方面來看，以氨爲佳。 該HVPE法與該MOVPE法中可以使用一種稀釋氣體， 諸如氫、氮或氦作爲該原料的載劑氣體。 控制該再生方法中之小平面的因素對本發明而言很重 要’其係各種欲供應之原料數量、生長溫度、生長壓力、> 載劑氣體、雜質等。有時藉由添加不能大量結合的材料， 控制該再生方法中之小平面極爲有效。此等材料實例係含 In之材料’諸如三甲基銦，其係於抑制結合In之生長條件（ 高溫、低壓、以氫作爲載劑氣體等）時使用。 根據本發明，在適於彎曲自下層結晶接替各個位錯之 方向的條件下進行該再生方法的第一步驟，使之沿著該下 層結晶與該再生層間之界面延伸。更明確地說，進行該再 生作用，直到其與該下層結晶之表面平行的表面部分消失 爲止。通常與該下層結晶表面平行延伸之該表面係（0001)平 面。在此種生長條件之下，形成與下層結晶呈傾斜的小平 面。即使該再生結晶與該下層結晶表面平行之表面消失之 後，仍然可以在相同條件下，僅以傾斜小平面繼續該再生 作用。 此等傾斜小平面可能由下列情況形成：該生長溫度低 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部智慧財產局S工消費合作社印製 -12- 504754 A7 __B7_ 五、發明説明（1〇 ) ;III族原料供應量對V族原料供應量之比率高；該圖型各 個開口部分的寬度比該圖型各個圖型部分的寬度小；生長 壓力高；以及使用氫作爲載劑氣體。 在本發明第二步驟中，故意在該圖型上形成空隙，以 中止位於該空隙與該再生結晶間之界面的位錯，避免各個 以彎曲後的方向延伸之位錯繁衍至該再生結晶表面。更明 確地說，在已改變生長條件下繼續該再生作用，如此使該 第二III-V族化合物半導體層具有與該第一 III-V族化合物 半導體層表面平行之平面。提供一個與該第一 III-V族化合 物半導體表面平行之平面的條件，通常與提供一個傾斜小 平面之條件相反。此外，使用氮作爲載劑氣體，或是供應 一種Mg原料作爲雜質時，可能形成此種平行平面。在製造 條件下繼續該再生作用，可以在該圖型上形成空隙。 圖3說明各個空隙寬度隨著該再生作用進行而變窄， 最後該再生表面變平坦的.情況。不過，當欲在本發明化合 物半導體上製造之裝置面積等於小於該圖型面積時，該再 生結晶表面可能具有由該等空隙界定之露出開口。一種代 表性半導體雷射，例如具有寬度約3微米，而長度約1毫米 以下之有效層。若使用掩模間距約5微米以上，而長度約1 毫米以上之長條狀掩模，可以在該化合物半導體上製造此 種雷射裝置，同時避免該空隙界定之開□。圖4槪略說明 此情況。 當該掩模圖型係長條狀形式時，其長條以<1-1 〇〇>方向 延伸比以<11-20>方向延伸爲佳，此係因爲以<1-1〇〇>方向延 本紙張尺度適财關家標準（CNS ) A4· ( 21GX297公釐） 一 -13- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 504754 A7 B7 五、發明説明（n ) 伸之長條可使傾斜小平面轉換成與該下層結晶表面平行之 面平，而且可控制度高。使用此種具有以<1-100>方向延伸 長條之掩模圖型時，第一步驟中形成的傾斜小平面係{11 -22}平面，而第二步驟可以提供（0001)平面與{11-20}平面之 小平面。 如此製得之具有較低瑕疵密度的結晶在該掩模圖型上 可能具有一些位錯。此種情況中，可以在該再生結晶表面 上再次形成掩模圖型，並進一步進行該再生作用，減少位 於圖型上之瑕疵數量。 必須形成該第二次再生作用使用之圖型，如此該圖型 覆蓋第一次再生作用後存在位錯之區域。第一次再生作用 之後，該位錯僅存在受限制範圍，即，位於該第一次再生 作用圖型接近中央上方。因此，第二次再生作用中所使用 之圖型比第一次再生作用中所使用之圖型小。使用較小圖 型進行第二次再生作用，埋入的圖型厚度較小。這意謂著 應力減少、該第二再生層之結晶軸起伏，以及該再生作用 後之彎曲作用減少，而且是爲較佳情況。 雖然特定條件可能視結晶生長作用所使用之裝置而改 變，不過熟習本技藝者可以事先檢查形成之小平面對於該 生長條件的依存度，適當地進行該化合物半導體的生長作 用。 因爲根據本發明可以製得在大範圍內瑕疵密度降低之 結晶，所以本發明另外一個特徵係，可以在此種結晶上製 造發光性質與可靠度經改良的發光裝置。又，此種結晶可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -14 - 504754
A7 B7 五、發明説明（12) (請先閱讀背面之注意事項再填寫本頁) 以製造一種接收光裝置，利用該結晶瑕疵密度降低，令人 滿意地抑制無光電流。此外，by virtue of瑕庇減少的此種 結晶，可以製造一種具有經改良性質的電子裝置。 經濟部智慧財產局Μ工消費合作社印製 本發明中，形成該圖型的特定條件，或是特定再生條 件可能造成再生作用之後，欲形成之第一 III-V族化合物半 導體層表面具有齒狀突起。使用以通式InuGavAlwN表示（其 中 0$u$l，OSvSl’ OSwSl，而且 u + v + w= 1)之 III-V族化合物半導體作爲該第一 III-V族化合物半導體層，可 以避免此種齒狀突起。更明確地說，A1N之混合結晶率（相 當於上述通式中之w値）係1 %以上，5%以上更佳。.該第一 III-V族化合物半導體層的特定厚度係0.3毫微米以上，以 1毫微米以上爲佳。本發明圖型用之較佳材料在該化合物半 導體再生作用中，具有特定程度的持久性。這是因爲如果 形成該圖型的材料導致該圖型因蒸發作用而損失，或是在 一個具有該圖型的樣本上開始進行結晶再生作用之前，於 該再生氣氛中與再生溫度下之熔化而變形，欲進行的再生 作用很難達到良好重現性。適於此等條件的材料實例包括 31〇2(氧化矽）；元素物質，諸如1、尺6、“〇'(：]：、（：〇、8卜 Au、Zr、Ta、Ti、Nb、Ni、Pt、V、Hf 與 Pd ; BN(氮化硼） ;W、Ti、Zr、Hf、V、Nb、Ta、Cr ' Mo、Re、Fe、Si 之氮 化物等。_ 本發明中，該圖型可包括至少兩層不同材料。 本發明中，該圖型可爲任何形式。特定形式之實例包 .括通常稱爲“線/間隙”型，其具有特寬之長條，該長條彼此 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 504754 A7 B7 五、發明説明（13 ) (請先閱讀背面之注意事項再填寫本頁) 平行排列’各個等寬之開口部分位於每一對相鄰長條之間 ;以及一種部分露出圓形或多邊形下層之類型。可以選用 此等圖型任一者調節該再生條件、該圖型材料等。 在該線/間隙型圖型中，各圖型部分的寬度不小於0.05 微米，而且不大於20微米爲佳。若各圖型部分的寬度小於 0.05毫微米，減少瑕疵密度的效果（其係本發明優點）不會被 注意。若該寬度大於20毫微米，就實際性而言，埋入該圖 型所需之時間變得太長。在具有圓形或多邊形開口部分的 圖型情況中，同樣地，基於上述相同原因，介於相鄰開口 部分之距離不小於0.05微米，而且不大於20微米爲佳。 經濟部智慧財產局員工消費合作社印製 該線/間隙圖型之各個間隙部分（露出下層之開口部分） 的寬度不小於0.01微米，而且不大於20微米爲佳。若個各 間隙部分的寬度小於0.01微米，目前的半導體處理技術在 形成實際精確構造方面有極大困難，因此如此狹窄的間隙 不佳。若該寬度大於20微米，減少瑕疵密度的效果變得微 不足道。在具有圓形或多邊形開口部分的圖型情況中，同 樣地，基於上述相同原因，介於相鄰開口部分之距離不小 於0.01微米，而且不大於20微米爲佳。 可以藉由任何習知方法形成該圖型’諸如蒸氣澱積作 用、濺鍍作用、化學蒸氣澱積作用（CVD)與鍍敷作用。或者 ，可以使用一種方法，其中先形成一種元素物質之薄膜’ 然後對該膜進行化學反應’使該元素物質轉變成一種化合 物。更明確地說，可以使用一種方法，形成例如鎢之薄膜 ，然後在一種含氨氣氛中熱處理該膜’使鎢轉變成氮化鎢 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） -16- 504754 A7 B7 五、發明説明（14 ) 。可以視實際持久性與生產力決定該圖型厚度。在鎢實例 中，該厚度不小於2毫微米，而且不大於5微米爲佳。 (請先閲讀背面之注意事項再填寫本頁) 其他特定生長條件如下。在欲生長之化合物半導體不 包含In作爲基本元素情況下，生長溫度不低於600 °C而且 不高於1 200 °C爲佳。當該生長溫度低於600 °C或高於1200 t，很難藉由再生作用製得良好品質之結晶。在欲生長之 化合物半導體包含In作爲基本元素情況下，因爲此種化合 物半導體之熱安定較低之故，所以該再生溫度不低於600 t而且不高於900 °C爲佳。 本發明中，再生作用之生長壓力不低於100 Pa。若該 再生方法中之生長壓力低於1 00 Pa，很難製得品質令人滿 意的結晶。該生長壓力不低於500 Pa爲佳，不低於100 Pa 更佳。必須注意，雖然結晶度會隨著生長壓力升高而改善 ，不過因爲基於工業觀點，通常用於生長結晶的MOVOE或 HVPE裝置不使用非常高的生長壓力，所以再生作用之生長 壓力不高於10大氣壓力爲佳。 經濟部智慧財產局員工消費合作社印製 可以採用任何習知方法評估瑕疵。此種方法之實例包 括：利用一種原子力顯微鏡（下文稱爲“AFM”）觀察結晶表面 上的位錯影像；使用一種熔融鹼金屬或磷酸蝕刻劑評估蝕 刻坑洞密度（下文稱爲“EPD”）；評估反常生長點（下文稱爲“ 生長坑洞”），其係在該下層結晶表面上生長晶格與下層結晶 不匹配的材料（諸如InGaN對GaN)顯現；以及利用透射電子 顯微鏡（下文稱爲“TEM”）觀察位錯影像。 本發明減少位錯之方法可與用以減少位錯之其他習知 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董) 一 - -17 - 504754 A7 B7 五、發明説明（15 ) (請先閱讀背面之注意事項再填寫本頁} 方法倂用。減少位錯之方法實例如下：一種使用低溫生長 中間層之方法（Jpn· J· Appl· Phys·, 1999，vol. 36，L1515)、— 種藉由再生作用在該下層與該再生層之間形成間隙的方法（ 下文可稱爲“空氣間隙法”。J. Cryst. Growth, 2000，vol. 221， 3 3 8)，一種在該下層經部分蝕刻結晶表面上形成再生層之 方法（下文可稱爲“有槽長條法”，：[.Cryst. Growth, 2000, vol. 221，345)，一種在該下層之經部分蝕刻結晶表面側壁形成 再生層之方法（下文可稱爲“pendeo-epitaxy method”。MRS Internet Journal, Nitride Semicond. Res., 1 999, vol. 4S1, G3.3 8)，一種藉由高溫退火作用平坦化該下層經部分蝕刻結 晶表面之方法（下文可稱爲“質量輸運法”。MRS Internet Journal，Nitride Semicond. Res·，2000，vol. 5S1，W2.8)，以及 一種在澱積於該下層表面之小型雜質上的再生作用（下文可 稱爲“防界面活性劑法 ’’。J p n. J. A p p 1. P h y s.，2 0 0 0, v ο 1. 3 9， L831)。此等方法當中，使用低溫生長中間層之方法、有槽 長條法、質量輸運法與防界面活性劑法爲佳。 經濟部智慧財產局員工消費合作社印製 使用本發明，或是本發明與其他方法倂用時，可以在 同樣小的厚度中大幅減少該化合物半導體中之位錯。因此 ，可以減少該基板彎曲，而且對於改善裝置製造方法的處 理性能相當有效。 實施例 下列實施例進一步明確地說明本發明，但是不應視爲 限制本發明範圍。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -18 - 504754 A7 B7 五、發明説明（16 ) 實施例1 首先’以下列方法製備一種下層結晶。在一種藍寶石 基板上，在550 °C下以MOVPE生長一層厚度爲50毫微米的 GaN緩衝層，此外，在約1 1 〇〇 °C下生長厚度約4微米的 GaN。藉由濺鍍作用在該下層結晶上形成80毫微米厚之 SiCh膜，然後以一般照像石版印刷術，將彼製圖成長條圖 型，其具有5微米寬開口部分，以及以<!_!〇〇>方向延伸之 5微米寬的圖型部分。 然後，藉由MOVPE在該下層結晶上再生GaN。當第一 次再生層時，在66.7 kPa(5 00托耳）與950 °C下生長GaN45 分鐘，同時，分別以45微莫耳/分鐘之速率以及1 slm數量 供應三甲*鎵（下文可稱爲“TEG”）與氨作爲原料，並使用氫 作爲載劑氣體。在此等條件之下，與該GaN下層表面平行 之平面消失’而僅生長傾斜小平面。因此，形成的再生結 晶具有分開的三角形小平面。 當第二次再生層時，另外在1050 °c下生長GaN 105分 鐘，其係促進水平生長，以提供平坦表面的溫度條件。包 括第一與第二層的再生層總厚度約1 0微米。如此製得的結 晶表面平坦。利用掃描電子顯微鏡（下文稱爲“SEM”）觀察到 該結晶一部分具有一個自各個圖型部分中央在該再生結晶 中延伸之空隙。 利用AFM觀察到此結晶表面具有與位錯相對應的坑洞 ，該位錯僅位於各個圖型部分中央上方，而邊平均坑洞密 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----1--4¾衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局8工消費合作社印製 -19- 504754 A7 _B7_ 五、發明説明（17 ) 度約106 cnT2。於800 t下，使用氮作爲載劑氣體供應氨、 TEG與三甲基銦（下文可稱爲“TMI”），在相同結晶上生長 InGaN至厚度500毫微米時，形成的結晶生長坑洞僅位於各 個圖型部分中央上方位置。該結晶其他部分（包括各個圖型 中央上方位置部分）的坑洞密度爲1〇7 cnT2。 對該實施例中製得的樣本進行其他位錯減少方法，可 以進一步減少位錯。例如，在該實施例樣本上低溫生長 GaAIN中間層以及高溫生長GaN層，進一步減少於第一次 再生作用之後存在之位錯。對其他實施例而言，使用質量 輸運法進一步減少位錯。即，蝕刻該圖型上方之再生層表 面部分（其係主要存在位錯之處），形成階梯狀，然後退火使 該表面平滑。亦使用防界面活性劑法進一步減少位錯。即 ，在該再生層表面上形成諸如Si等雜質之小顆粒，然後生 長 GaN。 對照實例1 在實施例1所使用之下層結晶上直接生長InGaN。觀察 到形成之InGaN層的生長坑洞密度爲4 X 108 cm_2。 實施例2 如實施例1之相同方式，形成具有寬3微米開口部分與 寬度7微米長條部分之長條圖型，並進行再生作用30分鐘 ，製得第一次再生層。在此等條件之下，與該GaN下層平 行的平面消失，而且僅生長傾斜小平面。因此，形成的再 本^張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)~ ----1--1--衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 L·. 經濟部智慧財產局員工消費合作社印製 -20- 504754 A7 B7 五、發明説明（18 ) --------Ί.--衣-- (請先閲讀背面之注意事項再填寫本頁) 生結晶具有分開的三角形小平面。然後，進行再生作用90 分鐘，形成第二次再生層。此外，將InGaN生長至500毫微 米厚，以觀察生長坑洞。利用SEM觀察該樣本一部分，其 於各個圖型正中央處具有空隙。雖然在此空隙上方部分觀 察到一系列生長坑洞，不過具有生長坑洞部分以外的部分 以及其周圍之坑洞密度低至約3 X 1〇7 cm·2。 藉由在此實施例製得之結晶上，位於第一次形成圖型 正上方之位置處一亦即，在位錯密度較高之部分一形成其他 圖型，並進一步進行再生作用，可以減少位於第二圖型之 各個圖型部分正上方的位錯。 對照實例2 經濟部智慧財產局員工消費合作社印製 形成具有寬3微米開口部分與寬3微米長條部分之長條 圖型，並且除了在10.7 kPa(80托耳）與1〇〇〇 °C之下形成第 一次再生層之外，以實施例2之相同方式進行再生作用。 在此等生長條件下，形成整再生結晶具有與下層結晶實質 上垂直之小平面，因此，來自該下層結晶的各個被接替位 錯方向不會改變。觀察各個圖型部分與各個開口部分上方 之生長坑洞。該坑洞密度爲丨〇8 cnT2。 對照實例3 除了形成具有寬2微米開口部分與寬2微米長條部分之 長條圖型之外，以實施例2相同方式製備樣本。利用SEM ，觀察此樣本，發現各個圖型部分上方沒有空隙。該圖型 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 504754 A7 B7 五、發明説明（19 ) 部分上方發現許多坑洞，而且坑洞密度爲1Ό8 cm·2。 實施例4 在該第一次再生步驟中，以實施例1相同方式，在一 層GaN下層上形成具有寬5微米開口部分與寬5微米長條部 分，而且以<1-100>方向延伸之長條圖型，並在66.7 kPa(500托耳）與950 °C下，在其上生長第一次再生層。在此 等條件之下，與該GaN下層平行的平面消失，而僅生長傾 斜小平面。因此，形成的再生結晶具有分開的二角形小平 面。然後，在1 050 °C下生長第二次再生層。包括第一與第 二層的再生層總厚度約爲5微米。除了該長條方向與第一 再生步驟所形成之長條呈60 °的方向傾斜之外，以該第一 步驟再生作用相同方式進行該第二步驟之再生作用。在該 第二步驟之再生作用後生長InGaN時，評估所形成的結晶 生長坑洞之密度爲1 X 106至1 X 107 cm·2。
於第一再生步驟中，以實施例1相同方式，在GaN下 層上形成具有寬5微米開口部分與寬5微米長條部分，而且 以 <卜100>方向延伸之長條圖型，並在66.7 kPa(500托耳）與 950 °C下，在其上生長第一次再生層。在此等條件之下，與 該GaN下層平行的平面消失，而僅生長傾斜小平面。因此 ，形成的再生結晶具有分開的三角形小平面。然後，在 1 05 0 °C下生長第二次再生層。此實施例中，於第一步驟再 生作用之後，另外形成一個長條圖型，其疊於第一步驟掩 模正上方，然後在40.0 kPa(300托耳）與1〇50 °C下進行GaN 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -22- ----------- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 504754 Α7 Β7 五、發明説明（20 ) 之第二再生步驟。然後，在該第二步驟之再生作用後生長 InGaN時，評估所形成的結晶生長之坑洞密度爲1 X 104至 1 X 106 cm·2。 根據製造ΙΠ-V族化合物半導體的方法可以製得穿過位 錯減少之高品質ΠΙ-V族化合物半導體。 ----!·--Ί.--衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐） -23-

Claims (1)

  1. 504754 A8 B8 C8 D8 六、申請專利範圍 附件 (請先閲讀背面之注意事項再填寫本頁) 第90106463號專利申請案 中文申請專利範圍修正本 民國91年6月修正 1 . 一種I I I 一 V族化合物半導體，包括：一層第一 I I I 一 V族化合物半導體，其係以通式 InuGavAlwN表示，其中 〇$u$l ，， OSw^l，而且u + v+ w= l ; —個在該第一 1 I I 一 V族化合物半導體層上形成，並且由一種第一 I ϊ Ϊ — V族化合物半導體和下述第二I I I 一 V族化合物 半導體以外的材料製得之圖型；以及一層第二I I I - V族 化合物半導體，其係以通式I n x G a y A 1 z N表示，其中 〇$x$l ，，而且 x + y + z = 1，該層穿過該圖型開口生長；其中在該圖型上形成空隙， 並且藉由此等空隙中止第二化合物半導體中之穿過位錯。 經濟部智慧財產局員工消費合作社印製 2 · —種製備如申請專利範圍第1項之I I I — V族化 合物半導體的方法，包括一種形成該第二I I I 一 V族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖型 開口生長該第二I I I - V族化合物半導體層，直到其與第 一 I I I - V族化合物半導體層表面平行的表面部分消失爲 止；以及第二步驟係改變生長條件，繼續第二I I I - V族 化合物半導體層之生長作用，如此使之具有與第一 I I I -V族化合物半導體表面平行之表面，因而在該圖型上形成空 隙。 木紙張尺度逋用中國國家標準（CNS ) A4規格(210X297公釐） 504754 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 3 . —種製備如申請專利範圍第1項之I ϊ丨一 V族化 合物半導體的方法，包括一種形成該第二I I I 一 V族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖型 開口生長該第二I I I - V族化合物半導體層，直到其與第 一 I I I - V族化合物半導體層表面平行的表面部分消失爲 止；以及第二步驟係改變生長條件，繼續第二I I I - V族 化合物半導體層之生長作用，如此使該層具有（0 〇 〇 1 ) 平面之表面，以及與該（〇 〇 〇 1 )平面垂直的小平面，因 而在該圖型上形成空隙。 4 · 一種製備如申請專利範圍第1項之I I I — V族化 合物半導體的方法，包括一種形成該第二I I I 一 V族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖型 開口生長該第二I I I - V族化合物半導體層，直到其與第 一 I I I - V族化合物半導體層表面平行的表面部分消失爲 止；第二步驟係繼續該第二I I I 一 V族化合物半導體之生 長作用，使之僅具有傾斜小平面；以及第三步驟係改變生長 條件，繼續該層之生長作用，使第二 I I I 一 V族化合物半導體層具有與第一 I〗I 一 V族化合 物半導體表面平行之表面，因而在該圖型上形成空隙。 5 · —種製備如申請專利範圍第1項之I I I 一 V族化 合物半導體的方法，包括一種形成該第二I I I 一 V族化合 物半導體層之方法，該方法包括：第一步驟係在經由該圖型 開口生長該第二I I I - V族化合物半導體層，直到其與第 一 I I I - V族化合物半導體層表面平行的表面部分消失爲 本^張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 (請先閲讀背面之注意事項再填寫本頁) 504754 Α8 Β8 C8 D8 六、申請專利範圍 止；第二步驟係繼續該第二I I I 一 V族化合物半導體之生 長作用，使之僅具有傾斜小平面；以及第三步驟係改變生長 條件，繼續該層之生長作用，如此使該層具有（0 0 0 1 ) 平面之表面，以及與該（0 0 〇 1 )平面垂直的小平面，因 而在該圖型上形成空隙。 6 _ —種製備I I I - V族化合物半導體的方法，其係 進行至少一次包括在申請專利範圍第1項之I ί I - V族化 合物半導體層上形成圖型與生長丨〗丨一 V族化合物半導體 〇 7 ·如申請專利範圍第2或4項的方法，其中該第二 I I I 一 V族化合物半導體與第一 I I I 一 V族化合物半導 體表面平行的表面係一個（0 00 1 )平面。 ----ί — φ—, (請先閱讀背面之注意事項再填寫本頁) -ΦΙ. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）
TW090106463A 2000-03-24 2001-03-20 Group III-V compound semiconductor and method of producing the same TW504754B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000083956 2000-03-24
JP2000288259 2000-09-22

Publications (1)

Publication Number Publication Date
TW504754B true TW504754B (en) 2002-10-01

Family

ID=26588264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106463A TW504754B (en) 2000-03-24 2001-03-20 Group III-V compound semiconductor and method of producing the same

Country Status (5)

Country Link
US (1) US6503610B2 (zh)
KR (1) KR100761673B1 (zh)
DE (1) DE10114029A1 (zh)
SG (1) SG91351A1 (zh)
TW (1) TW504754B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3714188B2 (ja) 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
DE10151092B4 (de) * 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
TWI285918B (en) * 2002-01-11 2007-08-21 Sumitomo Chemical Co Method of producing 3-5 group compound semiconductor and semiconductor element
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
US7309534B2 (en) 2003-05-29 2007-12-18 Matsushita Electric Industrial Co., Ltd. Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same
US7255742B2 (en) * 2003-07-02 2007-08-14 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device
US7288152B2 (en) * 2003-08-29 2007-10-30 Matsushita Electric Industrial Co., Ltd. Method of manufacturing GaN crystals and GaN crystal substrate, GaN crystals and GaN crystal substrate obtained by the method, and semiconductor device including the same
US7227172B2 (en) * 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101093588B1 (ko) * 2007-09-07 2011-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티-정션 솔라 셀
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
KR101450956B1 (ko) 2009-04-02 2014-10-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 결정질 재료의 비극성 평면으로부터 형성된 소자 및 이의 제조 방법
US8039371B2 (en) * 2009-07-01 2011-10-18 International Business Machines Corporation Reduced defect semiconductor-on-insulator hetero-structures
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9397260B2 (en) 2011-10-10 2016-07-19 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
US6240115B1 (en) * 1998-08-27 2001-05-29 Agilent Technologies, Inc. Epitaxial facet formation for laser diodes based on III-V material systems
JP2002170778A (ja) * 2000-03-24 2002-06-14 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法

Also Published As

Publication number Publication date
US20010031385A1 (en) 2001-10-18
KR20010090542A (ko) 2001-10-18
DE10114029A1 (de) 2001-10-04
US6503610B2 (en) 2003-01-07
SG91351A1 (en) 2002-09-17
KR100761673B1 (ko) 2007-10-02

Similar Documents

Publication Publication Date Title
TW504754B (en) Group III-V compound semiconductor and method of producing the same
US6756246B2 (en) Method for fabricating III-V group compound semiconductor
US6720196B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
US8383493B2 (en) Production of semiconductor devices
JP5276852B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
US6649493B2 (en) Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer
JP5023318B2 (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US6121121A (en) Method for manufacturing gallium nitride compound semiconductor
US20030157738A1 (en) Method for manufacturing gallium nitride compound semiconductor
JPH11251632A (ja) ＧａＮ系半導体素子の製造方法
TW498562B (en) Semiconductor device and method of manufacturing the same
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
US7619261B2 (en) Method for manufacturing gallium nitride compound semiconductor
CN100547734C (zh) 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
JP2000228539A (ja) 窒素化合物半導体の製造方法
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
US6844574B1 (en) III-V compound semiconductor
JP2002170778A (ja) ３−５族化合物半導体とその製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP2001267257A (ja) 窒化物半導体の製造方法および半導体素子の製造方法
JP2006191142A (ja) Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees