DE10060665A1 - Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Herstellung - Google Patents
Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10060665A1 DE10060665A1 DE10060665A DE10060665A DE10060665A1 DE 10060665 A1 DE10060665 A1 DE 10060665A1 DE 10060665 A DE10060665 A DE 10060665A DE 10060665 A DE10060665 A DE 10060665A DE 10060665 A1 DE10060665 A1 DE 10060665A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- ferroelectric
- ferroelectric capacitor
- word line
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Es werden ein nichtflüchtiger ferroelektrischer Speicher und ein Verfahren zu dessen Herstellung offenbart, wobei eine Prozesstoleranz erhöht ist, um Prozessschritte einfach ausführen zu können. Auch kann die Anzahl von Masken verringert werden, um Kosten einzusparen und gleichzeitig die Layoutfläche zu minimieren. DOLLAR A Der erfindungsgemäße Speicher ist mit Folgendem versehen: einer ersten und einer zweiten Teilwortleitung, die mit bestimmten Intervallen in einer Richtung auf einem Substrat ausgebildet sind; einer ersten Elektrode eines ersten ferroelektrischen Kondensators, die auf der zweiten Teilwortleitung ausgebildet ist, und einer ersten Elektrode eines zweiten ferroelektrischen Kondensators, die auf der ersten Teilwortleitung ausgebildet ist; einer ersten und einer zweiten ferroelektrischen Schicht (109, 109a), die auf den Oberflächen der ersten Elektroden des ersten bzw. zweiten ferroelektrischen Kondensators ausgebildet sind; zweiten Elektroden (110, 110a) des ersten und zweiten ferroelektrischen Kondensators, die auf den Oberflächen der ersten bzw. zweiten ferroelektrischen Schicht ausgebildet sind; einer ersten leitenden Schicht zum Verbinden der zweiten Elektrode des ersten ferroelektrischen Kondensators mit dem Substrat auf einer Seite der zweiten Teilwortleitung; einer zweiten leitenden Schicht zum Verbinden der zweiten Elektrode des zweiten ferroelektrischen Kondensators mit dem Substrat auf einer Seite der ersten Teilwortleitung; und einer ersten und einer ...
Description
Die Erfindung betrifft einen nichtflüchtigen ferroelektri
schen Speicher sowie ein Verfahren zu dessen Herstellung.
Ferroelektrische Speicher, d. h. FRAMs (ferroelectric random
access memory = ferroelektrischer Direktzugriffsspeicher)
weisen im Allgemeinen eine ähnliche Datenverarbeitungsge
schwindigkeit wie DRAMs (dynamic random access memory = dy
namischer Direktzugriffsspeicher) auf, und sie halten Daten
selbst dann aufrecht, wenn die Spannung abgeschaltet wird.
Aus diesem Grund ziehen nichtflüchtige ferroelektrische
Speicher als Speicherbauteile der nächsten Generation viel
Aufmerksamkeit auf sich.
FRAMs und DRAMs sind Speicherbauteile mit beinahe gleicher
Struktur, und sie verfügen über einen ferroelektrischen Kon
densator mit hoher Restpolarisation, der es ermöglicht, dass
Daten selbst dann nicht gelöscht werden, wenn ein zu deren
Einspeicherung verwendetes elektrisches Feld weggenommen
wird.
Fig. 1 zeigt die Hystereseschleife eines üblichen ferroelek
trischen Materials.
Wie es in Fig. 1 dargestellt ist, werden selbst dann, wenn
die durch ein elektrisches Feld im Ferroelektrikum induzier
te Polarisation abnimmt, Daten in gewissem Ausmaß (Zustände
d und a) wegen des Vorliegens von Restpolarisation (oder
spontaner Polarisation) ohne Löschung aufrechterhalten. Die
se Zustände d und a entsprechen Zuständen 1 bzw. 0 bei An
wendung auf eine Speicherzelle.
Nachfolgend sind unter Speichern nichtflüchtige ferroelek
trische Speicher zu verstehen, solange nichts anderes spe
ziell angegeben ist.
Nun wird ein bekannter Speicher unter Bezugnahme auf die
beigefügten Zeichnungen 2 bis 5 erläutert. Dabei veranschau
licht Fig. 2 eine Einheitszelle des bekannten Speichers. Wie
es in Fig. 2 dargestellt ist, verfügt der bekannte Speicher
über Folgendes: Eine in einer Richtung ausgebildete Bitlei
tung B/L; eine rechtwinklig zur Bitleitung ausgebildete
Wortleitung W/L; eine Plattenleitung P/L, die in einer Rich
tung mit der der Wortleitung beabstandet von dieser ausge
bildet ist; einen Transistor T1, dessen Gate mit der Wort
leitung verbunden ist und dessen Source mit der Bitleitung
verbunden ist; und einen ferroelektrischen Kondensator FC1,
dessen erster Anschluss mit der Source des Transistors T1
verbunden ist und dessen zweiter Anschluss mit der Platten
leitung P/L verbunden ist.
Nun wird ein Daten-Eingabe/Ausgabe-Vorgang mit diesem be
kannten Speicher unter Bezugnahme auf die Fig. 3a und 3b
veranschaulicht, die jeweils ein zeitbezogenes Diagramm für
den Betrieb des bekannten Speichers im Schreib- bzw. Lesemo
dus zeigen.
Beim Schreibvorgang wird ein extern zugeführtes Chipfreiga
besignal CSBpad vom hohem auf den niedrigen Zustand akti
viert. Wenn ein Schreibfreigabesignal WEBpad vom hohen in
den niedrigen Zustand überführt wird, startet gleichzeitig
der Schreibmodus. Anschließend wird, wenn ein Adressendeco
diervorgang im Schreibmodus startet, ein an eine entspre
chende Wortleitung angelegter Impuls vom niedrigen auf den
hohen Zustand überführt, damit eine Zelle ausgewählt wird.
An eine entsprechende Plattenleitung werden in einer Perio
de, in der die Wortleitung im hohen Zustand gehalten wird,
ein hohes Signal in einer bestimmten Periode und ein niedri
ges Signal in einer bestimmten Periode sequenziell angelegt.
Um den logischen Wert 1 oder 0 in die ausgewählte Zelle zu
schreiben, wird ein mit dem Schreibfreigabesignal WEBpad
synchronisiertes hohes oder niedriges Signal an eine ent
sprechende Bitleitung angelegt. Anders gesagt, wird ein ho
hes Signal an die Bitleitung angelegt, und wenn das Signal
niedrig ist, das an die Plattenleitung in einer Periode an
gelegt wird, in der das an die Wortleitung angelegte Signal
hoch ist, wird in den ferroelektrischen Kondensator der lo
gische Wert 1 eingeschrieben. Wenn dagegen ein niedriges
Signal an die Bitleitung angelegt wird und das an die Plat
tenleitung angelegte Signal hoch ist, wird in ihn der logi
sche Wert 0 eingeschrieben.
Nachfolgend wird ein Lesevorgang für einen Datenwert beschrieben,
der durch den obigen Vorgang im Schreibmodus in
eine Zelle eingespeichert wurde.
Wenn das extern angelegte Chipfreigabesignal CSBpad vom ho
hen in den niedrigen Zustand aktiviert wird, erhalten alle
Bitleitungen durch ein Ausgleichssignal dasselbe niedrige
Potenzial, bevor eine entsprechende Wortleitung augewählt
wird. Dann wird die jeweilige Bitleitung inaktiv und es wird
ein Adressendecodiervorgang ausgeführt. Das niedrige Signal
wird auf der entsprechenden Wortleitung durch die decodierte
Adresse in ein hohes Signal überführt, damit die entspre
chende Zelle ausgewählt wird. An die Plattenleitung der aus
gewählten Zelle wird ein hohes Signal angelegt, um den dem
logischen Wert 1, der in den ferroelektrischen Speicher ein
gespeichert wurde, entsprechenden Datenwert zu zerstören.
Wenn dagegen der logische Wert 0 in den ferroelektrischen
Speicher eingespeichert ist, wird der entsprechende Daten
wert nicht zerstört.
Der zerstörte und der nicht zerstörte Datenwert werden durch
das o. g. Prinzip der Hystereseschleife als verschiedene Wer
te ausgegeben, so dass ein Leseverstärker den logischen Wert
1 oder 0 wahrnimmt. Anders gesagt, wird, wenn der Datenwert
zerstört wird, der Zustand d in den Zustand f überführt, wie
es in der Hystereseschleife der Fig. 1 dargestellt ist. Wenn
der Datenwert nicht zerstört wird, wird der Zustand a in den
Zustand f überführt. So wird, wenn der Leseverstärker akti
viert wird, nachdem eine bestimmte Zeit verstrichen ist, der
logische Wert 1 dann ausgegeben, wenn der Datenwert zerstört
wurde, während der logische Wert 0 ausgegeben wird, wenn der
Datenwert nicht zerstört wurde.
Wie oben angegeben, werden, nachdem der Leseverstärker einen
Datenwert ausgegeben hat, die Plattenleitung vom hohen in
den niedrigen Zustand deaktiviert, während ein hohes Signal
an die entsprechende Wortleitung angelegt wird, um den ur
sprünglichen Datenwert wieder herzustellen.
Nun werden die Konstruktion dieses bekannten Speichers sowie
ein Verfahren zum Herstellen desselben erläutert. Fig. 4a
zeigt dazu das Layout des bekannten Speichers.
Wie es in Fig. 4a dargestellt ist, ist der bekannte Speicher
mit Folgendem versehen: Einem ersten aktiven Bereich 41 und
einem zweiten aktiven Bereich 41a, die beabstandet voneinan
der asymmetrisch ausgebildet sind; einer zweiten Wortleitung
W/L1, die über den ersten aktiven Bereich 41 hinweg ausge
bildet ist; einer zweiten Wortleitung W/L2, die über den
zweiten aktiven Bereich 41a hinweg ausgebildet ist und von
der ersten Wortleitung W/L1 beabstandet ist; einer ersten
Bitleitung B/L1, die über die erste und zweite Wortleitung
auf einer Seite des ersten aktiven Bereichs 41 hinweg ausge
bildet ist; einer zweiten Bitleitung B/L2, die über die ers
te und zweite Wortleitung auf einer Seite des zweiten akti
ven Bereichs 41a hinweg ausgebildet ist; einem ersten ferro
elektrischen Kondensator FC1, der elektrisch mit dem ersten
aktiven Bereich verbunden ist und auf der ersten und zwei
ten Wortleitung W/L1 und W/L2 ausgebildet ist; einem zweiten
ferroelektrischen Kondensator FC2, der elektrisch mit dem
zweiten aktiven Bereich 41a verbunden ist und auf der ersten
und zweiten Wortleitung W/L1 und W/L2 ausgebildet ist, einer
ersten Plattenleitung P/L1, die elektrisch mit dem ersten
ferroelektrischen Kondensator FC1 verbunden ist und auf der
ersten Wortleitung W/L1 ausgebildet ist; und einer zweiten
Plattenleitung P/L2, die elektrisch mit dem zweiten ferro
elektrischen Kondensator FC2 verbunden ist und auf der zwei
ten Wortleitung W/L2 ausgebildet ist.
Beim Layout einer Einheitszelle gemäß Fig. 4a sind der erste
und der zweite Kondensator FC1 und FC2 entlang einer Bitleitung
ausgebildet, die erste Plattenleitung P/L1 ist auf der
ersten Wortleitung W/L1 ausgebildet und die zweite Platten
leitung P/L2 ist auf der zweiten Wortleitung W/L2 ausgebil
det.
Nun wird dieser bekannte Speicher im Einzelnen auf Fig. 4b
beschrieben, die einen Schnitt entlang der Linie I-I' in
Fig. 4a zeigt.
Wie es in Fig. 4b dargestellt ist, ist der bekannte Speicher
mit Folgendem versehen: Einem Substrat 51, in dem ein akti
ver Bereich und ein Feldbereich festgelegt sind; einer ers
ten Wortleitung 54 und einer zweiten Wortleitung 54a, die
auf einer ersten Isolierschicht 53 auf dem aktiven Bereich
und dem Feldbereich ausgebildet sind; einem ersten Source-
und einem ersten Drain-Fremdstoffbereich 55 und 56, die zu
beiden Seiten der ersten Wortleitung 54 ausgebildet sind;
einem zweiten Source- und einem zweiten Drain-Fremdstoffbe
reich (nicht dargestellt), die zu beiden Seiten der zweiten
Wortleitung 54a ausgebildet sind; einer zweiten Isolier
schicht 57, die auf der gesamten Fläche einschließlich der
ersten und zweiten Wortleitung 54 und 54a ausgebildet ist
und ein Kontaktloch zum Freilegen des ersten Drainfremd
stoffbereichs 56 aufweist; einer ersten Kontaktpfropfen
schicht 58a, die in das Kontaktloch eingebettet ist; einer
ersten Metallschicht 59 zum Verbinden der ersten Kontakt
pfropfenschicht 58a mit einer ersten Bitleitung (nicht dar
gestellt), einer dritten Isolierschicht 60, die auf der ge
samten Fläche einschließlich der ersten Metallschicht 59
ausgebildet ist und ein Kontaktloch zum Freilegen des ersten
Sourcefremdstoffbereichs 55 aufweist; einer zweiten Kontakt
pfropfenschicht 62, die in das Kontaktloch eingebettet ist;
einer Barrieremetallschicht 63, die elektrisch mit der zwei
ten Kontaktpfropfenschicht 62 verbunden ist und auf der
ersten Wortleitung 54 und der zweiten Wortleitung 54a ausgebildet
ist; einer unteren Elektrode 64 des ersten ferroelek
trischen Kondensators FC1, die auf der Barrieremetallschicht
63 ausgebildet ist; einem ferroelektrischen Film 65 und
einer oberen Elektrode 66 des zweiten ferroelektrischen Kon
densators, die aufeinanderfolgend auf der unteren Elektrode
64 des ersten ferroelektrischen Kondensators abgeschieden
sind; einer vierten Isolierschicht 67, die auf der gesamten
Fläche einschließlich der oberen Elektrode 66 des zweiten
ferroelektrischen Kondensators ausgebildet ist; einer ersten
Plattenleitung 68, die über die vierte Isolierschicht 67
elektrisch mit der oberen Elektrode 66 des ersten ferroelek
trischen Kondensators FC2 verbunden ist und an einer der
Oberseite der ersten Wortleitung 54 entsprechenden Position
ausgebildet ist; und einer zweiten Plattenleitung 68a, die
an einer der Oberseite der zweiten Wortleitung 54a entspre
chenden Position beabstandet von der ersten Plattenleitung
68 ausgebildet ist.
Nun wird ein Verfahren zum Herstellen des bekannten Spei
chers unter Bezugnahme auf die Fig. 5a bis 5f beschrie
ben, die Schnittansichten entlang der Linie I-I' in Fig. 4a
sind.
Wie es in Fig. 5a dargestellt ist, wird das Halbleitersub
strat 51 teilweise geätzt, um einen Graben auszubilden, und
dann wird in diesen Graben eine Isolierschicht eingebettet,
um eine Bauteil-Isolierschicht 52 auszubilden. Auf einem ak
tiven Bereich einschließlich der Bauteil-Isolierschicht 52
wird auf dem Substrat 51 eine erste Isolierschicht 53 herge
stellt. Auf dieser wird eine Wortleitungsmaterialschicht
hergestellt, die dann strukturiert wird, um eine erste und
zweite Wortleitung 54 und 54a beabstandet voneinander auszu
bilden.
Wie es in Fig. 5b dargestellt ist, werden durch Fremdstoffionen-Implantation
unter Verwendung der Wortleitungen 54 und
54a als Masken Source- und Drain-Fremdstoffbereiche 55 und
56 mit einem Leitungstyp entgegengesetzt zu dem des Sub
strats 51 hergestellt. Diese Bereiche sind der Source- bzw.
Drain-Fremdstoffbereich eines ersten Transistors T1, der die
erste Wortleitung 54 als Gateelektrode verwendet. Anschlie
ßend wird auf der gesamten Oberfläche des Substrats 51 ein
schließlich der ersten und zweiten Wortleitung 54 und 54a
eine zweite Isolierschicht 55 hergestellt, auf der dann ein
Fotoresist (nicht dargestellt) abgeschieden und strukturiert
wird. Die zweite Isolierschicht 55 wird durch einen Ätzpro
zess unter Verwendung des strukturierten Fotoresists als
Maske selektiv entfernt, um den Drain-Fremdstoffbereich 56
freizulegen, damit ein Kontaktloch 58 ausgebildet wird.
Wie es in Fig. 5c dargestellt ist, wird in das Kontaktloch
ein leitendes Material eingebettet, um eine erste Kontakt
pfropfenschicht 58a auszubilden, und es wird eine erste Me
tallschicht 59 zum Verbinden der ersten Kontaktpfropfen
schicht 58a mit der ersten Bitleitung B/L1 hergestellt. Da
bei wird die zweite Bitleitung B/L2 elektrisch mit dem
Drain-Fremdstoffbereich eines zweiten Transistors T2 (nicht
dargestellt) verbunden.
Anschließend wird, wie es in Fig. 5d dargestellt ist, auf der
gesamten Oberfläche einschließlich der ersten Metallschicht
59 eine dritte Isolierschicht 60 hergestellt, auf der dann
ein Fotoresist (nicht dargestellt) abgeschieden und struktu
riert wird. Die dritte Isolierschicht 60 wird durch einen
Ätzprozess unter Verwendung des strukturierten Fotoresists
als Maske selektiv entfernt, um den Source-Fremdstoffbereich
55 freizulegen, damit ein Kontaktloch 61 ausgebildet wird.
Wie es in Fig. 5e dargestellt ist, wird leitendes Material in
das Kontaktloch 61 eingebettet, um eine zweite Kontaktpfropfenschicht
62 herzustellen, die elektrisch mit dem Source-
Fremdstoffbereich 55 verbunden ist. Anschließend wird eine
Barrieremetallschicht 63 so hergestellt, dass sie elektrisch
mit der zweiten Kontaktpfropfenschicht 62 verbunden ist. Auf
der Barrieremetallschicht 63 werden eine untere Elektrode 64
eines ersten ferroelektrischen Kondensators FC1, ein ferro
elektrischer Film 65 sowie eine obere Elektrode 66 des ers
ten ferroelektrischen Kondensators sequenziell hergestellt.
Wie es in Fig. 5f dargestellt ist, wird auf der oberen Elek
trode 66 des ersten ferroelektrischen Kondensators eine
vierte Isolierschicht 67 hergestellt, die dann durch einen
Fotolithografieprozess selektiv geätzt wird, um die obere
Elektrode 66 des ersten ferroelektrischen Kondensators teil
weise freizulegen, damit ein Kontaktloch ausgebildet wird.
Abschließend wird die erste Plattenleitung 68 hergestellt,
die über das Kontaktloch elektrisch mit der oberen Elektrode
66 des ersten ferroelektrischen Kondensators verbunden ist.
Damit ist das Verfahren zum Herstellen des bekannten Spei
chers abgeschlossen. Die nicht erläuterte Bezugszahl 68a
kennzeichnet eine zweite Plattenleitung.
Jedoch bestehen beim bekannten Speicher und beim Verfahren
zu seiner Herstellung mehrere Probleme. Da in jeder Ein
heitszelle eine Wortleitung und eine Plattenleitung herge
stellt werden, steht zum Herstellen der Plattenleitung nur
begrenzter Raum zur Verfügung, in dem die Wortleitung einer
benachbarten Zelle und die Plattenleitung voneinander ge
trennt sind. Dies verkompliziert die Herstellschritte. Fer
ner ist die Anzahl der Masken zum Herstellen des Kontakt
lochs zwischen der oberen Elektrode des ferroelektrischen
Kondensators und der Plattenleitung erhöht, was die Her
stellkosten erhöht.
Der Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen
ferroelektrischen Speicher und ein Verfahren zu dessen
Herstellung zu schaffen, bei denen die Prozesstoleranz ver
größert ist, so dass Herstellschritte einfach ausführbar
sind.
Eine andere Aufgabe der Erfindung ist es, einen nichtflüch
tigen ferroelektrischen Speicher und ein Verfahren zu dessen
Herstellung zu schaffen, die mit einer verringerten Anzahl
von Masken auskommen, um Kosten zu sparen, wobei gleichzei
tig die Layoutfläche minimiert wird.
Diese Aufgaben sind durch die Speicher gemäß den beigefügten
unabhängigen Ansprüchen 1 und 4 sowie das Verfahren gemäß
Anspruch 12 gelöst.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in
der folgenden Beschreibung dargelegt und gehen teilweise aus
dieser hervor, ergeben sich aber andererseits auch beim Aus
üben der Erfindung. Die Aufgaben und andere Vorteile der Er
findung werden durch die Maßnahmen erzielt, wie sie speziell
in der Beschreibung, den Ansprüchen und den beigefügten
Zeichnungen dargelegt sind.
Es ist zu beachten, dass sowohl die vorstehende allgemeine
Beschreibung als auch die folgende detaillierte Beschreibung
beispielhaft und erläuternd für die beanspruchte Erfindung
sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der
Erfindung zu fördern, veranschaulichen Ausführungsbeispiele
der Erfindung und dienen zusammen mit der Beschreibung dazu,
deren Prinzipien zu erläutern.
Fig. 1 zeigt die Hystereseschleife eines üblichen Ferroelek
trikums;
Fig. 2 zeigt ein Schaltbild eines bekannten Speichers;
Fig. 3a zeigt ein zeitbezogenes Diagramm zum Veranschaulichen
des Betriebs im Schreibmodus des bekannten Speichers;
Fig. 3b zeigt ein zeitbezogenes Diagramm zum Veranschaulichen
des Betriebs im Lesemodus des bekannten Speichers;
Fig. 4a zeigt das Layout des bekannten Speichers;
Fig. 4b zeigt eine Schnittansicht entlang der Linie I-I' in
Fig. 4a;
Fig. 5a bis 5f zeigen Schnittansichten zum Veranschaulichen
eines bekannten Verfahrens zum Herstellen eines Speichers;
Fig. 6 zeigt ein Schaltbild eines erfindungsgemäßen Spei
chers;
Fig. 7 zeigt ein vereinfachtes Schaltbild eines erfindungsge
mäßen Speichers;
Fig. 8 zeigt ein zeitbezogenes Diagramm zum Veranschaulichen
des Betriebs eines erfindungsgemäßen Speichers;
Fig. 9 zeigt eine Schnittansicht zum Veranschaulichen eines
Speichers gemäß dem ersten Ausführungsbeispiel der Erfin
dung;
Fig. 10a bis 10i zeigen Layouts zum Veranschaulichen eines
Speichers gemäß dem ersten Ausführungsbeispiel der Erfin
dung;
Fig. 11a bis 11i zeigen Schnittansichten entlang der Linie
I-I' in den Fig. 10a bis 10i;
Fig. 12 zeigt eine Schnittansicht zum Veranschaulichen eines
Speichers gemäß dem zweiten Ausführungsbeispiel der Erfin
dung;
Fig. 13a bis 13i zeigen Layouts zum Veranschaulichen eines
Speichers gemäß dem zweiten Ausführungsbeispiel der Erfin
dung; und
Fig. 14a bis 14i zeigen Schnittansichten entlang der Linie
I-I' in den Fig. 13a bis 13i zum Veranschaulichen eines
erfindungsgemäßen Verfahrens zum Herstellen eines Speichers.
Wie es in Fig. 6 dargestellt ist, verfügt die Einheitszelle
eines Ausführungsbeispiels der Erfindung über Folgendes:
Eine erste und eine zweite Teilwortleitung SWL1 und SWL2,
die mit einem bestimmten Intervall in Zeilenrichtung ausge
bildet sind; eine erste und eine zweite Bitleitung B/L1 und
B/L2, die über die erste und zweite Teilwortleitung SWL1 und
SWL2 hinweg ausgebildet sind; einen ersten Transistor T1,
dessen Gate mit der ersten Teilwortleitung SWL1 verbunden
ist und dessen Drain mit der ersten Bitleitung B/L1 verbun
den ist; einen ersten ferroelektrischen Kondensator FC1, der
zwischen die Source des ersten Transistors T1 und die zweite
Teilwortleitung SWL2 geschaltet ist; einen zweiten Transis
tor T2, dessen Gate mit der zweiten Teilwortleitung SWL2
verbunden ist und dessen Drain mit der zweiten Bitleitung
B/L2 verbunden ist; und einen zweiten ferroelektrischen Kon
densator FC2, der zwischen die Source des zweiten Transis
tors T2 und die erste Teilwortleitung SWL1 geschaltet ist.
Gemäß dem vereinfachten Schaltbild der Fig. 7 ist eine Anzahl
von Teilwortleitungspaaren mit jeweils einer ersten und
einer zweiten Teilwortleitung SWL1 und SWL2 in Zeilenrichtung
ausgebildet. Eine Anzahl von Bitleitungen B/L1 und B/L2
ist über die Teilwortleitungspaare hinweg ausgebildet, wobei
zwei benachbarte Bitleitungen als Paar ausgebildet sind.
Zwischen benachbarten Bitleitungen sind Leseverstärker SA
ausgebildet, die über die Bitleitungen übertragene Daten er
fassen und die erfassten Daten an eine Datenleitung DL oder
eine inverse Datenleitung /DL übertragen. Dabei sind ferner
ein Leseverstärker-Freigabeabschnitt und ein Auswählschalt
abschnitt CS vorhanden. Der Leseverstärker-Freigabeabschnitt
gibt ein Leseverstärker-Freigabesignal SEN zum Freigeben der
Leseverstärker SA aus, und der Auswählschaltabschnitt CS
schaltet wahlweise Bitleitungen und Datenleitungen.
Nun wird der Betrieb dieses Speichers unter Bezugnahme auf
das zeitbezogene Diagramm der Fig. 8 beschrieben.
Eine Periode T0 in Fig. 8 ist eine Periode vor dem Aktivieren
der ersten und der zweiten Teilwortleitung SWL1 und SWL2 auf
hoch (H). In dieser Periode T0 werden alle Bitleitungen auf
einen bestimmten Pegel vorab geladen.
T1 bezeichnet eine Periode, in der die erste und die zweite
Teilwortleitung SWL1 und SWL2 alle auf H gebracht werden. In
dieser Periode T1 wird der Datenwert eines ferroelektrischen
Kondensators in einer Hauptzelle an die Hauptbitleitung
übertragen, damit der Bitleitungspegel variiert. Dabei wird
im Fall eines ferroelektrischen Kondensators mit dem logi
schen Wert hoch die Polarität des Ferroelektrikums zerstört,
da elektrische Felder mit entgegengesetzten Polaritäten an
die Bitleitung und die Teilwortleitung angelegt werden, so
dass viel Strom fließt, wodurch in der Bitleitung eine hohe
Spannung induziert wird. Wenn dagegen der ferroelektrische
Kondensator den logischen Wert niedrig hat, wird die Polari
tät des Ferroelektrikums nicht zerstört, da elektrische Fel
der mit derselben Polarität an die Bitleitung und die Teilwortleitung
angelegt werden, so dass wenig Strom fließt, wo
durch eine kleine Spannung in der Bitleitung induziert wird.
Wenn der Zellendatenwert ausreichend auf die Bitleitung ge
laden ist, wird das Leseverstärker-Freigabesignal SEN auf
hoch überführt, um den Leseverstärker zu aktivieren. Im Er
gebnis wird der Bitleitungspegel verstärkt.
Der logische Datenwert H in einer zerstörten Zelle kann
nicht wieder hergestellt werden, während sich die erste und
zweite Teilwortleitung SWL1 und SWL2 auf hohem Potenzial be
finden, jedoch kann er in Perioden T2 und T3 wieder herge
stellt werden. In der Periode T2 wird die erste Teilwortlei
tung SWL1 auf niedrig überführt, die zweite Teilwortleitung
SWL2 wird auf dem hohen Pegel gehalten und der zweite Tran
sistor T2 wird eingeschaltet. Dabei wird, wenn die entspre
chende Datenleitung hoch liegt, ein hoher Datenwert an eine
Elektrode des zweiten ferroelektrischen Kondensators FC2
übertragen, so dass der logische Wert 1 wieder hergestellt
wird. In der Periode T3 wird die erste Teilwortleitung SWL1
auf hoch überführt, die zweite Teilwortleitung SWL2 wird auf
niedrig überführt und der erste Transistor T1 wird einge
schaltet. Dabei wird, wenn die entsprechende Bitleitung hoch
liegt, ein hoher Datenwert an eine Elektrode des ersten fer
roelektrischen Kondensators FC2 übertragen, so dass der lo
gische Wert 1 wieder hergestellt wird.
Gemäß der Konstruktions-Schnittansicht der Fig. 9 verfügt der
Speicher des Ausführungsbeispiels über ein Halbleitersub
strat 100, in dem ein aktiver Bereich und ein Feldbereich
festgelegt sind. Auf dem Halbleitersubstrat ist im aktiven
Bereich eine erste Teilwortleitung 102 ausgebildet, während
auf ihm im Feldbereich eine zweite Teilwortleitung 102a aus
gebildet ist. Im Substrat sind zu beiden Seiten der ersten
Teilwortleitung 102 ein erster Sourcebereich 103 und ein
erster Drainbereich 104 ausgebildet. Im Substrat sind zu
beiden Seiten der Teilwortleitung 102a ein zweiter Sourcebe
reich 103a und ein zweiter Drainbereich 104a (nicht darge
stellt) ausgebildet. Mit dem ersten Drainbereich ist ein
erster Kontaktpfropfen 106 über eine erste Isolierschicht
105 verbunden (ein zweiter Drainbereich 104a und ein mit ihm
verbundener erster Kontaktpfropfen 106 sind nicht darge
stellt). Mit dem ersten Sourcebereich 103 ist ein zweiter
Kontaktpfropfen 107 über die erste Isolierschicht 105 ver
bunden (ein zweiter Sourcebereich 103a und ein mit diesem
verbundener zweiter Kontaktpfropfen 107 sind nicht darge
stellt). Auf der ersten Isolierschicht 105 auf der ersten
Teilwortleitung 102 ist eine erste Elektrode 108a eines
zweiten ferroelektrischen Kondensators ausgebildet, während
eine erste Elektrode 108 eines ersten ferroelektrischen Kon
densators auf der ersten Isolierschicht 105 auf der zweiten
Teilwortleitung 102a ausgebildet ist. Auf der ersten Elek
trode 108 des ersten ferroelektrischen Kondensators ist eine
erste ferroelektrische Schicht 109 ausgebildet, während auf
der ersten Elektrode 108a des zweiten ferroelektrischen Kon
densators eine zweite ferroelektrische Schicht 109a ausge
bildet ist. Auf der ersten und zweiten ferroelektrischen
Schicht 109 und 109a sind eine zweite Elektrode 110 des ers
ten ferroelektrischen Kondensators bzw. eine zweite Elektro
de 110a (nicht dargestellt) des zweiten elektrischen Konden
sators asymmetrisch parallel zueinander entlang der ersten
und zweiten Teilwortleitung ausgebildet. Eine erste leitende
Schicht 111 ist elektrisch mit der zweiten Elektrode 110 des
ersten ferroelektrischen Kondensators und dem mit dem ersten
Sourcebereich 103 verbundenen zweiten Kontaktpfropfen 107
verbunden. Eine zweite leitende Schicht 111a (nicht darge
stellt) ist elektrisch mit der zweiten Elektrode des zweiten
ferroelektrischen Kondensators und dem mit dem Sourcebereich
verbundenen zweiten Kontaktpfropfen verbunden. Auf der ge
samten Fläche einschließlich der ersten und zweiten leitenden
Schicht ist eine zweite Isolierschicht 112 ausgebildet.
Ein dritter Kontaktpfropfen 113 ist über die zweite Isolier
schicht 112 mit dem ersten Kontaktpfropfen 106 verbunden.
Eine erste Bitleitung 114 ist über die erste und zweite
Teilwortleitung 102 und 102a hinweg ausgebildet und mit dem
dritten Kontaktpfropfen 113 verbunden. Eine zweite Bitlei
tung 114a (nicht dargestellt) ist über die erste und zweite
Teilwortleitung 102 und 102a hinweg ausgebildet und mit dem
dritten Kontaktpfropfen 113 verbunden. Ferner ist zwischen
den ersten Kontaktpfropfen und den zweiten Elektroden der
ferroelektrischen Kondensatoren eine Barriereschicht ausge
bildet.
Die zweite Elektrode 110 des ersten ferroelektrischen Kon
densators ist mit dem Sourcebereich (erster Sourcebereich)
eines ersten Transistors T1 verbunden, während die zweite
Elektrode 110a des zweiten ferroelektrischen Kondensators
mit dem Sourcebereich (zweiter Sourcebereich) eines zweiten
Transistors verbunden.
Anhand der Fig. 10a bis 101 wird nun ein Layoutprozess
für den beschriebenen Speicher im Einzelnen erläutert.
Wie es in Fig. 10a dargestellt ist, werden ein erster aktiver
Bereich 100a und ein zweiter aktiver Bereich 100b mit einem
bestimmten Intervall und asymmetrisch, parallel zueinander
auf einem Halbleitersubstrat von erstem Leitungstyp ausge
bildet. In anderen Bereichen als den aktiven Bereichen 100a
und 100b wird durch einen Grabenisolierprozess ein Feldbe
reich (Bauteile-Isolierschicht) 100c ausgebildet.
Wie es in Fig. 20b dargestellt ist, werden über die aktiven
Bereiche hinweg erste und zweite Teilwortleitungen (SWL1)
102 und (SWL2) 102a hergestellt, um jeden der aktiven Berei
che 100a und 100b zweizuteilen. Dabei wird die erste Teilwortleitung
102 die Gateelektrode des ersten Transistors T1,
während die zweite Teilwortleitung 102a die Gateelektrode
des zweiten Transistors T2 wird. Anschließend werden in das
Substrat zu beiden Seiten der ersten Teilwortleitung 102
Fremdstoffionen für einen Leitungstyp entgegengesetzt zu dem
des Substrats implantiert, um einen ersten Source- und einen
ersten Drainbereich herzustellen (nicht dargestellt). Dabei
werden ein zweiter Source- und ein zweiter Drainbereich zu
beiden Seiten der zweiten Teilwortleitung 102a im Substrat
ausgebildet.
Wie es in Fig. 10c dargestellt ist, werden die ersten Kon
taktpfropfen 106 so hergestellt, dass sie mit dem ersten
bzw. zweiten Drain-Fremdstoffbereich verbunden sind. Auch
werden die zweiten Kontaktpfropfen 107 so hergestellt, dass
sie mit dem ersten bzw. zweiten Source-Fremdstoffbereich
verbunden sind.
Wie es in Fig. 10b dargestellt ist, wird die erste Elektrode
102a des zweiten ferroelektrischen Kondensators auf der ers
ten Teilwortleitung 102 hergestellt, während die erste Elek
trode 108 des ersten ferroelektrischen Kondensators auf der
zweiten Teilwortleitung 102a hergestellt wird. Dabei weisen
die ersten Elektroden 108 und 108a des ersten und zweiten
ferroelektrischen Kondensators Breiten auf, die kleiner als
oder gleich groß wie die der ersten und zweiten Teilwortlei
tung sind.
Die erste Elektrode 108 des ersten ferroelektrischen Konden
sators ist elektrisch mit der zweiten Teilwortleitung ver
bunden, während die erste Elektrode 108a des zweiten ferro
elektrischen Kondensators elektrisch mit der ersten Teil
wortleitung verbunden ist.
Wie es in Fig. 10e dargestellt ist, wird die erste ferroelektrische
Schicht 109 auf der ersten Elektrode 108 des ersten
ferroelektrischen Kondensators hergestellt, während die
zweite ferroelektrische Schicht 109a auf der ersten Elektro
de 108a des zweiten ferroelektrischen Kondensators herge
stellt wird. D. h., dass die ferroelektrischen Schichten auf
der gesamten Fläche einschließlich der ersten Elektroden
108 und 108a des ersten und zweiten ferroelektrischen Kon
densators hergestellt und dann so strukturiert werden, dass
sie auf der ersten Elektrode des ersten ferroelektrischen
Kondensators und der ersten Elektrode des zweiten ferroelek
trischen Kondensators verbleiben.
Wie es in Fig. 10f dargestellt ist, wird auf der gesamten
Fläche einschließlich der ersten und zweiten ferroelektri
schen Schicht 109 und 109a ein zweites Elektrodenmaterial
der ferroelektrischen Kondensatoren abgeschieden, das dann
so strukturiert wird, dass die zweite Elektrode 110 des ers
ten ferroelektrischen Kondensators auf der ersten ferroelek
trischen Schicht 109 auf einer Seite des zweiten aktiven Be
reichs 100b ausgebildet wird und die zweite Elektrode 110a
des zweiten ferroelektrischen Kondensators auf der zweiten
ferroelektrischen Schicht 109a auf einer Seite des ersten
aktiven Bereichs 100a ausgebildet wird.
Dabei werden die erste und zweite Elektrode 110 und 110a des
ersten und zweiten ferroelektrischen Kondensators so struk
turiert, dass sie auf dem Feldbereich verbleiben. D. h., dass
die zweiten Elektroden der ferroelektrischen Kondensatoren
auf dem Feldbereich zu beiden Seiten des aktiven Bereichs
dadurch ausgebildet werden, dass das Material der zweiten
Elektrode der ferroelektrischen Kondensatoren, wie auf dem
aktiven Bereich ausgebildet, geätzt wird.
Danach werden, wie es in Fig. 10g dargestellt ist, die erste
leitende Schicht 111 und die zweite leitende Schicht 111a
hergestellt. Die erste leitende Schicht 111 verbindet den
mit dem ersten Sourcebereich 103 verbundenen zweiten Kon
taktpfropfen 107 elektrisch mit der zweiten Elektrode 111
des ersten ferroelektrischen Kondensators. Die zweite lei
tende Schicht 111a verbindet den mit dem zweiten Sourcebe
reich 103a verbundenen zweiten Kontaktpfropfen 107 elek
trisch mit der zweiten Elektrode 110a des zweiten ferroelek
trischen Kondensators.
Die zweite Elektrode des ferroelektrischen Kondensators wird
durch den aktiven Bereich unterteilt, so dass für eine Pro
zesstoleranz gesorgt werden kann, wenn die erste leitende
Schicht 111 und die zweite leitende Schicht 111a hergestellt
werden. Anders gesagt, werden die zweiten Elektroden zu bei
den Seiten der aktiven Bereiche ausgebildet, da der zweite
aktive Bereich asymmetrisch vom ersten aktiven Bereich beab
standet ist. Demgemäß müssen die erste und die zweite lei
tende Schicht nicht benachbart zueinander liegen, wodurch
eine Prozesstoleranz erzielt wird.
Ferner wird, wenn die erste und die zweite leitende Schicht
hergestellt werden, die zweite Elektrode des ferroelektri
schen Kondensators unmittelbar mit dem zweiten Kontaktpfrop
fen, also nicht durch ein Kontaktloch hindurch, verbunden.
So kann der Prozess vereinfacht werden.
Anschließend wird, wie es in Fig. 10h dargestellt ist, die
zweite Isolierschicht (nicht dargestellt) auf der gesamten
Fläche einschließlich der ersten und zweiten leitenden
Schicht 111 und 111a hergestellt und dann durch chemisch-me
chanisches Polieren (CMP) eingeebnet. Dann wird der dritte
Kontaktpfropfen 113 so hergestellt, dass er mit den ersten
Kontaktpfropfen 106 verbunden ist, die mit dem ersten und
zweiten Drainbereich 104 und 104a verbunden sind.
Wie es in Fig. 10i dargestellt ist, werden die erste Bitlei
tung 114 und die zweite Bitleitung 114a über die erste und
zweite Teilwortleitung 102 und 102a hinweg hergestellt. Die
erste Bitleitung 114 wird elektrisch mit dem mit dem ersten
Drainbereich 104 verbundenen dritten Kontaktpfropfen 113
verbunden. Die zweite Bitleitung 114a wird elektrisch mit
dem mit dem zweiten Drainbereich 104a verbundenen dritten
Kontaktpfropfen 113 verbunden.
So wird der Layoutprozess für den Speicher des ersten Aus
führungsbeispiels der Erfindung abgeschlossen.
Nun wird ein Verfahren zum Herstellen dieses Speichers unter
Bezugnahme auf die Fig. 11a bis 11i beschrieben.
Wie es in Fig. 11a dargestellt ist, werden im Halbleitersub
strat 100 die aktiven Bereiche 100a und 100b sowie der Feld
bereich 100c ausgebildet. Der Feldbereich wird dabei durch
einen Grabenisolierprozess hergestellt.
Wie es in Fig. 11b dargestellt ist, werden die erste Teil
wortleitung 102 und die zweite Teilwortleitung 102a auf der
Gateisolierschicht 101 hergestellt, die auf den aktiven Be
reichen und dem Feldbereich hergestellt wurde. Die erste
Teilwortleitung 102 wird als Gateelektrode des ersten Tran
sistors T1 verwendet, während die zweite Teilwortleitung
102a als Gateelektrode des zweiten Transistors T2 verwendet
wird. Danach werden die Fremdstoffbereiche unter Verwendung
der ersten und zweiten Teilwortleitung 102 und 102a als Mas
ken in das Substrat implantiert. So werden der erste Source-
und der erste Drainbereich 103 und 104 sowie der zweite
Source- und zweite Drainbereich (nicht dargestellt) ausge
bildet. Der erste Source- und der erste Drainbereich 103 und
104 werden als Source und Drain des ersten Transistors T1
verwendet, während der zweite Source- und der zweite Drainbereich
als Source bzw. Drain des zweiten Transistors T2
verwendet werden.
Wie es in Fig. 11c dargestellt ist, wird die erste Isolier
schicht 105 auf der gesamten Fläche des Substrats ein
schließlich der ersten und zweiten Teilwortleitung 102 und
102a hergestellt. Dabei wird als Isolierschicht 105 eine
ILD-Schicht verwendet. Anschließend wird diese erste Iso
lierschicht 105 durch einen CMP-Prozess eingeebnet und dann
strukturiert, um den ersten und zweiten Sourcebereich 103
und 103a sowie den ersten und zweiten Drainbereich 104 und
104a freizulegen, damit ein Kontaktloch ausgebildet wird. In
dieses Kontaktloch wird Polysilicium oder ein Metall wie
Wolfram eingebettet, um die ersten Kontaktpfropfen 106 und
die zweiten Kontaktpfropfen 107 auszubilden. Die ersten Kon
taktpfropfen 106 sind mit dem ersten und zweiten Drainbe
reich 104 und 104a verbunden, die als Drains des ersten bzw.
zweiten Transistors T1 und T2 verwendet werden. Die zweiten
Kontaktpfropfen 107 sind mit dem ersten und zweiten Source
bereich 103 und 103a verbunden, die als Sources des ersten
bzw. zweiten Transistors T1 und T2 verwendet werden. Für die
Kontaktpfropfen wird Polysilicium oder ein Metall wie Wolf
ram verwendet.
Wie es in Fig. 11d dargestellt ist, wird das Material der
ersten Elektrode des ferroelektrischen Kondensators auf der
gesamten Fläche einschließlich der Kontaktpfropfen herge
stellt und dann so strukturiert, dass es auf der ersten und
zweiten Teilwortleitung 102 und 102a verbleibt. So wird die
erste Elektrode 108a des zweiten ferroelektrischen Kondensa
tors auf der ersten Teilwortleitung 102 hergestellt, und die
erste Elektrode 108 des ersten ferroelektrischen Kondensa
tors wird auf der zweiten Teilwortleitung 102 hergestellt.
Bevor die ersten Elektroden hergestellt werden, kann die
Barriereschicht hergestellt werden.
Wie es in Fig. 11e dargestellt ist, wird die erste ferroelek
trische Schicht 109 auf der Oberfläche der ersten Elektrode
108 des ersten ferroelektrischen Kondensators hergestellt,
und die zweite ferroelektrische Schicht 109a wird auf der
Oberfläche der ersten Elektrode 108a des zweiten ferroelek
trischen Kondensators hergestellt. D. h., dass die ferroelek
trischen Schichten so hergestellt werden, dass sie die Ober
seite und die beiden Seitenflächen der ersten Elektroden um
geben.
Wie es in Fig. 11f dargestellt ist, wird eine Materialschicht
für die zweite Elektrode des ferroelektrischen Kondensators
auf der gesamten Fläche einschließlich der ersten und zwei
ten ferroelektrischen Schicht 109 und 109a hergestellt und
dann strukturiert, um die zweite Elektrode 110 des ersten
ferroelektrischen Kondensators und die zweite Elektrode 110a
(nicht dargestellt) des zweiten ferroelektrischen Kondensa
tors auszubilden. Die zweite Elektrode 110 des ersten ferro
elektrischen Kondensators wird auf der Oberfläche der ersten
ferroelektrischen Schicht 109 hergestellt, und die zweite
Elektrode 110a des zweiten ferroelektrischen Kondensators
wird auf der Oberfläche der zweiten ferroelektrischen
Schicht 109a hergestellt.
Dabei wird die zweite Elektrode 110 des ersten ferroelektri
schen Kondensators so strukturiert, dass sie nur auf einer
Seite des zweiten aktiven Bereichs 110b auf der ersten fer
roelektrischen Schicht 109 verbleibt. Die zweite Elektrode
110a des zweiten ferroelektrischen Kondensators wird so
strukturiert, dass sie nur auf einer Seite des ersten akti
ven Bereichs 100a auf der zweiten ferroelektrischen Schicht
109a verbleibt. D. h., dass das auf dem aktiven Bereich her
gestellte Material für die zweite Elektrode des ferroelek
trischen Kondensators so entfernt wird, dass die zweiten
Elektroden nur auf dem Feldbereich verbleiben.
Da Fig. 11f eine Schnittansicht entlang der Linie I-I' der
Fig. 10f ist, ist darin die zweite Elektrode 110a des zwei
ten ferroelektrischen Kondensators nicht erkennbar.
Wie es in Fig. 11g dargestellt ist, werden die erste leitende
Schicht 111 und die zweite leitende Schicht 111a herge
stellt. Die erste leitende Schicht 111 verbindet den mit dem
ersten Sourcebereich 103 verbundenen zweiten Kontaktpfropfen
107 elektrisch mit der zweiten Elektrode 110 des ersten fer
roelektrischen Kondensators. Die zweite leitende Schicht
111a verbindet den mit dem zweiten Sourcebereich 103a ver
bundenen zweiten Kontaktpfropfen 107 elektrisch mit der
zweiten Elektrode 110a des zweiten ferroelektrischen Konden
sators. In der Zeichnung ist nur die erste leitende Schicht
111 dargestellt.
Wenn die zweiten Elektroden des ersten und zweiten ferro
elektrischen Kondensators hergestellt werden, ohne dass die
erste und zweite leitende Schicht 111 und 111a hergestellt
werden, kann die zweite Elektrode 110 des ersten ferroelek
trischen Kondensators mit ausreichender Breite zum Verbinden
mit dem mit dem ersten Sourcebereich 103 verbundenen zweiten
Kontaktpfropfen 107 hergestellt werden, und die zweite Elek
trode 110a des zweiten ferroelektrischen Kondensators kann
mit ausreichender Breite zum Verbinden mit dem mit dem zwei
ten Sourcebereich 103a verbundenen zweiten Kontaktpfropfen
107 hergestellt werden.
Wie es in Fig. 11h dargestellt ist, wird die zweite Isolier
schicht 112 auf der gesamten Fläche einschließlich der ers
ten und zweiten leitenden Schicht 111 und 111a hergestellt.
Die Oberfläche der zweiten Isolierschicht 112 wird durch
einen CMP-Prozess eingeebnet, und dann wird die zweite Isolierschicht
112 selektiv entfernt, um den mit dem ersten
Drainbereich 104 verbundenen ersten Kontaktpfropfen 106 und
den mit dem zweiten Drainbereich 104a verbundenen ersten
Kontaktpfropfen 106 freizulegen, damit ein Kontaktloch aus
gebildet wird. In dieses Kontaktloch wird ein leitendes Ma
terial eingebettet, um die dritten Kontaktpfropfen 113 her
zustellen, die jeweils mit den ersten Kontaktpfropfen ver
bunden sind. In der Zeichnung ist der mit dem ersten Kon
taktpfropfen 106 verbundene dritte Kontaktpfropfen 113 nicht
dargestellt.
Wie es in Fig. 11i dargestellt ist, wird auf der gesamten
Oberfläche mit dem dritten Kontaktpfropfen 113 eine Bitlei
tungsmaterialschicht hergestellt, die dann strukturiert
wird, um die erste Bitleitung 114 und die zweite Bitleitung
114a (nicht dargestellt) auszubilden. Die erste Bitleitung
114 und die zweite Bitleitung 114a werden jeweils mit den
dritten Kontaktpfropfen 113 verbunden. Dabei wird die erste
Bitleitung 114 mit dem mit dem ersten Drainbereich 104 ver
bundenen ersten Kontaktpfropfen 106 verbunden, und die zwei
te Bitleitung 114a wird mit dem mit dem zweiten Drainbereich
104a verbundenen ersten Kontaktpfropfen 106 verbunden.
Die erste und die zweite Bitleitung 114 und 114a werden über
die erste und zweite Teilwortleitung 102 und 102a hinweg
ausgebildet.
Das zweite Ausführungsbeispiel gemäß der geschnittenen Kon
struktionsansicht der Fig. 12 unterscheidet sich vom ersten
Ausführungsbeispiel in der Position der zweiten Elektroden
der ferroelektrischen Kondensatoren.
Anders gesagt, werden beim ersten Ausführungsbeispiel die
zweiten Elektroden des ersten und zweiten ferroelektrischen
Kondensators dadurch hergestellt, dass das Material für diese
zweite Elektroden der ferroelektrischen Kondensatoren auf
den aktiven Bereichen weggeätzt wird, so dass es nur auf dem
Feldbereich verbleibt. Dabei werden die zweite Elektrode des
ersten ferroelektrischen Kondensators und die zweite Elek
trode des zweiten ferroelektrischen Kondensators asymme
trisch hergestellt.
Jedoch werden die zweite Elektrode des ersten ferroelektri
schen Kondensators und die zweite Elektrode des zweiten fer
roelektrischen Kondensators beim zweiten Ausführungsbei
spiel mit quadratischer Form parallel zueinander herge
stellt. D. h., dass der erste und der zweite aktive Bereich
in Spaltenrichtung parallel zueinander hergestellt werden
und die zweiten Elektroden des ersten und zweiten ferroelek
trischen Kondensators in Zeilenrichtung vom ersten zum zwei
ten aktiven Bereich hergestellt werden.
Nun wird anhand der geschnittenen Konstruktionsansicht der
Fig. 12 ein Speicher gemäß dem zweiten Ausführungsbeispiel
der Erfindung beschrieben. Dieser Speicher verfügt über ein
Halbleitersubstrat 100, in dem ein aktiver Bereich und ein
Feldbereich festgelegt sind. Auf dem Halbleitersubstrat im
Feldbereich ist eine erste Teilwortleitung 102 ausgebildet,
während auf dem Halbleitersubstrat im aktiven Bereich eine
zweite Teilwortleitung 102a ausgebildet ist. Im aktiven Be
reich sind zu beiden Seiten der ersten Teilwortleitung 102
ein erster Source- und ein erster Drainbereich 103 und 104
ausgebildet. Im aktiven Bereich sind zu beiden Seiten der
zweiten Teilwortleitung 102a ein zweiter Source- und ein
zweiter Drainbereich 103a und 104a (nicht dargestellt) aus
gebildet. Ein erster Kontaktpfropfen 106 ist über eine erste
Isolierschicht 105 mit dem ersten Drainbereich 104 verbunden
(ein zweiter Drainbereich und ein erster Kontaktpfropfen,
der mit diesem verbunden ist, sind nicht dargestellt). Ein
zweiter Kontaktpfropfen 107 ist über die erste Isolierschicht
105 mit dem ersten Sourcebereich 103 verbunden. (Ein
zweiter Sourcebereich und ein zweiter Kontaktpfropfen, der
mit diesem verbunden ist, sind nicht dargestellt.) Eine ers
te Elektrode 108a eines zweiten ferroelektrischen Kondensa
tors ist auf der ersten Isolierschicht 105 auf der ersten
Teilwortleitung 102 hergestellt, während eine erste Elektro
de 108 eines ersten ferroelektrischen Kondensators auf der
ersten Isolierschicht auf der zweiten Teilwortleitung 102a
hergestellt ist. Eine erste ferroelektrische Schicht 109 ist
auf der ersten Elektrode 108 des ersten ferroelektrischen
Kondensators hergestellt, während eine zweite ferroelektri
sche Schicht 109a auf der ersten Elektrode 108a des zweiten
ferroelektrischen Kondensators hergestellt ist. Eine zweite
Elektrode 110 des ersten ferroelektrischen Kondensators ist
auf der ersten ferroelektrischen Schicht 109 hergestellt,
und eine zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators wird auf der zweiten ferroelektrischen Schicht
109a hergestellt. Eine erste leitende Schicht 111 verbindet
den mit dem ersten Sourcebereich 103 verbundenen zweiten
Kontaktpfropfen 107 mit der zweiten Elektrode 110 des ersten
ferroelektrischen Kondensators, und eine zweite leitende
Schicht 111a (nicht dargestellt) verbindet elektrisch den
mit dem zweiten Sourcebereich verbundenen zweiten Kontakt
pfropfen mit der zweiten Elektrode 111a. Eine zweite Iso
lierschicht 112 ist auf der gesamten Oberfläche einschließ
lich der ersten und zweiten leitenden Schicht 111 und 111a
ausgebildet. Ein dritter Kontaktpfropfen 113 ist elektrisch
mit dem mit dem ersten Drainbereich 104 verbundenen ersten
Kontaktpfropfen 106 verbunden. (Ein dritter Kontaktpfropfen,
der mit dem mit dem zweiten Drainbereich verbundenen ersten
Kontaktpfropfen verbunden ist, ist nicht dargestellt.) Eine
erste Bitleitung 114 und eine zweite Bitleitung 114a (nicht
dargestellt) sind jeweils mit dem dritten Kontaktpfropfen
113 verbunden.
Nun werden unter Bezugnahme auf die Layoutdarstellungen der
Fig. 13a bis 13i ein Speicher und ein Verfahren zum Her
stellen desselben gemäß dem zweiten Ausführungsbeispiel der
Erfindung im Einzelnen beschrieben.
Wie es in Fig. 13a dargestellt ist, werden aktive Bereiche
100a und 100b auf einem Halbleitersubstrat von erstem Lei
tungstyp festgelegt. Die aktiven Bereiche 100a und 100b sind
voneinander beabstandet und asymmetrisch parallel zueinander
angeordnet. Im Halbleitersubstrat wird in einem von den ak
tiven Bereichen 100a und 100b abweichenden Bereich durch
einen Grabenisolierprozess ein Feldbereich (Bauteile-Iso
lierschicht) hergestellt.
Wie es in Fig. 13b dargestellt ist, werden eine erste und
eine zweite Teilwortleitung (SWL1) 102 und (SWL2) 102a über
die aktiven Bereiche hinweg hergestellt, um diese aktiven
Bereiche 100a und 100b zweizuteilen. Dabei wird die erste
Teilwortleitung 102 die Gateelektrode des ersten Transistors
T1, während die zweite Teilelektrode 102a die Gateelektrode
des zweiten Transistors T2 wird. Anschließend werden Fremd
stoffionen für einen Leitungstyp entgegengesetzt zu dem des
Substrats zu beiden Seiten der ersten Teilwortleitung 102 in
den ersten aktiven Bereich implantiert, um einen ersten
Source- und einen ersten Drainbereich auszubilden. Gleich
zeitig werden im zweiten aktiven Bereich zu beiden Seiten
der zweiten Teilwortleitung 102a ein zweiter Source- und ein
zweiter Drainbereich ausgebildet.
Wie es in Fig. 13c dargestellt ist, werden die ersten Kon
taktpfropfen 106 so hergestellt, dass sie jeweils mit dem
ersten und zweiten Drainbereich verbunden sind. Auch werden
die zweiten Kontaktpfropfen 107 so hergestellt, dass sie je
weils mit dem ersten und zweiten Sourcebereich verbunden
sind.
Wie es in Fig. 13d dargestellt ist, wird die erste Elektrode
108a des zweiten ferroelektrischen Kondensators auf der ers
ten Teilwortleitung 102 hergestellt, während die erste Elek
trode 108 des ersten ferroelektrischen Kondensators auf der
zweiten Teilwortleitung 102a hergestellt wird. Dabei verfü
gen die ersten Elektroden 108 und 108a des ersten und zwei
ten ferroelektrischen Kondensators über Breiten, die kleiner
sind als oder gleich groß sind wie diejenigen der ersten und
zweiten Teilwortleitung 102 und 102a. Die erste Elektrode
108 des ersten elektrischen Kondensators ist elektrisch mit
der zweiten Teilwortleitung 102a verbunden, während die ers
te Elektrode 108a des zweiten ferroelektrischen Kondensators
elektrisch mit der ersten Teilwortleitung 102 verbunden ist.
Wie es in Fig. 13e dargestellt ist, wird die erste ferroelek
trische Schicht 109 auf der ersten Elektrode 108 des ersten
ferroelektrischen Kondensators hergestellt, während die
zweite ferroelektrische Schicht 109a auf der ersten Elektro
de 108a des zweiten ferroelektrischen Kondensators herge
stellt wird. D. h., dass auf der gesamten Fläche einschließ
lich den ersten Elektroden 108 und 108a des ersten und zwei
ten ferroelektrischen Kondensators ein ferroelektrisches Ma
terial abgeschieden wird, das dann so strukturiert wird,
dass es auf der ersten Elektrode des ersten ferroelektri
schen Kondensators und der ersten Elektrode des zweiten fer
roelektrischen Kondensators verbleibt.
Wie es in Fig. 13f dargestellt ist, wird ein Material für die
zweite Elektrode der ferroelektrischen Kondensatoren auf der
gesamten Oberfläche einschließlich der ersten und zweiten
ferroelektrischen Schicht 109 und 109a abgeschieden. Dann
wird dieses Material für die zweiten Elektroden struktu
riert, um die zweite Elektrode 110 des ersten ferroelektri
schen Kondensators und die zweite Elektrode 110a des zweiten
ferroelektrischen Kondensators auszubilden. Die zweite Elek
trode 110 des ersten ferroelektrischen Kondensators wird von
einem Bereich zwischen dem Source- und dem Drainbereich des
zweiten aktiven Bereichs bis zum Feldbereich unter dem ers
ten aktiven Bereich ausgebildet, und die zweite Elektrode
110a des zweiten ferroelektrischen Kondensators wird vom
Feldbereich am zweiten aktiven Bereich bis zu einem Bereich
zwischen dem Source- und dem Drainbereich des ersten aktiven
Bereichs ausgebildet. Demgemäß werden die zweite Elektrode
110 des ersten ferroelektrischen Kondensators und die zweite
Elektrode 110a des zweiten ferroelektrischen Kondensators
entlang der ersten und zweiten Teilwortleitung 102 und 102a
asymmetrisch und parallel zueinander ausgebildet.
Anschließend werden, wie es in Fig. 13g dargestellt ist, die
erste leitende Schicht 111 und die zweite leitende Schicht
111a hergestellt. Die erste leitende Schicht 111 verbindet
den mit dem ersten Sourcebereich 103 verbundenen zweiten
Kontaktpfropfen 107 elektrisch mit der zweiten Elektrode 110
des ersten ferroelektrischen Kondensators. Die zweite lei
tende Schicht 111a verbindet den mit dem zweiten Sourcebe
reich 103a verbundenen zweiten Kontaktpfropfen 107 elek
trisch mit der zweiten Elektrode 110a des zweiten ferroelek
trischen Kondensators. Wenn die erste und die zweite leiten
de Schicht hergestellt werden, werden die zweiten Elektroden
direkt, nicht über ein Kontaktloch, mit den zweiten Kontakt
pfropfen verbunden. So ist der Prozess vereinfacht.
Anschließend wird, wie es in Fig. 13h dargestellt ist, die
zweite Isolierschicht (nicht dargestellt) auf der gesamten
Fläche einschließlich der ersten und zweiten leitenden
Schicht 111 und 111a hergestellt und dann durch einen CMP-
Prozess eingeebnet. Dann werden die dritten Kontaktpfropfen
113 so hergestellt, dass sie jeweils mit den ersten Kontakt
pfropfen 106 verbunden sind, die ihrerseits mit dem ersten
und zweiten Drainbereich 104 und 104a verbunden sind.
Wie es in Fig. 13i dargestellt ist, werden die erste Bitlei
tung 114 und die zweite Bitleitung 114a über die erste und
zweite Teilwortleitung 102 und 102 hinweg hergestellt. Die
erste Bitleitung 114 wird elektrisch mit dem mit dem ersten
Drainbereich 104 dritten Kontaktpfropfen 113 verbunden. Die
zweite Bitleitung 114a wird elektrisch mit dem mit dem zwei
ten Drainbereich 104a verbundenen dritten Kontaktpfropfen
113 verbunden.
Damit ist der Layoutprozess für den Speicher gemäß dem zwei
ten Ausführungsbeispiel der Erfindung abgeschlossen.
Nun wird ein Verfahren zum Herstellen dieses Speichers unter
Bezugnahme auf die Fig. 14a bis 14i beschrieben.
Wie es durch Fig. 14a veranschaulicht ist, werden im Halblei
tersubstrat 100 aktive Bereiche 100a und 100b sowie der
Feldbereich 100c festgelegt. Der Feldbereich wird durch
einen Grabenisolierprozess hergestellt.
Wie es durch Fig. 14b veranschaulicht ist, werden die erste
Teilwortleitung 102 und die zweite Teilwortleitung 102a auf
der Gateisolierschicht 101 hergestellt, die auf den aktiven
Bereichen und dem Feldbereich ausgebildet ist. Die erste
Teilwortleitung 102 wird als Gateelektrode des ersten Tran
sistors T1 verwendet, während die zweite Teilwortleitung
102a als Gateelektrode des zweiten Transistors T2 verwendet
wird. Danach werden Fremdstoffionen unter Verwendung der
ersten und zweiten Teilwortleitung 102 und 102a als Masken
in das Substrat implantiert. So werden der erste Source- und
der erste Drainbereich 103 und 104 sowie der zweite Source-
und der zweite Drainbereich 103a und 104a (nicht darge
stellt) ausgebildet. Der erste Source- und der erste Drainbereich
103 und 104 werden als Source bzw. Drain des ersten
Transistors T1 verwendet, während der zweite Source- und der
zweite Drainbereich 103a und 104a als Source bzw. Drain des
zweiten Transistors T2 verwendet werden.
Wie es in Fig. 14c dargestellt ist, wird die erste Isolier
schicht 105 auf der gesamten Fläche des Substrats ein
schließlich der ersten und zweiten Teilwortleitung 102 und
102a hergestellt und dann durch einen CMP-Prozess eingeeb
net, woraufhin sie strukturiert wird, um den ersten und
zweiten Sourcebereich 103 und 103a und den ersten und zwei
ten Drainbereich 104 und 104a freizulegen, damit ein Kon
taktloch ausgebildet wird. In das Kontaktloch wird Polysili
cium oder ein Metall wie Wolfram eingebettet, um die ersten
Kontaktpfropfen 106 und die zweiten Kontaktpfropfen 107 aus
zubilden. Die ersten Kontaktpfropfen 106 werden hergestellt,
um eine Verbindung zum ersten und zweiten Drainbereich 104
und 104a herzustellen. Die zweiten Kontaktpfropfen 107 wer
den hergestellt, um eine Verbindung zum ersten und zweiten
Sourcebereich 103 und 103a herzustellen.
Wie es in Fig. 14d dargestellt ist, wird das Material für die
ersten Elektroden der ferroelektrischen Kondensatoren auf
der gesamten Oberfläche einschließlich der ersten und zwei
ten Kontaktpfropfen hergestellt und dann so strukturiert,
dass es auf der ersten und zweiten Teilwortleitung 102 und
102a verbleibt. So wird die erste Elektrode 108a des zweiten
ferroelektrischen Kondensators auf der ersten Teilwortlei
tung 102 hergestellt, und die erste Elektrode 108 des ersten
ferroelektrischen Kondensators wird auf der zweiten Teil
wortleitung 102a hergestellt.
Die erste Teilwortleitung 102 und die erste Elektrode 108a
des zweiten ferroelektrischen Kondensators sind elektrisch
miteinander verbunden. Die zweite Teilwortleitung 102a und
die erste Elektrode 108 des ersten ferroelektrischen Konden
sators sind elektrisch miteinander verbunden.
Indessen kann vor dem Herstellen der ersten Elektroden eine
Barriereschicht hergestellt werden.
Anschließend wird, wie es durch Fig. 14e veranschaulicht ist,
die erste ferroelektrische Schicht 109 auf der Oberfläche
der ersten Elektrode 108 des ersten ferroelektrischen Kon
densators hergestellt, und die zweite ferroelektrische
Schicht 109a wird auf der Oberfläche der ersten Elektrode
108a des zweiten ferroelektrischen Kondensators hergestellt.
D. h., dass die ferroelektrischen Schichten so hergestellt
werden, dass sie die Oberseite und die beiden Seitenflächen
der ersten Elektroden umgeben.
Wie es in Fig. 14f dargestellt ist, wird die Materialschicht
für die zweiten Elektroden der ferroelektrischen Kondensato
ren auf der gesamten Fläche einschließlich der ersten und
zweiten ferroelektrischen Schicht 109 und 109a hergestellt
und dann strukturiert, um die zweite Elektrode 110 des ers
ten ferroelektrischen Kondensators und die zweite Elektrode
110a des zweiten ferroelektrischen Kondensators auszubilden.
Die zweite Elektrode 110 des ersten ferroelektrischen Kon
densators wird auf der Oberfläche der ersten ferroelektri
schen Schicht 109 hergestellt, und die zweite Elektrode 100a
des zweiten ferroelektrischen Kondensators wird auf der
Oberfläche der zweiten ferroelektrischen Schicht 109a herge
stellt.
Dabei wird die zweite Elektrode 110 des ersten ferroelektri
schen Kondensators von einem Bereich zwischen dem Source-
und dem Drainbereich des zweiten aktiven Bereichs 100b bis
in den Feldbereich unter dem ersten aktiven Bereich 100a
ausgebildet, und die zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators wird von einem Bereich zwischen
dem Source- und dem Drainbereich des ersten aktiven Bereichs
100a bis in den Feldbereich auf dem zweiten aktiven Bereich
100b ausgebildet. Demgemäß werden die zweite Elektrode 110
des ersten ferroelektrischen Kondensators und die zweite
Elektrode 110a des zweiten ferroelektrischen Kondensators
symmetrisch und parallel voneinander beabstandet ausgebil
det.
Wie es in Fig. 14g dargestellt ist, werden die erste leitende
Schicht 111 und die zweite leitende Schicht 111a (nicht dar
gestellt) hergestellt. Die erste leitende Schicht 111 ver
bindet den mit dem ersten Sourcebereich 103 verbundenen
zweiten Kontaktpfropfen 107 elektrisch mit der zweiten Elek
trode 110 des ersten ferroelektrischen Kondensators. Die
zweite leitende Schicht 111a verbindet den mit dem zweiten
Sourcebereich (nicht dargestellt) verbundenen zweiten Kon
taktpfropfen (nicht dargestellt) elektrisch mit der zweiten
Elektrode 110a des zweiten ferroelektrischen Kondensators.
Da Fig. 14g eine Schnittansicht entlang der Linie I-I' in
Fig. 13g ist, ist die zweite leitende Schicht nicht darge
stellt.
Anschließend wird, wie es durch Fig. 14h veranschaulicht ist,
die zweite Isolierschicht 112 auf der gesamten Fläche ein
schließlich der ersten und zweiten leitenden Schicht 111 und
111a hergestellt. Die Oberseite der zweiten Isolierschicht
112 wird durch einen CMP-Prozess eingeebnet, und dann wird
diese Schicht selektiv entfernt, um den mit dem ersten
Drainbereich 104 verbundenen ersten Kontaktpfropfen 106 und
den mit dem zweiten Drainbereich 104a (nicht dargestellt)
verbundenen ersten Kontaktpfropfen 106 (nicht dargestellt)
freizulegen, damit ein Kontaktloch ausgebildet wird. In die
ses Kontaktloch wird ein leitendes Material eingebettet, um
die dritten Kontaktpfropfen 113 auszubilden, die jeweils mit
dem ersten Kontaktpfropfen 106 verbunden sind. In der Zeich
nung sind der mit dem zweiten Drainbereich verbundene erste
Kontaktpfropfen und der mit dem ersten Kontaktpfropfen 106
verbundene dritte Kontaktpfropfen 113 nicht dargestellt.
Wie es durch Fig. 11i veranschaulicht ist, wird auf der ge
samten Fläche einschließlich der dritten Kontaktpfropfen 113
eine Bitleitungsmaterialschicht hergestellt und dann struk
turiert, um die erste Bitleitung 114 und die zweite Bitlei
tung 114a (nicht dargestellt) auszubilden. Die erste Bitlei
tung 114 und die zweite Bitleitung 114a sind jeweils mit den
dritten Kontaktpfropfen 113 verbunden. Dabei ist die erste
Bitleitung 114 mit dem mit dem ersten Drainbereich 104 ver
bundenen dritten Kontaktpfropfen 113 über den ersten Kon
taktpfropfen 106 verbunden, und die zweite Bitleitung 114a
ist mit dem mit dem zweiten Drainbereich verbundenen dritten
Kontaktpfropfen 113 über den ersten Kontaktpfropfen 106 ver
bunden.
Die erste und die zweite Bitleitung 114 und 114a werden über
die erste und zweite Teilwortleitung 102 und 102a hinweg
ausgebildet.
Beim zweiten Ausführungsbeispiel der Erfindung werden die
erste Elektrode des ersten ferroelektrischen Kondensators
und die zweite Elektrode des zweiten ferroelektrischen Kon
densators symmetrisch und parallel entlang der zweiten Teil
wortleitung bzw. der ersten Teilwortleitung ausgebildet.
Wie oben angegeben, weisen der Speicher und das Verfahren
zum Herstellen desselben gemäß der Erfindung die folgenden
Vorteile auf:
- - Erstens kann für eine Prozesstoleranz gesorgt werden, die es gewährleistet, die zweiten Elektroden der ferroelektrischen Kondensatoren elektrisch mit dem Substrat zu verbin den. Dabei sind die Prozessschritte vereinfacht. D. h., dass die Prozesstoleranz zum Herstellen der ersten und der zwei ten leitenden Schicht, die die zweiten Elektroden mit den mit dem Substrat verbundenen zweiten Kontaktpfropfen verbin den, gewährleistet werden kann, da die zweiten Elektroden der Kondensatoren parallel zueinander asymmetrisch herge stellt werden.
- - Zweitens können die Prozessschritte vereinfacht werden und die Anzahl von Masken kann verringert werden, was Kosten spart, da die erste und zweite leitende Schicht, die die zweiten Elektroden der ferroelektrischen Kondensatoren mit den mit dem Substrat verbundenen zweiten Kontaktpfropfen verbinden, so hergestellt werden, dass eine direkte Verbin dung mit den zweiten Elektroden, also nicht eine solche durch ein Kontaktloch hindurch, besteht.
- - Schließlich ist es möglich, die Layoutfläche einer Zelle wirkungsvoll zu verkleinern.
Claims (23)
1. Nichtflüchtiger ferroelektrischer Speicher mit:
- - einer ersten und einer zweiten Teilwortleitung (102, 102a), die mit bestimmten Intervallen in einer Richtung auf einem Substrat (100) ausgebildet sind;
- - einer ersten Elektrode (108a) eines ersten ferroelektri schen Kondensators, die auf der zweiten Teilwortleitung aus gebildet ist, und einer ersten Elektrode (108) eines zweiten ferroelektrischen Kondensators, die auf der ersten Teilwort leitung ausgebildet ist;
- - einer ersten und einer zweiten ferroelektrischen Schicht (109, 109a), die auf den Oberflächen der ersten Elektroden des ersten bzw. zweiten ferroelektrischen Kondensators aus gebildet sind;
- - zweiten Elektroden (110, 110a) des ersten und zweiten fer roelektrischen Kondensators, die auf den Oberflächen der ersten bzw. zweiten ferroelektrischen Schicht ausgebildet sind;
- - einer ersten leitenden Schicht (111) zum Verbinden der zweiten Elektrode des ersten ferroelektrischen Kondensators mit dem Substrat auf einer Seite der zweiten Teilwortlei tung;
- - einer zweiten leitenden Schicht (111a) zum Verbinden der zweiten Elektrode des zweiten ferroelektrischen Kondensators mit dem Substrat auf einer Seite der ersten Teilwortleitung; und
- - einer ersten und einer zweiten Bitleitung (114, 114a), die mit dem Substrat auf den anderen Seiten der jeweiligen Teil wortleitungen verbunden sind.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass
die zweite Elektrode (110) des ersten ferroelektrischen Kon
densators und die zweite Elektrode (110a) des zweiten ferro
elektrischen Kondensators über gefaltete Formen bezüglich
der Teilwortleitungen oder der Bitleitungen verfügen.
3. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass
die zweite Elektrode (110) des ersten ferroelektrischen Kon
densators und die zweite Elektrode (110a) des zweiten ferro
elektrischen Kondensators entlang den Teilwortleitungen oder
den Bitleitungen symmetrisch und parallel ausgebildet sind.
4. Nichtflüchtiger ferroelektrischer Speicher mit:
- - einem ersten aktiven Bereich (100a) und einem zweiten ak tiven Bereich (100b), die voneinander beabstandet asymme trisch parallel zueinander ausgebildet sind;
- - einer ersten und einer zweiten Teilwortleitung. (102, 102a), die über den jeweiligen aktiven Bereich hinweg ausge bildet sind;
- - ersten und zweiten Source- und Drainbereichen (103/104; 103a/104a), die im ersten bzw. zweiten aktiven Bereich zu beiden Seiten der ersten und zweiten Teilwortleitung ausge bildet sind;
- - ersten Kontaktpfropfen (106), die mit dem ersten und zwei ten Drainbereich durch ein Kontaktloch verbunden sind;
- - zweiten Kontaktpfropfen (107), die mit dem ersten und zweiten Sourcebereich durch ein Kontaktloch verbunden sind;
- - ersten Elektroden (108, 108a) des ersten und zweiten fer roelektrischen Kondensators, die auf der zweiten bzw. ersten Teilwortleitung ausgebildet sind;
- - einer ersten und einer zweiten ferroelektrischen Schicht (109, 109a), die auf der jeweiligen ersten Elektrode des ersten bzw. zweiten ferroelektrischen Kondensators ausgebil det sind;
- - inselförmigen zweiten Elektroden (110, 110a) des ersten und zweiten ferroelektrischen Kondensators, die auf den Oberflächen der ersten bzw. zweiten ferroelektrischen Schicht ausgebildet sind und über gefaltete Form bezüglich der ersten und zweiten Teilwortleitung verfügen;
- - einer ersten und einer zweiten leitenden Schicht (111, 111a), die die mit dem ersten bzw. zweiten Sourcebereich verbundenen zweiten Kontaktpfropfen mit den zweiten Elektro den des ersten bzw. zweiten ferroelektrischen Kondensators verbinden; und
- - einer ersten und einer zweiten Bitleitung (114, 114a), die über die erste und zweite Teilwortleitung hinweg ausgebildet sind und mit den mit dem ersten und zweiten Drainbereich verbundenen ersten Kontaktpfropfen verbunden sind.
5. Speicher nach Anspruch 4, gekennzeichnet durch dritte
Kontaktpfropfen (113) zwischen der ersten und zweiten Bit
leitung (114, 114a) und den ersten Kontaktpfropfen (106).
6. Speicher nach Anspruch 4, dadurch gekennzeichnet, dass
die erste leitende Schicht (111) die zweite Elektrode (110)
des ersten ferroelektrischen Kondensators direkt mit dem mit
dem ersten Sourcebereich verbundenen zweiten Kontaktpfropfen
(107) verbindet, während die zweite leitende Schicht (lila)
die zweite Elektrode (110a) des zweiten ferroelektrischen
Kondensators direkt mit dem mit dem zweiten Sourcebereich
(103a) verbundenen zweiten Kontaktpfropfen (107) verbindet.
7. Speicher nach Anspruch 4, dadurch gekennzeichnet, dass
die erste Teilwortleitung (102) elektrisch mit der ersten
Elektrode (110) des zweiten ferroelektrischen Kondensators
verbunden ist, während die zweite Teilwortleitung (102a)
elektrisch mit der ersten Elektrode (108) des ersten ferro
elektrischen Kondensators verbunden ist.
8. Speicher nach Anspruch 5, dadurch gekennzeichnet, dass
die erste Bitleitung (114) mit dem mit dem ersten Drainbe
reich (104) verbundenen dritten Kontaktpfropfen (113) über
den ersten Kontaktpfropfen verbunden ist, während die zweite
Bitleitung (114a) mit dem mit dem zweiten Drainbereich
(104a) verbundenen dritten Kontaktpfropfen (113) über den
ersten Kontaktpfropfen verbunden ist.
9. Speicher nach Anspruch 4, dadurch gekennzeichnet, dass
die zweiten Elektroden (110, 110a) des ersten und zweiten
ferroelektrischen Kondensators auf Feldbereichen zu beiden
Seiten der aktiven Bereiche ausgebildet sind.
10. Speicher nach Anspruch 4, dadurch gekennzeichnet, dass
die zweiten Elektroden (110, 110a) des ersten und zweiten
ferroelektrischen Kondensators symmetrisch und parallel ent
lang der ersten und zweiten Teilwortleitung (102, 102a) aus
gebildet sind.
11. Speicher nach Anspruch 10, dadurch gekennzeichnet, dass
die zweite Elektrode (110) des ersten ferroelektrischen Kon
densators von einem Bereich zwischen dem Source- und dem
Drainbereich des zweiten aktiven Bereichs (100b) zum Feldbe
reich unter dem ersten aktiven Bereich (100a) ausgebildet
ist, während die zweite Elektrode (110a) des zweiten ferro
elektrischen Kondensators von einem Bereich zwischen dem
Source- und dem Drainbereich des ersten aktiven Bereichs zum
Feldbereich auf dem zweiten aktiven Bereich (100b) ausgebil
det ist.
12. Verfahren zum Herstellen eines nichtflüchtigen ferro
elektrischen Speichers, das die folgenden Schritte aufweist:
- - Festlegen eines ersten aktiven Bereichs (100a) und eines zweiten aktiven Bereichs (100b) in einem Halbleitersubstrat;
- - Herstellen einer ersten und einer zweiten Teilwortleitung (102, 102a) über den ersten bzw. zweiten aktiven Bereich hinweg;
- - jeweiliges Herstellen erster und zweiter Source- und Drainbereiche (103/104; 103a/104a) im ersten und zweiten ak tiven Bereich zu beiden Seiten der ersten und zweiten Teil wortleitung;
- - Herstellen erster Kontaktpfropfen (106), die durch ein Kontaktloch mit dem ersten und zweiten Drainbereich (104, 104a) verbunden sind;
- - Herstellen zweiter Kontaktpfropfen (107), die durch ein Kontaktloch mit dem ersten und zweiten Sourcebereich (103, 103a) verbunden sind;
- - jeweiliges Herstellen erster Elektroden (108, 108a) des ersten und zweiten ferroelektrischen Kondensators auf der zweiten und ersten Teilwortleitung;
- - jeweiliges Herstellen einer ersten und einer zweiten fer roelektrischen Schicht (109, 109a) auf den ersten Elektro den;
- - jeweiliges Herstellen inselförmiger zweiter Elektroden (110, 110a) des ersten und zweiten ferroelektrischen Konden sators mit gefalteter Form bezüglich der ersten und zweiten Teilwortleitung auf den Oberflächen der ersten und zweiten ferroelektrischen Schicht;
- - jeweiliges Herstellen einer ersten und einer zweiten lei tenden Schicht (111, 111a) zum Verbinden der mit dem ersten und zweiten Sourcebereich verbundenen zweiten Kontakpfropfen mit den zweiten Elektroden des ersten und zweiten ferroelek trischen Kondensators; und
- - Herstellen einer ersten und einer zweiten Bitleitung (114, 114a) über die erste und zweite Teilwortleitung hinweg, wo bei diese erste und zweite Bitleitung mit den ersten Kon taktpfropfen verbunden sind, die ihrerseits mit dem ersten und zweiten Drainbereich verbunden sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass der erste und der zweite aktive Bereich (100a, 100b)
beabstandet voneinander asymmetrisch und parallel herge
stellt werden.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass die erste Elektrode (108) des ersten ferroelektrischen
Kondensators auf der zweiten Teilwortleitung (102a) herge
stellt wird, wobei dazwischen eine Isolierschicht (105) her
gestellt wird, während die erste Elektrode des zweiten fer
roelektrischen Kondensators auf der ersten Teilwortleitung
(102) hergestellt wird, wobei dazwischen die Isolierschicht
hergestellt wird.
15. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass der Schritt des Herstellens der zweiten Elektroden
(110, 110a) des ersten und zweiten ferroelektrischen Konden
sators über die folgenden Teilschritte verfügt:
- - Herstellen einer Materialschicht für zweite Elektroden der ferroelektrischen Kondensatoren auf der gesamten Flächen einschließlich der ersten und zweiten ferroelektrischen Schicht (109, 109a); und
- - selektives Entfernen der Materialschicht für die zweiten Elektroden.
16. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass der Schritt des Herstellens der ersten und zweiten lei
tenden Schicht (111, 111a) die folgenden Teilschritte auf
weist:
- - Herstellen einer leitenden Materialschicht auf der gesam ten Fläche einschließlich der zweiten Elektroden (110, 110a) des ersten und zweiten ferroelektrischen Kondensators; und
- - selektives Entfernen der leitenden Materialschicht zum Herstellen der ersten und zweiten leitenden Schicht (111, 111a), wobei die erste leitende Schicht unmittelbar mit der zweiten Elektrode (110) des ersten ferroelektrischen Konden sators und dem mit dem ersten Sourcebereich (103) verbunde nen zweiten Kontaktpfropfen (107) verbunden ist, und die zweite leitende Schicht (111a) direkt mit der zweiten Elek trode (110a) des zweiten ferroelektrischen Kondensators und dem mit dem zweiten Sourcebereich (103a) verbundenen zweiten Kontaktpfropfen (107) verbunden ist.
17. Verfahren nach Anspruch 12, gekennzeichnet durch den
Schritt des Herstellens dritter Kontaktpfropfen (113), die
mit den ersten Kontaktpfropfen (106) verbunden sind, die ih
rerseits mit dem ersten und zweiten Drainbereich (104, 104a)
verbunden sind, bevor die erste und die zweite Bitleitung
(114, 114a) hergestellt werden.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
dass die erste Bitleitung (114) über den ersten Kontakt
pfropfen (106) mit dem mit dem ersten Drainbereich (104)
verbundenen dritten Kontaktpfropfen (113) verbunden wird,
während die zweite Bitleitung (114a) über den ersten Kon
taktpfropfen (106) mit dem mit dem zweiten Sourcebereich
(104a) verbundenen dritten Kontaktpfropfen (113) verbunden
wird.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
dass die zweite Elektrode (110) des ersten ferroelektrischen
Kondensators und die zweite Elektrode (110a) des zweiten
ferroelektrischen Kondensators jeweils auf den Feldbereichen
zu beiden Seiten des aktiven Bereichs hergestellt werden.
20. Verfahren nach Anspruch 12, gekennzeichnet durch die
Schritte des elektrischen Verbindens der ersten Teilwortlei
tung (102) mit der ersten Elektrode (108a) des zweiten fer
roelektrischen Kondensators und des elektrischen Verbindens
der zweiten Teilwortleitung (102a) mit der ersten Elektrode
(108) des ersten ferroelektrischen Kondensators.
21. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass der Schritt des Herstellens der zweiten Elektroden
(110, 110a) des ersten und zweiten ferroelektrischen Konden
sators die folgenden Teilschritte aufweist:
- - Herstellen einer Materialschicht für zweite Elektroden der ferroelektrischen Kondensatoren auf der gesamten Fläche ein schließlich der ersten und zweiten ferroelektrischen Schicht (109, 109a); und
- - selektives Entfernen der Materialschicht für die zweiten Elektroden zum Herstellen der zweiten Elektrode (110) des ersten ferroelektrischen Kondensators und der zweite Elek trode (110a) des zweiten ferroelektrischen Kondensators, die entlang der ersten und zweiten Teilwortleitung (102, 102a) symmetrisch parallel zueinander ausgebildet werden.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet,
dass die zweite Elektrode (110) des ersten ferroelektrischen
Kondensators von einem Bereich zwischen dem Source- und dem
Drainbereich des zweiten aktiven Bereichs (100b) bis zum
Feldbereich unter dem ersten aktiven Bereich (100a) herge
stellt wird, während die zweite Elektrode (110a) des zweiten
ferroelektrischen Kondensators von einem Bereich zwischen
dem Source- und dem Drainbereich des ersten aktiven Bereichs
zum Feldbereich auf dem zweiten aktiven Bereich hergestellt
wird.
23. Verfahren nach Anspruch 12, gekennzeichnet durch den
Schritt des Herstellens einer Barrieremetallschicht nach dem
Herstellen des ersten und zweiten Kontaktpfropfens (106,
107).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR99-62647 | 1999-12-27 | ||
KR1019990062647A KR100320438B1 (ko) | 1999-12-27 | 1999-12-27 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10060665A1 true DE10060665A1 (de) | 2001-07-19 |
DE10060665B4 DE10060665B4 (de) | 2008-02-28 |
Family
ID=19630157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10060665A Expired - Fee Related DE10060665B4 (de) | 1999-12-27 | 2000-12-06 | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6841394B2 (de) |
JP (1) | JP3650329B2 (de) |
KR (1) | KR100320438B1 (de) |
DE (1) | DE10060665B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003052829A1 (ja) * | 2001-12-14 | 2005-04-28 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
KR100532458B1 (ko) * | 2003-08-16 | 2005-12-01 | 삼성전자주식회사 | 마스크 및 포토리소그래피 친화성을 가지며 전기적 특성이향상된 반도체 메모리 소자 |
KR101813460B1 (ko) | 2009-12-18 | 2017-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US10374013B2 (en) * | 2017-03-30 | 2019-08-06 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional nonvolatile memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19915075A1 (de) * | 1998-04-22 | 1999-10-28 | Lg Semicon Co Ltd | Nichtflüchtiger ferroelektrischer Speicher |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873664A (en) | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
US5350705A (en) * | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
US5680344A (en) | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
US5638318A (en) | 1995-09-11 | 1997-06-10 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
JP3388089B2 (ja) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
JP3454058B2 (ja) * | 1996-12-11 | 2003-10-06 | 富士通株式会社 | 半導体メモリおよびその製造方法 |
US6139731A (en) * | 1997-06-12 | 2000-10-31 | Iosolutions Incorporated | Iodinated water treatment process |
US6130102A (en) * | 1997-11-03 | 2000-10-10 | Motorola Inc. | Method for forming semiconductor device including a dual inlaid structure |
KR100268888B1 (ko) * | 1998-05-15 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리 소자 |
KR100261174B1 (ko) * | 1997-12-12 | 2000-07-01 | 김영환 | 비휘발성 강유전체 메모리 및 그의 제조 방법 |
DE19805712A1 (de) * | 1998-02-12 | 1999-08-26 | Siemens Ag | Speicherzellenanordnung und entsprechendes Herstellungsverfahren |
KR100765682B1 (ko) * | 1998-06-19 | 2007-10-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
KR100298439B1 (ko) * | 1998-06-30 | 2001-08-07 | 김영환 | 비휘발성 강유전체 메모리 |
KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
KR100308125B1 (ko) * | 1999-07-05 | 2001-11-01 | 김영환 | 불휘발성 강유전체 메모리소자 및 그 제조방법 |
US6141238A (en) * | 1999-08-30 | 2000-10-31 | Micron Technology, Inc. | Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same |
KR100339417B1 (ko) * | 1999-09-27 | 2002-05-31 | 박종섭 | 비휘발성 강유전체 메모리 소자 및 그 제조 방법 |
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
US6238963B1 (en) * | 1999-11-23 | 2001-05-29 | International Business Machines Corporation | Damascene process for forming ferroelectric capacitors |
KR100360592B1 (ko) * | 1999-12-08 | 2002-11-13 | 동부전자 주식회사 | 반도체 장치 및 그 제조 방법 |
KR100604662B1 (ko) * | 2000-06-30 | 2006-07-25 | 주식회사 하이닉스반도체 | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 |
KR100442103B1 (ko) * | 2001-10-18 | 2004-07-27 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
-
1999
- 1999-12-27 KR KR1019990062647A patent/KR100320438B1/ko not_active IP Right Cessation
-
2000
- 2000-12-06 DE DE10060665A patent/DE10060665B4/de not_active Expired - Fee Related
- 2000-12-06 JP JP2000371415A patent/JP3650329B2/ja not_active Expired - Fee Related
- 2000-12-20 US US09/739,753 patent/US6841394B2/en not_active Expired - Lifetime
-
2004
- 2004-07-12 US US10/888,585 patent/US6927438B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19915075A1 (de) * | 1998-04-22 | 1999-10-28 | Lg Semicon Co Ltd | Nichtflüchtiger ferroelektrischer Speicher |
Also Published As
Publication number | Publication date |
---|---|
DE10060665B4 (de) | 2008-02-28 |
KR100320438B1 (ko) | 2002-01-15 |
US6841394B2 (en) | 2005-01-11 |
KR20010058378A (ko) | 2001-07-05 |
US20040241943A1 (en) | 2004-12-02 |
US6927438B2 (en) | 2005-08-09 |
JP3650329B2 (ja) | 2005-05-18 |
JP2001210797A (ja) | 2001-08-03 |
US20010006473A1 (en) | 2001-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE4113233C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung | |
DE19727466C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE69125671T2 (de) | Halbleiter-Speicherbauteil | |
DE10054595B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung | |
DE4340419C2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist | |
DE3916228A1 (de) | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung | |
DE3922456A1 (de) | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben | |
DE4417289A1 (de) | Leistungsunabhängige, statische Speicher | |
DE10053962B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung | |
DE4445796A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102004056973A1 (de) | Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße | |
DE4135826A1 (de) | Halbleitereinrichtung und verfahren zur herstellung derselben | |
DE19954845A1 (de) | Nichtflüchtige ferroelektrische Speicherzelle vom NAND-Typ, Verfahren zum Herstellen derselben sowie nichtflüchtiger ferroelektrischer Speicher unter Verwendung einer solchen | |
DE10053170C2 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
DE4134531A1 (de) | Halbleitervorrichtung mit einem dielektrischen kondensatorfilm in mehrschichtstruktur und verfahren zum steuern der halbleitervorrichtung | |
EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE10032311B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Herstellverfahren für denselben | |
DE19929308C1 (de) | Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung | |
DE10060665A1 (de) | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Herstellung | |
EP1352430B1 (de) | Herstellungsverfahren für einen DRAM- oder FeRAM-Speicher mit zwei Kondensatoren pro Auswahltransistor | |
DE3930657C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19922437C2 (de) | Nichtflüchtige ferroelektrische Speichereinrichtungen und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |