DE10056869B4 - Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben - Google Patents

Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10056869B4
DE10056869B4 DE10056869A DE10056869A DE10056869B4 DE 10056869 B4 DE10056869 B4 DE 10056869B4 DE 10056869 A DE10056869 A DE 10056869A DE 10056869 A DE10056869 A DE 10056869A DE 10056869 B4 DE10056869 B4 DE 10056869B4
Authority
DE
Germany
Prior art keywords
semiconductor device
layer
protective layer
openings
conductive protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10056869A
Other languages
English (en)
Other versions
DE10056869A1 (de
Inventor
Karsten Wieczorek
Frederick N. Austin Hause
Manfred Horstmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10056869A priority Critical patent/DE10056869B4/de
Priority to US09/921,027 priority patent/US20020056923A1/en
Publication of DE10056869A1 publication Critical patent/DE10056869A1/de
Application granted granted Critical
Publication of DE10056869B4 publication Critical patent/DE10056869B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement, das auf einem Substrat gebildet ist, mit:
einer dielektrischen Materialschicht mit mehreren Öffnungen, die mit einem Metall zum Anschluss an elektrisch aktive Gebiete in dem Halbleiterbauelement gefüllt sind;
einer leitenden Schutzschicht, die über dem Metall und der dielektrischen Schicht gebildet ist, wobei die leitende Schutzschicht schmale Gräben zur elektrischen Isolierung der metallgefüllten Öffnungen voneinander aufweist; und
einem über jeder der Öffnungen gebildeten Lötpunkt, wobei ein seitlicher Abstand zweier benachbarter Lötpunkte größer als eine Breite eines schmalen Grabens ist, der elektrisch zwei benachbarte Lötpunkte isoliert.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil, das eine erhöhte Widerstandsfähigkeit gegen strahlungsinduzierte Fehlfunktionen zeigt, und betrifft insbesondere ein Halbleiterbauteil mit einer reduzierten Eindringrate von α-Teilchen. Ferner betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines Halbleiterbauteils mit einer verringerten Eindringrate von α-Teilchen.
  • 2. Beschreibung des Stands der Technik
  • Ständig kleiner werdende Struktur- bzw. Merkmalsgrößen in modernen integrierten Schaltungen (IC) erlauben die Herstellung von elektronischen Geräten, die eine komplexe Funktionalität zeigen, auf einem äußerst kleinen Volumen. Daher werden moderne IC's vermehrt in allen Arten von elektronischen Geräten als Kontrolleinheiten oder als Speichermedien verwendet, unabhängig davon, ob das Gerät ein Alltagsprodukt, etwa ein Personal-Computer oder ein in der Medizin, in der Technik oder in der Wissenschaft angewandtes Gerät ist. Unter dieser großen Anzahl an möglichen Anwendungen von integrierten Schaltungen erfordern gewisse kritische Anwendungen, beispielsweise Kontrolleinheiten in Fahrzeugen, medizinischen Geräten und dergleichen, äußerst zuverlässige Halbleiterbauteile, etwa Mikroprozessoren und Speicherbauteile, um schwerwiegende Fehlfunktionen des Halbleiterbauteils und etwaiger damit verbundener peripherer Geräte zu vermeiden. Aufgrund der ständig sinkenden Merkmalsgrößen moderner VLSI-Bauteile erweist sich die strahlungsinduzierte Ladungsträgererzeugung in Halbleiterbauelementen zusehends als eine mögliche Quelle von Fehlfunktionen des Bauteils, die daher die Zuverlässigkeit reduziert oder sogar einen komplet ten Ausfall bewirkt und damit die Einsetzbarkeit des Geräts einschränkt. Es wurde herausgefunden, dass eine wesentliche Quelle strahlungsinduzierter Ladungsträgererzeugung die Aussendung von α-Teilchen aus Materialien ist, aus denen die Halbleiterbauelemente aufgebaut sind. Insbesondere wurden die Bleilötpunkte, die in den Halbleiterbauelementen zur Verbindung mit entsprechenden Anschlussdrähten des Bauteils vorgesehen sind, als die Hauptquelle von α-Teilchen erkannt. Dieser nachteilige Effekt wird weiter verstärkt, wenn das Halbleiterbauelement in einer Umgebung verwendet wird, die eine hohe Dichte hochenergetischer Strahlung beinhaltet, beispielsweise in Flugzeugelektronikanwendungen, wo die Dichte hochenergetischer kosmischer Strahlungsteilchen deutlich erhöht ist. Im Wesentlichen tragen zwei Mechanismen zu der Erzeugung von Ladungsträgern innerhalb des Halbleiterbauelements bei, insbesondere innerhalb dielektrischer Schichten, die zu einer Ladungsträgerakkumulation führen, woraus dann eine Fehlfunktion des Bauteils resultieren kann. Erstens kann hochenergetische Strahlung direkt in innere Gebiete des Halbleiterbauelements eindringen und kann absorbiert werden, wodurch eine große Anzahl geladener Partikel erzeugt wird, die daraufhin wiederum das Betriebsverhalten des Bauteils verschlechtern. Zweitens, da die Bleilötpunkte, die in dem Halbleiterbauteil verwendet werden, einen großen Absorptionsquerschnitt aufweisen, wird die hochenergetische einfallende Strahlung vorzugsweise in den Bleilötpunkten absorbiert, um eine große Menge sekundärer Teilchen zu erzeugen, die möglicherweise weitere α-Teilchen enthalten, die sich zu den inhärent erzeugten α-Teilchen addieren, und die dann in die darunter liegenden Bauteilgebiete eindringen, insbesondere, wenn die Sekundärteilchen in der Nähe der Grenzschicht zwischen dem Blei und dem darunter liegenden Bauteil erzeugt werden.
  • Mit Bezug zu 1 wird ein typisches Halbleiterbauelement nach dem Stand der Technik, etwa ein MOS-Transistor beschrieben. In 1 ist lediglich der relevante Teil des MOS-Transistors gezeigt und der Fachmann auf diesem Gebiet erkennt leicht, dass die Zeichnung lediglich illustrativ ist, wobei der Einfachheit halber Grenzen zwischen unterschiedlichen Materialschichten als scharfe Grenzen gezeigt sind, und wobei relative Merkmalsgrößen teilweise vergrößert sind.
  • In 1 ist eine schematische Querschnittsansicht eines oberen Bereichs, d.h. eines Kontaktbereichs, eines Halbleiterbauelements gezeigt. In einer dielektrischen Schicht 101 sind mehrere Öffnungen 102 gebildet. Die Öffnungen 102 sind mit einem geeigneten Metall gefüllt, um als Kontakte zu darunter liegenden elektrisch aktiven Gebieten des Halbleiterbauelements zu dienen. Über der dielektrischen Schicht 101 ist eine Passivierungsschicht 103, die beispielsweise SiN, SiO2, SiON und dergleichen umfasst, ausgebildet und so strukturiert, um Öffnungen über den Metallkontakten in den Öffnungen 102 zu ergeben. Anschließend ist eine Anschlussmetallschicht 104 mit beispielsweise Ta, TaN, TiN und dergleichen abgeschieden und strukturiert. Die Metallschicht 104 dient als eine Adhäsionsschicht für Pb/Zn-Lötpunkte 105, die in den Öffnungen 102 zu bilden sind. Vor dem Abscheiden der Lötpunkte 105 wird eine Polyimidschicht 106 abgeschieden und so strukturiert, um eine verbesserte Haftung der Lötpunkte 105 in einem endgültigen Gehäuse des Halbleiterbauelements zu erreichen. Wie zuvor erwähnt wurde, ist Blei eine effiziente Quelle für α-Teilchen, die, wenn sie in der Nähe des Übergangs des Lötpunkts 105 zu den darunter liegenden Materialien 106 und 104 erzeugt werden, in diese darunter liegenden Bereiche eindringen können. Obwohl die Anschlussmetallschicht 104 in der Lage ist, darunter liegende Bereiche, d.h. innere Bauelemente, von der α-Strahlung abzuschirmen, fördert die große Überlappung des Lötpunkts 105 über den Isolationsschichten, wie der Adhäsionsschicht 106 und der Passivierungsschicht 103, einen wirkungsvollen Weg, der es α-Teilchen und/oder Sekundärteilchen, die von den ursprünglichen α-Teilchen erzeugt werden, erlaubt, die darunter liegenden Elemente zu erreichen, woraus eine verringerte Produktzuverlässigkeit und/oder eine Fehlfunktion des gesamten Halbleiterbauelements resultiert, insbesondere, wenn das Halbleiterbauelement einem erhöhten Pegel hochenergetischer Strahlung, beispielsweise in der Luftfahrtelektronik oder in Raumfahrtanwendungen, wie zuvor erläutert, ausgesetzt ist.
  • Ein Verfahren und eine Vorrichtung zur Reduzierung von durch α-Teilchen verursachten Störungen, mittels einer aus einem Nichtleiter bestehenden, abschirmenden Schicht, sind in EP 0547 989 A2 offenbart.
    •
  • Angesichts der oben erwähnten Problemestellt sich die Aufgabe, in effizienterweise die strahlungsinduzierte Ladungsträgererzeugung in Halbleiterbauelementen weiter zu reduzieren.
  • Überblick über die Erfindung
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein auf einem Substrat gebildetes Halbleiterbauelement bereit gestellt, wobei das Bauteil eine dielektrische Materialschicht mit mehreren Öffnungen, die mit einem Metall zur Verbindung mit darunter liegenden elektrischen aktiven Gebieten in dem Halbleiterbauelement gefüllt sind, und eine leitende Schutzschicht, die über dem Metall und der dielektrischen Metallschicht gebildet ist, umfasst, wobei die leitende Schutzschicht schmale Gräben zur gegenseitigen elektrischen Isolierung der mit dem Metall gefüllten Öffnungen umfasst. Ferner umfasst das Bauelement einen über jeder der Öffnungen gebildeten Lötpunkt, wobei ein seitlicher Abstand zweier benachbarter Lötpunkte größer als eine Breite eines schmalen Grabens ist, der elektrisch die zwei benachbarten Lötpunkte isoliert.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Bildung eines strahlungsresistenten Halbleiterbauelements bereit gestellt, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit zumindest einem darauf gebildeten elektrischen Bauteil, Abscheiden einer dielektrischen Materialschicht über zumindest dem eine elektrischen Bauelement und Ausbilden mehrerer Öffnungen und Füllen der Öffnungen mit einem Metall zur Herstellung einer Verbindung zu elektrisch aktiven Gebieten des zumindest einen Bauelements. Dabei umfasst das Verfahren das Ausbilden einer Platinsilizid (PtSi) Schutzschicht über der dielektrischen Materialschicht und den mit dem Metall gefüllten Öffnungen, Bilden schmaler Gräben zwischen benachbarten Öffnungen, um die mit dem Metall gefüllten Öffnungen voneinander elektrisch zu isolieren und Ausbilden eines Lötpunkts über jeder Öffnung, so dass eine seitliche Ausdehnung des Lötpunkts kleiner als eine Entfernung zwischen benachbarten schmalen Gräben ist, die sich im Wesentlichen in die gleiche Richtung erstrecken.
  • Das Verfahren zur Bildung eines strahlungsresisienten Halbleiterbauelements gemäß der vorliegenden Erfindung erlaubt die Bildung eines Halbleiterbauteils mit den gleichen Vorteilen und Merkmalen, die zuvor dargelegt wurden.
  • Weitere Vorteile und Ausführungsformen sind in den abhängigen Ansprüchen definiert.
    •
  • Kurze Beschreibung der Zeichnungen
  • Die Möglichkeiten und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung, wenn diese mit Bezug zu den begleitenden Zeichnungen verwendet wird, deutlich; es zeigen:
  • 1 schematisch eine Querschnittsansicht eines Teils eines typischen Halbleiterbauelements nach dem Stand der Technik;
  • 2a bis 2e schematische Querschnittsansichten eines Teils eines Halbleiterbauteils während diverser Herstellungsstadien des Halbleiterbauelements in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • Anzumerken ist, dass die Figuren dieser Anmeldung lediglich schematische Darstellungen der diversen Herstellungsstadien des illustrativen betrachteten Bauteils sind. Ein Fachmann auf dem Gebiet erkennt leicht, dass die in den Figuren gezeigten Dimensionen nicht maßstabsgetreu sind und dass unterschiedliche Bereiche oder Schichten nicht durch scharfe Grenzen, wie sie in den Zeichnungen dargestellt sind, voneinander getrennt sind, sondern statt dessen kontinuierliche Übergänge aufweisen können.
  • Detaillierte Beschreibung der Erfindung
  • Diverse Verfahrensschritte, wie sie im Folgenden beschrieben sind, könnten unterschiedlich ausgeführt werden, abhängig von speziellen Designanforderungen. Weiterhin sind in dieser Beschreibung lediglich die relevanten Schritte der Herstellung und die Bereiche des Bauteils, die zum Verständnis der vorliegenden Erfindung nötig sind, in Betracht gezogen.
  • Mit Bezug zu den 2a bis 2e wird ein anschauliches Beispiel des Herstellens eines Halbleiterbauelements, das eine verbesserte Widerstandsfähigkeit gegenüber strahlungsinduzierter Ladungsträgererzeugung entsprechend einer Ausführungsform der vorliegenden Erfindung zeigt, beschrieben.
  • In 2a sind Öffnungen 202 in einer dielektrischen Materialschicht 201 gebildet. Die Öffnungen 202 sind mit einem leitenden Material, etwa Aluminium, Kupfer, Wolfram und dergleichen, zur Bereitstellung eines elektrischen Kontakts zu einem oder mehreren darunter liegenden elektrischen Bauteilen, die nicht in den Figuren gezeigt sind, gefüllt. Wie der Fachmann weiß, können die Seitenwände der Öffnungen mit einer geeigneten Barrierenschicht vor dem Auffüllen mit dem leitenden Material beschichtet werden. Eine Passivierungsschicht 203 ist über der dielektrischen Materialschicht 201 abgeschieden und Öffnungen sind in der Passivierungsschicht 203 gebildet, um das leitende Material in den Öffnungen 202 freizulegen. Eine weitere Metallschicht 204 kann über der gesamten Wafer-Oberfläche abgeschieden werden. Die Metallschicht wird dann mittels herkömmlicher Fotolithografie und anisotropen Ätzens strukturiert und geätzt, um damit das Metall in der Öffnung 202 und teilweise über der Passivierungsschicht 203 zu bedecken. Schließlich wird eine relativ dicke Siliziumschicht 207 ganzflächig über der Passivierungsschicht 203 und der Metallschicht 204 mittels CVD-Abscheidung abgelagert. Die Dicke der Siliziumschicht 207 wird so gewählt, um mehrere Absorptionslängen für α-Teilchen mit einer Energie bis zu ungefähr 1–20 MeV zu übersteigen.
  • 2b zeigt das Halbleiterbauelement aus 2a, nachdem die Siliziumschicht 207 mittels Fotolithografie und anisotropen Ätzen strukturiert worden ist, um schmale Gräben 208, die benachbarte Öffnungen 202 voneinander isolieren, zu bilden. Die Breite der schmalen Gräben 208 ist durch die fotolithografische Maskenbildung bestimmt, und damit kann diese mit hoher Genauigkeit und somit deutlich kleiner als ein Abstand zwischen benachbarten Lötpunkten hergestellt werden, die über den benachbarten Öffnungen 202 zu bilden sind. Ferner schirmt Silizium bekanntermaßen α-Teilchen effizient ab, und sendet inhärent α-Teilchen mit einer Rate aus, die geringer als ungefähr 0.005 α-Teilchen pro cm2 pro Stunde ist. Daher ist die Anzahl der α-Teilchen, die inhärent in der Siliziumschicht 207 erzeugt werden, äußerst gering, und somit tritt keine Bauteilverschlechterung aufgrund von α-Teilchen aus der Siliziumschicht 207, die im Wesentlichen die gesamte Oberfläche des Halbleiterbauelements mit Ausnahme des kleinen Bereichs der schmalen Gräben 208 bedeckt, auf.
  • 2c zeigt das Halbleiterbauelement aus 2b, wobei eine Platinschicht 209 über der Siliziumschicht 207 abgeschieden ist. Eine Dicke der Platinschicht 209 wird so gewählt, um sicher zu stellen, dass das gesamte Silizium der Siliziumschicht 207 mit dem Platin der Platinschicht 209 in einer anschließenden Wärmebehandlung reagiert. Vorzugsweise ist das Platin der Platinschicht 209 ein hochreines Platin, so dass diese eine sehr geringe intrinsische α-Teilchen-Emissionsrate aufweist. Diese intrinsische Emissionsrate liegt vorzugsweise bei ungefähr 0.005 α-Teilchen pro cm2 pro Stunde oder darunter. Bekanntermaßen besitzt Platin eine äußerst kleine mittlere freie Weglänge für α-Teilchen aufgrund seiner hohen Ordnungszahl, so dass in eine dünne Platinschicht eindringende α-Teilchen höchst wirkungsvoll gestoppt werden, um somit darunter liegende Gebiete abzuschirmen. Da kein Verfahren zur Strukturierung einer reinen Platinschicht bekannt ist, dass mit gängigen Halbleiterherstellungsverfahren kompatibel ist, wird eine Wärmebehandlung, etwa ein schnelles thermisches Ausglühen durchgeführt, um die Siliziumschicht 207 und die Platinschicht 209 in eine Platinsilizidschicht umzuwandeln, die in weiteren Prozessen ein Strukturieren erlaubt und dennoch die Vorteile einer geringen intrinsischen α-Emissionsrate, eines geringen Widerstands und einer hohen Absorption von Strahlung, insbesondere von α-Teilchen, bietet. Da diese Festkörperreaktion bei Temperaturen unterhalb von 400°C initiiert werden kann, werden weder aluminiumbasierte noch kupferbasierte Bauteilanschluss-Integrationsverfahren nachteilig beeinflusst.
  • 2d zeigt das Bauelement aus 2c, wobei überschüssiges Platin, das während dem schnellen thermischen Wärmezyklus nicht mit dem Silizium reagiert hat, insbesondere in den schmalen Gräben 208, selektiv mittels beispielsweise aqua regia entfernt worden ist. Da die Dicke der Platinschicht 209 so gewählt worden ist, um eine vollständige Reaktion des Siliziums in der Siliziumschicht 207 zu bewirken, hat sich eine Platinsilizidschicht 210 gebildet, die in direktem Kontakt mit der Metallschicht 204 ist, wobei ein geringer Widerstand zwischen der Metallschicht 204 und der Platinsilizidschicht 210 gewährleistet ist. Ferner bedeckt die Platinsilizidschicht 210 den größten Teil der Wafer-Oberfläche, ausgenommen dort, wo die schmalen Gräben 208 mit einer kleinen Breite von ungefähr 0,25 bis ungefähr 1 μm nicht miteinander in Beziehung stehende Öffnungen 202 voneinander trennen.
  • In 2e ist das Bauteil aus 2d gezeigt, wobei eine Polyimidschicht 206 auf herkömmliche Art und Weise gebildet worden ist, und wobei anschließend Lötpunkte 205, die aus Pb/Zn bestehen, über den Öffnungen 202 abgelagert worden sind. Wie aus 2e zu erkennen ist, ist eine seitliche Ausdehnung der Platinsilizidschicht 210, die als eine leitende Schutzschicht dient, deutlich größer als eine seitliche Ausdehnung des Lötpunkts 205, da die seitliche Ausdehnung der Platinsilizidschicht 210 mittels Fotolithografie und Ätzen definiert ist und daher bedeutend engere Abstände zwischen benachbarten Bereichen der Platinsilizidschicht 210 verwirklicht werden können im Vergleich zu dem Abstand der benachbarten Lötpunkte 205. Folglich werden α-Teilchen, die während des Zerfalls von Bleiatomen der Lötpunkte in der Nähe einer Grenzfläche zwischen dem Lötpunkt 205 und dem darunter liegenden Material, etwa der Polyimidschicht 206 oder der Platinsilizidschicht 210 erzeugt werden, wirksam vom Eindringen in darunter liegende Halbleiterbauelemente, etwa FET-Transistoren und dergleichen abgeschirmt. Die Dicke der Platinsilizidschicht 210 wird vorzugsweise so gewählt, um die α-Teilchen mit einer Energie von ungefähr 15 MeV oder weniger wirkungsvoll zu stoppen. Da ferner der größte Teil der Halbleiteroberfläche durch die Platinsilizidschicht 210 bedeckt ist, d.h. die gesamte Oberfläche mit Ausnahme der schmalen Gräben 208 ist bedeckt, wird das Eindringen von externer hochenergetischer Strahlung aufgrund des großen Absorptionsquerschnitts von PtSi deutlich verringert. In ähnlicher Weise werden in den Lötpunkten 205 durch die einfallende hochenergetische Strahlung erzeugten Sekundärteilchen ebenfalls in wirkungsvoller Weise vom Eindringen in die darunter liegenden Materialschichten abgehalten. Wie bereits dargestellt wurde, hält das Verwenden hochreinen Platins und Siliziums die inhärente α-Teilchen-Erzeugungsrate äußerst klein, so dass die vorteilhafte abschirmende Wirkung erhalten wird, ohne dass zusätzliche inhärente α-Teilchen in der Platinsilizidschicht 210 erzeugt werden. Es sollte erwähnt werden, dass die Metallschicht 204 über den Öffnungen 202 nach dem Auffüllen mit einem Metall gebildet worden ist, wobei aber das Halbleiterbauelement alternativ ohne eine Zwischenschicht zwischen der Platinsilizidschicht 210 und dem Metall in den Öffnungen 202 gebildet werden kann. Ein Fachmann auf dem Gebiet wird ebenfalls leicht erkennen, dass die erfindungsgemäße leitende Schutzschicht auf einem beliebigen Halbleiterbauelement, etwa wie Mikroprozessoren, Speicherchips und dergleichen vorgesehen werden kann. Die erfindungsgemäße leitende Schutzschicht ist höchst vorteilhaft in VLSI-Schaltkreisen, in denen äu ßerst kleine Merkmalsgrößen von ungefähr 0,25 μm und weniger ein hohes Risiko der Bauteilbeeinträchtigung aufgrund strahlungsinduzierter Ladungsträgererzeugung aufweisen.
  • Ferner ist die vorliegende Erfindung nicht auf Silizium basierende Halbleiterbauelemente eingeschränkt, sondern diese kann ebenfalls auf andere Halbleiterelemente, die auf Materialien wie etwa Germanium, GaAS und andere III-V, und II-VI Halbleitermaterialien basieren, angewendet werden.
  • Vorteilhafterweise bedeckt in einem Halbleiterbauelement gemäß der vorliegenden Erfindung die leitende Schutzschicht im Wesentlichen die gesamte Oberfläche der Halbleiteroberfläche, über der Lötpunkte angeordnet sind, ausgenommen die schmalen Gräben, wobei die Lötpunkte eine seitliche Ausdehnung aufweisen, die geringer als die seitliche Ausdehnung der leitenden Schutzschicht ist, die zwischen den jeweiligen schmalen Gräben eingeschlossen ist. Auf diese Weise werden α-Teilchen, die von den Lötpunkten in eine Richtung zu den darunter liegenden Materialschichten hin ausgesandt werden, wirkungsvoll innerhalb der leitenden Schutzschicht absorbiert. Folglich ist eine Ladungsträgererzeugung aufgrund einfallender α-Teilchen, insbesondere in den dielektrischen Materialschichten wirkungsvoll unterdrückt, so dass eine Ladungsträgerakkumulation aufgrund inhärent erzeugter α-Teilchen die Betriebseigenschaft darunter liegender Bauelemente, etwa von FET-Transistoren, Kapazitäten und dergleichen nicht mehr beeinflusst. Ferner sind die Bauelemente, die unter der leitenden Schutzschicht liegen, ebenfalls zuverlässiger von externer hochenergetischer Strahlung abgeschirmt, da lediglich die schmalen Gräben, die einzelne Kontaktgebiete voneinander isolieren, der externen Strahlung ausgesetzt sind.
  • Wenn die inhärente α-Teilchen-Emissionsrate der leitenden Schutzschicht kleiner als ungefähr 0,005 α-Teilchen pro cm2 pro Stunde gewählt wird, werden die α-Teilchen der darüber liegenden Lötpunkte wirksam abgeschirmt, wobei andererseits die inhärente Emissionsrate der leitenden Schutzschicht äußerst gering ist, so dass von der leitenden Schutzschicht ausgesandte α-Teilchen im Wesentlichen nicht zu einer Bauteilbeeinträchtigung beitragen.
  • Vorteilhafterweise kann die leitende Schutzschicht Platinsilizid umfassen, das eine äußerst geringe intrinsische α-Teilchen-Emissionsrate aufweist und ebenfalls einen hohen Absorptionsquerschnitt für α-Teilchen aufweist. Ferner reagieren Silizium und Platin bei einer Temperatur unterhalb von 400°C. Daher ist der Prozess der Platinsilizidbildung mit vorhergehenden Herstellungsschritten, insbesondere mit Aluminium- und Kupferkontaktprozessen verträglich, so dass die Formierung von Platinsilizid die Eigenschaften des Halbleiterbauelements nicht nachteilig beeinflusst, insbesondere ist der Gesamtwiderstand des Kontakts zwischen den Lötpunkten und dem Bauelement aufgrund des geringen Widerstands von Platinsilizid nicht verschlechtert.

Claims (16)

  1. Halbleiterbauelement, das auf einem Substrat gebildet ist, mit: einer dielektrischen Materialschicht mit mehreren Öffnungen, die mit einem Metall zum Anschluss an elektrisch aktive Gebiete in dem Halbleiterbauelement gefüllt sind; einer leitenden Schutzschicht, die über dem Metall und der dielektrischen Schicht gebildet ist, wobei die leitende Schutzschicht schmale Gräben zur elektrischen Isolierung der metallgefüllten Öffnungen voneinander aufweist; und einem über jeder der Öffnungen gebildeten Lötpunkt, wobei ein seitlicher Abstand zweier benachbarter Lötpunkte größer als eine Breite eines schmalen Grabens ist, der elektrisch zwei benachbarte Lötpunkte isoliert.
  2. Halbleiterbauelement nach Anspruch 1, wobei die leitende Schutzschicht ein Material mit einem großen Wirkungsquerschnitt zum Stoppen von α-Teilchen umfasst.
  3. Halbleiterbauelement nach Anspruch 2, wobei die Dicke der leitenden Schutzschicht eingestellt wird, um wirkungsvoll α-Teilchen mit Energien bis zu ungefähr 5 MeV zu stoppen.
  4. Halbleiterbauelement nach Anspruch 1, wobei die inhärente α-Teilchen-Emissionsrate der leitenden Schutzschicht kleiner als ungefähr 0,01 α-Teilchen pro cm2 pro Stunde ist.
  5. Halbleiterbauelement nach Anspruch 1, wobei die inhärente α-Teilchen-Emissionsrate der leitenden Schutzschicht kleiner als ungefähr 0,05 α-Teilchen pro cm2 pro Stunde ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei die leitende Schutzschicht Platinsilizid umfasst.
  7. Halbleiterbauelement nach Anspruch 1, wobei der Lötpunkt Blei umfasst, und wobei von dem Lötpunkt emittierte α-Teilchen wirkungsvoll von der leitenden Schutzschicht blockiert werden.
  8. Halbleiterbauelement nach Anspruch 1, wobei die Breite des schmalen Grabens ungefähr 10 μm oder weniger beträgt und wobei der Großteil der Halbleiteroberfläche von der leitenden Schutzschicht bedeckt ist.
  9. Halbleiterbauelement nach Anspruch 1, wobei die Breite des schmalen Grabens ungefähr 2 μm oder weniger beträgt und wobei der Großteil der Halbleiteroberfläche von der leitenden Schutzschicht bedeckt ist.
  10. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement Strukturgrößen von ungefähr 1 μm oder kleiner aufweist.
  11. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement großen von ungefähr 0,25 μm oder kleiner aufweist.
  12. Halbleiterbauelement nach Anspruch 6, wobei die Dicke der Platinsilizid-Schicht ausreichend ist, um in die Platinsilizid-Schicht eindringende α-Teilchen zu stoppen.
  13. Halbleiterbauelement nach Anspruch 1, wobei die inhärente α-Teilchen-Emissionsrate ungefähr 0,01 α-Teilchen pro cm2 pro Stunde oder weniger beträgt.
  14. Halbleiterbauelement nach Anspruch 1, wobei die inhärente α-Teilchen-Emissionsrate ungefähr 0,005 α-Teilchen pro cm2 pro Stunde oder weniger beträgt.
  15. Verfahren zur Bildung eines strahlungsresistenten Halbleiterbauelements, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit zumindest einem darauf gebildeten elektrischen Bauteil, wobei das Substrat eine dielektrische Schicht aufweist, die über zumindest einem elektrischen Bauteil gebildet ist, wobei mehrere Öffnungen in der dielektrischen Materialschicht vorgesehen sind, die mit einem leitenden Material zum Bereitstellen eines elektrischen Kontaktes zu elektrisch aktiven Gebieten des zumindest einen elektrischen Bauteils gefüllt sind; Bilden einer Platinsilizid (PtSi) Schutzschicht über der dielektrischen Materialschicht und den Öffnungen; Bilden von schmalen Gräben mit einer definierten Breite in der Platinsilizid (PtSi)-Schutzschicht zwischen benachbarten Öffnungen, um die Öffnungen elektrisch voneinander isoliert zu halten; und Bilden eines Lötpunkts über jeder Öffnung, wobei ein seitlicher Abstand benachbarten Lötpunkte größer als eine Breite des schmalen Grabens ist, der die benachbarten Lötpunkte elektrisch isoliert.
  16. Verfahren nach Anspruch 15, wobei das Bilden der Platinsilizid (PtSi) Schutzschicht ferner umfasst: Abscheiden einer Siliziumschicht über der dielektrischen Materialschicht; Abscheiden einer Platinschicht über der Siliziumschicht; Ausführen einer schnellen Wärmebehandlung unter 400°C, um die Siliziumschicht in eine Platinsilizidschicht umzuwandeln; und Entfernen von überschüssigem Platin, das während der schnellen Wärmebehandlung nicht mit dem Silizium reagiert hat.
DE10056869A 2000-11-16 2000-11-16 Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben Expired - Fee Related DE10056869B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10056869A DE10056869B4 (de) 2000-11-16 2000-11-16 Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
US09/921,027 US20020056923A1 (en) 2000-11-16 2001-08-02 Semiconductor device with a radiation absorbing conductive protection layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056869A DE10056869B4 (de) 2000-11-16 2000-11-16 Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10056869A1 DE10056869A1 (de) 2002-05-29
DE10056869B4 true DE10056869B4 (de) 2005-10-13

Family

ID=7663551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056869A Expired - Fee Related DE10056869B4 (de) 2000-11-16 2000-11-16 Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US20020056923A1 (de)
DE (1) DE10056869B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308275A1 (de) 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
TWI298939B (en) * 2003-04-18 2008-07-11 Advanced Semiconductor Eng Stack-type multi-chips package
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US20070045844A1 (en) * 2005-08-24 2007-03-01 Andry Paul S Alpha particle shields in chip packaging
US8999764B2 (en) 2007-08-10 2015-04-07 International Business Machines Corporation Ionizing radiation blocking in IC chip to reduce soft errors
DE102009025581A1 (de) * 2009-06-19 2011-01-05 Siemens Aktiengesellschaft Strahlenschutz für elektrische Bauelemente
US20110210443A1 (en) * 2010-02-26 2011-09-01 Xilinx, Inc. Semiconductor device having bucket-shaped under-bump metallization and method of forming same
US8927418B1 (en) * 2013-07-18 2015-01-06 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for reducing contact resistivity of semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547989A2 (de) * 1991-12-17 1993-06-23 International Business Machines Corporation Technik zum Reduzierung von Störungen durch Alphateilchen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547989A2 (de) * 1991-12-17 1993-06-23 International Business Machines Corporation Technik zum Reduzierung von Störungen durch Alphateilchen

Also Published As

Publication number Publication date
DE10056869A1 (de) 2002-05-29
US20020056923A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE112012002654B4 (de) Integration sekundärer Bauelemente in kernlose mikroelektronische Bauelement-Packages
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006033319A1 (de) Halbleiterbauelement in Halbleiterchipgröße mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP2596532B1 (de) Optoelektronisches bauelement
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE102014112864A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE10308275A1 (de) Strahlungsresistentes Halbleiterbauteil
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
EP1696481B1 (de) Verfahren zur Integration eines elektronischen Bauteils in einer Substratkavität
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE102017109218B4 (de) Mehrschichtige Metallpads und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601