DE102015107041A1 - Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück - Google Patents

Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück Download PDF

Info

Publication number
DE102015107041A1
DE102015107041A1 DE102015107041.3A DE102015107041A DE102015107041A1 DE 102015107041 A1 DE102015107041 A1 DE 102015107041A1 DE 102015107041 A DE102015107041 A DE 102015107041A DE 102015107041 A1 DE102015107041 A1 DE 102015107041A1
Authority
DE
Germany
Prior art keywords
metallization layer
metallization
patterned
depositing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015107041.3A
Other languages
English (en)
Inventor
Simon Faiss
Stephan Henneck
Evelyn Napetschnig
Ivan Nikitin
Daniel PEDONE
Bernhard Weidgans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015107041A1 publication Critical patent/DE102015107041A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03424Immersion coating, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • H01L2224/03472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • H01L2224/03614Physical or chemical etching by chemical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05007Structure comprising a core and a coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05583Three-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

Ein Verfahren (200) zum Bearbeiten eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann aufweisen: Abscheiden einer ersten Metallisierungsschicht über einem Halbleiterwerkstück (202); Strukturieren der ersten Metallisierungsschicht (204); und Abscheiden einer zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht, wobei das Abscheiden der zweiten Metallisierungsschicht einen stromlosen Abscheidungsprozess aufweist, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist (206).

Description

  • Verschiedene Ausführungsformen betreffen ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück.
  • Lötbare und/oder sinterbare Oberflächen können in Halbleiterbauelementen benötigt werden, z.B. als Pad-Metallisierungen, um elektrische Verbindungen zu und/oder von den Bauelementen herzustellen. Eine niedrige Oberflächenrauheit, eine hohe Korrosionsbeständigkeit, ein geringer Kontaminationsgrad und/oder eine leichte Verarbeitbarkeit können zu den Eigenschaften gehören, die in einem Material oder Materialien, die die lötbaren und/oder sinterbaren Oberflächen bilden, wünschenswert sind.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks aufweisen: Abscheiden einer ersten Metallisierungsschicht über einem Halbleiterwerkstück; Strukturieren der ersten Metallisierungsschicht; und Abscheiden einer zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht, wobei das Abscheiden der zweiten Metallisierungsschicht einen stromlosen Abscheidungsprozess aufweist, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist.
  • In einer Ausgestaltung kann das Abscheiden der ersten Metallisierungsschicht einen physikalischen Gasphasenabscheidungsprozess aufweisen. In noch einer Ausgestaltung kann das Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweisen ein Eintauchen der strukturierten ersten Metallisierungsschicht in ein Tauchbad, das den Metallelektrolyt aufweist. In noch einer Ausgestaltung kann das Tauchbad ferner ein chemisches Reduktionsmittel aufweisen. In noch einer Ausgestaltung kann die erste Metallisierungsschicht mindestens ein Material aufweisen, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Nickel, Nickel-Vanadium, Nickel-Phosphor, Titan, Titan-Wolfram, Kupfer besteht. In noch einer Ausgestaltung kann die zweite Metallisierungsschicht ein Edelmetall aufweisen. In noch einer Ausgestaltung kann die zweite Metallisierungsschicht mindestens ein Material aufweisen, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Gold, Silber, Palladium besteht. In noch einer Ausgestaltung kann das Abscheiden der zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht ein Abdecken von mindestens einer Seitenwand der strukturierten ersten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Abscheiden der zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht ein Abdecken von einer oberen Seite und Seitenwänden der strukturierten ersten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Strukturieren der ersten Metallisierungsschicht ein Ätzen der ersten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Ätzen der ersten Metallisierungsschicht ein nasschemisches Ätzen der ersten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner ein Abscheiden einer dritten Metallisierungsschicht über dem Halbleiterwerkstück und Strukturieren der dritten Metallisierungsschicht aufweisen, wobei das Abscheiden der ersten Metallisierungsschicht über dem Halbleiterwerkstück ein Abscheiden der ersten Metallisierungsschicht über der dritten Metallisierungsschicht aufweist. In noch einer Ausgestaltung kann die dritte Metallisierungsschicht mindestens ein Material aufweisen, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Titan, Titan-Wolfram, Chrom, Tantal, Titannitrid, Tantalnitrid, Aluminium, einer Legierung, die Aluminium aufweist, besteht. In noch einer Ausgestaltung kann das Abscheiden der dritten Metallisierungsschicht einen physikalischen Gasphasenabscheidungsprozess aufweisen. In noch einer Ausgestaltung kann das Strukturieren der dritten Metallisierungsschicht ein Strukturieren der dritten Metallisierungsschicht nach dem Strukturieren der ersten Metallisierungsschicht und vor dem Abscheiden der zweiten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Strukturieren der dritten Metallisierungsschicht ein Ätzen der dritten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Ätzen der dritten Metallisierungsschicht ein nasschemisches Ätzen der dritten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Abscheiden der zweiten Metallisierungsschicht ferner ein Abdecken von mindestens einer Seitenwand der strukturierten dritten Metallisierungsschicht aufweisen. In noch einer Ausgestaltung kann das Halbleiterwerkstück ein Kontaktpad aufweisen, und das Abscheiden der ersten Metallisierungsschicht über dem Halbleiterwerkstück kann ein Abscheiden der ersten Metallisierungsschicht über dem Kontaktpad aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks aufweisen: Abscheiden eines Metallisierungsschichtstapels, der mindestens zwei Metallisierungsschichten aufweist, über einem Halbleiterwerkstück mithilfe einer physikalischen Gasphasenabscheidung; Strukturieren des Metallisierungsschichtstapels mithilfe eines nasschemischen Ätzens; und Abscheiden einer abschließenden Metallisierungsschicht über dem strukturierten Metallisierungsschichtstapel mithilfe einer Tauchabscheidung.
  • In einer Ausgestaltung kann die abschließende Metallisierungsschicht den strukturierten Metallisierungsschichtstapel kapseln. In noch einer Ausgestaltung kann das Strukturieren des Metallisierungsschichtstapels mithilfe eines nasschemischen Ätzens ein Ätzen der Metallisierungsschichten des Stapels unter Verwendung verschiedener Ätzchemien aufweisen. In noch einer Ausgestaltung kann die abschließende Metallisierungsschicht ein Edelmetall aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterwerkstück aufweisen: eine strukturierte erste Metallisierungsschicht, eine zweite Metallisierungsschicht, die eine obere Seite und mindestens eine Seitenwand der strukturierten ersten Metallisierungsschicht abdeckt, wobei die zweite Metallisierungsschicht mithilfe eines stromlosen Abscheidungsprozesses ausgebildet wird, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in den verschiedenen Ansichten im Allgemeinen auf gleiche Elemente. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei die Betonung stattdessen im Allgemeinen auf der Veranschaulichung der Prinzipien der Erfindung liegt. In der nachstehenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
  • 1A bis 1C ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen;
  • 2 ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen;
  • 3 ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen;
  • 4A bis 4I ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen;
  • 5A bis 5D einen herkömmlichen Prozessablauf zum Erhalten einer strukturierten lötbaren Oberfläche unter Verwendung eines Lift-off-Prozesses; und
  • 6A bis 6D einen herkömmlichen Prozessablauf zum Erhalten einer strukturierten lötbaren Oberfläche unter Verwendung eines nasschemischen Ätzens.
  • Die nachstehende ausführliche Beschreibung nimmt auf die begleitenden Zeichnungen Bezug, die veranschaulichend konkrete Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung umgesetzt werden kann. Diese Ausführungsformen sind mit genug Einzelheiten beschrieben, um es einem Fachmann zu ermöglichen, die Erfindung auszuführen. Andere Ausführungsformen können verwendet werden, und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Umfang der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich gegenseitig nicht notwendigerweise aus, da manche Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. Manche Ausführungsformen sind in Verbindung mit Verfahren beschrieben und manche Ausführungsformen sind in Verbindung mit Bauelementen beschrieben. Jedoch versteht es sich, dass Ausführungsformen, die in Verbindung mit Verfahren beschrieben sind, gleichermaßen auf die Bauelemente angewendet werden können, und umgekehrt.
  • Der Begriff „beispielgebend“ wird hier in der Bedeutung „als ein Beispiel, eine Instanz oder Veranschaulichung dienend“ verwendet. Jede Ausführungsform oder jede Ausgestaltung, die hier als „beispielgebend“ beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen zu verstehen.
  • Die Begriffe „mindestens ein“ und „ein oder mehrere“ können derart verstanden werden, dass sie eine beliebige Ganzzahl größer gleich eins, d.h. eins, zwei, drei, vier, ..., usw. umfassen.
  • Der Begriff „mehrere“ kann derart verstanden werden, dass er eine beliebige Ganzzahl größer gleich zwei, d.h. zwei, drei, vier, fünf, ..., usw. umfasst.
  • Der Begriff „über“, der hierin verwendet wird, um ein Ausbilden eines Merkmals zu beschreiben, z.B. einer Schicht „über“ einer Seite oder Fläche, kann in der Bedeutung verwendet werden, dass das Merkmal, z.B. die Schicht, „direkt über“, z.B. in direktem Kontakt mit, der besagten Seite oder Fläche ausgebildet werden kann. Der Begriff „über“, der hierin verwendet wird, um ein Ausbilden eines Merkmals zu beschreiben, z.B. einer Schicht „über“ einer Seite oder Fläche, kann in der Bedeutung verwendet werden, dass das Merkmal, z.B. die Schicht, „indirekt auf“ der besagten Seite oder Fläche ausgebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der besagten Seite oder Fläche und der gebildeten Schicht angeordnet werden.
  • Gleichermaßen kann der Begriff „Abdeckung“, der hierin verwendet wird, um ein Merkmal zu beschreiben, das über einem anderen angeordnet ist, z.B. eine Schicht, die eine Seite oder eine Fläche „abdeckt“, in der Bedeutung verwendet werden, dass das Merkmal, z.B. die Schicht, über, und in direktem Kontakt mit, der angegebenen Seite oder Fläche angeordnet werden kann. Der Begriff „Abdeckung“, der hierin verwendet wird, um ein Merkmal zu beschreiben, das über einem anderen angeordnet ist, z.B. eine Schicht, die eine Seite oder eine Fläche „abdeckt“, kann in der Bedeutung verwendet werden, dass das Merkmal, z.B. die Schicht, über, und in indirektem Kontakt mit, der besagten Seite oder Fläche ausgebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der besagten Seite oder Fläche und der abdeckenden Schicht angeordnet werden.
  • Die Begriffe „Kopplung“ oder „Verbindung“ können derart verstanden werden, dass sie sowohl den Fall einer direkten „Kopplung“ oder „Verbindung“ als auch den Fall einer indirekten „Kopplung“ oder „Verbindung“ umfassen.
  • Heutzutage können lötbare und sinterbare Oberflächen oft auf abschließenden Silberschichten (Ag-Schichten) auf einem Substrat basieren. Erstens kann Silber als eine Schutzschicht für eine darunter liegende lötbare Nickel- oder Nickel-Vanadium-Schicht (NiV-Schicht) verwendet werden, die tendenziell sehr schnell oxidiert. Zweitens kann Silber als eine edle Grenzfläche für ein Material verwendet werden, das später gesintert wird. Für beide Anwendungen kann die Fläche ein hohes Maß an Reinheit und Gleichförmigkeit benötigen. Leider kann ein Risiko bestehen, dass Silber oxidiert und/oder sulfidiert. Außerdem kann Silber für Verunreinigungsstoffe anfällig sein, z.B. Schwefel oder Halogenide. Außerdem kann insbesondere der Sinterprozess in einem Sauerstoff enthaltenden Offen oder einer Sauerstoff enthaltenden Presse bereits bei einem Zustand niedriger Spannung zu einer Interdiffusion von Sauerstoff an der NiV-Ag-Grenzfläche und zu einer Schichtablösung führen.
  • Bondpads für Hochtemperatur-Anwendungen können oft auf Gold-basierten (Au-basierten) Pads basieren, um Zuverlässigkeitsprobleme, wie z.B. sogenannte Kirkendall-Löcher zwischen Pad und Draht, zu überwinden. Ein Verfahren zum Abscheiden von NiP/Pd/Au- oder NiP/Au-Schichten auf Cu oder Al kann ein stromloses Plattieren sein. Stromloses Plattieren kann eine hohe Selektivität für Cu- oder Al-Pads aufweisen, so dass es möglicherweise keine weitere Lithografie erfordert. Jedoch kann ein stromloses Plattieren empfindlich gegenüber Verunreinigungen des ursprünglichen Pads sein, was zu Prozessschwierigkeiten und/oder einem erhöhten Aufwand bei der Aufrechterhaltung der chemischen Bäder für das stromlose Plattieren führen.
  • Aufgrund des Vorstehenden kann es empfehlenswert sein, Gold als eine abschließende Schicht wegen der Tatsache zu verwenden, dass es gegenüber Sauerstoff oder anderen Elementen möglicherweise nicht empfindlich ist. Jedoch kann das Plattieren von Goldmetallisierungen schwierig sein. Wegen seiner hohen Korrosionsbeständigkeit kann Gold ausschließlich mit sehr aggressiven Mitteln, z.B. Königswasser, geätzt werden. Andere Abscheidungsverfahren, wie z.B. Lift-off-basierte Techniken, können eine hohe Vergeudung des Edelmetalls erzeugen und können hohe Kosten für die Wiederverwertung sowie Gerätereinigung verursachen.
  • Heutzutage können lötbare und sinterbare Oberflächen für Halbleiter oft Padmetallisierungsstapel aufweisen oder aus diesen bestehen, die eine abschließende Ag-Schicht aufweisen, zum Beispiel auf Ti/NiV/Ag basierende Padmetallisierungen. Diese Metallisierungen können mithilfe von Sputtern oder Aufdampfen abgeschieden werden und können sehr gleichförmige, glatte Schichten schaffen. Das Strukturieren kann z.B. mithilfe a) eines Lift-off oder b) eines nasschemischen Ätzens durchgeführt werden.
  • Für das Verfahren a) kann die Metallisierung auf einem Fotolack abgeschieden werden, um das Substrat zu strukturieren, wie in 5A bis 5D dargestellt, die als ein Beispiel zeigen: Bereitstellen eines Halbleiterwerkstücks, z.B. eines Wafers 501, das aufweist: eine isolierende Schicht, z.B. eine Oxidschicht 506, ein erstes Kontaktpad, z.B. ein Gatepad 507a, und ein zweites Kontaktpad, z.B. ein Sourcepad 507b, das z.B. aus Aluminium gefertigt ist, und eine Haft- und/oder Passivierungsschicht, z. B. eine Imidschicht 508, die über der isolierenden Schicht 506 und zwischen den Kontaktpads 507a, 507b angeordnet ist und die Kontaktpads 507a, 507b teilweise abdeckt (siehe die Querschnittsansicht 500 in 5A), Abscheiden eines Fotolacks 511 über dem Wafer 501 und Strukturieren des Fotolacks 511, um die Kotaktpads 507a, 507b freizulegen (siehe die Querschnittsansicht 510 in 5B), Abscheiden eines Metallisierungsschichtstapels 509/502/503 mithilfe von Sputtern über den freigelegten Kontaktpads 507a, 507b und verbleibenden Abschnitten des Fotolacks 511, wobei der Metallisierungsschichtstapel 509/502/503 aufweist: eine Titanschicht (Ti-Schicht) 509 als eine Diffusionssperre, eine Nickel-Vanadium-Schicht (NiV-Schicht) 502 als eine Lötgrenzfläche, und eine abschließende Silberschicht (Ag-Schicht) 503 als eine Schutzschicht (siehe die Querschnittsansicht 520 in 5C), und Entfernen des Fotolacks sowie Metall-Lift-off (siehe die Querschnittsansicht 530 in 5D).
  • Für das Verfahren b), d.h. ein nasschemisches Strukturieren, kann der Fotolack in der Regel nach der Metallisierung abgeschieden werden und erzeugt daher kein Ausgasen des Fotolacks, wie in 6A bis 6D dargestellt, die als ein Beispiel zeigen: Bereitstellen eines Wafers 601, der aufweist: eine isolierende Schicht, z.B. eine Oxidschicht 606, ein erstes Kontaktpad, z.B. ein Gatepad 607a, und ein zweites Kontaktpad, z.B. ein Sourcepad 607b, und eine Haft- und/oder Passivierungsschicht, z. B. eine Imidschicht 608, die über der isolierenden Schicht 606 und zwischen den Kontaktpads 607a, 607b angeordnet ist und die Kontaktpads 607a, 607b teilweise abdeckt (siehe die Querschnittsansicht 600 in 6A), Abscheiden eines Metallisierungsschichtstapels 609/602/603 mithilfe von Sputtern über den Kontaktpads 607a, 607b und der Haft- und/oder Passivierungsschicht 608, wobei der Metallisierungsschichtstapel 609/602/603 eine Titanschicht (Ti-Schicht) 609 als eine Diffusionssperre, eine Nickel-Vanadium-Schicht (NiV-Schicht) 602 als eine Lötgrenzfläche, und eine abschließende Silberschicht (Ag-Schicht) 603 als eine Schutzschicht aufweist (siehe die Querschnittsansicht 610 in 6B), Abscheiden eines Fotolacks 611 über dem Metallisierungsschichtstapel 609/602/603 und Strukturieren des Fotolacks 611, um Abschnitte des Metallisierungsschichtstapels 609/602/603 mit Ausnahme von jenen, die den Kontaktpads 607a, 607b entsprechen, freizulegen (siehe die Querschnittsansicht 620 in 6C), und nasschemisches Ätzen der freigelegten Abschnitte des Metallisierungsschichtstapels 609/602/603 und Entfernen des Fotolacks (siehe die Querschnittsansicht 630 in 6D).
  • In dem vorstehen beschriebenen Prozessablauf, der ein nasschemisches Ätzen verwendet, kann der Padrand verschiedene Ätzraten für die drei Metalle aufweisen, was zu einer Unterätzung des weniger edlen Metalls Ni und des edlen Metalls Ag führen kann. Eine Alternative könnte z.B. ein stromloses Abscheiden von NiP/Au darstellen. Für dieses Verfahren ist es möglicherweise aufgrund der hohen Selektivität des Prozesses nicht erforderlich, eine Fotolackmaske zur Strukturierung zu verwenden. Jedoch kann die abgeschiedene Schicht im Vergleich mit den Sputter-/Aufdampfprozessen eine schlechtere Gleichförmigkeit aufweisen, was zu einer raueren Oberfläche führten kann, die hauptsächlich durch die NiP-Schicht verursacht ist. Eine sehr hohe Oberflächenrauheit kann zu einer schlechteren Diffusionssperrqualität der Edelmetallschicht und daher zu einer Oberflächenverunreinigung durch Diffusion des darunter liegenden NiP führen. Dieses Ni kann danach oxidieren und einen späteren Verbindungsprozess beeinträchtigen.
  • 1A bis 1C zeigen ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann aufweisen: Abscheiden einer ersten Metallisierungsschicht 102 über einem Halbleiterwerkstück 101 (siehe die Querschnittsansicht 100 in 1A), Strukturieren der ersten Metallisierungsschicht 102 (siehe die Querschnittsansicht 110 in 1B); und Abscheiden einer zweiten Metallisierungsschicht 103 über der strukturierten ersten Metallisierungsschicht 102, wobei das Abscheiden der zweiten Metallisierungsschicht 103 einen stromlosen Abscheidungsprozess aufweist, der ein Eintauchen der strukturierten ersten Metallisierungsschicht 102 in einem Metallelektrolyt 104 aufweist (siehe die Querschnittsansicht 120 in 1C)
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der ersten Metallisierungsschicht 102 einen Gasphasenabscheidungsprozess aufweisen oder dadurch erzielt werden.
  • In einer oder mehreren Ausführungsformen kann der Gasphasenabscheidungsprozess mindestens eines der Folgenden aufweisen oder sein: ein physikalischer Gasphasenabscheidungsprozess (z.B. ein Sputterabscheidungsprozess oder ein Aufdampfprozess), oder ein chemisches Gasphasenabscheidungsprozess.
  • Gemäß anderen Ausführungsformen können andere Abscheidungsprozesse angewendet werden, um die erste Metallisierungsschicht 102 abzuscheiden, z.B. ein Plattierungsprozess, das z.B. ein Abdecken der Oberfläche des Werkstücks mit einem Metall und Strukturieren (z.B. nasschemisches Strukturieren) des Metalls aufweist.
  • In einer oder mehreren Ausführungsformen kann die erste Metallisierungsschicht 102 eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 200 µm, z.B. im Bereich von ungefähr 50 nm bis ungefähr 100 µm, z.B. eine Dicke von ungefähr 500 nm, aufweisen, obwohl andere Dicken ebenfalls möglich sind.
  • In einer oder mehreren Ausführungsformen kann der stromlose Abscheidungsprozess auch als stromloses Plattieren bezeichnet werden.
  • In einer oder mehreren Ausführungsformen kann das Eintauchen der strukturierten ersten Metallisierungsschicht 102 in den Metallelektrolyt 104 aufweisen: Eintauchen der strukturierten ersten Metallisierungsschicht 102 in ein Tauchbad, das den Metallelektrolyt 104 aufweist, wie in 1C dargestellt.
  • In einer oder mehreren Ausführungsformen kann der Metallelektrolyt 104, z.B. das Tauchbad, das den Metallelektrolyt 104 aufweist, in einem Behälter oder Gefäß 105 aufgenommen sein, wie in 1C dargestellt.
  • In einer oder mehreren Ausführungsformen kann das Eintauchen der strukturierten ersten Metallisierungsschicht 102 in das Tauchbad ein Eintauchen des Halbleiterwerkstücks 101 in das Tauchbad aufweisen, wie in 1C dargestellt.
  • In einer oder mehreren Ausführungsformen kann das Tauchbad ferner ein chemisches Reduktionsmittel, wie zum Beispiel Methanal, Ameisensäure, Hypophosphit, Hydrogenphosphit, DMAB (Dimethylaminoboran), Hydrazin oder dergleichen, aufweisen. Das chemische Reduktionsmittel kann als eine Elektronenquelle dienen.
  • In einer oder mehreren Ausführungsformen kann das Tauchbad (z.B. das Tauchbad, das ein chemisches Reduktionsmittel aufweist) als ein autokatalytisches Bad ausgelegt sein.
  • In einer oder mehreren Ausführungsformen können die erste Metallisierungsschicht 102 und die zweite Metallisierungsschicht 103 verschiedene Materialien aufweisen.
  • In einer oder mehreren Ausführungsformen kann die erste Metallisierungsschicht 102 als eine Lötgrenzfläche ausgelegt sein.
  • In einer oder mehreren Ausführungsformen kann die erste Metallisierungsschicht 102 ein lötbares Material, z.B. ein lötbares Metall oder eine lötbare Metalllegierung, aufweisen.
  • In einer oder mehreren Ausführungsformen kann die erste Metallisierungsschicht 102 mindestens ein Material aufweisen, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe als ein Beispiel aus: Nickel (Ni), Nickel-Vanadium (NiV), Nickel-Phosphor (NiP), Titan (Ti), Titan-Wolfram (TiW), Kupfer (Cu) besteht.
  • In einer oder mehreren Ausführungsformen kann die zweite Metallisierungsschicht 103 als eine Lötgrenzfläche und/oder als eine Schutzschicht (z.B. gegen Korrosion, Verunreinigung und/oder dergleichen) ausgelegt sein.
  • In einer oder mehreren Ausführungsformen kann die zweite Metallisierungsschicht 103 ein Edelmetall aufweisen.
  • In einer oder mehreren Ausführungsformen kann die zweite Metallisierungsschicht 103 mindestens ein Material aufweisen, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Gold (Au), Silber (Ag), Palladium (Pd) besteht.
  • In einer oder mehreren Ausführungsformen kann die zweite Metallisierungsschicht 103 eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 5 µm, z.B. im Bereich von ungefähr 5 nm bis ungefähr 1 µm, z.B. eine Dicke von ungefähr 50 nm, aufweisen, obwohl andere Dicken ebenfalls möglich sind.
  • In einer oder mehreren Ausführungsformen kann der Metallelektrolyt 104 einen Edelmetallelektrolyt aufweisen.
  • In einer oder mehreren Ausführungsformen kann der Metallelektrolyt 104 mindestens einen Elektrolyt aufweisen, der aus einer Gruppe von Elektrolyten ausgewählt ist, wobei die Gruppe aus: einem Gold-Elektrolyt, einem Silber-Elektrolyt, einem Palladium-Elektrolyt, einem Platin-Elektrolyt, einem Chrom-Elektrolyt, einem Kobalt-Elektrolyt besteht.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der zweiten Metallisierungsschicht 103 über der strukturierten ersten Metallisierungsschicht 102 ein Abdecken von mindestens einer Seitenwand 102b der strukturierten ersten Metallisierungsschicht 102 aufweisen, wie in 1C dargestellt.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der zweiten Metallisierungsschicht 103 über der strukturierten ersten Metallisierungsschicht 102 ein Abdecken einer oberen Seite 102a und Seitenwänden 102b der strukturierten ersten Metallisierungsschicht 102 aufweisen, wie in 1C dargestellt.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der zweiten Metallisierungsschicht 103 über der strukturierten ersten Metallisierungsschicht 102 ein Kapseln der ersten Metallisierungsschicht 102 mit der zweiten Metallisierungsschicht 103 aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Strukturieren der ersten Metallisierungsschicht 102 ein Ätzen der ersten Metallisierungsschicht 102 aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Ätzen der ersten Metallisierungsschicht 102 ein nasschemisches Ätzen der ersten Metallisierungsschicht 102 aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Ätzen der ersten Metallisierungsschicht 102 ein Trockenätzen der ersten Metallisierungsschicht 102 aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Verfahren ferner ein Abscheiden einer dritten Metallisierungsschicht über dem Halbleiterwerkstück 101 (nicht dargestellt, siehe z.B. 4B) und Strukturieren der dritten Metallisierungsschicht aufweisen, wobei das Abscheiden der ersten Metallisierungsschicht 102 über dem Halbleiterwerkstück 101 ein Abscheiden der ersten Metallisierungsschicht 101 über der dritten Metallisierungsschicht aufweist.
  • In einer oder mehreren Ausführungsformen können die erste Metallisierungsschicht 101 und die dritte Metallisierungsschicht verschiedene Materialien aufweisen.
  • In einer oder mehreren Ausführungsformen kann die dritte Metallisierungsschicht als eine Sperrschicht, z.B. eine Diffusionssperrschicht, und/oder eine Haftschicht ausgelegt sein.
  • In einer oder mehreren Ausführungsformen kann die dritte Metallisierungsschicht mindestens ein Material aufweisen, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Titan (Ti), Titan-Wolfram (TiW), Chrom (Cr), Tantal, Titannitrid (TiN), Tantalnitrid (TaN), Aluminium, einer Legierung, die Aluminium aufweist, besteht.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der dritten Metallisierungsschicht einen Gasphasenabscheidungsprozess aufweisen.
  • In einer oder mehreren Ausführungsformen kann der Gasphasenabscheidungsprozess mindestens eines der Folgenden aufweisen: einen physikalischen Gasphasenabscheidungsprozess (z.B. einen Sputterabscheidungsprozess, einen Aufdampfprozess oder dergleichen), oder einen chemischen Gasphasenabscheidungsprozess.
  • Gemäß anderen Ausführungsformen können andere Abscheidungsprozesse angewendet werden, um die dritte Metallisierungsschicht abzuscheiden, zum Beispiel ein elektrochemischer Abscheidungsprozess oder ein Plattierungsprozess.
  • In einer oder mehreren Ausführungsformen kann die dritte Metallisierungsschicht eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 1 µm, z.B. im Bereich von ungefähr 50 nm bis ungefähr 500 nm, z.B. eine Dicke von ungefähr 100 nm, aufweisen, obwohl andere Dicken ebenfalls möglich sind.
  • In einer oder mehreren Ausführungsformen kann das Strukturieren der dritten Metallisierungsschicht ein Strukturieren der dritten Metallisierungsschicht nach dem Strukturieren der ersten Metallisierungsschicht 102 und vor dem Abscheiden der zweiten Metallisierungsschicht 103 aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Strukturieren der dritten Metallisierungsschicht ein Ätzen der dritten Metallisierungsschicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Ätzen der dritten Metallisierungsschicht ein nasschemisches Ätzen der dritten Metallisierungsschicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das nasschemische Ätzen der ersten und der dritten Metallisierungsschicht ein nasschemisches Ätzen der ersten und der dritten Metallisierungsschicht unter Verwendung verschiedener Ätzchemien aufweisen. Zum Beispiel kann das nasschemische Ätzen der ersten Metallisierungsschicht unter Verwendung eines ersten Ätzmittels (z.B. einer ersten Ätzlösung) durchgeführt werden, während das nasschemische Ätzen der dritten Metallisierungsschicht unter Verwendung eines zweiten Ätzmittels (z.B. einer zweiten Ätzlösung), das von dem ersten Ätzmittel verschieden ist, durchgeführt werden kann.
  • In einer oder mehreren Ausführungsformen kann das nasschemische Ätzen der ersten und der dritten Metallisierungsschicht zu einem Metallisierungsstapel ohne oder im Wesentlichen ohne Unterätzung führen. Mit anderen Worten können Ränder oder Seitenwände der geätzten ersten und dritten Metallisierungsschicht miteinander bündig oder im Wesentlichen bündig sein.
  • In einer oder mehreren Ausführungsformen kann das Ätzen der dritten Metallisierungsschicht ein Trockenätzen der dritten Metallisierungsschicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der zweiten Metallisierungsschicht 103 ferner ein Abdecken von mindestens einer Seitenwand der strukturierten dritten Metallisierungsschicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der zweiten Metallisierungsschicht 103 ferner ein Abdecken von Seitenwänden der strukturierten dritten Metallisierungsschicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterwerkstück 101 einen Wafer, z.B. einen Siliziumwafer, aufweisen, obwohl andere Arten von Wafern ebenfalls verwendet werden können.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der ersten Metallisierungsschicht 102 über dem Halbleiterwerkstück 101 ein Abscheiden der ersten Metallisierungsschicht 101 über einer Vorderseite des Halbleiterwerkstücks 101, z.B. über einer Wafer-Vorderseite, aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der ersten Metallisierungsschicht 102 über dem Halbleiterwerkstück 101 ein Abscheiden der ersten Metallisierungsschicht 101 über einer Rückseite des Halbleiterwerkstücks 101, z.B. über einer Wafer-Rückseite, aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der ersten Metallisierungsschicht 102 über dem Halbleiterwerkstück 101 ein Abscheiden der ersten Metallisierungsschicht 101 über einer Vorderseite und einer Rückseite des Halbleiterwerkstücks 101, z.B. über einer Wafer-Vorderseite und einer Wafer Rückseite, aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterwerkstück 101 einen elektrisch leitfähigen Bereich, z.B. ein Kontaktpad, aufweisen, wobei das Abscheiden der ersten Metallisierungsschicht 102 über dem Halbleiterwerkstück 101 ein Abscheiden der ersten Metallisierungsschicht 102 über dem elektrisch leitfähigen Bereich, z.B. dem Kontaktpad, aufweisen kann.
  • In einer oder mehreren Ausführungsformen kann die strukturierte erste Metallisierungsschicht 102 mit dem elektrisch leitfähigen Bereich, z.B. dem Kontaktpad, in Kontakt stehen.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der dritten Metallisierungsschicht über dem Halbleiterwerkstück 101 ein Abscheiden der dritten Metallisierungsschicht über dem elektrisch leitfähigen Bereich, z.B. dem Kontaktpad, aufweisen.
  • In einer oder mehreren Ausführungsformen kann die strukturierte dritte Metallisierungsschicht mit dem elektrisch leitfähigen Bereich, z.B. dem Kontaktpad, in Kontakt stehen.
  • In einer oder mehreren Ausführungsformen kann der elektrisch leitfähige Bereich, z.B. das Kontaktpad, ein elektrisch leitfähiges Material aufweisen, z.B. mindestens ein Material, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Kupfer, Aluminium, einer Legierung, die mindestens eines von Aluminium und Kupfer aufweist (z.B. AlCu, AlSiCu, CuAl), besteht.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterwerkstück, z.B. Wafer, mindestens ein elektrisches oder elektronisches Bauelement (z.B. eine Diode, einen Transistor, einen Thyristor oder dergleichen) aufweisen, das mit dem elektrisch leitfähigen Bereich (z.B. dem Kontaktpad) z.B. über eine oder mehrere Verbindungen, Durchkontaktierungen oder dergleichen elektrisch gekoppelt sein kann. Der elektrisch leitfähige Bereich (z.B. das Kontaktpad) kann beispielsweise mit einem elektrischen Anschluss des elektrischen oder elektronischen Bauelements, z.B. mit einem Gateanschluss, einem Sourceanschluss oder einem Drainanschluss eines Transistors, gekoppelt sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterwerkstück 101 einen elektrisch isolierenden Bereich aufweisen, wobei das Abscheiden der ersten Metallisierungsschicht 102 über dem Halbleiterwerkstück 101 ein Abscheiden der ersten Metallisierungsschicht 102 über dem elektrisch isolierenden Bereich aufweisen kann.
  • In einer oder mehreren Ausführungsformen kann die strukturierte erste Metallisierungsschicht 102 über dem elektrisch isolierenden Bereich angeordnet sein.
  • In einer oder mehreren Ausführungsformen kann das Abscheiden der dritten Metallisierungsschicht über dem Halbleiterwerkstück 101 ein Abscheiden der dritten Metallisierungsschicht über dem elektrisch isolierenden Bereich aufweisen.
  • In einer oder mehreren Ausführungsformen kann die strukturierte dritte Metallisierungsschicht über dem elektrisch isolierenden Bereich angeordnet sein.
  • In einer oder mehreren Ausführungsformen kann der elektrisch isolierende Bereich ein elektrisch isolierendes Material, wie z.B. ein Oxid, ein Nitrid, ein Oxynitrid oder dergleichen, aufweisen.
  • 2 zeigt ein Verfahren 200 zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen.
  • Das Verfahren 200 kann aufweisen: Abscheiden eines Metallisierungsschichtstapels, der mindestens zwei Metallisierungsschichten aufweist, über einem Halbleiterwerkstück mithilfe einer physikalischen Gasphasenabscheidung (in 202); Strukturieren des Metallisierungsschichtstapels mithilfe eines nasschemischen Ätzens (in 204); und Abscheiden einer abschließenden Metallisierungsschicht über dem strukturierten Metallisierungsschichtstapel mithilfe einer Tauchabscheidung (in 206).
  • In einer oder mehreren Ausführungsformen kann die abschließende Metallisierungsschicht den strukturierten Metallisierungsschichtstapel kapseln.
  • In einer oder mehreren Ausführungsformen kann das Strukturieren des Metallisierungsschichtstapels mithilfe eines nasschemischen Ätzens ein Ätzen der Metallisierungsschichten des Stapels unter Verwendung verschiedener Ätzchemien aufweisen
  • In einer oder mehreren Ausführungsformen kann die abschließende Metallisierungsschicht ein Edelmetall, z.B. Gold, Silber oder Palladium, aufweisen.
  • Das Verfahren 200 kann ferner gemäß einer oder mehreren Ausführungsformen, die hier beschrieben sind, ausgelegt sein.
  • 3 zeigt ein Verfahren 300 zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen.
  • Das Verfahren 300 kann aufweisen: Abscheiden einer ersten Metallisierungsschicht über einem Halbleiterwerkstück (in 302); Strukturieren der ersten Metallisierungsschicht (in 304); und Abdecken einer oberen Seite und mindestens einer Seitenwand der strukturierten ersten Metallisierungsschicht mit einer strukturierten zweiten Metallisierungsschicht, wobei die strukturierte zweite Metallisierungsschicht ohne Verwendung von Lithografie ausgebildet wird (in 306).
  • In einer oder mehreren Ausführungsformen wird die strukturierte zweite Metallisierungsschicht mithilfe einer stromlosen Abscheidung in einem Tauchbad, das einen Metallelektrolyt aufweist, ausgebildet. In einer oder mehreren Ausführungsformen kann das Tauchbad als ein autokatalytisches Bad, das z.B. ein chemisches Reduktionsmittel aufweist, ausgelegt sein.
  • Das Verfahren 300 kann ferner gemäß einer oder mehreren Ausführungsformen, die hier beschrieben sind, ausgelegt sein.
  • 4A bis 4I zeigen ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen.
  • 4A zeigt in einer Querschnittsansicht 400, dass ein Halbleiterwerkstück 401 bereitgestellt werden kann. Gemäß einer Ausführungsform kann das Werkstück 401 ein Wafer, zum Beispiel ein Silizium-Wafer oder ein auf Silizium basierender Wafer, sein, obwohl andere Arten von Wafern ebenfalls möglich sein können, z.B. Siliziumkarbid, Siliziumgermanium, Germanium oder dergleichen.
  • Das Werkstück 401 kann eine erste isolierende Schicht 406, zum Beispiel eine Oxidschicht, z.B. eine Siliziumoxidschicht oder dergleichen, aufweisen. Die erste isolierende Schicht 406 kann über einer oder mehreren Schichten des Werkstücks 401 angeordnet sein (nicht in den Figuren dargestellt). Gemäß einer Ausführungsform kann die erste isolierende Schicht 406 an einer Vorderseite des Werkstücks 401, z.B. an einer Wafer-Vorderseite, angeordnet sein.
  • Das Werkstück 401 kann ferner mindestens einen elektrisch leitfähigen Bereich 407a, 407b aufweisen, der über der ersten isolierenden Schicht 406 angeordnet ist, zum Beispiel einen ersten elektrisch leitfähigen Bereich 407a und einen zweiten elektrisch leitfähigen Bereich 407b, wie dargestellt. Gemäß einer Ausführungsform kann der erste elektrisch leitfähige Bereich 407a einen ersten Metallisierungsbereich, zum Beispiel ein erstes Kontaktpad, aufweisen, und der zweite elektrisch leitfähige Bereich 407b kann einen zweiten Metallisierungsbereich, zum Beispiel ein zweites Kontaktpad, aufweisen.
  • Zum Beispiel kann gemäß einer Ausführungsform der erste elektrisch leitfähige Bereich 407a ein Gatekontaktpad aufweisen, und der zweite elektrisch leitfähige Bereich 407b kann ein Source-/Drainkontaktpad, z.B. ein Sourcekontaktpad, das zum Beispiel Aluminium oder Kupfer oder eine Legierung, die Aluminium und/oder Kupfer aufweist, z.B. AlCu, AlSiCu oder dergleichen, aufweisen.
  • Das Werkstück 401 kann ferner eine zweite isolierende Schicht 408 aufweisen, die über der ersten isolierenden Schicht 406 und zumindest teilweise zwischen dem ersten und dem zweiten elektrisch leitfähigen Bereich 407a, 407b angeordnet ist. Gemäß einer Ausführungsform kann die zweite isolierende Schicht 408 einen Abschnitt des ersten elektrisch leitfähigen Bereichs 407a und/oder einen Abschnitt des zweiten elektrisch leitfähigen Bereichs 407b überlappen oder abdecken, wie dargestellt. Gemäß einer Ausführungsform kann die zweite isolierende Schicht 408 als eine Haft- und/oder Passivierungsschicht ausgelegt sein. Gemäß einer Ausführungsform kann die zweite isolierende Schicht 408 ein Imidmaterial oder dergleichen aufweisen.
  • 4B zeigt in einer Querschnittsansicht 410, dass eine Metallisierungsschicht 409 über dem Werkstück 401, zum Beispiel über dem ersten und dem zweiten elektrisch leitfähigen Bereich 407a, 407b und der zweiten isolierenden Schicht 408, abgeschieden werden kann, wie dargestellt. Die Metallisierungsschicht 409 kann der hier vorstehend in Verbindung mit 1A bis 1C beschriebenen dritten Metallisierungsschicht entsprechen.
  • Gemäß einer Ausführungsform kann die Metallisierungsschicht 409 mithilfe eines physikalischen Gasphasenabscheidungsprozesses (PVD-Prozesses), z.B. eines Sputterprozesses oder eines Aufdampfprozesses, abgeschieden werden. Gemäß einer Ausführungsform kann die Metallisierungsschicht 409 als eine Diffusionssperre ausgelegt sein. Zum Beispiel kann die Metallisierungsschicht 409 ein Sperrschichtmaterial, wie zum Beispiel Titan (Ti), Titan-Wolfram (TiW), Chrom (Cr) oder dergleichen, aufweisen.
  • Die Metallisierungsschicht 409 kann zum Beispiel eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 1 µm, z.B. ungefähr 50 nm bis ungefähr 500 nm, z.B. ungefähr 100 nm aufweisen, obwohl andere Dicken ebenfalls möglich sein können.
  • 4C zeigt in einer Querschnittsansicht 420, dass eine Metallisierungsschicht 402 über der Metallisierungsschicht 409 abgeschieden werden kann. Die Metallisierungsschicht 402 kann der hier vorstehend in Verbindung mit 1A bis 1C beschriebenen ersten Metallisierungsschicht 102 entsprechen.
  • Gemäß einer Ausführungsform kann die Metallisierungsschicht 402 mithilfe eines physikalischen Gasphasenabscheidungsprozesses (PVD-Prozesses), z.B. eines Sputterprozesses oder eines Aufdampfprozesses, abgeschieden werden. Gemäß anderen Ausführungsformen kann die Metallisierungsschicht 402 mithilfe eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses) oder eines elektrochemischen Abscheidungsprozesses oder Plattierungsprozesses abgeschieden werden. Gemäß einer Ausführungsform kann die Metallisierungsschicht 402 als eine Lötgrenzfläche ausgelegt sein. Zum Beispiel kann die Metallisierungsschicht 402 ein lötbares Metall oder eine lötbare Metalllegierung, wie zum Beispiel Nickel (Ni), Nickel-Vanadium (NiV) oder dergleichen, aufweisen.
  • Die Metallisierungsschicht 402 kann zum Beispiel eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 200 µm, z.B. ungefähr 50 nm bis ungefähr 100 nm, z.B. ungefähr 500 nm aufweisen, obwohl andere Dicken ebenfalls möglich sein können.
  • Der Metallisierungsschichtstapel 409/402, der die Metallisierungsschichten 409 und 402 aufweist, kann zum Beispiel mithilfe von Fotolithografie strukturiert werden, wie nachstehend unter Bezugnahme auf 4D bis 4H beschrieben sein wird.
  • 4D zeigt in einer Querschnittsansicht 430, dass eine Maskenschicht 411 über der Metallisierungsschicht 402 abgeschieden werden kann. Gemäß einer Ausführungsform kann die Maskenschicht 411 einen Fotolack, z.B. einen positiven Fotolack oder einen negativen Fotolack, aufweisen.
  • 4E zeigt in einer Querschnittsansicht 440, dass die Maskenschicht 411 zum Beispiel im Fall eines Fotolacks mithilfe von Belichtung und Entwicklung strukturiert werden kann. Gemäß einer Ausführungsform kann die strukturierte Maskenschicht 411 (z.B. strukturierter Fotolack) Abschnitte des Metallisierungsschichtstapels 409/402 abdecken, die dem mindestens einem elektrisch leitfähigen Bereich 407a, 407b entsprechen (z.B. über diesem angeordnet sind), während verbleibende Abschnitte des Metallisierungsschichtstapels 409/402 freigelegt werden.
  • 4F zeigt in einer Querschnittsansicht 450, dass die Metallisierungsschicht 402 unter Verwendung der strukturierten Maskenschicht 411 als einer Ätzmaske geätzt werden kann. Gemäß einer Ausführungsform kann die Metallisierungsschicht 402 mithilfe eines nasschemischen Ätzprozesses geätzt werden, der eine erste Ätzchemie, z. B. ein erstes Ätzmittel, z.B. eine erste Ätzlösung, verwendet. Gemäß einer Ausführungsform kann das Ätzen der Metallisierungsschicht 402 an der darunter angeordneten Metallisierungsschicht 409 aufhören.
  • Das heißt, durch Ätzen der Metallisierungsschicht 402 können ein oder mehrere Abschnitte der Metallisierungsschicht 409 freigelegt werden.
  • 4G zeigt in einer Querschnittsansicht 460, dass die Metallisierungsschicht 409 unter Verwendung der strukturierten Maskenschicht 411 als einer Ätzmaske geätzt werden kann. Gemäß einer Ausführungsform kann die Metallisierungsschicht 409 mithilfe eines nasschemischen Ätzprozesses geätzt werden, der eine zweite Ätzchemie, z. B. ein zweites Ätzmittel, z.B. eine zweite Ätzlösung, verwendet. Gemäß einer Ausführungsform kann die zweite Ätzchemie, z.B. das zweite Ätzmittel, z.B. die zweite Ätzlösung, von der ersten Ätzchemie, z.B. dem ersten Ätzmittel, z.B. der ersten Ätzlösung, verschieden sein. Gemäß einer Ausführungsform kann das Ätzen der Metallisierungsschicht 409 an der darunter angeordneten zweiten isolierenden Schicht 408 aufhören. Das heißt, durch Ätzen der Metallisierungsschicht 409 können ein oder mehrere Abschnitte der zweiten isolierenden Schicht 408 freigelegt werden.
  • 4H zeigt in einer Querschnittsansicht 470, dass die strukturierte Maskenschicht 411 im Fall, in dem ein Fotolack als die Maskenschicht 411 verwendet wird, zum Beispiel mithilfe eines Abtragungsprozesses, alternativ mithilfe von anderen geeigneten Prozessen, die im Stand der Technik an sich bekannt sein können, entfernt werden kann. Daher kann ein strukturierter Metallisierungsschichtstapel 409/402 erzielt werden, der die strukturierte Metallisierungsschicht 409, die eine oder mehrere freiliegende Seitenwände 409b aufweist, und die strukturierte Metallisierungsschicht 402 aufweist, die eine freiliegende obere Seite 402a und eine oder mehrere freiliegende Seitenwände 402b aufweist, wie dargestellt. In einer oder mehreren Ausführungsformen kann der Metallisierungsschichtstapel 409/402 frei oder im Wesentlichen frei von einer Unterätzung sein. Mit anderen Worten kann (können) die Seitenwand (Seitenwände) 402b der Metallisierungsschicht 402 mit der Seitenwand (den Seitenwänden) 409b der Metallisierungsschicht 409 bündig oder im Wesentlichen bündig sein. Dies kann zum Beispiel erzielt werden, indem geeignete Ätzchemien in dem nasschemischen Ätzen der Metallisierungsschichten 402, 409 verwendet werden.
  • 4I zeigt in einer Querschnittsansicht 480, dass eine Metallisierungsschicht 403 über dem Metallisierungsschichtstapel 409/402, der die strukturierten Metallisierungsschichten 409 und 402 aufweist, abgeschieden werden kann. Die Metallisierungsschicht 403 kann der hier vorstehend in Verbindung mit 1A bis 1C beschriebenen zweiten Metallisierungsschicht 103 entsprechen.
  • Die Metallisierungsschicht 403 kann mithilfe eines stromlosen Abscheidungsprozesses abgeschieden werden, der ein Eintauchen des Metallisierungsschichtstapels 409/402 in einen Metallelektrolyt aufweist (nicht dargestellt, siehe 1C). Zum Beispiel kann gemäß einer Ausführungsform der Abscheidungsprozess ein Gold-Tauchprozess (Au-Tauchprozess) sein, der ein Eintauchen des Metallisierungsschichtstapels 409/402 in ein Tauchbad, das einen Gold-Elektrolyt umfasst, aufweist, wodurch eine Goldschicht über dem Metallisierungsschichtstapel 409/402, zum Beispiel über der freiliegenden oberen Seite 402a und an der einen oder den mehreren freiliegenden Seitenwänden 402b der Metallisierungsschicht 402 und über der einen oder den mehreren freiliegenden Seitenwänden 409b der Metallisierungsschicht 409, abgeschieden wird. Gemäß einer Ausführungsform kann das Tauchbad ein chemisches Reduktionsmittel zusätzlich zu dem Metallelektrolyt aufweisen. Daher kann das Tauchbad als ein autokatalytisches Bad ausgelegt sein. Mithilfe des Tauchabscheidungsprozesses kann die Metallisierungsschicht 403 selektiv über dem Metallisierungsschichtstapel 409/402 abgeschieden werden. Zum Beispiel kann die Metallisierungsschicht 403 selektiv auf den freigelegten Bereichen der Metallisierungsschichten 402, 409 wachsen. Gemäß einer Ausführungsform kann die Metallisierungsschicht 403 als eine Lötgrenzfläche und/oder eine Schutzschicht ausgelegt sein.
  • Die Metallisierungsschicht 403 kann zum Beispiel eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 5 µm, z.B. ungefähr 5 nm bis ungefähr 1 µm, z.B. ungefähr 50 nm aufweisen, obwohl andere Dicken ebenfalls möglich sein können.
  • Somit kann eine strukturierte lötbare Oberfläche mithilfe einer Kombination aus einem Ätzen (z.B. Nassätzen) und einem Tauchprozess erzielt werden. Da die Metallisierungsschicht 403, z.B. eine abschließende Goldmetallisierungsschicht, mithilfe eines Tauchabscheidungsprozesses abgeschieden wird, ist möglicherweise ein zusätzliches Strukturieren der Metallisierungsschicht 403, z.B. mithilfe von Fotolithografie, nicht erforderlich.
  • Wie aus 4I hervorgeht, kann die Metallisierungsschicht 403 über freiliegenden Flächen des Metallisierungsschichtstapels 409/402, z.B. einschließlich einer oder mehrerer Seitenwände der Schichten, die den Stapel bilden, wachsen. Daher kann in einer oder mehreren Ausführungsformen die Metallisierungsschicht 403 den Metallisierungsschichtstapel 409/402 kapseln.
  • Daher kann ein Halbleiterwerkstück gemäß verschiedenen Ausführungsformen aufweisen: eine strukturierte erste Metallisierungsschicht (z.B. Schicht 102 in 1C oder Schicht 402 in 4I); und eine zweite Metallisierungsschicht (z.B. Schicht 103 in 1C oder Schicht 403 in 4I), die eine obere Seite und mindestens eine Seitenwand der strukturierten ersten Metallisierungsschicht abdeckt, wobei die zweite Metallisierungsschicht mithilfe eines stromlosen Abscheidungsprozesses ausgebildet wird, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist.
  • In einer oder mehreren Ausführungsformen kann die strukturierte erste Metallisierungsschicht über einer strukturierten dritten Metallisierungsschicht (z.B. Schicht 409 in 4I) angeordnet werden, wobei die zweite Metallisierungsschicht mindestens eine Seitenwand der strukturierten dritten Metallisierungsschicht abdeckt.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterwerkstück ein Kontaktpad aufweisen, wobei die strukturierte erste Metallisierungsschicht (oder die strukturierte dritte Metallisierungsschicht) über dem Kontaktpad angeordnet werden kann.
  • Das Halbleiterwerkstück kann ferner gemäß einer oder mehreren Ausführungsformen, die hier beschrieben sind, ausgelegt sein.
  • Verschiedene Ausführungsformen stellen ein neues kostengünstiges Verfahren zum Strukturieren einer mehrschichtigen Metallisierung bereit, z.B. einer mehrschichtigen Metallisierung mit einer abschließenden Goldschicht (Au-Schicht), z.B. einer auf Ti/NiV/Au basierenden Stapelmetallisierung gemäß einigen Ausführungsformen.
  • Gemäß verschiedenen Ausführungsformen können Vorteile von zwei verschiedenen Abscheidungsverfahren beim Ausbilden eines Metallisierungsstapels (z.B. eines Padmetallisierungsstapels) kombiniert werden. Insbesondere können ein physikalischer Gasphasenabscheidungsprozess (PVD) und ein stromloser Prozess kombiniert werden, um bondbare, lötbare und sinterbare Oberflächen mit einem hohen Maß an Gleichförmigkeit und einer geringen Oberflächenrauheit für Halbleiter bereitzustellen. Außerdem kann der vorgeschlagene Prozess eine Erzeugung einer strukturierten Edelmetallschicht ermöglichen, die einen Metallstapel kapseln kann, während das „Strukturieren“ möglicherweise keinen zusätzlichen Prozessschritt erfordert. Zum Beispiel kann die Edelmetallschicht ohne die Verwendung eines lithographischen Prozesses oder eines Lift-off-Prozesses strukturiert werden.
  • In einer oder mehreren Ausführungsformen können eine Sperrschicht (z.B. eine Ti-Schicht) und eine Lötgrenzflächenschicht (z.B. eine NiV-Schicht) mithilfe von Sputtern abgeschieden werden, was zu gleichförmigen, glatten Oberflächen führen kann. Diese zwei Schichten können mit verschiedenen Chemien nasschemisch geätzt werden und können zu einer Padmetallisierung ohne eine Unterätzung am Padrand führen. Eine abschließende Edelmetallisierung kann mithilfe eines Tauschprozesses abgeschieden werden. Daher kann die abschließende Metallisierung ohne eine weitere Lithographie abgeschieden werden und kann eine Umhüllung der Lötgrenzflächenschicht (z.B. NiV-Schicht) am Padrand ermöglichen. Außerdem wird möglicherweise keine aggressive Chemie benötigt, um die Edelmetallisierung zu strukturieren. In einer oder mehreren Ausführungsformen kann die Edelmetallisierung eine Goldmetallisierung (Au-Metallisierung) sein. Eine abschließende Au-Metallisierung kann eine Haftung von Sinterpasten bei höheren Temperaturen (z.B. im Vergleich mit dem Fall, in dem Silber (Ag) als eine abschließende Metallisierungsschicht verwendet wird) ermöglichen.
  • In einer oder mehreren Ausführungsformen kann der vorgeschlagene Prozessablauf als ein doppelseitiger Prozess angewendet werden, wobei zwei Seiten eines Halbleiterwerkstücks, z.B. zwei gegenüberliegende Seiten des Halbleiterwerkstücks, z.B. eine Wafer-Vorderseite und -Rückseite, in einem Prozessschritt veredelt (z.B. vergoldet) werden können. In einer oder mehreren Ausführungsformen kann der vorgeschlagene Prozess auf Cu- oder Al-Pads angewendet werden. Der neue Metallisierungsstapel kann außerdem ein Drahtbonden ermöglichen. In einer oder mehreren Ausführungsformen kann ein gleichzeitiges nasschemisches Strukturieren auf beiden Seiten des Halbleiterwerkstücks durchgeführt werden. In diesem Fall können die Vorderseite und die Rückseite den gleichen Metallisierungsstapel aufweisen, und die verwendeten Prozesschemikalien können gegenüber den auf einer Seite verwendeten Metallen selektiv sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks aufweisen: Abscheiden einer ersten Metallisierungsschicht über einem Halbleiterwerkstück; Anwenden eines nasschemischen Ätzprozesses, um eine strukturierte Metallisierungsschicht aus der ersten Metallisierungsschicht auszubilden; und selektives Abscheiden einer zweiten Metallisierungsschicht über einer oberen Seite und mindestens einer Seitenwand der strukturierten Metallisierungsschicht mithilfe einer stromlosen Tauchabscheidung.
  • Obwohl verschiedene Aspekte dieser Offenbarung unter Bezugnahme auf konkrete Ausführungsformen besonders gezeigt und beschrieben wurden, wird es für einen Fachmann offensichtlich sein, dass daran verschiedene Änderungen der Form und der Einzelheiten vorgenommen werden können, ohne vom Erfindungsgedanken und Umfang der Offenbarung, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen. Der Umfang der Offenbarung ist somit durch die beigefügten Ansprüche angegeben und alle Änderungen, die innerhalb der Bedeutung und des Bereichs der Äquivalenz der Ansprüche liegen, sollen daher angenommen werden.

Claims (20)

  1. Verfahren (200) zum Bearbeiten eines Halbleiterwerkstücks, aufweisend: Abscheiden einer ersten Metallisierungsschicht über einem Halbleiterwerkstück (202), Strukturieren der ersten Metallisierungsschicht (204), und Abscheiden einer zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht, wobei das Abscheiden der zweiten Metallisierungsschicht einen stromlosen Abscheidungsprozess aufweist, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist (206).
  2. Verfahren (200) nach Anspruch 1, wobei das Abscheiden (202) der ersten Metallisierungsschicht einen physikalischen Gasphasenabscheidungsprozess aufweist.
  3. Verfahren (200) nach Anspruch 1 oder 2, wobei das Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist: Eintauchen der strukturierten ersten Metallisierungsschicht in ein Tauchbad, das den Metallelektrolyt aufweist; wobei optional das Tauchbad ferner ein chemisches Reduktionsmittel aufweist.
  4. Verfahren (200) nach einem der Ansprüche 1 bis 3, wobei die erste Metallisierungsschicht mindestens ein Material aufweist, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Nickel, Nickel-Vanadium, Nickel-Phosphor, Titan, Titan-Wolfram, Kupfer besteht.
  5. Verfahren (200) nach einem der Ansprüche 1 bis 4, wobei die zweite Metallisierungsschicht ein Edelmetall aufweist.
  6. Verfahren (200) nach einem der Ansprüche 1 bis 5, wobei die zweite Metallisierungsschicht mindestens ein Material aufweist, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Gold, Silber, Palladium besteht.
  7. Verfahren (200) nach einem der Ansprüche 1 bis 6, wobei das Abscheiden (206) der zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht ein Abdecken von mindestens einer Seitenwand der strukturierten ersten Metallisierungsschicht aufweist.
  8. Verfahren (200) nach einem der Ansprüche 1 bis 7, wobei das Abscheiden (206) der zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht ein Abdecken von einer oberen Seite und Seitenwänden der strukturierten ersten Metallisierungsschicht aufweist.
  9. Verfahren (200) nach einem der Ansprüche 1 bis 8, wobei das Strukturieren (204) der ersten Metallisierungsschicht ein Ätzen der ersten Metallisierungsschicht aufweist; wobei optional das Ätzen der ersten Metallisierungsschicht ein nasschemisches Ätzen der ersten Metallisierungsschicht aufweist.
  10. Verfahren (200) nach einem der Ansprüche 1 bis 9, das ferner ein Abscheiden einer dritten Metallisierungsschicht über dem Halbleiterwerkstück und Strukturieren der dritten Metallisierungsschicht aufweist, wobei das Abscheiden der ersten Metallisierungsschicht über dem Halbleiterwerkstück ein Abscheiden der ersten Metallisierungsschicht über der dritten Metallisierungsschicht aufweist; wobei optional die dritte Metallisierungsschicht mindestens ein Material aufweist, das aus einer Gruppe von Materialien ausgewählt ist, wobei die Gruppe aus: Titan, Titan-Wolfram, Chrom, Tantal, Titannitrid, Tantalnitrid, Aluminium, einer Legierung, die Aluminium aufweist, besteht.
  11. Verfahren (200) nach Anspruch 10, wobei das Abscheiden der dritten Metallisierungsschicht einen physikalischen Gasphasenabscheidungsprozess aufweist.
  12. Verfahren (200) nach Anspruch 10 oder 11, wobei das Strukturieren der dritten Metallisierungsschicht ein Strukturieren der dritten Metallisierungsschicht nach dem Strukturieren der ersten Metallisierungsschicht und vor dem Abscheiden der zweiten Metallisierungsschicht aufweist.
  13. Verfahren (200) nach einem der Ansprüche 10 bis 12, wobei das Strukturieren der dritten Metallisierungsschicht ein Ätzen der dritten Metallisierungsschicht aufweist; wobei optional das Ätzen der dritten Metallisierungsschicht ein nasschemisches Ätzen der dritten Metallisierungsschicht aufweist.
  14. Verfahren (200) nach einem der Ansprüche 10 bis 13, wobei das Abscheiden (206) der zweiten Metallisierungsschicht ferner ein Abdecken von mindestens einer Seitenwand der strukturierten dritten Metallisierungsschicht aufweist.
  15. Verfahren (200) nach einem der Ansprüche 10 bis 14, wobei das Halbleiterwerkstück ein Kontaktpad aufweist, und wobei das Abscheiden (202) der ersten Metallisierungsschicht über dem Halbleiterwerkstück ein Abscheiden der ersten Metallisierungsschicht über dem Kontaktpad aufweist.
  16. Verfahren zum Bearbeiten eines Halbleiterwerkstücks, aufweisend: Abscheiden eines Metallisierungsschichtstapels, der mindestens zwei Metallisierungsschichten aufweist, über einem Halbleiterwerkstück mithilfe einer physikalischen Gasphasenabscheidung, Strukturieren des Metallisierungsschichtstapels mithilfe eines nasschemischen Ätzens, und Abscheiden einer abschließenden Metallisierungsschicht über dem strukturierten Metallisierungsschichtstapel mithilfe einer Tauchabscheidung.
  17. Verfahren nach Anspruch 16, wobei die abschließende Metallisierungsschicht den strukturierten Metallisierungsschichtstapel kapselt.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Strukturieren des Metallisierungsschichtstapels mithilfe eines nasschemischen Ätzens ein Ätzen der Metallisierungsschichten des Stapels unter Verwendung verschiedener Ätzchemien aufweist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die abschließende Metallisierungsschicht ein Edelmetall aufweist.
  20. Halbleiterwerkstück, aufweisend: eine strukturierte erste Metallisierungsschicht, eine zweite Metallisierungsschicht, die eine obere Seite und mindestens eine Seitenwand der strukturierten ersten Metallisierungsschicht abdeckt, wobei die zweite Metallisierungsschicht mithilfe eines stromlosen Abscheidungsprozesses ausgebildet ist, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist.
DE102015107041.3A 2014-05-08 2015-05-06 Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück Withdrawn DE102015107041A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/272,535 US9627335B2 (en) 2014-05-08 2014-05-08 Method for processing a semiconductor workpiece and semiconductor workpiece
US14/272,535 2014-05-08

Publications (1)

Publication Number Publication Date
DE102015107041A1 true DE102015107041A1 (de) 2015-11-12

Family

ID=54336733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107041.3A Withdrawn DE102015107041A1 (de) 2014-05-08 2015-05-06 Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück

Country Status (3)

Country Link
US (1) US9627335B2 (de)
CN (1) CN105097562A (de)
DE (1) DE102015107041A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220235470A1 (en) * 2021-01-25 2022-07-28 Infineon Technologies Austria Ag Method for fabricating a semiconductor device using wet etching and dry etching and semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170253988A1 (en) * 2016-03-01 2017-09-07 The Boeing Company Electromodification of Conductive Surfaces
US9640497B1 (en) * 2016-06-30 2017-05-02 Semiconductor Components Industries, Llc Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods
CN109704269A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种mems器件及制备方法、电子装置
US11398437B2 (en) 2019-12-13 2022-07-26 Semiconductor Components Industries, Llc Power device including metal layer
US11387095B2 (en) * 2020-08-21 2022-07-12 Infineon Technologies Austria Ag Passivation structuring and plating for semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
KR940007666B1 (ko) * 1990-12-26 1994-08-22 재단법인 한국전자통신연구소 이중층의 내열성 게이트를 사용한 자기정렬형 GaAs 전계효과 트랜지스터의 제조방법
US6436816B1 (en) * 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US7381634B2 (en) * 2005-04-13 2008-06-03 Stats Chippac Ltd. Integrated circuit system for bonding
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
US8314500B2 (en) * 2006-12-28 2012-11-20 Ultratech, Inc. Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220235470A1 (en) * 2021-01-25 2022-07-28 Infineon Technologies Austria Ag Method for fabricating a semiconductor device using wet etching and dry etching and semiconductor device
US12018387B2 (en) * 2021-01-25 2024-06-25 Infineon Technologies Austria Ag Method for fabricating a semiconductor device using wet etching and dry etching and semiconductor device

Also Published As

Publication number Publication date
US9627335B2 (en) 2017-04-18
US20150325535A1 (en) 2015-11-12
CN105097562A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102014119360B4 (de) Verfahren zur verarbeitung einer halbleitervorrichtung
DE102008052470B4 (de) Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102013108196A1 (de) Ein Chippackage und ein Verfahren zum Herstellen eines Chippackage
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102019118681B4 (de) Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE112018003432T5 (de) Halbleitervorrichtung und verfahren zur herstellung vonhalbleiterbauelementen
DE10023834A1 (de) Verfahren zur Schichtbildung und -strukturierung
DE102015100521B4 (de) Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE10222670A1 (de) Elektrische Vorrichtung, welche eine Metallkontaktstelle besitzt, auf die eine Metallverdrahtung gebondet ist, und ein Herstellungsverfahren davon
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned