DE10033035A1 - Einschalt-Rücksetzschaltung für ein Dualversorgungssystem - Google Patents

Abstract

Eine Einschalt-Rücksetzschaltung (100) für ein Dualversorgungssystem enthält einen Spannungsteiler (50), der durch die erste Stromversorgung gespeist wird, und eine durch die zweite Stromversorgung gespeiste Teilschaltung (60, 61, 62). Der Ausgang des Spannungsteilers ist mit einem Steuerknoten der ersten Rücksetz-Teilschaltung (61) verbunden, die im übrigen durch die zweite Stromversorgung gespeist wird. Eine zweite Rücksetz-Teilschaltung (62) wird genau geregelt und durch die zweite Stromversorgung gespeist. Die erste Rücksetz-Teilschaltung (61) sorgt für eine Umsetzung eines Signals mit einem durch das Potential der ersten Stromversorgung begrenzten Potential in ein Signal mit einem Potential, das dem der zweiten Stromversorgung entspricht. Nur wenn ein Steuersignal von dem Spannungsteiler (50) ein bestimmtes Potential erreicht und die zweite Stromversorgung ein bestimmtes Potential erreicht, wird die erste Rücksetz-Teilschaltung (61) in einer Weise aktiviert, die zur Folge hat, daß bei Signalgebung des Schaltungsausgangs beide Stromversorgungen bei einem geeigneten Potential liegen. Dies ist für Anwendungen bei Einsatz unter Strom in Dualversorgungssystemen nützlich.

Description

Die vorliegende Erfindung bezieht sich auf eine Schal­ tungsanordnung zum Erzeugen von Einschalt-Rücksetzsignalen zur Übertragung zu integrierten Schaltungssystemen. Insbeson­ dere bezieht sich die vorliegende Erfindung auf eine Ein­ schalt-Rücksetzschaltung, die eine Einschalt-Rücksetzung sperrt, bis die Stromversorgungsschiene mit hohem Potential ein definiertes Potential erreicht. Die vorliegende Erfindung bezieht sich ferner insbesondere auf eine Schaltungsanordnung zum Zurücksetzen des Einschaltzustandes, die arbeitet, wie es notwendig ist, wenn sie mit einer von Stromversorgungen mit verschiedenen Potentialen gespeisten Schaltungsanordnung ge­ koppelt ist. Die vorliegende Erfindung ist eine Einschalt- Rücksetzschaltung, die in Verbindung mit Systemen zur Um­ setzung von Logikpegeln verwendet wird.

Einschalt-Rücksetzschaltungen sind dafür ausgelegt, Si­ gnale zu auf Halbleitern basierenden Systemen zu übertragen, um einen Betrieb derartiger Systeme zu ermöglichen, nur wenn eine gemeinsame Hochpotential-Leistungsschiene ein bestimmtes minimales Potential erreicht. Diese Einschalt-Rücksetzschal­ tungen können verwendet werden, um einen Einsatz "unter Strom oder im aktiven Zustand" von Systemen oder Teilsystemen wie z. B. Leiterplatten, die zu Anfang nicht gespeist werden, in eine erweiterte gekoppelte Schaltungsanordnung zu ermögli­ chen, die gespeist wird. Die Einschalt-Rücksetzschaltungs­ anordnung soll das nicht gespeiste System oder Teilsystem vor wesentlichen anfänglichen Potentialschwankungen schützen, die eine Beschädigung oder unerwartete Betriebsanomalien in der Schaltungsanordnung hervorrufen können, die in das aktive Sy­ stem eingesetzt wird. In der Tat ist die Einschalt-Rücksetz­ schaltung dafür ausgelegt, eine Freigabeaktivierung des Teil­ systems zu sperren, bis das Potential der Leistungsschiene zur Aktivierung dieses speziellen Teilsystems geeignet ist.

Ein Spannungspegelwandler oder Umsetzerpuffer wird ver­ wendet, um die Logikpegel mit hoher und niedriger Spannung, die mit einem in den Puffer eingegebenen einzelnen Eingangs­ signal oder einem Paar Eingangssignale verbunden sind, auf hohe und niedrige Spannungspegel einzustellen, die mit der stromabwärtigen Schaltungsanordnung verträglich sind. Der Um­ setzerpuffer muß diese elektrischen Signale mit einer ge­ wünschten Amplitude und Rate übertragen, wobei vorzugsweise so wenig Leistung wie möglich verbraucht wird. Die Signal­ übertragung erfolgt zwischen aktiven Vorrichtungen, die sich entweder auf dem gleichen Halbleiterchip oder auf verschie­ denen Chips befinden. Die Vorrichtungen können nahe beiein­ ander oder in einem gewissen Abstand voneinander liegen. Ein Beispiel einer Schnittstelle benachbarter Vorrichtungen, die eine oder mehrere Busverbindungen erfordert, ist die Kopplung einer Leiterplatte mit einer anderen innerhalb eines Compu­ tersystems wie z. B. über einen rückseitigen Bus. Ein Beispiel einer eine oder mehrere Busverbindungen erfordernden Schnitt­ stelle entfernter Vorrichtungen ist die Kopplung eines Compu­ tersystems mit einem anderen.

Bekanntlich werden in digitalen Systemen die zwischen Vorrichtungen übertragenen Signale als entweder hoher Logik­ pegel ("1" oder "AN") oder niedriger Logikpegel ("0" oder "AUS") zugeordnet. Das spezielle Signalpotential, das defi­ niert, ob ein hoher Logikpegel oder ein niedriger Logikpegel übertragen wird, hängt von den Halbleiterkomponenten ab, die die mit dieser Übertragung verbundene Schaltungsanordnung bilden. Die häufigsten Schaltungskonfigurationen, die verwen­ det werden, um digitale Signale zu erzeugen, umfassen u. a. CMOS, eine Transistor-Transistor-Logik (TTL) und eine emit­ tergekoppelte Logik (ECL). Jede dieser logischen Konfigura­ tionen arbeitet verschieden als Funktion "des Pegelabstandes bzw. der Schwingung" (swing) zwischen einem Hochpegelsignal und einem Niedrigpegelsignal.

Für CMOS-Logiksysteme beispielsweise, die in erster Linie auf der Verwendung langsamerer, weniger Leistung verbrau­ chender MOS-Transistoren basieren, wird das Niedrigpegel­ signal im allgemeinen im Bereich von 0,6 Volt (V) oberhalb einer Niederpotential-Leistungsschiene GND entwickelt, die bei 0,0 V liegen kann. Im Bereich Vcc bis Vcc-0,6 V, wobei Vcc für eine nominelle 5-Volt-Stromversorgung zwischen 4,5 V und 5,5 V oder für eine nominelle 3,3-Volt-Stromversorgung zwischen 3,0 V und 3,6 V variieren kann, wird im allgemeinen ein Hochpegelsignal entwickelt. Bei der 3,3-Volt- Stromversorgung muß dann die differentielle Schwingung zwi­ schen einem Niedrigpegel- und Hochpegelsignal mindestens 2,4 Volt betragen, um sicherzustellen, daß eine gewünschte Ver­ schiebung zwischen einem Niedrigpegelsignal und einem Hochpe­ gelsignal auftritt. Seit kurzem werden nominelle 2-Volt- Stromversorgungen verwendet, um noch kleinere Vorrichtungen zu speisen. TTL- und ECL-Logikkonfigurationen basieren ande­ rerseits in erster Linie auf der Verwendung schnellerer, hohe Leistung verbrauchender bipolarer Transistoren. Die differen­ tielle Schwingung für eine Verschiebung zwischen einem Nied­ rigpegelsignal und einem Hochpegelsignal ist signifikant ge­ ringer, als sie für einen CMOS-Betrieb ist; sie kann bis zu 0,4 Volt klein sein. In einer TTL-Schaltungsanordnung bei­ spielsweise, die Vcc-abhängig ist, ist ein Hochpegelsignal einem Potential von etwa Vcc-0,8 V äquivalent, und ein Niedrigpegelsignal ist einem Potential von Vcc-1,9 V äqui­ valent. Somit kann man erkennen, daß bei zusammengehörigen CMOS- und Nicht-CMOS-Übertragungen Schwankungen der Potenti­ alschwingungen das Auslösen einer gewünschten Schwingung von einem Logikpegel zu einem anderen nicht automatisch sicher­ stellen. Geringere Potentialschwingungen in TTL-Signalen und insbesondere Niederspannungs-TTL-Schwingungen (LVTTL) können ferner keine Logikpegeländerung bewirken, die mit daran ange­ schlossenen CMOS-Transistoren verbunden ist. Signal­ schwingungen, die volle CMOS-Potentiale, seien sie hoch oder niedrig, nicht erreichen oder dies zumindest relativ langsam tun, können alternativ dazu bewirken, daß sowohl ein Pull-Up- Transistor (P-Typ-MOS) als auch ein Pull-Down-Transistor (N- Typ-MOS) zur gleichen Zeit eingeschaltet sind. Dies erzeugt einen direkten Stromfluß von Schiene zu Schiene durch die eingeschalteten PMOS- und NMOS-Transistoren. Dieser Strom ist als gleichzeitiger Leitungsstrom oder Leckstrom bekannt und eine unerwünschte Stromverbrauchsquelle.

Es gibt verschiedene Entwürfe von Einschalt-Rücksetz­ schaltungen. In einem vereinfachten Diagramm in Fig. 1 ist eine Schaltung veranschaulicht, die erwiesenermaßen in Syste­ men nach dem Stand der Technik ausreicht, die eine Umsetzung eines Rücksetzsignals bei einem Potential zu einem Signal bei einem höherem Potential erfordern. Die dargestellte Rücksetz­ schaltung 10 nach dem Stand der Technik mit Umsetzung enthält eine erste Rücksetz-Teilschaltung 20, die durch eine erste Hochpotential-Leistungsschiene Vcca bei einem ersten Potential gespeist wird, und eine zweite Rücksetz-Teilschaltung 30, die durch eine zweite Hochpotential-Leistungsschiene Vccb bei einem zweiten Potential gespeist wird, das höher als das er­ ste Potential Vcca ist. Eine einfache Teilschaltung 40 eines Logikpegelumsetzers erhöht das der Rücksetz-Teilschaltung 20 zugeordnete Potential auf das der Rücksetz-Teilschaltung 30 zugeordnete, um eine geeignete Schnittstelle der Rücksetz- Teilschaltung 20 mit der Rücksetz-Teilschaltung 30 und einer damit gekoppelten nachgeschalteten Schaltungsanordnung zu er­ möglichen. In Fig. 2 ist eine beispielhafte geeignete Umset­ zer-Teilschaltung dargestellt. Das umgesetzte Ausgangssignal am Ausgangsknoten B ist eine Eingabe in eine beliebige Art von Logikgatter, z. B. ein logisches NOR-Gatter NOR, das den Zustand des Ausgangs der Schaltung 10 steuern kann. Die Aus­ gabe eines Inverters IV4 ist die andere Eingabe in NOR. Wenn die Potentiale der Schaltungen 20 und 30 einen bestimmten de­ finierten Einstellwert überschritten haben, werden die Ausga­ ben von 40 und IV4 beide niedrig, und die Einschalt-Rücksetz­ schaltung wird dadurch aktiviert, daß RESET ein Hochpegelsi­ gnal beim Potential Vccb wird.

Nach Fig. 1 enthält die Teilschaltung 20 ferner einen aus Widerständen R1 und R2 gebildeten Spannungsteiler, worin R1 einen mit einer Hochpotential-Leistungsschiene Vcca gekoppel­ ten Hochpotentialknoten und R2 einen mit einer gemeinsamen Niederpotential-Leistungsschiene GND gekoppelten Niederpoten­ tialknoten aufweist. Ein mit einem NMOS-Transistor M1 in Rei­ he geschalteter Widerstand R3 dient als Inverter, wobei der Hochpotentialknoten von R3 mit Vcca und sein Niederpotential­ knoten mit dem Drain-Anschluß von M1 gekoppelt ist. Der Sour­ ceAnschluß von M1 ist mit GND gekoppelt, und dessen Gate- Anschluß ist mit dem Ausgang des Spannungsteilers R1/R2 ge­ koppelt. Während das Potential von Vcca ansteigt, erreicht es einen durch den Spannungsteiler definierten bestimmten Pegel, bei dem die Ausgabe des Inverters R3/M1 von einem Hochpegel­ signal zu einem Niedrigpegelsignal springt. Dieses Ausgangs­ signal wird bei einem vollen Vcca-Potential durch Inverter IV1 und IV2 zweimal invertiert, so daß die Ausgabe von IV2 an einem Knoten A das Äquivalent eines Niedrigpegelzustandes ist, wenn Vcca ein volles Potential erreicht. Es ist beson­ ders zu erwähnen, daß als Ersatz für den Transistor M1 eine andere Schalteinrichtung einschließlich beispielsweise eines bipolaren Transistors verwendet werden kann.

Die Teilschaltung 30 ist ähnlich aufgebaut. Im einzelnen enthält die Teilschaltung 30 einen aus Widerständen R4 und R5 gebildeten Spannungsteiler, worin R4 einen mit einer Hochpo­ tential-Leistungsschiene Vccb bei einem ersten Potential ge­ koppelten Hochpotentialknoten und R5 einen mit GND gekoppel­ ten Niedrigpotentialknoten aufweist. Ein mit einem NMOS- Transistor M2 in Reihe geschalteter Widerstand R6 dient als Inverter, wobei der Hochpotentialknoten von R6 mit Vccb ge­ koppelt ist und sein Niederpotentialknoten mit dem Drain- Anschluß von M2 gekoppelt ist. Der Source-Anschluß von M2 ist mit GND gekoppelt, und sein Gate-Anschluß ist mit dem Ausgang des Spannungsteilers R4/R5 gekoppelt. Während das Potential von Vccb ansteigt, erreicht es einen durch den Spannungs­ teiler definierten bestimmten Pegel, bei dem die Ausgabe des Inverters R6/M2 von einem Hochpegelsignal zu einem Niedrigpe­ gelsignal springt. Das Ausgangssignal wird bei vollem Vccb- Potential durch Inverter IV3 und IV4 zweimal invertiert, so daß die Ausgabe von IV4 einem Niedrigpegelzustand äquivalent ist, wenn Vccb volles Potential erreicht. Wie beim Transistor M1 kann natürlich jede beliebige Art von Schaltvorrichtung einschließlich beispielsweise eines bipolaren Transistors verwendet werden, um die Funktion des Transistors M2 auszu­ führen.

In Fig. 2 ist der Logikpegel-Umsetzer 40 dargestellt. Er enthält einen durch Vcca und GND gespeisten Inverter IV5. Die Eingabe in IV5 ist die Ausgabe des Inverters IV2 von der Teilschaltung 20 am Knoten A. Der Umsetzer 40 enthält ferner einen PMOS-Transistor M3 und Inverter IV6 und IV7. Eine zwei­ te Hochpotentialschiene Vccb und GND speisen alle drei Vor­ richtungen. Die Ausgabe des Inverters IV5 ist die Eingabe in IV6 und IV7. Der Ausgang von IV6 ist mit dem Gate-Anschluß von M3 gekoppelt, dessen Source-Anschluß mit Vccb und dessen Drain-Anschluß mit dem Ausgang von IV5 gekoppelt ist. Der Um­ setzer 40 ist so ausgelegt, daß der Inverter IV7 ein Niedrig­ pegelsignal an einem Knoten B nur abgibt, wenn die Ausgabe von IV5 hoch ist und M3 eingeschaltet ist. Damit IV5 ein Hochpegelsignal erzeugt, muß Vcca bei einem ausreichend hohen Potential liegen, um M1 der Teilschaltung 20 einzuschalten. Damit M3 des Umsetzers 40 eingeschaltet ist, muß die Eingabe in IV6 hoch sein, und das Potential von Vccb muß einen gewis­ sen Schwellenwert übersteigen, der größer als das dem von IV5 abgegebenen Hochpegelsignal zugeordnete Potential ist. Wenn dies geschieht, wird davon ausgegangen, daß die Stromversor­ gung einen geeigneten Zustand erreicht hat, um eine Aktivie­ rung des RESET-Signals zum Koppeln mit der stromabwärtigen Schaltungsanordnung zu erreichen.

Unglücklicherweise gibt es ein Problem bei der Verwendung der in Fig. 2 gezeigten Umsetzer-Teilschaltung 40 zusammen mit der in Fig. 1 dargestellten Rücksetzschaltung 10. Wenn der Inverter IV5 ein Hochpegelsignal erzeugt und Vccb im we­ sentlichen ausgeschaltet ist und daher kein Potential ein­ richtet, wird konkret ein Leckpfad erzeugt, so daß Strom vom Ausgang von IV5 durch den eingeschalteten Transistor M3 zu Vccb fließt. Dies hat eine unerwünschte Entwicklung des Leck­ stroms zur Folge, der unnötigerweise Leistung vom System ab­ zieht und die Betriebseffizienz reduziert. Ganz allgemein sei besonders erwähnt, daß Umsetzungsschaltungen Leistung ver­ brauchen, Signalausbreitungsverzögerungen erzeugen, keine vollständige Umsetzung liefern können und von Natur aus viel Schaltungsraum in Anspruch nehmen.

Daher wird eine Einschalt-Rücksetzschaltung zur Verwen­ dung bei einem Dual-Stromversorgungssystem benötigt, worin die beiden Stromversorgungen ungleiches Potential haben kön­ nen. Es wird auch eine Einschalt-Rücksetzschaltung ohne Pfade für Leckströme benötigt. Des weiteren wird eine Einschalt- Rücksetzschaltung für die Ausbreitung eines Versorgungs­ signals benötigt, das Stromversorgungen mit ungleichem Poten­ tial zugeordnet ist, ohne eine Umsetzerschaltung zu benöti­ gen, um Logiksignale verschiedener Potentiale umzuwandeln.

Aufgabe der vorliegenden Erfindung ist, eine Einschalt- Rücksetzschaltung zur Verwendung mit einem Dual-Stromversor­ gungssystem zu schaffen, worin die beiden Stromversorgungen ungleiches Potential haben können. Eine weitere Aufgabe der vorliegenden Erfindung ist, eine derartige Einschalt- Rücksetzschaltung ohne Pfade für Leckströme zu schaffen. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ei­ ne Einschalt-Rücksetzschaltung zur Ausbreitung eines Versor­ gungssignals zu liefern, das Stromversorgungen mit ungleichem Potential zugeordnet ist, ohne eine Umsetzerschaltung zu be­ nötigen, um Logiksignale verschiedener Potentiale umzuwan­ deln.

Diese und andere Aufgaben werden in der vorliegenden Er­ findung gelöst, indem die beschriebene Umsetzerschaltung be­ seitigt und die Kopplung bestimmter Komponenten der Rücksetz­ schaltung von Fig. 1 neu konfiguriert wird. Konkret beinhal­ tet die vorliegende Erfindung das Einrichten einer Einschalt- Rücksetzschaltung, die nur den Spannungsteiler mit der ersten Stromversorgung und alle restlichen Elemente der Rücksetz­ schaltung mit der zweiten Stromversorgung koppelt. Auf diese Weise wird die erste Stromversorgung verwendet, um eine Akti­ vierung eines ersten Eingangszweiges eines NOR-Gatters auszu­ lösen, während der zweite NOR-Eingangszweig weiter durch die zweite Stromversorgung gespeist wird. Die Inverterstufen der Teilschaltung 20 nach dem Stand der Technik sind nun vorzugs­ weise in der hierin ausführlich beschriebenen Art und Weise mit der zweiten Stromversorgung verbunden.

Die Abwandlung der Kopplung der verschiedenen Komponenten der Rücksetzschaltung nach dem Stand der Technik liefert meh­ rere Leistungsverbesserungen. Zunächst werden die mit dem Einschluß einer Umsetzerschaltung verbundenen Mängel mit der Beseitigung dieser Schaltung eliminiert. Zweitens gibt es keinen direkten Stromweg zwischen den ersten und zweiten Stromversorgungen insofern, als der mit der ersten Strom­ versorgung gekoppelte Spannungsteiler nur mit dem Steuer­ knoten der Schalteinrichtung gekoppelt ist, die durch die zweite Stromversorgung gespeist wird, und es somit keinen Pfad für einen Leckstrom gibt. Selbst wenn die zweite Strom­ versorgung abgeschaltet ist, ist drittens die mit der ersten Stromversorgung verbundene Logiksignaleingabe für die Rück­ setzoperation aufgrund der Steuerung des Rücksetzsignals durch das Logikgatter belanglos. Schließlich ist besonders zu erwähnen, daß die Einschalt-Rücksetzschaltung der vorliegen­ den Erfindung verwendet werden kann, um das Schwellenpotential zum Zurücksetzen des Einschaltzustandes in bezug auf jede Stromversorgung als Funktion der für die spezielle Spannungs­ teileranordnung ausgewählten ohmschen Widerstände zu definie­ ren.

Im folgenden wird eine Ausführungsform einer Einschalt- Rücksetzschaltung gemäß der vorliegenden Erfindung anhand von Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein vereinfachtes Schaltungsdiagramm, das eine Einschalt-Rücksetzschaltung nach dem Stand der Technik zur Kopplung an ein Dualversorgungsystem darstellt;

Fig. 2 ein vereinfachtes Schaltungsdiagramm, das einen Logikpegelumsetzer nach dem Stand der Technik zeigt, der als Teil der Einschalt-Rücksetzschaltung von Fig. 1 nach dem Stand der Technik verwendet wird; und

Fig. 3 ein vereinfachtes Schaltungsdiagramm, das die Ein­ schalt-Rücksetzschaltung für Dualversorgungen der vor­ liegenden Erfindung zeigt.

In Fig. 3 ist eine vereinfachte Veranschaulichung einer Einschalt-Rücksetzschaltung 100 der vorliegenden Erfindung dargestellt. Die in der Schaltung 100 der vorliegenden Erfin­ dung enthaltenen Komponenten, die die gleichen wie die Kompo­ nenten der in Fig. 1 gezeigten Schaltung 10 nach dem Stand der Technik sind, sind durch gleiche Zahlen bezeichnet. Die Rücksetzschaltung 100 enthält einen Rücksetz-Regelzweig 50, der durch eine erste Hochpotential-Leistungsschiene Vcca mit einem bestimmten Potential gespeist wird. Die Rücksetzschal­ tung 100 enthält ferner eine Umsetz- und Rücksetz-Teilschal­ tung 60, die durch eine zweite Hochpotential-Leistungsschiene Vccb mit einem bestimmten Potential gespeist wird, das von dem Potential der Schiene von Vcca verschieden ist. Ein Aus­ gang des Zweigs 50 ist an einem Knoten C mit einem Eingang einer Schaltung 60 gekoppelt. Der Knoten C liefert konkret ein Signal an eine Abfühlschaltung 61, die durch eine erste Stromversorgung geregelt wird, um ein Eingangssignal an ein Logikgatter wie z. B. ein NOR-Gatter NOR oder irgendeine ande­ re geeignete Logikvorrichtung zu regeln, die die Eingangs­ signale auswerten kann, um ein ausgewähltes Ausgangssignal zu erzeugen. Eine zweite Schaltung, eine Abfühlschaltung 62, die durch eine zweite Stromversorgung geregelt wird, liefert eine zweite Eingabe in NOR, die durch das Potential der Schiene Vccb geregelt wird. Wenn die Potentiale von Vcca und Vccb ei­ nen bestimmten definierten Einstellwert überschritten haben, werden die Ausgaben von 61 und 62 beide niedrig, und das Ein­ schalt-Rücksetzsignal wird dadurch aktiviert, daß RESET beim Potential von Vccb ein Hochpegelsignal ist.

Nach Fig. 3 enthält der Zweig 50 ferner einen Spannungs­ teiler, der von als Widerstände R1 und R2 bezeichneten ohm­ schen Widerständen gebildet wird, worin R1 einen mit der Hochpotential-Leistungsschiene Vcca gekoppelten Hochpotenti­ alknoten und R2 einen mit einer gemeinsamen Niederpotential- Leistungsschiene GND gekoppelten Niederpotentialknoten auf­ weist. Die Abgabe des durch den Zweig 50 am Konten C einge­ richteten Potentials ist durch die auswählbaren, mit den Wi­ derständen R1 und R2 verbundenen ohmschen Widerständen und das Potential von Vcca definiert.

Die Schaltung 61 enthält einen mit einem NMOS-Transistor M1 in Reihe geschalteten Widerstand R3, deren Kombination als Inverter dient. Die Abweichung von der Schaltung 10 nach dem Stand der Technik besteht in der Tatsache, daß der Gate- Anschluß von M1 noch mit dem Knoten C gekoppelt ist, so daß Vcca dessen Einschalten steuert, während das Potential an seinem Drain-Anschluß nun durch das Potential von Vccb gere­ gelt wird. Konkret ist nun der Hoehpotentialknoten von R3 mit Vccb gekoppelt, wohingegen sein Niederpotentialknoten mit dem Drain-Anschluß von M1 gekoppelt bleibt. Der Source-Anschluß von M1 ist mit GND gekoppelt. Während das Potential von Vcca ansteigt, erreicht es einen bestimmten, durch den Zweig 50 wie angegeben definierten Pegel, an welchem Punkt die Ausgabe des Inverters R3/M1 durch das Einschalten von M1 von einem Hochpegelsignal zu einem Niedrigpegelsignal springt, aber nur falls ein durch das Potential von Vccb definiertes entspre­ chendes Potential am Niederpotentialknoten von R3 vorliegt. Falls Vccb ausgeschaltet ist, kann M1 nicht arbeiten. Der Rest der Schaltung 61 enthält Inverter IV1 und IV2 nach dem Stand der Technik, die nun von Vccb statt Vcca gespeist wer­ den. Wieder ist besonders zu erwähnen, daß jede beliebige ge­ eignete Art von Schalteinrichtung für den Transistor M1 ein­ schließlich beispielsweise eines bipolaren Transistors sub­ stituiert werden kann. Es ist wichtig, daß solche Schaltein­ richtungen einen mit dem Ausgang des Spannungsteilers gekop­ pelten Steuerknoten und einen durch die zweite Stromversor­ gung Vccb versorgten Strompfad aufweisen.

Die Schaltung 62 bleibt im wesentlichen die gleiche wie die Teilschaltung 30 nach dem Stand der Technik. Konkret ent­ hält die Schaltung 62 einen aus Widerständen R4 und R5 gebil­ deten Spannungsteiler, worin R4 einen mit einer Hochpotenti­ al-Leistungsschiene Vccb bei einem ersten Potential gekoppel­ ten Hochpotentialknoten und R5 einen mit GND gekoppelten Nie­ derpotentialknoten aufweist. Ein mit einem NMOS-Transistor M2 in Reihe geschalteter Widerstand R6 dient als Inverter, worin der Hochpotentialknoten von R6 mit Vccb gekoppelt ist und dessen Niederpotentialknoten mit dem Drain-Anschluß von M2 gekoppelt ist. Der Source-Anschluß von M2 ist mit GND und dessen Gate-Anschluß mit den Ausgang des Spannungsteilers R4/R5 gekoppelt. Während das Potential von Vccb ansteigt, er­ reicht es einen bestimmten, durch den Spannungsteiler defi­ nierten Pegel, bei dem die Ausgabe des Inverters R6/M2 von einem Hochpegelsignal zu einem Niedrigpegelsignal springt. Dieses Ausgangssignal wird bei einem vollen Vccb-Potential durch Inverter IV3 und IV4 zweimal invertiert, so daß die Ausgabe von IV4 einem Niedrigpegelsignal äquivalent ist, wenn Vccb ein volles Potential erreicht. Der Transistor M2 reprä­ sentiert wieder eine steuerbare Schalteinrichtung und kann alternativ dazu beispielsweise ein bipolarer Transistor sein, der einen Steuerknoten und Hoch- und Niederpotentialknoten aufweist.

Im Betrieb liefert das Einschalten der Stromversorgung Vcca an C ein Potential, das dem Potential von Vcca minus der Abfall über R1 äquivalent ist. Wenn dieses Potential bei C das Schwellenpotential zum Einschalten am Gate-Anschluß von M1 erreicht, schaltet dieser Transistor ein. Das Einschalten des Transistors M1 stellt eine Niedrigpegelabgabe am Knoten D ein, die durch die Inverter IV1 und IV2 invertiert wird, um ein Niedrigpegelsignal an den ersten Eingang von NOR zu lie­ fern. Wird Vccb genügend hochgefahren, um eine Aktivierung von M1 zu ermöglichen, liefert der Inverter IV4 der Schaltung 62 ein Niedrigpegelsignal an den zweiten Eingang von NOR, wo­ durch ein Hochpegelsignal am Ausgang dieses Gate-Anschlusses erzeugt wird, um das Einschalt-Rücksetzsignal bei RESET aus­ zulösen.

Es ist besonders zu erwähnen, daß die Schaltung 100 nach Wunsch abgewandelt werden kann, um die Potentiale Vcca und Vccb, bei denen NOR ein Aktivierungssignal erzeugt, zu defi­ nieren, indem die ohmschen Widerstände der Widerstände der beiden Spannungsteileranordnungen ausgewählt werden. Es ist ebenfalls besonders zu erwähnen, daß jede der beiden Schienen Vcca und Vccb die höhere sein kann, um die Rücksetzaktivie­ rung für gegebene Potentiale an einer Schiene zu definieren.

Obgleich die Erfindung mit Verweis auf spezielle bei­ spielhafte Ausführungsformen beschrieben wurde, soll sie alle Abwandlungen und Äquivalente innerhalb des Umfangs der fol­ genden Ansprüche abdecken.

Claims (15)

1. Einschalt-Rücksetzschaltung (100), die durch eine er­ ste Hochpotential-Leistungsschiene (Vcca), eine zweite Hoch­ potential-Leistungsschiene (Vccb) und eine Niederpotential- Leistungsschiene (GND) gespeist wird, worin die erste Hochpo­ tentialschiene dafür ausgelegt ist, ein Potential zuzuführen, das von einem durch die zweite Hochpotentialschiene zuzufüh­ renden Potential verschieden ist, und worin die Schaltung ei­ nen Rücksetz-Ausgangsknoten (RESET) enthält, wobei die Schal­ tung umfaßt:

• a) einen Spannungsteiler (50) mit einem mit der ersten Hochpotential-Leistungsschiene gekoppelten Hochpotential­ knoten, einen mit der Niederpotential-Leistungsschiene gekop­ pelten Niederpotentialknoten und einem Ausgang (C);
• b) eine erste Rücksetz-Teilschaltung (61) mit einem mit dem Ausgang des Spannungsteilerzweiges (50) gekoppelten Steu­ erknoten, worin die erste Rücksetz-Teilschaltung mit der zweiten Hochpotential-Leistungsschiene gekoppelt ist, wobei die erste Rücksetz-Teilschaltung einen mit dem Rücksetz- Ausgangsknoten gekoppelten Ausgang aufweist; und
• c) eine zweite Rücksetz-Teilschaltung (62), die mit der zweiten Hochpotential-Leistungsschiene gekoppelt ist und ei­ nen mit dem Rücksetz-Ausgangsknoten gekoppelten Ausgang auf­ weist,

worin ein Signal des Ausgangs der ersten Rücksetz- Teilschaltung (61) und ein Signal des Ausgangs der zweiten Rücksetz-Teilschaltung (62) zusammen ein Signal am Rücksetz- Ausgangsknoten (RESET) definieren.

2. Schaltung nach Anspruch 1, worin der Spannungsteiler­ zweig (50) einen ersten ohmschen Widerstand (R1) und einen zweiten ohmschen Widerstand (R2) enthält, worin der erste ohmsche Widerstand einen mit der ersten Hochpotential- Leistungsschiene gekoppelten Hochpotentialknoten und einen mit einem Hochpotentialknoten des zweiten ohmschen Wider­ stands gekoppelten Niederpotentialknoten aufweist, worin der zweite ohmsche Widerstand einen mit der Niederpotential- Leistungsschiene gekoppelten Niederpotentialknoten enthält und worin der Niederpotentialknoten des ersten ohmschen Wi­ derstands der Ausgangsknoten (C) des Spannungsteilerzweiges (50) ist.

3. Schaltung nach Anspruch 2, worin die erste Rücksetz- Teilschaltung (61) einen Inverterzweig (R3, M1) mit einer Schalteinrichtung enthält, die einen mit dem Ausgangsknoten (C) des Spannungsteilers (50) gekoppelten Steuerknoten und einen mit der Niederpotential-Leistungsschiene gekoppelten Niederpotentialknoten aufweist.

4. Schaltung nach Anspruch 3, worin die Schalteinrichtung ein NMOS-Transistor (M1) ist.

5. Schaltung nach Anspruch 4, worin die erste Rücksetz- Teilschaltung (61) ferner einen ohmschen Widerstand (R3) mit einem mit der zweiten Hochpotential-Leistungsschiene (Vccb) gekoppelten Hochpotentialknoten und einem mit einem Drain- Anschluß (D) des NMOS-Transistors (M1) der ersten Rücksetz- Teilschaltung (61) gekoppelten Niederpotentialknoten auf­ weist.

6. Schaltung nach Anspruch 5, worin die erste Rücksetz- Teilschaltung (61) ferner einen ersten Inverter (IV1) und ei­ nen zweiten Inverter (IV2) enthält, die in Reihe geschaltet sind, worin ein Eingang des ersten Inverters (IV1) mit dem Niederpotentialknoten (D) des ohmschen Widerstands (3) der ersten Rücksetz-Teilschaltung (61) und ein Ausgang des zwei­ ten Inverters (IV2) mit dem Rücksetz-Ausgangsknoten (RESET) gekoppelt ist.

7. Schaltung nach Anspruch 6, worin die zweite Rücksetz- Teilschaltung (62) einen zweiten Spannungsteiler mit einem ersten ohmschen Widerstand (R4) und einem zweiten ohmschen Widerstand (R5) enthält, worin der erste ohmsche Widerstand (R4) einen mit der zweiten Hochpotential-Leistungsschiene (Vccb) gekoppelten Hochpotentialknoten und einen mit einem Hochpotentialknoten des zweiten ohmschen Widerstands (R5) des zweiten Spannungsteilers gekoppelten Niederpotentialknoten aufweist, worin ein Niederpotentialknoten des zweiten ohm­ schen Widerstands (R5) mit der Niederpotential-Leistungs­ schiene (Vccb) gekoppelt ist und der Niederpotentialknoten des ersten ohmschen Widerstands (R4) ein Ausgangsknoten des zweiten Spannungsteilers ist.

8. Schaltung nach Anspruch 7, worin die zweite Rücksetz- Teilschaltung (62) einen Inverterzweig (R6, M2) mit einer zweiten Schalteinrichtung enthält, die einen mit dem Aus­ gangsknoten des zweiten Spannungsteilers gekoppelten Steuer­ knoten und einen mit der Niederpotential-Leistungsschiene ge­ koppelten Niederpotentialknoten aufweist.

9. Schaltung nach Anspruch 8, worin die zweite Schaltein­ richtung ein NMOS-Transistor (M2) ist.

10. Schaltung nach Anspruch 9, worin die zweite Rücksetz- Teilschaltung (62) ferner einen ohmschen Widerstand (R6) mit einem mit der zweiten Hochpotential-Leistungsschiene (Vccb) gekoppelten Hochpotentialknoten und einem mit einem Drain- Anschluß des zweiten NMOS-Transistors (M2) der zweiten Rück­ setz-Teilschaltung gekoppelten Niederpotentialknoten auf­ weist.

11. Schaltung nach Anspruch 10, worin die zweite Rück­ setz-Teilschaltung (62) ferner einen dritten Inverter (IV3) und einen vierten Inverter (IV4) enthält, die in Reihe ge­ schaltet sind, worin ein Eingang des dritten Inverters (IV3) mit dem Niederpotentialknoten des ersten ohmschen Widerstands (6) des zweiten Spannungsteilers gekoppelt ist und ein Aus­ gang des vierten Inverters (IV4) mit dem Rücksetz-Ausgangs­ knoten (RESET) gekoppelt ist.

12. Schaltung nach Anspruch 11, ferner aufweisend eine Logikvorrichtung (NOR) mit einem ersten Eingangsknoten, einem zweiten Eingangsknoten und einem Ausgang, worin der erste Eingangsknoten mit dem Ausgang des zweiten Inverters (IV2) gekoppelt ist, der zweite Eingangsknoten mit dem Ausgangs­ knoten des vierten Inverters (IV4) gekoppelt ist und der Aus­ gangsknoten mit dem Rücksetz-Ausgangsknoten (RESET) gekoppelt ist.

13. Schaltung nach Anspruch 12, worin die Logikvorrich­ tung ein NOR-Gatter (NOR) ist.

14. Schaltung nach Anspruch 1, worin die erste Hoch­ potential-Leistungsschiene (Vcca) bei einem höheren Potential als das Potential der zweiten Hochpotential-Leistungsschiene (Vccb) gespeist wird.

15. Schaltung nach Anspruch 1, worin die zweite Hoch­ potential-Leistungsschiene (Vccb) bei einem höheren Potential als das Potential der ersten Hochpotential-Leistungsschiene (Vcca) gespeist wird.