CN219303667U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219303667U
CN219303667U CN202223116681.7U CN202223116681U CN219303667U CN 219303667 U CN219303667 U CN 219303667U CN 202223116681 U CN202223116681 U CN 202223116681U CN 219303667 U CN219303667 U CN 219303667U
Authority
CN
China
Prior art keywords
region
internal
pixel
data line
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223116681.7U
Other languages
English (en)
Inventor
朴亨埈
安俊勇
严努力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219303667U publication Critical patent/CN219303667U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置包括：第一区域、第二区域和第三区域，第二区域包括第一外部像素区域和第一内部像素区域，第一外部像素区域与和第一区域间隔开的第一外部列重叠，第一内部像素区域与和第一区域至少部分地重叠的第一内部列重叠；第一外部像素电路，布置在第一外部像素区域中并且连接到第一外部数据线，第一外部数据线沿着第一外部列延伸；第一内部像素电路，布置在第一内部像素区域中并且连接到第一内部数据线，第一内部数据线连接到第一外部数据线并且沿着第一内部列延伸；第一外部显示元件，在第一区域中与第一内部列重叠并且连接到第一外部像素电路；以及第一内部显示元件，与第一内部像素区域重叠并且连接到第一内部像素电路。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年11月23日在韩国知识产权局(KIPO)提交的第10-2021-0162786号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
一个或多个实施例涉及一种显示装置。
背景技术
近来，显示装置的用途已经多样化。另外，显示装置的厚度和重量正在减小，并且因此显示装置的使用范围正在变得更宽。
随着来自显示装置之中的由显示图像的区占据的区域的扩大，正在增加嫁接到显示装置上或与显示装置相关联的各种功能。为了增加各种功能，不断地研究在显示图像的同时包括执行各种功能的组件区域的显示装置。
实用新型内容
组件区域可以保持对光的高透射率或对声音的高透过率以执行其功能。因此，配置为驱动显示元件的像素电路可以不布置在组件区域中。在这种情况下，配置为驱动显示元件的像素电路可以布置在与组件区域相邻的相邻区域中，以与组件区域不重叠。
相邻区域可以是布置像素电路并且同时显示图像的区域。然而，当相邻区域仅布置在组件区域的一侧处时，用户可能识别相邻区域。
本公开的一个或多个实施例的各方面涉及一种显示装置，所述显示装置具有这样的形状：其中，相邻区域围绕组件区域的***的至少一部分，以防止或基本上防止用户识别相邻区域。
附加方面将部分地在随后的描述中阐述，并且根据所述描述将部分地是显而易见的，或者可以通过实践所呈现的本公开的实施例来获知。
一种显示装置包括：第一区域、围绕所述第一区域的至少一部分的第二区域和围绕所述第二区域的至少一部分的第三区域，所述第二区域包括第一外部像素区域和第一内部像素区域，所述第一外部像素区域与和所述第一区域间隔开的第一外部列重叠，所述第一内部像素区域与和所述第一区域至少部分地重叠的第一内部列重叠；第一外部数据线，沿着所述第一外部列延伸；第一内部数据线，电连接到所述第一外部数据线并且沿着所述第一内部列延伸；第一外部像素电路，布置在所述第一外部像素区域中并且电连接到所述第一外部数据线；第一内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第一内部数据线；第一显示元件，布置在所述第一区域中并且包括与所述第一内部列重叠并电连接到所述第一外部像素电路的第一外部显示元件；以及第二显示元件，布置在所述第二区域中并且包括与所述第一内部像素区域重叠并电连接到所述第一内部像素电路的第一内部显示元件。
所述显示装置还包括多条连接布线，所述多条连接布线从所述第二区域延伸到所述第一区域并且包括透明导电氧化物。布置在与所述第一外部列交叉的第一行中的所述多条连接布线的数量可以与布置在不同于所述第一行的第二行中的所述多条连接布线的数量不同。
所述显示装置还可以包括布置在所述第一外部像素区域中的中间像素电路。所述第二显示元件还可以包括中间显示元件，所述中间显示元件布置在所述第一外部像素区域中并且电连接到所述中间像素电路。
所述显示装置还可以包括：中间数据线，沿着所述第一外部列延伸并且电连接到所述中间像素电路；第一数据线，与所述中间数据线平行地沿着所述第一外部列延伸；以及第一像素电路，布置为在所述第三区域中与所述第一外部像素区域相邻，并且电连接到所述第一数据线。
所述显示装置还可以包括：第二数据线，与所述第一内部数据线平行地沿着所述第一内部列延伸；以及第二像素电路，布置为在所述第三区域中与所述第一内部像素区域相邻，并且电连接到所述第二数据线。
所述第二区域还可以包括第二外部像素区域，所述第二外部像素区域与不同于所述第一外部列并与所述第一区域间隔开的第二外部列重叠。所述显示装置还可以包括：第二外部数据线，沿着所述第二外部列延伸；第二内部数据线，电连接到所述第二外部数据线并且沿着所述第一内部列延伸；第二外部像素电路，布置在所述第二外部像素区域中并且电连接到所述第二外部数据线；以及第二内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第二内部数据线。所述第一显示元件还可以包括与不同于所述第一内部列的第二内部列重叠的第二外部显示元件。所述第一显示元件和所述第二显示元件中的任何一者可以包括第二内部显示元件，所述第二内部显示元件与所述第一区域至少部分地重叠并且与不同于所述第一内部列的所述第二内部列重叠。所述第二外部显示元件可以电连接到所述第二外部像素电路。所述第二内部显示元件可以电连接到所述第二内部像素电路。
所述显示装置还可以包括：第一连接布线，从所述第二外部列延伸到所述第二内部列，并且将所述第二外部像素电路和所述第二外部显示元件彼此电连接；以及第二连接布线，从所述第一内部列延伸到所述第二内部列，并且将所述第二内部像素电路和所述第二内部显示元件彼此电连接，其中，所述第一内部列可以布置在所述第二外部列与所述第二内部列之间。
所述显示装置还可以包括附加数据线，所述附加数据线电连接到所述第二内部数据线并且沿着所述第二内部列延伸。
所述显示装置还可以包括第三显示元件，所述第三显示元件布置在所述第三区域中并且包括小于所述第一显示元件的发射区域和所述第二显示元件的发射区域中的任何一者的发射区域。在所述第一外部列处所述第二区域的宽度可以小于(例如，少于)在所述第一内部列处所述第一区域的宽度和所述第二区域的宽度的总和。
所述第一区域和所述第二区域还可以包括布置在第一方向和垂直于所述第一方向的第二方向上的多个像素区域。所述多个像素区域可以包括：多个第一像素区域，与在所述第一方向上延伸的第一虚拟延伸线重叠；以及多个第二像素区域，与在所述第一方向上延伸且与所述第一虚拟延伸线相邻的第二虚拟延伸线重叠，其中，所述多个第一像素区域的数量与所述多个第二像素区域的数量之间的差可以是四的倍数。
根据一个或多个实施例，一种显示装置包括：第一区域、至少部分地围绕所述第一区域的第二区域和至少部分地围绕所述第二区域的第三区域；第一显示元件，布置在所述第一区域中；第二显示元件，布置在所述第二区域中；以及第三显示元件，布置在所述第三区域中并且包括小于所述第一显示元件的发射区域和所述第二显示元件的发射区域中的任何一者的发射区域。在与所述第一区域间隔开的第一外部列处所述第二区域的宽度小于(例如，少于)在与所述第一区域至少部分地重叠的第一内部列处所述第一区域的宽度和所述第二区域的宽度的总和。
所述第一区域和所述第二区域可以包括布置在第一方向和垂直于所述第一方向的第二方向上的多个像素区域。所述多个像素区域可以包括：多个第一像素区域，与在所述第一方向上延伸的第一虚拟延伸线重叠；以及多个第二像素区域，与在所述第一方向上延伸且与所述第一虚拟延伸线相邻的第二虚拟延伸线重叠。所述多个第一像素区域的数量与所述多个第二像素区域的数量之间的差可以是四的倍数。
所述显示装置还可以包括多条连接布线，所述多条连接布线从所述第二区域延伸到所述第一区域并且包括透明导电氧化物。布置在与所述第一外部列交叉的第一行中的所述多条连接布线的数量可以与布置在不同于所述第一行的第二行中的所述多条连接布线的数量不同。
所述第二区域可以包括与所述第一外部列重叠的第一外部像素区域和与所述第一内部列重叠的第一内部像素区域。所述显示装置还可以包括：第一外部数据线，沿着所述第一外部列延伸；第一内部数据线，电连接到所述第一外部数据线并且沿着所述第一内部列延伸；第一外部像素电路，布置在所述第一外部像素区域中并且电连接到所述第一外部数据线；以及第一内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第一内部数据线。所述第一显示元件可以包括与所述第一内部列重叠并电连接到所述第一外部像素电路的第一外部显示元件。所述第二显示元件可以包括布置在所述第一内部像素区域中并电连接到所述第一内部像素电路的第一内部显示元件。
所述第二区域还可以包括第二外部像素区域，所述第二外部像素区域与不同于所述第一外部列并与所述第一区域间隔开的第二外部列重叠。所述显示装置还可以包括：第二外部数据线，沿着所述第二外部列延伸；第二内部数据线，电连接到所述第二外部数据线并且沿着所述第一内部列延伸；第二外部像素电路，布置在所述第二外部像素区域中并且电连接到所述第二外部数据线；以及第二内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第二内部数据线。所述第一显示元件还可以包括与不同于所述第一内部列的第二内部列重叠的第二外部显示元件。所述第一显示元件和所述第二显示元件中的任何一者可以包括第二内部显示元件，所述第二内部显示元件与所述第一区域至少部分地重叠并且与不同于所述第一内部列的所述第二内部列重叠。所述第二外部显示元件可以电连接到所述第二外部像素电路。所述第二内部显示元件可以电连接到所述第二内部像素电路。
所述显示装置还可以包括：第一连接布线，从所述第二外部列延伸到所述第二内部列，并且将所述第二外部像素电路和所述第二外部显示元件彼此电连接；以及第二连接布线，从所述第一内部列延伸到所述第二内部列，并且将所述第二内部像素电路和所述第二内部显示元件彼此电连接。所述第一内部列可以布置在所述第二外部列与所述第二内部列之间。
所述显示装置还可以包括附加数据线，所述附加数据线电连接到所述第二内部数据线并且沿着所述第二内部列延伸。
所述显示装置还可以包括与所述第一外部像素区域重叠的中间像素电路。所述第二显示元件还可以包括中间显示元件，所述中间显示元件布置在所述第一外部像素区域中并且电连接到所述中间像素电路。
所述显示装置还可以包括：中间数据线，沿着所述第一外部列延伸并且电连接到所述中间像素电路；第一数据线，与所述中间数据线平行地沿着所述第一外部列延伸；以及第一像素电路，布置为在所述第三区域中与所述第一外部像素区域相邻，并且电连接到所述第一数据线。
所述显示装置还可以包括：第二数据线，与所述第一内部数据线平行地沿着所述第一内部列延伸；以及第二像素电路，布置为在所述第三区域中与所述第一内部像素区域相邻，并且电连接到所述第二数据线。
附图说明
根据以下结合附图进行的描述，本公开的特定实施例的以上和其它方面、特征和优点将更加显而易见，在附图中：
图1是示意性地示出根据实施例的显示装置的透视图；
图2是沿着图1的线A-A'截取的显示装置的截面图；
图3是示意性地示出根据实施例的连接(例如，电连接)到显示元件的像素电路的等效电路图；
图4是示意性地示出根据实施例的显示面板的平面图；
图5是沿着图4的线B-B'截取的显示面板的截面图；
图6A是根据实施例的图4的显示面板的部分C的放大图；
图6B是图6A的像素区域和减小的像素区域的放大图；
图7是根据实施例的图4的显示面板的部分D的放大图；
图8是根据实施例的图7的第一外部像素区域、第一外部对应像素区域和第一内部像素区域的放大图；
图9是根据另一实施例的图7的第一外部像素区域、第一外部对应像素区域和第一内部像素区域的放大图；
图10A和图10B是沿着图9的线E-E'截取的显示面板的截面图；
图11A是根据另一实施例的图4的显示面板的部分C的放大图；
图11B是图11A的像素区域和减小的像素区域的放大图；
图12是根据另一实施例的图4的显示面板的部分D的放大图；
图13是根据实施例的图12的第一外部像素区域、第二外部像素区域、第一外部对应像素区域、第二外部对应像素区域、第一内部像素区域和第一内部对应像素区域的放大图；
图14是根据实施例的图12的显示面板的部分F的放大图；
图15是根据实施例的图12的显示面板的部分G的放大图；
图16是根据另一实施例的图12的第一外部像素区域、第二外部像素区域、第一外部对应像素区域、第二外部对应像素区域、第一内部像素区域和第一内部对应像素区域的放大图；
图17是根据另一实施例的图12的显示面板的部分F的放大图；以及
图18是根据另一实施例的图12的显示面板的部分G的放大图。
具体实施方式
现在将更详细地参考其示例在附图中被示出的实施例，在附图中，相同的附图标记始终指代相同的元件，并且可以不重复反复的描述。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于本文中所阐述的描述。因此，下面通过参考附图来仅描述实施例以解释本描述的各方面。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。在整个本公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者它们的变体。
本公开可以具有各种修改和各种实施例，并且在附图中示出并在详细描述中更详细地描述特定实施例。参考参照附图更详细地描述的实施例，本公开的效果和特征以及实现本公开的效果和特征的方法将变得显而易见。然而，本公开不限于下面描述的实施例，并且可以以各种形式实施。
下面将参照附图更详细地描述一个或多个实施例。相同或彼此对应的那些元件被赋予相同的附图标记而不论图号如何，并且可以不重复冗余解释。
诸如“第一”和“第二”等的术语不用于限制含义，而是用于将一个组件与另一组件区分开。
在以下实施例中，以单数形式使用的表达包括复数表达，除非它在上下文中具有明显不同的含义。
将进一步理解的是，术语“包括”、“包含”、“含有”和/或“具有”当在本说明书中使用时，说明存在所陈述的特征、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、步骤、操作、元件、组件和/或它们的组。
将理解的是，当层、区或元件被称为“形成在”另一层、区或元件“上”时，所述层、区或元件可以直接或间接地形成在所述另一层、区或元件上。也就是说，例如，可以存在一个或多个居间的层、区或元件。
此外，在描述本公开的实施例时使用“可以”是指“本公开的一个或多个实施例”。
在附图中，为了便于描述，可以夸大或减小组件的尺寸。换句话说，因为为了便于解释而任意地示出了附图中的组件的尺寸和厚度，所以本公开不一定限于此。
当可以不同地实施特定实施例时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续地描述的工艺可以基本上同时被执行，或者以与所描述的顺序相反的顺序被执行。
当层、区或组件等连接到另一层、区或组件等时，所述层、所述区或所述组件等既可以直接连接到所述另一层、区或组件，也可以间接连接到所述另一层、区或组件等且居间的层、区或组件等在它们之间。例如，在说明书中，当层、区或组件等电连接到另一层、区或组件等时，所述层、区或组件等既可以直接电连接到所述另一层、区或组件等，也可以间接地电连接到所述另一层、区或组件等且一个或多个居间的层、区或组件等在它们之间。
在附图中，为了清楚起见，可以夸大和/或简化元件、层和区的相对尺寸。为了易于描述，在本文中可以使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”、“底部”和“顶部”等的空间相对术语以描述如附图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还旨在涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将定向“在”其它元件或特征“上方”或“之上”。因此，术语“在……下方”可以涵盖上方和下方两种方位。所述装置可以以其它方式(旋转90度或以其他方位)定向，并且应当相应地解释本文中使用的空间相对术语。
如本文中所使用的，术语“基本上”、“大约”和类似术语用作近似术语而非程度术语，并且旨在说明测量值或计算值的将由本领域普通技术人员认识到的固有偏差。考虑到讨论中的测量和与特定量的测量相关联的误差(即，测量***的局限性)，如本文中所使用的，“大约”或“近似”包括所陈述的值，并且表示在由本领域普通技术人员确定的特定值的可接受的偏差范围内。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同的含义。除非在本文中明确地如此定义，否则诸如在通用词典中定义的术语应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，并且不应当以理想化的或过于形式化的含义来解释所述术语。
图1是示意性地示出根据实施例的显示装置1的透视图。
参考图1，显示装置1可以显示图像。显示装置1可以包括像素PX。像素PX可以限定为其中显示元件发射光的区域。多个像素PX可以布置在显示装置1中。多个像素PX中的每一个可以发射光，并且多个像素PX可以显示图像。根据实施例，像素PX可以包括第一像素PX1、第二像素PX2和第三像素PX3。
显示装置1可以包括第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。像素PX可以布置在第一区域AR1、第二区域AR2和第三区域AR3中。因此，第一区域AR1、第二区域AR2和第三区域AR3可以是显示区域。像素PX可以不布置在第四区域AR4中，并且第四区域AR4可以是非显示区域。
第一区域AR1可以是与组件重叠的区域和布置有像素PX的区域。例如，第一像素PX1可以布置在第一区域AR1中。根据实施例，多个第一像素PX1可以布置在第一区域AR1中。因此，显示装置1可以与第一区域AR1中的组件重叠并且显示图像。
因为第一区域AR1可以是与组件重叠的区域，所以显示装置1可以在第一区域AR1中具有高的光透射率或声音透过率。例如，显示装置1的在第一区域AR1中的光透射率可以是大约10％或更大，优选地，25％或更大、40％或更大、50％或更大、85％或更大、或者90％或更大。根据实施例，显示装置1的在第一区域AR1中的光透射率或声音透过率可以等于或大于显示装置1的在第二区域AR2和第三区域AR3中的光透射率或声音透过率。
显示装置1可以包括至少一个第一区域AR1。例如，显示装置1可以包括一个第一区域AR1或多个第一区域AR1。
在图1中，第一区域AR1具有圆形形状，但是根据另一实施例，第一区域AR1可以具有任何形状，诸如椭圆形形状、星形形状、菱形形状、或其他多边形形状。在下文中，将主要更详细地描述第一区域AR1具有圆形形状的情况。
第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。例如，第二区域AR2可以完全地围绕第一区域AR1。作为另一示例，第二区域AR2可以仅围绕第一区域AR1的一部分。根据实施例，第二区域AR2可以沿着第一区域AR1的***延伸。根据实施例，第二区域AR2的***可以基本上具有椭圆形形状。根据另一实施例，第二区域AR2的在第一方向(例如，x方向或-x方向)上彼此间隔开的端部(例如，外端部)之间的距离可以与第二区域AR2的在第二方向(例如，y方向或-y方向)上彼此间隔开的端部(例如，外端部)之间的距离不同。例如，第二区域AR2的在第一方向(例如，x方向或-x方向)上彼此间隔开的端部(例如，外端部)之间的距离可以大于第二区域AR2的在第二方向(例如，y方向或-y方向)上彼此间隔开的端部(例如，外端部)之间的距离。
第二像素PX2可以布置在第二区域AR2中。根据实施例，多个第二像素PX2可以布置在第二区域AR2中。因此，显示装置1可以在第二区域AR2中显示图像。
在图1中，第一区域AR1和第二区域AR2布置在显示装置1的上侧处，但是根据另一实施例，第一区域AR1和第二区域AR2可以布置在显示装置1的下侧、右侧或左侧处。
第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。根据实施例，第三区域AR3可以在第一区域AR1和第二区域AR2周围(例如，至少部分地围绕第一区域AR1和第二区域AR2)。例如，第三区域AR3可以仅围绕第一区域AR1和第二区域AR2的一部分。作为另一示例，第三区域AR3可以完全地围绕第一区域AR1和第二区域AR2。根据实施例，显示装置1的在第三区域AR3中的分辨率可以等于或高于显示装置1的在第一区域AR1中的分辨率。显示装置1的在第三区域AR3中的分辨率可以等于或高于显示装置1的在第二区域AR2中的分辨率。
第四区域AR4可以在第三区域AR3周围(例如，至少部分地围绕第三区域AR3)。根据实施例，第四区域AR4可以完全地围绕第三区域AR3。根据实施例，第四区域AR4可以完全地围绕第一区域AR1、第二区域AR2和第三区域AR3。
图2是沿着图1的线A-A'截取的显示装置1的截面图。
参考图2，显示装置1可以包括显示面板10、面板保护构件PB、组件20和覆盖窗CW。显示面板10可以包括基底100、包括像素电路PC的像素电路层PCL、包括显示元件DPE的显示元件层DEL、封装层ENL、触摸传感器层TSL和光学功能层OFL。
显示装置1可以包括第一区域AR1、第二区域AR2和第三区域AR3。换句话说，第一区域AR1、第二区域AR2和第三区域AR3可以限定在基底100和基底100上的多层结构中。例如，第一区域AR1、第二区域AR2和第三区域AR3可以限定在基底100中。换句话说，基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。在下文中，主要更详细地描述基底100包括第一区域AR1、第二区域AR2和第三区域AR3的情况。
基底100可以包括诸如玻璃、石英和/或聚合物树脂等的绝缘材料。基底100可以是刚性基底或能够弯折、折叠或卷曲的柔性基底。
像素电路层PCL可以设置在基底100上。像素电路层PCL可以包括像素电路PC、连接布线CWL和绝缘层。像素电路PC可以包括至少一个薄膜晶体管。可以存在多个像素电路PC。多个像素电路PC可以布置在第二区域AR2和第三区域AR3中的至少一者中。像素电路PC可以不布置在第一区域AR1中。因此，显示面板10的在第一区域AR1中的透射率(例如，光透射率)可以高于显示面板10的在第二区域AR2和第三区域AR3中的透射率(例如，光透射率)。
连接布线CWL可以连接(例如，电连接)到像素电路PC。根据实施例，连接布线CWL可以连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。根据实施例，连接布线CWL可以包括透明导电氧化物。例如，连接布线CWL可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)的导电氧化物。
显示元件层DEL可以包括显示元件DPE并且设置在像素电路层PCL上。根据实施例，显示元件DPE可以通过发射光来实现像素PX。根据实施例，显示元件DPE可以是包括有机发射层的有机发光二极管。在一个或多个实施例中，显示元件DPE可以是发光二极管(LED)。LED的尺寸可以是微米级或纳米级。例如，LED可以是微型LED。在一个或多个实施例中，LED可以是纳米棒LED。纳米棒LED可以包括氮化镓(GaN)。根据实施例，颜色转换层可以设置在纳米棒LED上。颜色转换层可以包括量子点。在一个或多个实施例中，显示元件DPE可以是包括量子点发射层的量子点LED。在一个或多个实施例中，显示元件DPE可以是包括无机半导体的无机LED。在下文中，将主要更详细地描述显示元件DPE是有机发光二极管的情况。
可以存在多个显示元件DPE。多个显示元件DPE可以布置在第一区域AR1、第二区域AR2和第三区域AR3中。多个显示元件DPE可以包括布置在第一区域AR1中的第一显示元件DPE1、布置在第二区域AR2中的第二显示元件DPE2、以及布置在第三区域AR3中的第三显示元件DPE3。第一显示元件DPE1可以通过发射光来实现第一像素PX1。第二显示元件DPE2可以通过发射光来实现第二像素PX2。第三显示元件DPE3可以通过发射光来实现第三像素PX3。因此，显示装置1可以在第一区域AR1、第二区域AR2和第三区域AR3中显示图像。
显示元件DPE可以连接(例如，电连接)到像素电路PC。第一显示元件DPE1可以连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。根据实施例，第一显示元件DPE1可以通过连接布线CWL连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。第二显示元件DPE2可以连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。第三显示元件DPE3可以连接(例如，电连接)到布置在第三区域AR3中的像素电路PC。
封装层ENL可以设置在显示元件层DEL上。封装层ENL可以覆盖显示元件DPE。根据实施例，封装层ENL可以包括至少一个无机封装层和至少一个有机封装层。所述至少一个无机封装层可以包括来自氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化锌(ZnOx)、氧化硅(SiO2)、氮化硅(SiNx)和氮氧化硅(SiON)之中的至少一种无机材料。ZnOx可以是ZnO和/或ZnO2。所述至少一个有机封装层可以包括聚合物类材料。聚合物类材料的示例可以包括丙烯酸树脂、环氧树脂、聚酰亚胺和聚乙烯。根据实施例，所述至少一个有机封装层可以包括丙烯酸酯。
根据实施例，封装层ENL可以包括第一无机封装层310、有机封装层320和第二无机封装层330，第一无机封装层310、有机封装层320和第二无机封装层330以所陈述的顺序顺序地堆叠。例如，第二无机封装层330可以堆叠在第一无机封装层310上且有机封装层320在第二无机封装层330与第一无机封装层310之间。第一无机封装层310和第二无机封装层330可以防止或减少有机封装层320和/或显示元件DPE暴露于诸如湿气的异物。
根据另一实施例，封装层ENL可以具有基底100和透明构件的上部基底经由密封构件结合的结构，从而密封基底100与上部基底之间的内部空间。这里，可以在内部空间中定位吸湿剂或填料。密封构件可以是密封剂，并且根据另一实施例，密封构件可以包括通过激光束硬化的材料。例如，密封构件可以是玻璃料。详细地，密封构件可以包括作为有机密封剂的聚氨酯类树脂、环氧类树脂或丙烯酸类树脂、或者无机密封剂。根据实施例，密封构件可以包括硅树脂。聚氨酯类树脂可以使用例如聚氨酯丙烯酸酯。丙烯酸类树脂可以使用例如丙烯酸丁酯或丙烯酸乙基己基酯。在一个或多个实施例中，密封构件可以包括通过热硬化的材料。
触摸传感器层TSL可以根据外部输入(例如，触摸事件)获得坐标信息。触摸传感器层TSL可以包括触摸电极和连接到触摸电极的触摸布线。触摸传感器层TSL可以经由磁电容方法或互电容方法检测外部输入。
触摸传感器层TSL可以设置在封装层ENL上。根据实施例，触摸传感器层TSL可以直接设置在封装层ENL上。在这种情况下，诸如光学透明粘合剂层的粘合剂层可以不布置在触摸传感器层TSL与封装层ENL之间。根据另一实施例，触摸传感器层TSL可以单独地形成在触摸基底上并且之后经由诸如光学透明粘合剂层的粘合剂层结合在封装层ENL上。
光学功能层OFL可以包括反射防止层。反射防止层可以降低从外部朝向显示装置1入射的光(例如，外部光)的反射率。根据一个或多个实施例，光学功能层OFL可以是偏光膜。根据一个或多个实施例，光学功能层OFL可以实现为包括黑矩阵和彩色滤光器的滤光器板。
覆盖窗CW可以设置在显示面板10上。覆盖窗CW可以保护显示面板10。覆盖窗CW可以包括玻璃、蓝宝石和塑料中的至少一种。覆盖窗CW可以是例如超薄玻璃或无色聚酰亚胺。
面板保护构件PB可以设置在基底100下方。面板保护构件PB可以支撑和保护基底100。根据实施例，面板保护构件PB可以包括与第一区域AR1重叠的开口PB_OP。根据另一实施例，面板保护构件PB的开口PB_OP可以与第一区域AR1和第二区域AR2重叠。根据实施例，面板保护构件PB可以包括聚对苯二甲酸乙二醇酯或聚酰亚胺。
组件20可以设置在显示面板10下方。根据实施例，显示面板10可以布置在覆盖窗CW与组件20之间。根据实施例，组件20可以与第一区域AR1重叠。因此，根据实施例，第一区域AR1可以是组件区域。第二区域AR2可以是与组件区域相邻的相邻区域。
组件20是使用红外光或可见光的相机，并且可以包括成像器件。在一个或多个实施例中，组件20可以是太阳能电池、闪光灯、照度传感器、接近度传感器或虹膜传感器。在一个或多个实施例中，组件20可以具有接收声音的功能。为了防止组件20的功能被限制，驱动第一显示元件DPE1的像素电路PC可以布置在第二区域AR2中而不是第一区域AR1中。因此，显示面板10的在第一区域AR1中的透射率可以高于显示面板10的在第二区域AR2中的透射率。另外，显示面板10的在第一区域AR1中的透射率可以高于显示面板10的在第三区域AR3中的透射率。
图3是示意性地示出根据实施例的连接(例如，电连接)到显示元件DPE的像素电路PC的等效电路图。
参考图3，像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。
开关薄膜晶体管T2连接(例如，电连接)到扫描线SL和数据线DL中的每一者，并且可以基于从扫描线SL输入的扫描信号或开关电压将从数据线DL输入的数据信号或数据电压传输到驱动薄膜晶体管T1。存储电容器Cst连接(例如，电连接)到开关薄膜晶体管T2和驱动电压线PL，并且可以存储与从开关薄膜晶体管T2接收的电压和供给到驱动电压线PL的驱动电压ELVDD之间的差相对应的电压。
驱动薄膜晶体管T1连接(例如，电连接)到驱动电压线PL和存储电容器Cst中的每一者，并且可以配置为响应于存储在存储电容器Cst中的电压值控制从驱动电压线PL流过显示元件DPE的驱动电流。显示元件DPE可以根据驱动电流发射一定亮度的光。显示元件DPE的相对电极可以接收公共电压ELVSS。
在图3中，像素电路PC包括两个薄膜晶体管和一个存储电容器。然而，本公开不限于此。例如，像素电路PC可以包括3个或更多个薄膜晶体管。
图4是示意性地示出根据实施例的显示面板10的平面图。在图4中，与图1相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。在本公开中，“平面图”表示在垂直于由x方向和y方向形成的平面的z方向上观察的图。
参考图4，显示面板10可以包括基底100、像素电路PC和像素PX。根据实施例，基底100可以包括第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。根据实施例，第二区域AR2的***可以基本上具有椭圆形形状。根据另一实施例，第二区域AR2的在第一方向(例如，x方向或-x方向)上彼此间隔开的端部(例如，外端部)之间的距离可以与第二区域AR2的在第二方向(例如，y方向或-y方向)上彼此间隔开的端部(例如，外端部)之间的距离不同。例如，第二区域AR2的在第一方向(例如，x方向或-x方向)上彼此间隔开的端部(例如，外端部)之间的距离可以大于第二区域AR2的在第二方向(例如，y方向或-y方向)上彼此间隔开的端部(例如，外端部)之间的距离。第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。第三区域AR3可以在第一区域AR1和第二区域AR2周围(例如，至少部分地围绕第一区域AR1和第二区域AR2)。第四区域AR4可以在第三区域AR3周围(例如，至少部分地围绕第三区域AR3)。第四区域AR4可以在第一区域AR1、第二区域AR2和第三区域AR3周围(例如，至少部分地围绕第一区域AR1、第二区域AR2和第三区域AR3)。
像素电路PC可以不布置在第一区域AR1中。像素电路PC可以布置在第二区域AR2和/或第三区域AR3中。根据一个或多个实施例，像素电路PC可以布置在第四区域AR4中。可以存在多个像素电路PC。多个像素电路PC可以布置在第二区域AR2和第三区域AR3中。因此，显示面板10的在第一区域AR1中的声音透过率或光透射率可以高于显示面板10的在第二区域AR2中的声音透过率或光透射率。显示面板10的在第一区域AR1中的声音透过率或光透射率可以高于显示面板10的在第三区域AR3中的声音透过率或光透射率。
像素PX可以实现为诸如有机发光二极管的显示元件。像素PX可以包括第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1可以连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。根据实施例，第一像素PX1可以通过连接布线CWL连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。第二像素PX2可以连接(例如，电连接)到布置在第二区域AR2中的像素电路PC。第二像素PX2可以布置为与布置在第二区域AR2中的像素电路PC相邻，或者可以与布置在第二区域AR2中的像素电路PC重叠。第三像素PX3可以连接(例如，电连接)到布置在第三区域AR3中的像素电路PC。根据实施例，第三像素PX3可以布置为与布置在第三区域AR3中的像素电路PC相邻，或者可以与布置在第三区域AR3中的像素电路PC重叠。
可以存在多个像素PX，并且多个像素PX可以通过发射光来显示图像。根据实施例，可以存在多个第一像素PX1、多个第二像素PX2和多个第三像素PX3。多个第一像素PX1、多个第二像素PX2和多个第三像素PX3可以显示一个图像或彼此独立的不同图像。
根据实施例，显示面板10的在第一区域AR1和第二区域AR2中的分辨率可以等于或低于显示面板10的在第三区域AR3中的分辨率。例如，显示面板10的在第一区域AR1和第二区域AR2中的分辨率可以是显示面板10的在第三区域AR3中的分辨率的大约1/1、大约1/2、大约3/8、大约1/3、大约1/4、大约2/9、大约1/8、大约1/9或大约1/16。
第四区域AR4可以是未布置像素PX的非显示区域。根据实施例，显示面板10还可以包括布置在第四区域AR4中的第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、焊盘PAD、驱动电压供给线11和公共电压供给线13。
第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2中的一者可以通过扫描线SL将扫描信号施加到像素电路PC。根据实施例，第三区域AR3可以布置在第一扫描驱动电路SDRV1与第二扫描驱动电路SDRV2之间。根据实施例，多个像素PX中的一个可以从第一扫描驱动电路SDRV1接收扫描信号，并且多个像素PX中的另一个可以从第二扫描驱动电路SDRV2接收扫描信号。
焊盘PAD可以布置在在第四区域AR4的一侧处的焊盘区域PADA中。焊盘PAD可以不被绝缘层覆盖，但是可以被暴露以连接(例如，电连接)到显示电路板40。显示驱动单元41可以布置在显示电路板40中。
显示驱动单元41可以配置为产生传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的信号。显示驱动单元41配置为产生数据信号，并且所产生的数据信号可以通过扇出布线FW和连接到扇出布线FW的数据线DL传输到像素电路PC。
显示驱动单元41可以将驱动电压ELVDD(例如，参见图3)供给到驱动电压供给线11，并且将公共电压ELVSS(例如，参见图3)供给到公共电压供给线13。驱动电压ELVDD可以通过连接(例如，电连接)到驱动电压供给线11的驱动电压线PL供给到像素电路PC，并且公共电压ELVSS可以供给到连接(例如，电连接)到公共电压供给线13的显示元件的相对电极。
图5是沿着图4的线B-B'截取的显示面板10的截面图。
参考图5，显示面板10可以包括基底100、像素电路层PCL和显示元件层DEL。根据实施例，基底100可以包括第三区域AR3。基底100可以包括玻璃或诸如聚醚砜、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三乙酸纤维素或乙酸丙酸纤维素的聚合物树脂。根据实施例，基底100可以具有多层结构，所述多层结构包括包含上述聚合物树脂的基体层和阻挡层。包括聚合物树脂的基底100可以具有柔性的、可卷曲的或可弯折的特性。
像素电路层PCL可以设置在基底100上。像素电路层PCL可以包括像素电路PC、无机绝缘层IIL、第一有机绝缘层OIL1、连接电极CM、第二有机绝缘层OIL2以及第三有机绝缘层OIL3。根据实施例，无机绝缘层IIL可以包括缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119。
像素电路PC可以布置在第三区域AR3中。像素电路PC可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst。第一薄膜晶体管TFT1可以包括第一半导体层Act1、第一栅极电极GE1、第一源极电极SE1和第一漏极电极DE1。第二薄膜晶体管TFT2可以包括第二半导体层Act2、第二栅极电极GE2、第二源极电极SE2和第二漏极电极DE2。存储电容器Cst可以包括下部电极CE1和上部电极CE2。
缓冲层111可以设置在基底100上。缓冲层111可以包括诸如SiNx、SiON或SiO2的无机绝缘材料，并且可以是包括无机绝缘材料的单层结构或多层结构。
第一半导体层Act1可以包括硅半导体。第一半导体层Act1可以包括多晶硅。在一个或多个实施例中，第一半导体层Act1可以包括非晶硅。根据一个或多个实施例，第一半导体层Act1可以包括氧化物半导体或有机半导体。第一半导体层Act1可以包括沟道区、漏极区和源极区。漏极区和源极区可以布置在沟道区的相对两侧处。第一栅极电极GE1可以与沟道区重叠。
第一栅极电极GE1可以与第一半导体层Act1重叠。第一栅极电极GE1可以包括低电阻金属材料。第一栅极电极GE1可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以包括包含所述导电材料的多层结构或单层结构。
第一栅极绝缘层112可以布置在第一半导体层Act1与第一栅极电极GE1之间。因此，第一半导体层Act1可以与第一栅极电极GE1绝缘。第一栅极绝缘层112可以包括诸如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、氧化铪(HfO2)和/或ZnOx的无机绝缘材料。根据实施例，ZnOx可以是ZnO和/或ZnO2。
第二栅极绝缘层113可以覆盖第一栅极电极GE1。第二栅极绝缘层113可以设置在第一栅极电极GE1上。与第一栅极绝缘层112一样，第二栅极绝缘层113可以包括诸如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2和/或ZnOx的无机绝缘材料。根据实施例，ZnOx可以是ZnO和/或ZnO2。
上部电极CE2可以设置在第二栅极绝缘层113上。上部电极CE2可以与上部电极CE2下方的第一栅极电极GE1重叠。在这种情况下，上部电极CE2和第一栅极电极GE1可以彼此重叠且第二栅极绝缘层113介于上部电极CE2与第一栅极电极GE1之间，从而提供存储电容器Cst。换句话说，第一薄膜晶体管TFT1的第一栅极电极GE1可以用作存储电容器Cst的下部电极CE1。这样，存储电容器Cst和第一薄膜晶体管TFT1可以重叠。然而，本公开不限于此。例如，在一个或多个实施例中，存储电容器Cst可以与第一薄膜晶体管TFT1不重叠。上部电极CE2可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可以是包括这种材料的单层结构或多层结构。
第一无机绝缘层115可以覆盖上部电极CE2。根据实施例，第一无机绝缘层115还可以覆盖下部栅极电极BGE。第一无机绝缘层115可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx。根据实施例，ZnOx可以是ZnO和/或ZnO2。第一无机绝缘层115可以是包括上述无机绝缘材料的单层结构或多层结构。
第二半导体层Act2可以设置在第一无机绝缘层115上。根据实施例，第二半导体层Act2可以包括沟道区、源极区和漏极区。源极区和漏极区可以布置在沟道区的相对两侧处。第二半导体层Act2可以包括氧化物半导体。例如，第二半导体层Act2可以包括基于Zn氧化物的材料，诸如Zn氧化物、In-Zn氧化物或Ga-In-Zn氧化物。在一个或多个实施例中，第二半导体层Act2可以包括在ZnO中含有诸如铟(In)、镓(Ga)或锡(Sn)的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第二半导体层Act2的源极区和漏极区可以通过这样的方式形成：通过调节氧化物半导体的载流子浓度使氧化物半导体导电。例如，第二半导体层Act2的源极区和漏极区可以通过这样的方式形成：经由通过使用基于氢的气体、基于氟的气体或它们的组合对氧化物半导体执行等离子体工艺来增加载流子浓度。
第二无机绝缘层117可以覆盖第二半导体层Act2。第二无机绝缘层117可以布置在第二半导体层Act2与第二栅极电极GE2之间。根据实施例，第二无机绝缘层117可以完全地设置在基底100上。根据实施例，可以根据第二栅极电极GE2的形状图案化第二无机绝缘层117。第二无机绝缘层117可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx。根据实施例，ZnOx可以是ZnO和/或ZnO2。第二无机绝缘层117可以是包括上述无机绝缘材料的单层结构或多层结构。
第二栅极电极GE2可以设置在第二无机绝缘层117上。第二栅极电极GE2可以与第二半导体层Act2重叠。第二栅极电极GE2可以与第二半导体层Act2的沟道区重叠。第二栅极电极GE2可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以包括包含所述导电材料的多层结构或单层结构。
层间绝缘层119可以覆盖第二栅极电极GE2。层间绝缘层119可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx。根据实施例，ZnOx可以是ZnO和/或ZnO2。层间绝缘层119可以是包括上述无机绝缘材料的单层结构或多层结构。
第一源极电极SE1和第一漏极电极DE1可以设置在层间绝缘层119上。第一源极电极SE1和第一漏极电极DE1可以连接(例如，电连接)到第一半导体层Act1。第一源极电极SE1和第一漏极电极DE1可以通过绝缘层的接触孔连接(例如，电连接)到第一半导体层Act1。例如，第一源极电极SE1和第一漏极电极DE1可以通过延伸穿过或贯穿第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119的接触孔连接到第一半导体层Act1。
第二源极电极SE2和第二漏极电极DE2可以设置在层间绝缘层119上。第二源极电极SE2和第二漏极电极DE2可以连接(例如，电连接)到第二半导体层Act2。第二源极电极SE2和第二漏极电极DE2可以通过绝缘层的接触孔连接(例如，电连接)到第二半导体层Act2。例如，第二源极电极SE2和第二漏极电极DE2可以通过延伸穿过或贯穿第二无机绝缘层117和层间绝缘层119的接触孔连接到第二半导体层Act2。
第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2可以各自包括具有高导电率的材料。第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2可以各自包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且各自包括包含所述导电材料的多层结构或单层结构。根据实施例，第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2可以具有Ti/Al/Ti的多层结构。
包括包含硅半导体的第一半导体层Act1的第一薄膜晶体管TFT1可以具有高可靠性。因此，当采用第一薄膜晶体管TFT1作为驱动薄膜晶体管(例如，图3的驱动薄膜晶体管T1)时，可以实现高质量的显示面板10。
因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使当驱动时间长时，电压降也可以不大。换句话说，即使在低频驱动期间，由电压降引起的图像的颜色变化也不大，并且因此低频驱动是可能的。这样，氧化物半导体具有低漏电流，并且因此通过将氧化物半导体用于除驱动薄膜晶体管之外的薄膜晶体管中的至少一者，可以在降低功耗的同时防止或减少漏电流。例如，第二薄膜晶体管TFT2可以用作开关薄膜晶体管(例如，图3的开关薄膜晶体管T2)。
下部栅极电极BGE可以设置在第二半导体层Act2下方。根据实施例，下部栅极电极BGE可以布置在第二栅极绝缘层113与第一无机绝缘层115之间。根据实施例，下部栅极电极BGE可以接收栅极信号。在这种情况下，第二薄膜晶体管TFT2可以具有其中栅极电极布置在第二半导体层Act2的上部部分和下部部分处的双栅极电极结构。
根据实施例，栅极布线GWL可以布置在第二无机绝缘层117与层间绝缘层119之间。根据实施例，栅极布线GWL可以通过提供在第一无机绝缘层115和第二无机绝缘层117中的接触孔连接(例如，电连接)到下部栅极电极BGE。
根据实施例，下部屏蔽层BSL可以布置在基底100与像素电路PC之间。根据实施例，下部屏蔽层BSL可以与第一薄膜晶体管TFT1重叠。可以将恒定电压施加到下部屏蔽层BSL。下部屏蔽层BSL布置在第一薄膜晶体管TFT1的下部部分处，并且因此减小了***干扰信号的对第一薄膜晶体管TFT1的影响，从而增加可靠性。
下部屏蔽层BSL可以包括透明导电材料。根据实施例，下部屏蔽层BSL可以包括透明导电氧化物。例如，下部屏蔽层BSL可以包括诸如ITO、IZO、ZnO、In2O3、IGO或AZO的导电氧化物。
第一有机绝缘层OIL1可以覆盖第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2。第一有机绝缘层OIL1可以包括有机材料。例如，第一有机绝缘层OIL1可以包括诸如通用聚合物(例如，聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物的有机绝缘材料。
连接电极CM可以设置在第一有机绝缘层OIL1上。这里，连接电极CM可以经由第一有机绝缘层OIL1的接触孔连接到第一漏极电极DE1或第一源极电极SE1。连接电极CM可以包括具有高导电率的材料。连接电极CM可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以包括包含所述导电材料的多层结构或单层结构。根据实施例，连接电极CM可以具有Ti/Al/Ti的多层结构。
第二有机绝缘层OIL2和第三有机绝缘层OIL3可以在覆盖连接电极CM的同时被布置。第二有机绝缘层OIL2和第三有机绝缘层OIL3可以包括有机材料。例如，第二有机绝缘层OIL2和第三有机绝缘层OIL3可以各自包括诸如通用聚合物(例如，PMMA或PS)、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物的有机绝缘材料。
显示元件层DEL可以设置在像素电路层PCL上。显示元件层DEL可以包括显示元件。根据实施例，显示元件层DEL可以包括有机发光二极管OLED作为显示元件。有机发光二极管OLED可以设置在第三有机绝缘层OIL3上。
有机发光二极管OLED可以连接(例如，电连接)到像素电路PC。有机发光二极管OLED可以通过连接(例如，电连接)到布置在第三区域AR3中的像素电路PC来实现第三像素PX3。有机发光二极管OLED可以包括像素电极211、发射层212和相对电极213。
像素电极211可以设置在第三有机绝缘层OIL3上。像素电极211可以通过提供在第二有机绝缘层OIL2和第三有机绝缘层OIL3中的接触孔连接(例如，电连接)到连接电极CM。
像素电极211可以包括诸如ITO、IZO、ZnO、In2O3、IGO或AZO的导电氧化物。根据另一实施例，像素电极211可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物的反射层。根据另一实施例，像素电极211还可以包括在反射层上/下方的由ITO、IZO、ZnOx或In2O3形成的层。
像素限定层215可以包括暴露像素电极211的中心部分的开口215OP，并且可以设置在像素电极211上。开口215OP可以限定从有机发光二极管OLED发射的光的发射区域。
像素限定层215可以包括有机绝缘材料。根据另一实施例，像素限定层215可以包括诸如SiNx、SiON或SiO2的无机绝缘材料。根据另一实施例，像素限定层215可以包括有机绝缘材料和无机绝缘材料。根据一个或多个实施例，像素限定层215可以包括光阻挡材料并且被提供为黑色。光阻挡材料可以包括包含炭黑、碳纳米管或黑色颜料的树脂或浆料。光阻挡材料可以包括诸如镍(Ni)、铝(Al)、钼(Mo)或它们的合金的金属的颗粒、金属氧化物(例如，氧化铬)的颗粒或金属氮化物(例如，氮化铬)的颗粒。当像素限定层215包括光阻挡材料时，可以减少由布置在像素限定层215的下部部分处的金属结构引起的外部光反射。
发射层212可以设置在像素电极211上。发射层212可以与开口215OP重叠。发射层212可以包括低分子量材料或高分子量材料，并且发射红光、绿光、蓝光或白光。
根据一个或多个实施例，空穴注入层(HIL)和/或空穴传输层(HTL)可以布置在像素电极211与发射层212之间。根据实施例，HTL可以包括聚(3,4-乙烯二氧噻吩)聚苯乙烯磺酸盐(PEDOT：PSS)，并且发射层212可以包括诸如聚苯撑乙烯(PPV)类材料和聚芴类材料的高分子材料。
相对电极213可以设置在发射层212上。相对电极213可以包括具有低功函数的导电材料。例如，相对电极213可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的合金的(半)透明层。在一个或多个实施例中，相对电极213还可以包括在包含以上材料的(半)透明层上的层，所述层包括ITO、IZO、ZnO或In2O3。
根据一个或多个实施例，电子传输层(ETL)和/或电子注入层(EIL)可以布置在发射层212与相对电极213之间。
图6A是根据实施例的图4的显示面板10的部分C的放大图。图6B是图6A的像素区域PA和减小的像素区域SPA的放大图。
参考图6A和图6B，显示面板10可以包括基底100、第一显示元件DPE1、第二显示元件DPE2和第三显示元件DPE3。基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。第一区域AR1可以是与组件重叠的区域。根据实施例，第一区域AR1可以具有圆形形状或接近圆的多边形形状。根据实施例，第一区域AR1可以具有与虚拟圆ICC重叠的多边形形状。
第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。根据实施例，第二区域AR2可以包括第一部分P1和第二部分P2，第一部分P1和第二部分P2布置为第一区域AR1在第一部分P1与第二部分P2之间。第一部分P1可以在第一区域AR1的一侧处与第一区域AR1相邻，并且第二部分P2可以在第一区域AR1的另一侧(例如，相对侧)处与第一区域AR1相邻。在图6A中，第一部分P1和第二部分P2彼此间隔开，但是根据另一实施例，第一部分P1和第二部分P2可以是一个区域(例如，第一部分P1和第二部分P2可以形成单一的、连续的区域)。在这种情况下，第二区域AR2可以完全地围绕第一区域AR1。
第一区域AR1和第二区域AR2可以包括多个像素区域PA。多个像素区域PA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。换句话说，可以描述成多个像素区域PA布置为多个列和多个行。根据实施例，第一方向(例如，x方向或-x方向)和第二方向(例如，y方向或-y方向)可以彼此垂直地交叉。
布置在第一方向(例如，x方向或-x方向)上的多个像素区域PA的数量可以在第二方向(例如，y方向或-y方向)上至少部分地变化。例如，布置在第一方向(例如，x方向或-x方向)上并与第一区域AR1的中心交叉的多个像素区域PA的数量可以大于布置在第一方向(例如，x方向或-x方向)上并与第一区域AR1的边缘交叉的多个像素区域PA的数量。
布置在第二方向(例如，y方向或-y方向)上的多个像素区域PA的数量可以在第一方向(例如，x方向或-x方向)上至少部分地变化。例如，布置在第二方向(例如，y方向或-y方向)上并与第一区域AR1的中心交叉的多个像素区域PA的数量可以大于布置在第二方向(例如，y方向或-y方向)上并与第二区域AR2的边缘交叉的多个像素区域PA的数量。
外部列OC可以是与第一区域AR1间隔开的列。外部列OC可以在第二方向(例如，y方向或-y方向)上延伸并且可以在第一方向(例如，x方向或-x方向)上与第一区域AR1间隔开。外部列OC可以与布置在第二区域AR2中的多个像素区域PA中的一些像素区域PA重叠。可以存在多个外部列OC。例如，外部列OC可以包括第一外部列OC1和第二外部列OC2。
内部列IC可以是与第一区域AR1至少部分地重叠的列。内部列IC可以在第二方向(例如，y方向或-y方向)上延伸。内部列IC可以与布置在第二区域AR2中的多个像素区域PA中的其它一些像素区域PA和布置在第一区域AR1中的多个像素区域PA重叠。可以存在多个内部列IC。例如，内部列IC可以包括第一内部列IC1和第二内部列IC2。
在第一外部列OC1中第二区域AR2的宽度Wd1可以小于(例如，少于)在第一内部列IC1中第一区域AR1的宽度和第二区域AR2的宽度的总和Wt。在第一外部列OC1中第二区域AR2的宽度Wd1可以是第二区域AR2的在第二方向(例如，y方向或-y方向)上的长度。在第一内部列IC1中第一区域AR1和第二区域AR2的宽度的总和Wt可以是在第一内部列IC1中第一区域AR1的在第二方向(例如，y方向或-y方向)上的长度和第二区域AR2的在第二方向(例如，y方向或-y方向)上的长度的总和。根据实施例，第一外部列OC1中的多个像素区域PA的数量可以小于(例如，少于)第一内部列IC1中的多个像素区域PA的数量。
第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。根据实施例，第三区域AR3可以在第一区域AR1和第二区域AR2周围(例如，至少部分地围绕第一区域AR1和第二区域AR2)。例如，第三区域AR3可以完全地围绕第一区域AR1和第二区域AR2。
第三区域AR3可以包括多个减小的像素区域SPA。多个减小的像素区域SPA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。根据实施例，减小的像素区域SPA的面积可以小于像素区域PA的面积。例如，像素区域PA的面积可以比减小的像素区域SPA的面积大六倍。在这种情况下，一个像素区域PA的在第一方向(例如，x方向或-x方向)上的长度可以与布置在第一方向(例如，x方向或-x方向)上的两个减小的像素区域SPA的长度相对应。一个像素区域PA的在第二方向(例如，y方向或-y方向)上的长度可以与第二方向(例如，y方向或-y方向)上的三个减小的像素区域SPA的长度相对应。
第一显示元件DPE1可以布置在第一区域AR1中。根据实施例，可以存在多个第一显示元件DPE1，并且多个第一显示元件DPE1可以布置在第一区域AR1中。根据实施例，第一显示元件DPE1可以发射蓝光、绿光或红光。根据另一实施例，第一显示元件DPE1可以发射蓝光、绿光、红光或白光。第一显示元件DPE1可以包括第一发射区域EA1。第一发射区域EA1可以是其中第一显示元件DPE1发射光的区域。因此，第一显示元件DPE1可以实现第一像素PX1。
第一显示元件DPE1可以布置在与第一区域AR1重叠的像素区域PA中。根据实施例，一个第一显示元件DPE1可以布置在一个像素区域PA中。根据另一实施例，多个第一显示元件DPE1可以布置在一个像素区域PA中。例如，发射蓝光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以布置在一个像素区域PA中。换句话说，蓝色显示元件DPEB和绿色显示元件DPEG可以布置在一个像素区域PA中。发射蓝光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以各自布置为与像素区域PA的角部相邻。例如，发射蓝光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以与像素区域PA的分离的角部相邻且像素区域PA的中心点在发射蓝光的第一显示元件DPE1与发射绿光的第一显示元件DPE1之间。作为另一示例，发射红光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以布置在一个像素区域PA中。换句话说，红色显示元件DPER和绿色显示元件DPEG可以布置在一个像素区域PA中。发射红光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以各自布置为与像素区域PA的角部相邻。例如，发射红光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以与像素区域PA的分离的角部相邻且像素区域PA的中心点在发射红光的第一显示元件DPE1与发射绿光的第一显示元件DPE1之间。
根据实施例，蓝色显示元件DPEB的面积可以大于红色显示元件DPER的面积。根据实施例，红色显示元件DPER的面积可以大于绿色显示元件DPEG的面积。
根据实施例，发射蓝光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以布置在一个像素区域PA中。发射红光的第一显示元件DPE1和发射绿光的第一显示元件DPE1可以布置在与所述一个像素区域PA相邻的像素区域PA中。
第二显示元件DPE2可以布置在第二区域AR2中。根据实施例，可以存在多个第二显示元件DPE2，并且多个第二显示元件DPE2可以布置在第二区域AR2中。根据实施例，第二显示元件DPE2可以发射蓝光、绿光或红光。根据另一实施例，第二显示元件DPE2可以发射蓝光、绿光、红光或白光。第二显示元件DPE2可以包括第二发射区域EA2。第二发射区域EA2可以是其中第二显示元件DPE2发射光的区域。因此，第二显示元件DPE2可以实现第二像素PX2。根据实施例，第二区域AR2中的第二显示元件DPE2的布置可以与第一区域AR1中的第一显示元件DPE1的布置相同或相似。
根据实施例，发射绿光的第一显示元件DPE1和发射绿光的第二显示元件DPE2可以在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上并排布置。发射蓝光或红光的第一显示元件DPE1和发射蓝光或红光的第二显示元件DPE2可以在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上并排布置。第一显示元件DPE1和第二显示元件DPE2的这种布置可以被称为Pentile MatrixTM结构或RGBG矩阵结构。
第三显示元件DPE3可以布置在第三区域AR3中。根据实施例，可以存在多个第三显示元件DPE3，并且多个第三显示元件DPE3可以布置在第三区域AR3中。根据实施例，第三显示元件DPE3可以发射蓝光、绿光或红光。根据另一实施例，第三显示元件DPE3可以发射蓝光、绿光、红光或白光。第三显示元件DPE3可以包括第三发射区域EA3。第三发射区域EA3可以是其中第三显示元件DPE3发射光的区域。因此，第三显示元件DPE3可以实现第三像素PX3。根据实施例，多个第三显示元件DPE3可以布置为Pentile MatrixTM结构或RGBG矩阵结构。
第三发射区域EA3可以小于第一发射区域EA1和第二发射区域EA2中的一者。在这种情况下，第三区域AR3中每单位面积的第三像素PX3的数量可以大于第一区域AR1中每单位面积的第一像素PX1的数量。第三区域AR3中每单位面积的第三像素PX3的数量可以大于第二区域AR2中每单位面积的第二像素PX2的数量。因此，显示面板10的在第三区域AR3中的分辨率可以高于显示面板10的在第一区域AR1中的分辨率和显示面板10的在第二区域AR2中的分辨率。
与所描述的实施例不同，当第二区域AR2仅布置在第一区域AR1的一侧和另一侧处而不至少部分地围绕第一区域AR1的***(例如，外周边)时，第二区域AR2可以具有矩形形状。在这种情况下，由第一区域AR1和第二区域AR2占据的区域可能增加，并且因此用户可能根据与第三区域AR3的分辨率差异容易地识别第一区域AR1和第二区域AR2。在一个或多个实施例中，在第一外部列OC1中第二区域AR2的宽度Wd1可以小于(例如，少于)在第一内部列IC1中第一区域AR1的宽度和第二区域AR2的宽度的总和Wt。因此，即使当第一区域AR1和第二区域AR2与第三区域AR3具有分辨率差异时，第一区域AR1和第二区域AR2也可以不容易被用户识别并且可以改善美感。
图7是根据实施例的图4的显示面板10的部分D的放大图。图8是根据实施例的图7的第一外部像素区域OPA1、第一外部对应像素区域OCPA1和第一内部像素区域IPA1的放大图。在图7和图8中，与图6A和图6B相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图7和图8，显示面板10可以包括基底100、外部数据线ODL、内部数据线IDL、桥接布线BRL、第一外部像素电路OPC1、第一内部像素电路IPC1、中间像素电路MPC、连接布线CWL、第一显示元件DPE1、第二显示元件DPE2和第三显示元件DPE3。基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。
第一区域AR1和第二区域AR2可以包括多个像素区域PA。多个像素区域PA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。换句话说，多个像素区域PA沿着多个列和多个行布置。
外部列OC可以是与第一区域AR1间隔开的列。外部列OC可以在第二方向(例如，y方向或-y方向)上延伸并且可以在第一方向(例如，x方向或-x方向)上与第一区域AR1间隔开。外部列OC可以与布置在第二区域AR2中的多个像素区域PA中的一些重叠。可以存在多个外部列OC。例如，外部列OC可以包括第一外部列OC1、第二外部列OC2、第三外部列OC3和第四外部列OC4。
多个像素区域PA可以包括与第一外部列OC1重叠的第一外部像素区域OPA1。根据实施例，多个像素区域PA可以包括与第一外部列OC1重叠的第一外部像素区域OPA1、与第二外部列OC2重叠的第二外部像素区域、与第三外部列OC3重叠的第三外部像素区域、以及与第四外部列OC4重叠的第四外部像素区域。
内部列IC可以是至少部分地与第一区域AR1重叠的列。内部列IC可以在第二方向(例如，y方向或-y方向)上延伸。内部列IC可以与布置在第二区域AR2中的多个像素区域PA中的其它一些像素区域PA和布置在第一区域AR1中的多个像素区域PA重叠。可以存在多个内部列IC。例如，内部列IC可以包括第一内部列IC1、第二内部列IC2、第三内部列IC3和第四内部列IC4。
多个像素区域PA可以包括与第一内部列IC1重叠的第一内部像素区域IPA1。根据实施例，多个像素区域PA可以包括与第一内部列IC1重叠的第一内部像素区域IPA1、与第二内部列IC2重叠的第二内部像素区域、与第三内部列IC3重叠的第三内部像素区域、以及与第四内部列IC4重叠的第四内部像素区域。多个像素区域PA可以包括与第一内部列IC1重叠的第一外部对应像素区域OCPA1。
在第一外部列OC1中第二区域AR2的宽度Wd1可以小于(例如，少于)在第一内部列IC1中第一区域AR1的宽度和第二区域AR2的宽度的总和Wt。根据实施例，第一外部列OC1中的多个像素区域PA的数量可以小于(例如，少于)第一内部列IC1中的多个像素区域PA的数量。
第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。第三区域AR3可以包括多个减小的像素区域SPA。多个减小的像素区域SPA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。根据实施例，减小的像素区域SPA的面积可以小于像素区域PA的面积。
外部数据线ODL可以配置为传输数据信号并且沿着外部列OC延伸。外部数据线ODL可以在第二方向(例如，y方向或-y方向)上延伸。外部数据线ODL可以从第三区域AR3延伸到第二区域AR2。外部数据线ODL可以与第二区域AR2重叠。根据实施例，外部数据线ODL可以包括第一外部数据线ODL1、第二外部数据线ODL2和第三外部数据线ODL3。第一外部数据线ODL1可以沿着第一外部列OC1延伸。第二外部数据线ODL2可以沿着第二外部列OC2延伸。第三外部数据线ODL3可以沿着第三外部列OC3延伸。
内部数据线IDL可以沿着内部列IC延伸。内部数据线IDL可以在第二方向(例如，y方向或-y方向)上延伸。根据实施例，内部数据线IDL可以包括第一内部数据线IDL1、第二内部数据线IDL2和第三内部数据线IDL3。第一内部数据线IDL1可以沿着第一内部列IC1延伸。第二内部数据线IDL2可以沿着第二内部列IC2延伸。第三内部数据线IDL3可以沿着第三内部列IC3延伸。
内部数据线IDL可以连接(例如，电连接)到外部数据线ODL。第一内部数据线IDL1可以连接(例如，电连接)到第一外部数据线ODL1。因此，第一内部数据线IDL1和第一外部数据线ODL1可以配置为传输相同的第一数据信号。第二内部数据线IDL2可以连接(例如，电连接)到第二外部数据线ODL2。因此，第二内部数据线IDL2和第二外部数据线ODL2可以配置为传输相同的第二数据信号。第三内部数据线IDL3可以连接(例如，电连接)到第三外部数据线ODL3。因此，第三内部数据线IDL3和第三外部数据线ODL3可以配置为传输相同的第三数据信号。
内部数据线IDL可以从第三区域AR3延伸。在一个或多个实施例中，内部数据线IDL可以与内部列IC重叠并且连接(例如，电连接)到布置在第三区域AR3中的像素电路PC。
外部数据线ODL和内部数据线IDL可以连接(例如，电连接)到桥接布线BRL。桥接布线BRL可以在第一方向(例如，x方向或-x方向)上延伸。桥接布线BRL可以与外部数据线ODL和内部数据线IDL布置在不同的层上或不同的层处。根据实施例，绝缘层可以设置在桥接布线BRL上，并且外部数据线ODL和内部数据线IDL可以设置在绝缘层上。在这种情况下，桥接布线BRL和外部数据线ODL可以通过绝缘层的接触孔彼此连接(例如，电连接)。桥接布线BRL和内部数据线IDL可以通过绝缘层的接触孔彼此连接(例如，电连接)。例如，桥接布线BRL可以布置在无机绝缘层IIL(例如，参见图5)与第一有机绝缘层OIL1(例如，参见图5)之间。外部数据线ODL和内部数据线IDL可以布置在第一有机绝缘层OIL1(例如，参见图5)与第二有机绝缘层OIL2(参见图5)之间。
桥接布线BRL可以包括第一桥接布线BRL1、第二桥接布线BRL2和第三桥接布线BRL3。第一桥接布线BRL1可以连接(例如，电连接)第一外部数据线ODL1和第一内部数据线IDL1。第二桥接布线BRL2可以连接(例如，电连接)第二外部数据线ODL2和第二内部数据线IDL2。第三桥接布线BRL3可以连接(例如，电连接)第三外部数据线ODL3和第三内部数据线IDL3。
第一外部像素电路OPC1可以配置为驱动布置在第一区域AR1中的第一显示元件DPE1。第一外部像素电路OPC1可以布置在第一外部像素区域OPA1中。第一外部像素电路OPC1可以连接(例如，电连接)到第一外部数据线ODL1。第一外部像素电路OPC1可以配置为从第一外部数据线ODL1接收第一数据信号。根据实施例，第一外部像素电路OPC1和第一外部数据线ODL1可以通过中间桥接布线MBRL彼此连接(例如，电连接)。根据实施例，中间桥接布线MBRL可以与第一外部数据线ODL1布置在不同的层上或不同的层处。
第一内部像素电路IPC1可以配置为驱动布置在第二区域AR2中的第二显示元件DPE2。第一内部像素电路IPC1可以布置在第一内部像素区域IPA1中。第一内部像素电路IPC1可以连接(例如，电连接)到第一内部数据线IDL1。第一内部像素电路IPC1可以配置为从第一内部数据线IDL1接收第一数据信号。因此，与第一内部列IC1重叠的第一内部像素电路IPC1和与第一外部列OC1重叠的第一外部像素电路OPC1可以配置为即使当布置在不同的列中时也接收相同的第一数据信号。
中间像素电路MPC可以配置为驱动布置在第二区域AR2中的第二显示元件DPE2。中间像素电路MPC可以布置在第二区域AR2中。根据实施例，中间像素电路MPC可以布置在第一外部像素区域OPA1中。
连接布线CWL可以从第二区域AR2延伸到第一区域AR1。连接布线CWL可以在从外部列OC到内部列IC的方向上延伸。多条连接布线CWL可以在与外部列OC和内部列IC交叉的方向上延伸。连接布线CWL可以包括透明导电氧化物。
可以存在多条连接布线CWL。布置在与第一外部列OC1交叉的第一行R1中的多条连接布线CWL的数量可以与布置在不同于第一行R1的第二行R2中的多条连接布线CWL的数量不同。当第二行R2在第二方向(例如，y方向或-y方向)上比第一行R1更靠近第一区域AR1的边缘时，布置在第二行R2中的多条连接布线CWL的数量可以少于布置在第一行R1中的多条连接布线CWL的数量。例如，布置在第二行R2中的多条连接布线CWL的数量可以是3，并且布置在第一行R1中的多条连接布线CWL的数量可以是4。
第一显示元件DPE1可以布置在第一区域AR1中。根据实施例，可以存在多个第一显示元件DPE1，并且多个第一显示元件DPE1可以布置在第一区域AR1中。第一显示元件DPE1可以包括第一发射区域EA1。第一发射区域EA1可以是其中第一显示元件DPE1发射光的区域。
第一显示元件DPE1可以包括与第一内部列IC1重叠并连接(例如，电连接)到第一外部像素电路OPC1的第一外部显示元件ODPE1。第一外部显示元件ODPE1可以布置在第一外部对应像素区域OCPA1中。第一外部显示元件ODPE1可以通过连接布线CWL连接(例如，电连接)到第一外部像素电路OPC1。因此，像素电路可以不布置在第一区域AR1中，并且显示面板10的在第一区域AR1中的光透射率或声音透过率可以增加。
第二显示元件DPE2可以布置在第二区域AR2中。根据实施例，可以存在多个第二显示元件DPE2，并且多个第二显示元件DPE2可以布置在第二区域AR2中。第二显示元件DPE2可以包括第二发射区域EA2。第二发射区域EA2可以是其中第二显示元件DPE2发射光的区域。
第二显示元件DPE2可以包括与第一内部像素区域IPA1重叠并连接(例如，电连接)到第一内部像素电路IPC1的第一内部显示元件IDPE1。第一外部像素电路OPC1和第一内部像素电路IPC1可以配置为接收相同的第一数据信号。根据实施例，第一外部像素电路OPC1和第一内部像素电路IPC1可以配置为接收彼此不同的扫描信号并且独立地操作。
第二显示元件DPE2可以包括布置在第二区域AR2中的中间显示元件MDPE。在第二区域AR2中可以存在多个中间显示元件MDPE。中间显示元件MDPE可以连接(例如，电连接)到中间像素电路MPC。中间显示元件MDPE可以通过连接电极CM连接(例如，电连接)到中间像素电路MPC。
根据实施例，中间显示元件MDPE可以连接(例如，电连接)到同一像素区域PA中的中间像素电路MPC。例如，中间显示元件MDPE和中间像素电路MPC可以布置在第一外部像素区域OPA1中并且彼此连接(例如，电连接)。
第三显示元件DPE3可以布置在第三区域AR3中。第三显示元件DPE3可以布置在减小的像素区域SPA中。可以存在多个减小的像素区域SPA，并且多个减小的像素区域SPA可以围绕第一区域AR1和第二区域AR2。根据实施例，可以存在多个第三显示元件DPE3，并且多个第三显示元件DPE3可以布置在第三区域AR3中。第三显示元件DPE3可以包括第三发射区域EA3。第三发射区域EA3可以是其中第三显示元件DPE3发射光的区域。
第三发射区域EA3可以小于第一发射区域EA1和第二发射区域EA2中的一者。在这种情况下，第三区域AR3中每单位面积的第三显示元件DPE3的数量可以大于第一区域AR1中每单位面积的第一显示元件DPE1的数量。
在一个或多个实施例中，在第一外部列OC1中第二区域AR2的宽度Wd1可以小于(例如，少于)在第一内部列IC1中第一区域AR1的宽度和第二区域AR2的宽度的总和Wt。因此，即使当第一区域AR1和第二区域AR2与第三区域AR3具有分辨率差异时，第一区域AR1和第二区域AR2也可以不容易被用户识别并且可以改善美感。
这可能是因为显示面板10包括沿着与第一区域AR1间隔开的第一外部列OC1延伸的第一外部数据线ODL1以及沿着至少部分地与第一区域AR1重叠的第一内部列IC1延伸并连接(例如，电连接)到第一外部数据线ODL1的第一内部数据线IDL1。因此，与第一外部像素区域OPA1重叠的第一外部像素电路OPC1和与第一内部像素区域IPA1重叠的第一内部像素电路IPC1可以配置为接收相同的数据信号，并且第二区域AR2可以在第一区域AR1的***周围(例如，至少部分地围绕第一区域AR1的***)。
数据线DL、水平数据线DL_H和垂直数据线DL_V可以进一步布置在第三区域AR3中。在第三区域AR3中，数据线DL可以在第二方向(例如，y方向或-y方向)上延伸。根据实施例，数据线DL可以与第一区域AR1不重叠。
数据线DL可以配置为将数据信号传输到布置在第三区域AR3中的像素电路PC。根据实施例，虽然未示出，但是数据线DL可以配置为将数据信号传输到布置在同一列中的像素电路PC。
数据线DL可以连接(例如，电连接)到水平数据线DL_H。在第三区域AR3中，水平数据线DL_H可以在第一方向(例如，x方向或-x方向)上延伸。水平数据线DL_H可以连接(例如，电连接)到垂直数据线DL_V。在第三区域AR3中，垂直数据线DL_V可以在第二方向(例如，y方向或-y方向)上延伸。
数据线DL、水平数据线DL_H和垂直数据线DL_V可以绕过第一区域AR1。因此，即使当布置在同一列中的多条数据线DL中的一些数据线DL和多条数据线DL中的其它一些数据线DL基于第一区域AR1分离时，布置在同一列中的多条数据线DL中的所述一些数据线DL和多条数据线DL中的所述其它一些数据线DL可以通过水平数据线DL_H和垂直数据线DL_V彼此连接(例如，电连接)。因此，布置在同一列中的多条数据线DL中的所述一些数据线DL和多条数据线DL中的所述其它一些数据线DL可以配置为传输相同的数据信号。
图9是根据另一实施例的图7的第一外部像素区域OPA1、第一外部对应像素区域OCPA1和第一内部像素区域IPA1的放大图。在图9中，与图8相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图9，显示面板10可以包括基底100、第一外部数据线ODL1、第一内部数据线IDL1、第一外部像素电路OPC1、第一内部像素电路IPC1、中间像素电路MPC、连接电极CM、连接布线CWL、第一显示元件DPE1和第二显示元件DPE2。基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。
根据实施例，第一显示元件DPE1可以发射蓝光、绿光或红光。根据另一实施例，第一显示元件DPE1可以发射蓝光、绿光、红光或白光。
可以存在多个第一显示元件DPE1，并且多个第一显示元件DPE1可以布置在第一区域AR1中。多个第一显示元件DPE1可以布置为Pentile MatrixTM结构或RGBG矩阵结构。根据实施例，多个第一显示元件DPE1可以布置在第一外部对应像素区域OCPA1中。布置在一个像素区域中的多个第一显示元件DPE1中的一个可以发射蓝光或红光。布置在所述一个像素区域中的多个第一显示元件DPE1中的另一个可以发射绿光。
根据实施例，第二显示元件DPE2可以发射蓝光、绿光或红光。根据另一实施例，第二显示元件DPE2可以发射蓝光、绿光、红光或白光。
可以存在多个第二显示元件DPE2，并且多个第二显示元件DPE2可以布置在第二区域AR2中。多个第二显示元件DPE2可以布置为Pentile MatrixTM结构或RGBG矩阵结构。根据实施例，多个第二显示元件DPE2可以布置在第一外部像素区域OPA1和第一内部像素区域IPA1中。根据实施例，布置在一个像素区域中的多个第二显示元件DPE2中的一个可以发射蓝光或红光。布置在所述一个像素区域中的多个第二显示元件DPE2中的另一个可以发射绿光。
因此，每个像素区域可以存在多个第一外部像素电路OPC1、多个第一内部像素电路IPC1、多个中间像素电路MPC、多个连接电极CM或多条连接布线CWL。每个列可以存在多条第一外部数据线ODL1或多条第一内部数据线IDL1。
图10A和图10B是沿着图9的线E-E'截取的显示面板10的截面图。在图10A和图10B中，与图5相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图10A和图10B，显示面板10可以包括基底100、像素电路层PCL和显示元件层DEL。显示元件层DEL可以包括有机发光二极管OLED作为第一显示元件。作为第一显示元件的有机发光二极管OLED可以实现第一像素PX1。基底100可以包括第一区域AR1和第二区域AR2。
像素电路层PCL可以设置在基底100上。像素电路层PCL可以包括第一外部像素电路OPC1、无机绝缘层IIL、连接布线CWL、第一有机绝缘层OIL1、连接桥接布线BWL、连接电极CM、第二有机绝缘层OIL2和第三有机绝缘层OIL3。根据实施例，无机绝缘层IIL可以包括缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119。
第一外部像素电路OPC1可以布置在第二区域AR2中。第一外部像素电路OPC1可以不布置在第一区域AR1中。第一外部像素电路OPC1可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst。
根据实施例，无机绝缘层IIL可以包括与第一区域AR1重叠的凹槽Gv或孔。凹槽Gv可以具有通过去除无机绝缘层IIL的一部分而获得的形状。例如，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第一无机绝缘层115可以连续地布置在第一区域AR1和第二区域AR2中。第二无机绝缘层117和层间绝缘层119可以各自包括与第一区域AR1重叠的开口。第二无机绝缘层117的开口和层间绝缘层119的开口可以通过单独的工艺单独地形成或通过相同的工艺并发地(例如，同时地)形成。当第二无机绝缘层117的开口和层间绝缘层119的开口通过单独的工艺单独地形成时，凹槽Gv可以具有台阶形状。
第一有机绝缘层OIL1可以填充凹槽Gv。第一有机绝缘层OIL1可以比第二无机绝缘层117和/或层间绝缘层119具有更高的透射率(例如，光透射率)。因此，可以增加第一区域AR1的透射率(例如，光透射率)。
图10A和图10B示出了凹槽Gv，但是根据另一实施例，无机绝缘层IIL可以不包括凹槽Gv(例如，可以将凹槽Gv排除在外)。在这种情况下，第二无机绝缘层117和层间绝缘层119可以连续地布置在第一区域AR1中。根据另一实施例，无机绝缘层IIL可以包括暴露基底100的与第一区域AR1重叠的顶表面的孔。
连接布线CWL可以连接(例如，电连接)到第一外部像素电路OPC1。连接布线CWL可以连接(例如，电连接)有机发光二极管OLED(即，第一显示元件)。连接布线CWL可以从第二区域AR2延伸到第一区域AR1。连接布线CWL可以包括透明导电氧化物。
参考图10A，连接布线CWL可以布置在无机绝缘层IIL与第一有机绝缘层OIL1之间。根据实施例，在层间绝缘层119上，连接布线CWL可以朝向凹槽Gv延伸。连接布线CWL可以通过布置在第一有机绝缘层OIL1与第二有机绝缘层OIL2之间的连接桥接布线BWL连接(例如，电连接)到第一外部像素电路OPC1。根据实施例，连接桥接布线BWL可以通过第一有机绝缘层OIL1的接触孔连接(例如，电连接)到第一外部像素电路OPC1。连接桥接布线BWL可以通过第一有机绝缘层OIL1的另一接触孔连接(例如，电连接)到连接布线CWL。
连接布线CWL可以连接(例如，电连接)到布置在第一有机绝缘层OIL1与第二有机绝缘层OIL2之间的连接电极CM。连接电极CM可以通过第一有机绝缘层OIL1的接触孔连接(例如，电连接)到连接布线CWL。
根据实施例，连接桥接布线BWL和连接电极CM中的至少一者可以包括具有高导电率的材料。连接桥接布线BWL和连接电极CM中的至少一者可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以形成为包括所述导电材料的多层结构或单层结构。连接桥接布线BWL和连接电极CM中的至少一者可以具有Ti/Al/Ti的多层结构。根据实施例，连接桥接布线BWL和连接电极CM可以包括相同的材料。
第二有机绝缘层OIL2和第三有机绝缘层OIL3可以设置在连接桥接布线BWL和连接电极CM上。连接电极CM可以通过第二有机绝缘层OIL2的接触孔和第三有机绝缘层OIL3的接触孔连接(例如，电连接)到有机发光二极管OLED。因此，有机发光二极管OLED可以连接(例如，电连接)到第一外部像素电路OPC1并且由第一外部像素电路OPC1驱动。
参考图10B，连接布线CWL可以布置在第二有机绝缘层OIL2与第三有机绝缘层OIL3之间。根据实施例，连接布线CWL可以通过布置在第一有机绝缘层OIL1与第二有机绝缘层OIL2之间的连接桥接布线BWL连接(例如，电连接)到第一外部像素电路OPC1。根据实施例，连接桥接布线BWL可以通过第一有机绝缘层OIL1的接触孔连接(例如，电连接)到第一外部像素电路OPC1。连接布线CWL可以通过第二有机绝缘层OIL2的接触孔连接(例如，电连接)到连接桥接布线BWL。
第三有机绝缘层OIL3可以设置在连接布线CWL上。连接布线CWL可以通过第三有机绝缘层OIL3的接触孔连接(例如，电连接)到有机发光二极管OLED。因此，有机发光二极管OLED可以连接(例如，电连接)到第一外部像素电路OPC1并且由第一外部像素电路OPC1驱动。
图11A是根据另一实施例的图4的显示面板10的部分C的放大图。图11B是图11A的像素区域PA和减小的像素区域SPA的放大图。在图11A和图11B中，与图6A和图6B相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图11A和图11B，显示面板10可以包括基底100、第一显示元件DPE1、第二显示元件DPE2和第三显示元件DPE3。基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。
第一区域AR1和第二区域AR2可以包括多个像素区域PA。多个像素区域PA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。
布置在第一方向(例如，x方向或-x方向)上的多个像素区域PA的数量可以在第二方向(例如，y方向或-y方向)上至少部分地变化。例如，布置在第一方向(例如，x方向或-x方向)上并与第一区域AR1的中心交叉的多个像素区域PA的数量可以大于布置在第一方向(例如，x方向或-x方向)上并与第一区域AR1的边缘交叉的多个像素区域PA的数量。
布置在第二方向(例如，y方向或-y方向)上的多个像素区域PA的数量可以在第一方向(例如，x方向或-x方向)上至少部分地变化。例如，布置在第二方向(例如，y方向或-y方向)上并与第一区域AR1的中心交叉的多个像素区域PA的数量可以大于布置在第二方向(例如，y方向或-y方向)上并与第二区域AR2的边缘交叉的多个像素区域PA的数量。
多个像素区域PA可以包括多个第一像素区域PA1和多个第二像素区域PA2。多个第一像素区域PA1可以与在第一方向(例如，x方向或-x方向)上延伸的第一虚拟延伸线L1重叠。换句话说，多个第一像素区域PA1可以是布置在一行中的多个像素区域PA。多个第二像素区域PA2可以与在第一方向(例如，x方向或-x方向)上延伸的第二虚拟延伸线L2重叠。换句话说，多个第二像素区域PA2可以是布置在一行中的多个像素区域PA。第二虚拟延伸线L2和第一虚拟延伸线L1可以彼此相邻。因此，多个第一像素区域PA1和多个第二像素区域PA2可以在第二方向(例如，y方向或-y方向)上相邻布置。
多个第一像素区域PA1的数量与多个第二像素区域PA2的数量之间的差可以是四(4)的倍数。因此，多个第一像素区域PA1的数量与多个第二像素区域PA2的数量之间的差可以是4、8、12或16等。因此，第一方向(例如，x方向或-x方向)上第一区域AR1的宽度和第二区域AR2的宽度的总和可以在第二方向(例如，y方向或-y方向)上从第一区域AR1的中心到第一区域AR1的边缘快速地减小。在这种情况下，即使当第一区域AR1和第二区域AR2与第三区域AR3具有分辨率差异时，第一区域AR1和第二区域AR2也可以不容易被用户识别并且可以改善美感。
图12是根据另一实施例的图4的显示面板10的部分D的放大图。图13是根据实施例的图12的第一外部像素区域OPA1、第二外部像素区域OPA2、第一外部对应像素区域OCPA1、第二外部对应像素区域OCPA2、第一内部像素区域IPA1、第一内部对应像素区域ICPA1的放大图。在图12和图13中，与图7和图8相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图12和图13，显示面板10可以包括基底100、外部数据线ODL、内部数据线IDL、附加数据线ADL、桥接布线BRL、附加桥接布线ABRL、第一外部像素电路OPC1、第二外部像素电路OPC2、第一内部像素电路IPC1、第二内部像素电路IPC2、中间像素电路MPC、连接布线CWL、第一显示元件DPE1、第二显示元件DPE2以及第三显示元件DPE3。基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。
第一区域AR1和第二区域AR2可以包括多个像素区域PA。多个像素区域PA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。
多个像素区域PA可以包括与第一外部列OC1重叠的第一外部像素区域OPA1、与第二外部列OC2重叠的第二外部像素区域OPA2、与第三外部列OC3重叠的第三外部像素区域、以及与第四外部列OC4重叠的第四外部像素区域。多个像素区域PA可以包括与第一内部列IC1重叠的第一内部像素区域IPA1、与第二内部列IC2重叠的第二内部像素区域IPA2、与第三内部列IC3重叠的第三内部像素区域、以及与第四内部列IC4的重叠第四内部像素区域。
第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。第三区域AR3可以包括多个减小的像素区域SPA。多个减小的像素区域SPA可以布置在第一方向(例如，x方向或-x方向)和/或第二方向(例如，y方向或-y方向)上。根据实施例，减小的像素区域SPA的面积可以小于像素区域PA的面积。
外部数据线ODL可以配置为传输数据信号并且沿着外部列OC延伸。外部数据线ODL可以在第二方向(例如，y方向或-y方向)上延伸。外部数据线ODL可以从第三区域AR3延伸到第二区域AR2。外部数据线ODL可以与第二区域AR2重叠。根据实施例，外部数据线ODL可以包括第一外部数据线ODL1、第二外部数据线ODL2和第三外部数据线ODL3。第一外部数据线ODL1可以沿着第一外部列OC1延伸。第二外部数据线ODL2可以沿着第二外部列OC2延伸。第三外部数据线ODL3可以沿着第三外部列OC3延伸。
内部数据线IDL可以沿着内部列IC延伸。内部数据线IDL可以在第二方向(例如，y方向或-y方向)上延伸。内部数据线IDL可以从第三区域AR3延伸到第二区域AR2。根据实施例，内部数据线IDL可以包括第一内部数据线IDL1、第二内部数据线IDL2和第三内部数据线IDL3。第一内部数据线IDL1和第二内部数据线IDL2可以沿着第一内部列IC1延伸。第三内部数据线IDL3可以沿着第二内部列IC2延伸。
内部数据线IDL可以连接(例如，电连接)到外部数据线ODL。第一内部数据线IDL1可以连接(例如，电连接)到第一外部数据线ODL1。因此，第一内部数据线IDL1和第一外部数据线ODL1可以配置为传输相同的第一数据信号。第二内部数据线IDL2可以连接(例如，电连接)到第二外部数据线ODL2。因此，第二内部数据线IDL2和第二外部数据线ODL2可以配置为传输相同的第二数据信号。第三内部数据线IDL3可以连接(例如，电连接)到第三外部数据线ODL3。因此，第三内部数据线IDL3和第三外部数据线ODL3可以配置为传输相同的第三数据信号。
外部数据线ODL和内部数据线IDL可以连接(例如，电连接)到桥接布线BRL。桥接布线BRL可以在第一方向(例如，x方向或-x方向)上延伸。桥接布线BRL可以与外部数据线ODL和内部数据线IDL布置在不同的层上或不同的层处。
桥接布线BRL可以包括第一桥接布线BRL1、第二桥接布线BRL2和第三桥接布线BRL3。第一桥接布线BRL1可以连接(例如，电连接)第一外部数据线ODL1和第一内部数据线IDL1。第二桥接布线BRL2可以连接(例如，电连接)第二外部数据线ODL2和第二内部数据线IDL2。第三桥接布线BRL3可以连接(例如，电连接)第三外部数据线ODL3和第三内部数据线IDL3。
第一内部数据线IDL1可以从第二区域AR2延伸到第三区域AR3。在一个或多个实施例中，第一内部数据线IDL1可以与第一内部列IC1重叠并且连接(例如，电连接)到布置在第三区域AR3中的像素电路PC。
附加数据线ADL可以在第二方向(例如，y方向或-y方向)上延伸。根据实施例，附加数据线ADL可以连接(例如，电连接)到第二内部数据线IDL2。附加数据线ADL和第二内部数据线IDL2可以通过附加桥接布线ABRL彼此连接(例如，电连接)。根据实施例，附加数据线ADL和第二内部数据线IDL2可以与附加桥接布线ABRL布置在不同的层上或不同的层处。附加数据线ADL可以与第二内部列IC2重叠。因此，附加数据线ADL可以与第二内部列IC2重叠并且连接(例如，电连接)到布置在第三区域AR3中的像素电路PC。
第一外部像素电路OPC1可以配置为驱动布置在第一区域AR1中的第一显示元件DPE1。第一外部像素电路OPC1可以布置在第一外部像素区域OPA1中。第一外部像素电路OPC1可以连接(例如，电连接)到第一外部数据线ODL1。第一外部像素电路OPC1可以配置为从第一外部数据线ODL1接收第一数据信号。
第二外部像素电路OPC2可以配置为驱动布置在第一区域AR1中的第一显示元件DPE1。第二外部像素电路OPC2可以布置在第二外部像素区域OPA2中。与第一外部像素电路OPC1类似，第二外部像素电路OPC2可以连接(例如，电连接)到第二外部数据线ODL2。第二外部像素电路OPC2可以配置为从第二外部数据线ODL2接收第二数据信号。
第三外部像素电路可以配置为驱动布置在第一区域AR1中的第一显示元件DPE1。第三外部像素电路可以布置在第三外部像素区域中。与第二外部像素电路OPC2类似，第三外部像素电路可以连接(例如，电连接)到第三外部数据线ODL3。第三外部像素电路可以配置为从第三外部数据线ODL3接收第三数据信号。
第一内部像素电路IPC1可以配置为驱动布置在第二区域AR2中的第二显示元件DPE2。第一内部像素电路IPC1可以布置在第一内部像素区域IPA1中。第一内部像素电路IPC1可以连接(例如，电连接)到第一内部数据线IDL1。第一内部像素电路IPC1可以配置为从第一内部数据线IDL1接收第一数据信号。因此，与第一内部列IC1重叠的第一内部像素电路IPC1和与第一外部列OC1重叠的第一外部像素电路OPC1可以配置为即使当布置在不同的列中时也接收相同的第一数据信号。
根据实施例，第二内部像素电路IPC2可以配置为驱动布置在第一区域AR1中的第一显示元件DPE1。根据另一实施例，第二内部像素电路IPC2可以配置为驱动布置在第二区域AR2中的第二显示元件DPE2。
第二内部像素电路IPC2可以布置在第一内部像素区域IPA1中。第二内部像素电路IPC2可以连接(例如，电连接)到第二内部数据线IDL2。第二内部像素电路IPC2可以配置为从第二内部数据线IDL2接收第二数据信号。因此，与第一内部列IC1重叠的第二内部像素电路IPC2和与第二外部列OC2重叠的第二外部像素电路OPC2可以配置为即使当布置在不同的列中时也接收相同的第二数据信号。另外，因为第二内部数据线IDL2连接(例如，电连接)到附加数据线ADL，所以与第二外部列OC2重叠的第二外部像素电路OPC2、与第一内部列IC1重叠的第二内部像素电路IPC2以及与第二内部列IC2重叠的第三区域AR3的像素电路PC可以配置为即使布置在不同的列中也接收相同的第二数据信号。
根据实施例，第三内部像素电路可以配置为驱动布置在第一区域AR1中的第一显示元件DPE1。根据另一实施例，第三内部像素电路可以配置为驱动布置在第二区域AR2中的第二显示元件DPE2。
第三内部像素电路可以布置在第二内部像素区域IPA2中。第三内部像素电路可以连接(例如，电连接)到第三内部数据线IDL3。第三内部像素电路可以配置为从第三内部数据线IDL3接收第三数据信号。因此，与第二内部列IC2重叠的第三内部像素电路和与第三外部列OC3重叠的第三外部像素电路可以配置为即使当布置在不同列中时也接收相同的第三数据信号。
中间像素电路MPC可以配置为驱动布置在第二区域AR2中的第二显示元件DPE2。中间像素电路MPC可以布置在第二区域AR2中。根据实施例，中间像素电路MPC可以布置在第一外部像素区域OPA1和第二外部像素区域OPA2中。
根据实施例，连接布线CWL可以从第二区域AR2延伸到第一区域AR1。根据另一实施例，连接布线CWL可以从第二区域AR2延伸。连接布线CWL可以在从外部列OC到内部列IC的方向上延伸。多条连接布线CWL可以在与外部列OC和内部列IC交叉的方向上延伸。连接布线CWL可以包括透明导电氧化物。
可以存在多条连接布线CWL。布置在与第一外部列OC1交叉的第一行R1中的多条连接布线CWL的数量可以与布置在不同于第一行R1的第二行R2中的多条连接布线CWL的数量不同。当第二行R2在第二方向(例如，y方向或-y方向)上比第一行R1更靠近第一区域AR1的边缘(例如，外边缘)时，布置在第二行R2中的多条连接布线CWL的数量可以少于布置在第一行R1中的多条连接布线CWL的数量。例如，布置在第二行R2中的多条连接布线CWL的数量可以是3，并且布置在第一行R1中的多条连接布线CWL的数量可以是4。
可以存在多条连接布线CWL。多条连接布线CWL中的一条可以是参照图10A描述的连接布线CWL，并且多条连接布线CWL中的另一条可以是参照图10B描述的连接布线CWL。在这种情况下，多条连接布线CWL中的一条和多条连接布线CWL中的另一条可以彼此重叠。
连接布线CWL可以包括第一连接布线CWL1和第二连接布线CWL2。第一连接布线CWL1可以从第二外部列OC2延伸到第二内部列IC2，并且连接(例如，电连接)第二外部像素电路OPC2和第二外部显示元件ODPE2。第二连接布线CWL2可以从第一内部列IC1延伸到第二内部列IC2，并且连接(例如，电连接)第二内部像素电路IPC2和第二内部显示元件IDPE2。这里，第一内部列IC1可以布置在第二外部列OC2与第二内部列IC2之间。因此，第一连接布线CWL1的长度可以大于第二连接布线CWL2的长度。换句话说，在不同的行中延伸的第一连接布线CWL1和第二连接布线CWL2可以具有不同的长度。
第一显示元件DPE1可以布置在第一区域AR1中。根据实施例，可以存在多个第一显示元件DPE1，并且多个第一显示元件DPE1可以布置在第一区域AR1中。第一显示元件DPE1可以包括第一发射区域EA1。第一发射区域EA1可以是其中第一显示元件DPE1发射光的区域。
第一显示元件DPE1可以包括与第一内部列IC1重叠并连接(例如，电连接)到第一外部像素电路OPC1的第一外部显示元件ODPE1。第一外部显示元件ODPE1可以布置在第一外部对应像素区域OCPA1中。第一外部显示元件ODPE1可以通过连接布线CWL连接(例如，电连接)到第一外部像素电路OPC1。
第一显示元件DPE1可以包括与第二内部列IC2重叠并连接(例如，电连接)到第二外部像素电路OPC2的第二外部显示元件ODPE2。第二外部显示元件ODPE2可以布置在第二外部对应像素区域OCPA2中。第二外部显示元件ODPE2可以通过连接布线CWL连接(例如，电连接)到第二外部像素电路OPC2。
第一显示元件DPE1和第二显示元件DPE2中的一者可以包括与第二内部列IC2重叠并连接(例如，电连接)到第二内部像素电路IPC2的第二内部显示元件IDPE2。第二内部显示元件IDPE2可以布置在第一内部对应像素区域ICPA1中。第二内部显示元件IDPE2可以通过连接布线CWL连接(例如，电连接)到第二内部像素电路IPC2。
因此，像素电路可以不布置在第一区域AR1中，并且可以增加显示面板10的在第一区域AR1中的光透射率或声音透过率。
第二显示元件DPE2可以布置在第二区域AR2中。根据实施例，可以存在多个第二显示元件DPE2，并且多个第二显示元件DPE2可以布置在第二区域AR2中。第二显示元件DPE2可以包括第二发射区域EA2。第二发射区域EA2可以是其中第二显示元件DPE2发射光的区域。
第二显示元件DPE2可以包括与第一内部像素区域IPA1重叠并连接(例如，电连接)到第一内部像素电路IPC1的第一内部显示元件IDPE1。第一外部像素电路OPC1和第一内部像素电路IPC1可以配置为接收相同的第一数据信号。根据实施例，第一外部像素电路OPC1和第一内部像素电路IPC1可以配置为接收彼此不同的扫描信号并且独立地操作。
第二显示元件DPE2可以包括布置在第二区域AR2中的中间显示元件MDPE。在第二区域AR2中可以存在多个中间显示元件MDPE。中间显示元件MDPE可以连接(例如，电连接)到中间像素电路MPC。中间显示元件MDPE可以通过连接电极CM连接(例如，电连接)到中间像素电路MPC。
根据实施例，中间显示元件MDPE可以连接(例如，电连接)到同一像素区域PA中的中间像素电路MPC。例如，中间显示元件MDPE和中间像素电路MPC可以布置在第一外部像素区域OPA1中并且彼此连接(例如，电连接)。
第三显示元件DPE3可以布置在第三区域AR3中。第三显示元件DPE3可以布置在减小的像素区域SPA中。根据实施例，可以存在多个第三显示元件DPE3，并且多个第三显示元件DPE3可以布置在第三区域AR3中。第三显示元件DPE3可以包括第三发射区域EA3。第三发射区域EA3可以是其中第三显示元件DPE3发射光的区域。
第三发射区域EA3可以小于第一发射区域EA1和第二发射区域EA2中的一者。在这种情况下，第三区域AR3中每单位面积的第三显示元件DPE3的数量可以大于第一区域AR1中每单位面积的第一显示元件DPE1的数量。
在一个或多个实施例中，在第一外部列OC1中第二区域AR2的宽度Wd1可以小于(例如，少于)在第一内部列IC1中第一区域AR1的宽度和第二区域AR2的宽度的总和Wt。因此，即使当第一区域AR1和第二区域AR2与第三区域AR3具有分辨率差异时，第一区域AR1和第二区域AR2也可以不容易被用户识别并且可以改善美感。另外，在一个或多个实施例中，可以通过在第一内部像素区域IPA1中布置第一内部像素电路IPC1和第二内部像素电路IPC2来额外地减小第二区域AR2的面积。
图14是根据实施例的图12的显示面板10的部分F的放大图。在图14中省略了图12的部分F中的中间显示元件MDPE。
参考图14，显示面板10可以包括基底100、第一外部数据线ODL1、中间数据线MDL、第一数据线DL1、第一相邻数据线ADDL1、第一外部像素电路OPC1、中间像素电路MPC、第一像素电路PC1和第一相邻像素电路APC1。基底100可以包括第二区域AR2和第三区域AR3。第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。
第一外部数据线ODL1可以配置为将数据信号传输到第一外部像素电路OPC1。第一外部数据线ODL1可以在第二方向(例如，y方向或-y方向)上延伸。第一外部数据线ODL1可以沿着第一外部列OC1延伸。第一外部数据线ODL1可以从第三区域AR3延伸到第二区域AR2。
中间数据线MDL可以配置为将数据信号传输到中间像素电路MPC。中间数据线MDL可以在第二方向(例如，y方向或-y方向)上延伸。中间数据线MDL可以沿着第一外部列OC1延伸。中间数据线MDL可以从第三区域AR3延伸到第二区域AR2。
第一数据线DL1可以配置为将数据信号传输到第一像素电路PC1。第一数据线DL1可以在第二方向(例如，y方向或-y方向)上延伸。第一数据线DL1可以沿着第一外部列OC1延伸。第一数据线DL1可以平行于中间数据线MDL。第一数据线DL1可以从第三区域AR3延伸到第二区域AR2。
第一相邻数据线ADDL1可以配置为将数据信号传输到第一相邻像素电路APC1。第一相邻数据线ADDL1可以在第二方向(例如，y方向或-y方向)上延伸。第一相邻数据线ADDL1可以沿着第一外部列OC1延伸。第一相邻数据线ADDL1可以平行于第一数据线DL1。第一相邻数据线ADDL1可以从第三区域AR3延伸到第二区域AR2。
第一外部像素电路OPC1和中间像素电路MPC可以各自布置在第一外部像素区域OPA1中。根据实施例，第一外部像素电路OPC1和中间像素电路MPC可以布置为平行于第一方向(例如，x方向或-x方向)。根据实施例，第一外部像素电路OPC1可以连接(例如，电连接)到第一外部数据线ODL1。中间像素电路MPC可以连接(例如，电连接)到中间数据线MDL。
第一像素电路PC1和第一相邻像素电路APC1可以布置为在第三区域AR3中与第一外部像素区域OPA1相邻。第一像素电路PC1和第一相邻像素电路APC1可以布置为平行于第一方向(例如，x方向或-x方向)。根据实施例，第一像素电路PC1可以连接(例如，电连接)到第一数据线DL1。第一相邻像素电路APC1可以连接(例如，电连接)到第一相邻数据线ADDL1。
第一像素电路PC1和中间像素电路MPC可以配置为接收不同的数据信号。根据另一实施例，中间像素电路MPC和第一像素电路PC1可以配置为接收相同的数据信号。在这种情况下，中间像素电路MPC和第一像素电路PC1可以连接(例如，电连接)到中间数据线MDL，并且可以不提供第一数据线DL1。
图15是根据实施例的图12的显示面板10的部分G的放大图。
参考图15，显示面板10可以包括基底100、第一内部数据线IDL1、第二内部数据线IDL2、第二数据线DL2、第二相邻数据线ADDL2、第一内部像素电路IPC1、第二内部像素电路IPC2、第二像素电路PC2和第二相邻像素电路APC2。基底100可以包括第二区域AR2和第三区域AR3。第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。
第一内部数据线IDL1可以配置为将数据信号传输到第一内部像素电路IPC1。第一内部数据线IDL1可以在第二方向(例如，y方向或-y方向)上延伸。第一内部数据线IDL1可以沿着第一内部列IC1延伸。第一内部数据线IDL1可以从第三区域AR3延伸到第二区域AR2。
第二内部数据线IDL2可以配置为将数据信号传输到第二内部像素电路IPC2。第二内部数据线IDL2可以在第二方向(例如，y方向或-y方向)上延伸。第二内部数据线IDL2可以沿着第一内部列IC1延伸。第二内部数据线IDL2可以从第三区域AR3延伸到第二区域AR2。
第二数据线DL2可以配置为将数据信号传输到第二像素电路PC2。第二数据线DL2可以在第二方向(例如，y方向或-y方向)上延伸。第二数据线DL2可以沿着第一内部列IC1延伸。第二数据线DL2可以平行于第一内部数据线IDL1。第二数据线DL2可以从第三区域AR3延伸到第二区域AR2。
第二相邻数据线ADDL2可以配置为将数据信号传输到第二相邻像素电路APC2。第二相邻数据线ADDL2可以在第二方向(例如，y方向或-y方向)上延伸。第二相邻数据线ADDL2可以沿着第一内部列IC1延伸。第二相邻数据线ADDL2可以平行于第二数据线DL2。第二相邻数据线ADDL2可以从第三区域AR3延伸到第二区域AR2。
第一内部像素电路IPC1和第二内部像素电路IPC2可以各自布置在第一内部像素区域IPA1中。根据实施例，第一内部像素电路IPC1和第二内部像素电路IPC2可以布置为平行于第一方向(例如，x方向或-x方向)。
第二像素电路PC2和第二相邻像素电路APC2可以布置为在第三区域AR3中与第一内部像素区域IPA1相邻。第二像素电路PC2和第二相邻像素电路APC2可以布置为平行于第一方向(例如，x方向或-x方向)。根据实施例，第二像素电路PC2可以连接(例如，电连接)到第二数据线DL2。第二相邻像素电路APC2可以连接(例如，电连接)到第二相邻数据线ADDL2。
第二像素电路PC2和第一内部像素电路IPC1可以配置为接收不同的数据信号。根据另一实施例，第一内部像素电路IPC1和第二像素电路PC2可以配置为接收相同的数据信号。在这种情况下，第二像素电路PC2和第一内部像素电路IPC1可以连接(例如，电连接)到第一内部数据线IDL1，并且可以不提供第二数据线DL2。
图16是根据另一实施例的图12的第一外部像素区域OPA1、第二外部像素区域OPA2、第一外部对应像素区域OCPA1、第二外部对应像素区域OCPA2、第一内部像素区域IPA1和第一内部对应像素区域ICPA1的放大图。在图16中，与图13相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图16，显示面板10可以包括基底100、第一外部数据线ODL1、第二外部数据线ODL2、第一内部数据线IDL1、第二内部数据线IDL2、第一外部像素电路OPC1、第二外部像素电路OPC2、第一内部像素电路IPC1、第二内部像素电路IPC2、中间像素电路MPC、连接电极CM、连接布线CWL、第一显示元件DPE1和第二显示元件DPE2。基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。第二区域AR2可以在第一区域AR1周围(例如，至少部分地围绕第一区域AR1)。
根据实施例，第一显示元件DPE1可以发射蓝光、绿光或红光。根据另一实施例，第一显示元件DPE1可以发射蓝光、绿光、红光或白光。
可以存在多个第一显示元件DPE1，并且多个第一显示元件DPE1可以布置在第一区域AR1中。多个第一显示元件DPE1可以布置为Pentile MatrixTM结构或RGBG矩阵结构。根据实施例，多个第一显示元件DPE1可以布置在第一外部对应像素区域OCPA1和第二外部对应像素区域OCPA2中。布置在一个像素区域中的多个第一显示元件DPE1中的一个可以发射蓝光或红光。布置在所述一个像素区域中的多个第一显示元件DPE1中的另一个可以发射绿光。
根据实施例，第二显示元件DPE2可以发射蓝光、绿光或红光。根据另一实施例，第二显示元件DPE2可以发射蓝光、绿光、红光或白光。
可以存在多个第二显示元件DPE2，并且多个第二显示元件DPE2可以布置在第二区域AR2中。多个第二显示元件DPE2可以布置为Pentile MatrixTM结构或RGBG矩阵结构。根据实施例，多个第二显示元件DPE2可以布置在第一外部像素区域OPA1、第二外部像素区域OPA2和第一内部像素区域IPA1中。根据实施例，布置在一个像素区域中的多个第二显示元件DPE2中的一个可以发射蓝光或红光。布置在所述一个像素区域中的多个第二显示元件DPE2中的另一个可以发射绿光。
因此，可以每个列提供多条第一外部数据线ODL1、多条第二外部数据线ODL2、或者多条第一内部数据线IDL1和多条第二内部数据线IDL2。可以每个像素区域提供多个第一外部像素电路OPC1、多个第二外部像素电路OPC2、多个第一内部像素电路IPC1、多个第二内部像素电路IPC2、多个中间像素电路MPC、多个连接电极CM和多条连接布线CWL。
图17是根据另一实施例的图12的显示面板10的部分F的放大图。在图17中，与图14相同的附图标记表示相同的元件，并且因此可以不重复对其的冗余描述。
参考图17，显示面板10可以包括基底100、第一外部数据线ODL1、中间数据线MDL、第一数据线DL1、第一相邻数据线ADDL1、第一外部像素电路OPC1、中间像素电路MPC、第一像素电路PC1和第一相邻像素电路APC1。基底100可以包括第二区域AR2和第三区域AR3。第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。
可以每个像素区域提供多个第一外部像素电路OPC1、多个中间像素电路MPC、多个第一像素电路PC1或多个第一相邻像素电路APC1。根据实施例，可以每个列提供多条第一外部数据线ODL1、多条中间数据线MDL、多条第一数据线DL1和多条第一相邻数据线ADDL1。
图18是根据另一实施例的图12的显示面板10的部分G的放大图。
参考图18，显示面板10可以包括基底100、第一内部数据线IDL1、第二内部数据线IDL2、第二数据线DL2、第二相邻数据线ADDL2、第一内部像素电路IPC1、第二内部像素电路IPC2、第二像素电路PC2和第二相邻像素电路APC2。基底100可以包括第二区域AR2和第三区域AR3。第三区域AR3可以在第二区域AR2周围(例如，至少部分地围绕第二区域AR2)。
可以每个像素区域提供多个第一内部像素电路IPC1、多个第二内部像素电路IPC2、多个第二像素电路PC2或多个第二相邻像素电路APC2。根据实施例，可以每个列提供多条第一内部数据线IDL1、多条第二内部数据线IDL2、多条第二数据线DL2和多条第二相邻数据线ADDL2。
如上所述，根据实施例的显示装置可以包括沿着与第一区域间隔开的第一外部列延伸的第一外部数据线以及沿着与第一区域至少部分地重叠的第一内部列延伸并连接(电连接)到第一外部数据线的第一内部数据线。因此，与第一外部像素区域重叠的第一外部像素电路和与第一内部像素区域重叠的第一内部像素电路可以配置为接收相同的数据信号，并且第二区域可以具有至少部分地围绕第一区域的***的形状。
在根据实施例的显示装置中，在第一外部列处/中第二区域的宽度可以小于(例如，少于)在第一内部列处/中第一区域的宽度和第二区域的宽度的总和。因此，即使当第一区域和第二区域与第三区域具有分辨率差异时，第一区域和第二区域也可以不容易被用户识别并且可以改善美感。
应当理解的是，本文中所描述的实施例应当仅在描述性意义上考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应当被认为可用于其它实施例中的其它类似特征或方面。尽管已经参照附图描述了一个或多个实施例，但是本领域普通技术人员将理解的是，可以在不脱离如由所附权利要求及其等同物限定的精神和范围的情况下在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，其特征在于，所述显示装置包括：
第一区域、围绕所述第一区域的至少一部分的第二区域和围绕所述第二区域的至少一部分的第三区域，所述第二区域包括第一外部像素区域和第一内部像素区域，所述第一外部像素区域与和所述第一区域间隔开的第一外部列重叠，所述第一内部像素区域与和所述第一区域至少部分地重叠的第一内部列重叠；
第一外部数据线，沿着所述第一外部列延伸；
第一内部数据线，电连接到所述第一外部数据线并且沿着所述第一内部列延伸；
第一外部像素电路，布置在所述第一外部像素区域中并且电连接到所述第一外部数据线；
第一内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第一内部数据线；
第一显示元件，布置在所述第一区域中并且包括与所述第一内部列重叠并电连接到所述第一外部像素电路的第一外部显示元件；以及
第二显示元件，布置在所述第二区域中并且包括与所述第一内部像素区域重叠并电连接到所述第一内部像素电路的第一内部显示元件。
2.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括多条连接布线，所述多条连接布线从所述第二区域延伸到所述第一区域并且包括透明导电氧化物，
其中，布置在与所述第一外部列交叉的第一行中的所述多条连接布线的数量与布置在不同于所述第一行的第二行中的所述多条连接布线的数量不同。
3.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括布置在所述第一外部像素区域中的中间像素电路，
其中，所述第二显示元件还包括中间显示元件，所述中间显示元件布置在所述第一外部像素区域中并且电连接到所述中间像素电路。
4.根据权利要求3所述的显示装置，其特征在于，所述显示装置还包括：
中间数据线，沿着所述第一外部列延伸并且电连接到所述中间像素电路；
第一数据线，与所述中间数据线平行地沿着所述第一外部列延伸；以及
第一像素电路，布置为在所述第三区域中与所述第一外部像素区域相邻，并且电连接到所述第一数据线。
5.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
第二数据线，与所述第一内部数据线平行地沿着所述第一内部列延伸；以及
第二像素电路，布置为在所述第三区域中与所述第一内部像素区域相邻，并且电连接到所述第二数据线。
6.根据权利要求1所述的显示装置，其特征在于，所述第二区域还包括第二外部像素区域，所述第二外部像素区域与不同于所述第一外部列并与所述第一区域间隔开的第二外部列重叠，
其中，所述显示装置还包括：
第二外部数据线，沿着所述第二外部列延伸；
第二内部数据线，电连接到所述第二外部数据线并且沿着所述第一内部列延伸；
第二外部像素电路，布置在所述第二外部像素区域中并且电连接到所述第二外部数据线；以及
第二内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第二内部数据线，
其中，所述第一显示元件还包括与不同于所述第一内部列的第二内部列重叠的第二外部显示元件，
其中，所述第一显示元件和所述第二显示元件中的任何一者包括第二内部显示元件，所述第二内部显示元件与所述第一区域至少部分地重叠并且与不同于所述第一内部列的所述第二内部列重叠，
其中，所述第二外部显示元件电连接到所述第二外部像素电路，并且
其中，所述第二内部显示元件电连接到所述第二内部像素电路。
7.根据权利要求6所述的显示装置，其特征在于，所述显示装置还包括：
第一连接布线，从所述第二外部列延伸到所述第二内部列，并且将所述第二外部像素电路和所述第二外部显示元件彼此电连接；以及
第二连接布线，从所述第一内部列延伸到所述第二内部列，并且将所述第二内部像素电路和所述第二内部显示元件彼此电连接，
其中，所述第一内部列布置在所述第二外部列与所述第二内部列之间。
8.根据权利要求6所述的显示装置，其特征在于，所述显示装置还包括附加数据线，所述附加数据线电连接到所述第二内部数据线并且沿着所述第二内部列延伸。
9.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括第三显示元件，所述第三显示元件布置在所述第三区域中并且包括小于所述第一显示元件的发射区域和所述第二显示元件的发射区域中的任何一者的发射区域，
其中，在所述第一外部列处所述第二区域的宽度小于在所述第一内部列处所述第一区域的宽度和所述第二区域的宽度的总和。
10.根据权利要求9所述的显示装置，其特征在于，所述第一区域和所述第二区域还包括布置在第一方向和垂直于所述第一方向的第二方向上的多个像素区域，
其中，所述多个像素区域包括：
多个第一像素区域，与在所述第一方向上延伸的第一虚拟延伸线重叠；以及
多个第二像素区域，与在所述第一方向上延伸且与所述第一虚拟延伸线相邻的第二虚拟延伸线重叠，并且
其中，所述多个第一像素区域的数量与所述多个第二像素区域的数量之间的差是四的倍数。
11.一种显示装置，其特征在于，所述显示装置包括：
第一区域、至少部分地围绕所述第一区域的第二区域和至少部分地围绕所述第二区域的第三区域；
第一显示元件，布置在所述第一区域中；
第二显示元件，布置在所述第二区域中；以及
第三显示元件，布置在所述第三区域中并且包括小于所述第一显示元件的发射区域和所述第二显示元件的发射区域中的任何一者的发射区域，
其中，在与所述第一区域间隔开的第一外部列处所述第二区域的宽度小于在与所述第一区域至少部分地重叠的第一内部列处所述第一区域的宽度和所述第二区域的宽度的总和。
12.根据权利要求11所述的显示装置，其特征在于，所述第一区域和所述第二区域包括布置在第一方向和垂直于所述第一方向的第二方向上的多个像素区域，
其中，所述多个像素区域包括：
多个第一像素区域，与在所述第一方向上延伸的第一虚拟延伸线重叠；以及
多个第二像素区域，与在所述第一方向上延伸且与所述第一虚拟延伸线相邻的第二虚拟延伸线重叠，并且
其中，所述多个第一像素区域的数量与所述多个第二像素区域的数量之间的差是四的倍数。
13.根据权利要求11所述的显示装置，其特征在于，所述显示装置还包括多条连接布线，所述多条连接布线从所述第二区域延伸到所述第一区域并且包括透明导电氧化物，
其中，布置在与所述第一外部列交叉的第一行中的所述多条连接布线的数量与布置在不同于所述第一行的第二行中的所述多条连接布线的数量不同。
14.根据权利要求11所述的显示装置，其特征在于，所述第二区域包括与所述第一外部列重叠的第一外部像素区域和与所述第一内部列重叠的第一内部像素区域，
其中，所述显示装置还包括：
第一外部数据线，沿着所述第一外部列延伸；
第一内部数据线，电连接到所述第一外部数据线并且沿着所述第一内部列延伸；
第一外部像素电路，布置在所述第一外部像素区域中并且电连接到所述第一外部数据线；以及
第一内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第一内部数据线，
其中，所述第一显示元件包括与所述第一内部列重叠并电连接到所述第一外部像素电路的第一外部显示元件，并且
其中，所述第二显示元件包括布置在所述第一内部像素区域中并电连接到所述第一内部像素电路的第一内部显示元件。
15.根据权利要求14所述的显示装置，其特征在于，所述第二区域还包括第二外部像素区域，所述第二外部像素区域与不同于所述第一外部列并与所述第一区域间隔开的第二外部列重叠，
其中，所述显示装置还包括：
第二外部数据线，沿着所述第二外部列延伸；
第二内部数据线，电连接到所述第二外部数据线并且沿着所述第一内部列延伸；
第二外部像素电路，布置在所述第二外部像素区域中并且电连接到所述第二外部数据线；以及
第二内部像素电路，布置在所述第一内部像素区域中并且电连接到所述第二内部数据线，
其中，所述第一显示元件还包括与不同于所述第一内部列的第二内部列重叠的第二外部显示元件，
其中，所述第一显示元件和所述第二显示元件中的任何一者包括第二内部显示元件，所述第二内部显示元件与所述第一区域至少部分地重叠并且与不同于所述第一内部列的所述第二内部列重叠，
其中，所述第二外部显示元件电连接到所述第二外部像素电路，并且
其中，所述第二内部显示元件电连接到所述第二内部像素电路。
16.根据权利要求15所述的显示装置，其特征在于，所述显示装置还包括：
第一连接布线，从所述第二外部列延伸到所述第二内部列，并且将所述第二外部像素电路和所述第二外部显示元件彼此电连接；以及
第二连接布线，从所述第一内部列延伸到所述第二内部列，并且将所述第二内部像素电路和所述第二内部显示元件彼此电连接，
其中，所述第一内部列布置在所述第二外部列与所述第二内部列之间。
17.根据权利要求15所述的显示装置，其特征在于，所述显示装置还包括附加数据线，所述附加数据线电连接到所述第二内部数据线并且沿着所述第二内部列延伸。
18.根据权利要求14所述的显示装置，其特征在于，所述显示装置还包括与所述第一外部像素区域重叠的中间像素电路，
其中，所述第二显示元件还包括中间显示元件，所述中间显示元件布置在所述第一外部像素区域中并且电连接到所述中间像素电路。
19.根据权利要求18所述的显示装置，其特征在于，所述显示装置还包括：
中间数据线，沿着所述第一外部列延伸并且电连接到所述中间像素电路；
第一数据线，与所述中间数据线平行地沿着的所述第一外部列延伸；以及
第一像素电路，布置为在所述第三区域中与所述第一外部像素区域相邻，并且电连接到所述第一数据线。
20.根据权利要求14所述的显示装置，其特征在于，所述显示装置还包括：
第二数据线，与所述第一内部数据线平行地沿着所述第一内部列延伸；以及
第二像素电路，布置为在所述第三区域中与所述第一内部像素区域相邻，并且电连接到所述第二数据线。
CN202223116681.7U 2021-11-23 2022-11-23 显示装置 Active CN219303667U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210162786A KR20230076972A (ko) 2021-11-23 2021-11-23 표시 장치
KR10-2021-0162786 2021-11-23

Publications (1)

Publication Number Publication Date
CN219303667U true CN219303667U (zh) 2023-07-04

Family

ID=86372564

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211477748.1A Pending CN116153959A (zh) 2021-11-23 2022-11-23 显示装置
CN202223116681.7U Active CN219303667U (zh) 2021-11-23 2022-11-23 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211477748.1A Pending CN116153959A (zh) 2021-11-23 2022-11-23 显示装置

Country Status (3)

Country Link
US (1) US20230165083A1 (zh)
KR (1) KR20230076972A (zh)
CN (2) CN116153959A (zh)

Also Published As

Publication number Publication date
CN116153959A (zh) 2023-05-23
US20230165083A1 (en) 2023-05-25
KR20230076972A (ko) 2023-06-01

Similar Documents

Publication Publication Date Title
JP7475998B2 (ja) 表示装置
KR20190030798A (ko) 디스플레이 장치
KR20170140458A (ko) 표시 장치 및 그의 제조방법
KR20200047945A (ko) 표시 장치
KR20220037550A (ko) 디스플레이 장치 및 그 제조방법
CN219146073U (zh) 显示装置
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
CN117062473A (zh) 显示面板和包括该显示面板的显示设备
CN218277721U (zh) 显示设备
CN217086574U (zh) 显示设备
CN219303667U (zh) 显示装置
CN219146072U (zh) 显示设备
CN219421505U (zh) 显示设备
CN219843922U (zh) 显示装置
CN220210914U (zh) 显示面板及显示装置
US11825708B2 (en) Display panel and display device including first and second wirings
CN220342748U (zh) 显示装置
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20230371328A1 (en) Display device
KR20240031570A (ko) 표시 장치
KR20230172084A (ko) 표시장치
KR20230115409A (ko) 표시 장치
KR20240052152A (ko) 표시 장치
CN117082898A (zh) 显示面板和显示面板的制造方法
KR20230160698A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant