CN214411209U - 功率金属氧化物半导体场效晶体管 - Google Patents
功率金属氧化物半导体场效晶体管 Download PDFInfo
- Publication number
- CN214411209U CN214411209U CN202120432684.8U CN202120432684U CN214411209U CN 214411209 U CN214411209 U CN 214411209U CN 202120432684 U CN202120432684 U CN 202120432684U CN 214411209 U CN214411209 U CN 214411209U
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- source region
- doped
- well layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本实用新型公开一种功率金属氧化物半导体场效晶体管，包括位于碳化硅衬底中的N型外延层、位于N型外延层中上部的轻掺杂P型阱层，所述轻掺杂P型阱层位于第一沟槽、第二沟槽之间区域的上部间隔地设置有第一重掺杂N型源极区、第二重掺杂N型源极区，所述第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面；重掺杂P型区左右两侧面分别与第一重掺杂N型源极区、第二重掺杂N型源极区各自弧形面的部分区域接触，所述重掺杂P型区与轻掺杂P型阱层的接触面为向下凸起的弧形面，轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面。本实用新型晶体管使电场更均匀，提高了功率MOS器件的耐电压能力。
Description
技术领域
本实用新型涉及一种功率金属氧化物半导体场效晶体管，尤其涉及一种功率金属氧化物半导体场效晶体管。
背景技术
沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功率MOS器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点；采用沟槽式结构，消除了平面式功率MOS器件存在的寄生JFET（结型场效应管）效应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。但是，现有沟槽大功率MOS器件仍然存在诸多待改善的技术问题。
发明内容
本实用新型提供一种功率金属氧化物半导体场效晶体管，此功率金属氧化物半导体场效晶体管使电场更均匀，提高了功率MOS器件的耐电压能力。
为达到上述目的，本实用新型采用的技术方案是：一种功率金属氧化物半导体场效晶体管，包括位于碳化硅衬底中的N型外延层、位于N型外延层中上部的轻掺杂P型阱层，此轻掺杂P型阱层中间隔地开有第一沟槽和第二沟槽，位于轻掺杂P型阱层中的第一沟槽和第二沟槽从轻掺杂P型阱层上表面延伸至N型外延层内，所述第一沟槽和第二沟槽内均具有一闸极多晶硅部，所述第一沟槽、第二沟槽分别与各自的闸极多晶硅部之间均通过一闸极氧化层隔离；
所述轻掺杂P型阱层位于第一沟槽、第二沟槽之间区域的上部间隔地设置有第一重掺杂N型源极区、第二重掺杂N型源极区，此第一重掺杂N型源极区、第二重掺杂N型源极区分别位于第一沟槽、第二沟槽的周边，所述第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面；
所述轻掺杂P型阱层位于第一重掺杂N型源极区、第二重掺杂N型源极区之间的区域设置有一重掺杂P型区，在垂直方向上，所述重掺杂P型区上表面位于轻掺杂P型阱层上表面，且重掺杂P型区下表面延伸至所述轻掺杂P型阱层的中部，在水平方向上，所述重掺杂P型区左右两侧面分别与第一重掺杂N型源极区、第二重掺杂N型源极区各自弧形面的部分区域接触，所述重掺杂P型区与轻掺杂P型阱层的接触面为向下凸起的弧形面，所述轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面；
所述第一沟槽、第二沟槽上方和第一重掺杂N型源极区、第二重掺杂N型源极区靠近沟槽的区域上方覆盖有一介电质层，所述重掺杂P型区上方和第一重掺杂N型源极区、第二重掺杂N型源极区远离沟槽的区域上方覆盖有一金属层。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述第一重掺杂N型源极区、第二重掺杂N型源极区各自的深度尺寸大于相应的宽度尺寸。
2、上述方案中，所述轻掺杂P型阱层与重掺杂P型区的深度比为10：3~5。
3、上述方案中，所述轻掺杂P型阱层为轻掺杂铝的碳化硅阱层。
4、上述方案中，所述第一重掺杂N型源极区、第二重掺杂N型源极区为重掺杂磷的碳化硅源极区。
5、上述方案中，所述闸极氧化层隔离的厚度为0.03μm~0.07μm。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：
本实用新型功率金属氧化物半导体场效晶体管，其位于第一沟槽、第二沟槽周边的第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面，重掺杂P型区左右两侧面分别与第一重掺杂N型源极区、第二重掺杂N型源极区各自弧形面的部分区域接触，重掺杂P型区与轻掺杂P型阱层的接触面为向下凸起的弧形面，轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面，使电场更均匀，提高了功率MOS器件的耐电压能力。
附图说明
附图1为本实用新型功率金属氧化物半导体场效晶体管的结构示意图。
以上附图中：1、N型外延层；2、轻掺杂P型阱层；3、第一沟槽；4、第二沟槽；5、闸极多晶硅部；6、闸极氧化层隔离；7、第一重掺杂N型源极区；8、第二重掺杂N型源极区；9、重掺杂P型区；10、介电质层；11、金属层。
具体实施方式
下面结合实施例对本实用新型作进一步描述：
实施例1：一种功率金属氧化物半导体场效晶体管，包括位于碳化硅衬底中的N型外延层1、位于N型外延层1中上部的轻掺杂P型阱层2，此轻掺杂P型阱层2中间隔地开有第一沟槽3和第二沟槽4，位于轻掺杂P型阱层2中的第一沟槽3和第二沟槽4从轻掺杂P型阱层2上表面延伸至N型外延层1内，所述第一沟槽3和第二沟槽4内均具有一闸极多晶硅部5，所述第一沟槽3、第二沟槽4分别与各自的闸极多晶硅部5之间均通过一闸极氧化层隔离6；
所述轻掺杂P型阱层2位于第一沟槽3、第二沟槽4之间区域的上部间隔地设置有第一重掺杂N型源极区7、第二重掺杂N型源极区8，此第一重掺杂N型源极区7、第二重掺杂N型源极区8分别位于第一沟槽3、第二沟槽4的周边，所述第一重掺杂N型源极区7、第二重掺杂N型源极区8与轻掺杂P型阱层2的接触面均为弧形面；
所述轻掺杂P型阱层2位于第一重掺杂N型源极区7、第二重掺杂N型源极区8之间的区域设置有一重掺杂P型区9，在垂直方向上，所述重掺杂P型区9上表面位于轻掺杂P型阱层2上表面，且重掺杂P型区9下表面延伸至所述轻掺杂P型阱层2的中部，在水平方向上，所述重掺杂P型区9左右两侧面分别与第一重掺杂N型源极区7、第二重掺杂N型源极区8各自弧形面的部分区域接触，所述重掺杂P型区9与轻掺杂P型阱层2的接触面为向下凸起的弧形面，所述轻掺杂P型阱层2与N型外延层1的接触面为向下凸起的弧形面；
所述第一沟槽3、第二沟槽4上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8靠近沟槽的区域上方覆盖有一介电质层10，所述重掺杂P型区9上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8远离沟槽的区域上方覆盖有一金属层11。
上述轻掺杂P型阱层2与重掺杂P型区9的深度比为10：4。
上述轻掺杂P型阱层2为轻掺杂铝的碳化硅阱层。
上述第一重掺杂N型源极区7、第二重掺杂N型源极区8为重掺杂磷的碳化硅源极区。
上述闸极氧化层隔离6的厚度为0.06μm。
实施例2：一种功率金属氧化物半导体场效晶体管，包括位于碳化硅衬底中的N型外延层1、位于N型外延层1中上部的轻掺杂P型阱层2，此轻掺杂P型阱层2中间隔地开有第一沟槽3和第二沟槽4，位于轻掺杂P型阱层2中的第一沟槽3和第二沟槽4从轻掺杂P型阱层2上表面延伸至N型外延层1内，所述第一沟槽3和第二沟槽4内均具有一闸极多晶硅部5，所述第一沟槽3、第二沟槽4分别与各自的闸极多晶硅部5之间均通过一闸极氧化层隔离6；
所述轻掺杂P型阱层2位于第一沟槽3、第二沟槽4之间区域的上部间隔地设置有第一重掺杂N型源极区7、第二重掺杂N型源极区8，此第一重掺杂N型源极区7、第二重掺杂N型源极区8分别位于第一沟槽3、第二沟槽4的周边，所述第一重掺杂N型源极区7、第二重掺杂N型源极区8与轻掺杂P型阱层2的接触面均为弧形面；
所述轻掺杂P型阱层2位于第一重掺杂N型源极区7、第二重掺杂N型源极区8之间的区域设置有一重掺杂P型区9，在垂直方向上，所述重掺杂P型区9上表面位于轻掺杂P型阱层2上表面，且重掺杂P型区9下表面延伸至所述轻掺杂P型阱层2的中部，在水平方向上，所述重掺杂P型区9左右两侧面分别与第一重掺杂N型源极区7、第二重掺杂N型源极区8各自弧形面的部分区域接触，所述重掺杂P型区9与轻掺杂P型阱层2的接触面为向下凸起的弧形面，所述轻掺杂P型阱层2与N型外延层1的接触面为向下凸起的弧形面；
所述第一沟槽3、第二沟槽4上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8靠近沟槽的区域上方覆盖有一介电质层10，所述重掺杂P型区9上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8远离沟槽的区域上方覆盖有一金属层11。
上述第一重掺杂N型源极区7、第二重掺杂N型源极区8各自的深度尺寸大于相应的宽度尺寸。
上述轻掺杂P型阱层2与重掺杂P型区9的深度比为10：4.6。
上述轻掺杂P型阱层2为轻掺杂铝的碳化硅阱层。
上述第一重掺杂N型源极区7、第二重掺杂N型源极区8为重掺杂磷的碳化硅源极区。
上述闸极氧化层隔离6的厚度为0.04μm。
实施例中轻掺杂P型阱层2为轻掺杂铝的碳化硅阱层，为在碳化硅衬底外延内经过铝布值后所形成的轻掺杂P型阱层2，以铝分4~5次所布值而成；上述闸极氧化层隔离6以1200~1400度的干氧化方式形成氧化层；重掺杂磷的碳化硅源极区，以磷分3~4次所布值而成；上述重掺杂P型区9，以铝分5~6次所布值而成。
采用上述功率金属氧化物半导体场效晶体管时，其位于第一沟槽、第二沟槽周边的第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面，重掺杂P型区左右两侧面分别与第一重掺杂N型源极区、第二重掺杂N型源极区各自弧形面的部分区域接触，重掺杂P型区与轻掺杂P型阱层的接触面为向下凸起的弧形面，轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面，使电场更均匀，提高了功率MOS器件的耐电压能力。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (6)
1.一种功率金属氧化物半导体场效晶体管，其特征在于：包括位于碳化硅衬底中的N型外延层（1）、位于N型外延层（1）中上部的轻掺杂P型阱层（2），此轻掺杂P型阱层（2）中间隔地开有第一沟槽（3）和第二沟槽（4），位于轻掺杂P型阱层（2）中的第一沟槽（3）和第二沟槽（4）从轻掺杂P型阱层（2）上表面延伸至N型外延层（1）内，所述第一沟槽（3）和第二沟槽（4）内均具有一闸极多晶硅部（5），所述第一沟槽（3）、第二沟槽（4）分别与各自的闸极多晶硅部（5）之间均通过一闸极氧化层隔离（6）；
所述轻掺杂P型阱层（2）位于第一沟槽（3）、第二沟槽（4）之间区域的上部间隔地设置有第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8），此第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）分别位于第一沟槽（3）、第二沟槽（4）的周边，所述第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）与轻掺杂P型阱层（2）的接触面均为弧形面；
所述轻掺杂P型阱层（2）位于第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）之间的区域设置有一重掺杂P型区（9），在垂直方向上，所述重掺杂P型区（9）上表面位于轻掺杂P型阱层（2）上表面，且重掺杂P型区（9）下表面延伸至所述轻掺杂P型阱层（2）的中部，在水平方向上，所述重掺杂P型区（9）左右两侧面分别与第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）各自弧形面的部分区域接触，所述重掺杂P型区（9）与轻掺杂P型阱层（2）的接触面为向下凸起的弧形面，所述轻掺杂P型阱层（2）与N型外延层（1）的接触面为向下凸起的弧形面；
所述第一沟槽（3）、第二沟槽（4）上方和第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）靠近沟槽的区域上方覆盖有一介电质层（10），所述重掺杂P型区（9）上方和第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）远离沟槽的区域上方覆盖有一金属层（11）。
2.根据权利要求1所述的功率金属氧化物半导体场效晶体管，其特征在于：所述第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）各自的深度尺寸大于相应的宽度尺寸。
3.根据权利要求1所述的功率金属氧化物半导体场效晶体管，其特征在于：所述轻掺杂P型阱层（2）与重掺杂P型区（9）的深度比为10：3~5。
4.根据权利要求1所述的功率金属氧化物半导体场效晶体管，其特征在于：所述轻掺杂P型阱层（2）为轻掺杂铝的碳化硅阱层。
5.根据权利要求1所述的功率金属氧化物半导体场效晶体管，其特征在于：所述第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）为重掺杂磷的碳化硅源极区。
6.根据权利要求1所述的功率金属氧化物半导体场效晶体管，其特征在于：所述闸极氧化层隔离（6）的厚度为0.03μm~0.07μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120432684.8U CN214411209U (zh) | 2021-02-26 | 2021-02-26 | 功率金属氧化物半导体场效晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120432684.8U CN214411209U (zh) | 2021-02-26 | 2021-02-26 | 功率金属氧化物半导体场效晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214411209U true CN214411209U (zh) | 2021-10-15 |
Family
ID=78027983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120432684.8U Active CN214411209U (zh) | 2021-02-26 | 2021-02-26 | 功率金属氧化物半导体场效晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214411209U (zh) |
-
2021
- 2021-02-26 CN CN202120432684.8U patent/CN214411209U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453955B2 (en) | Lateral DMOS device with dummy gate | |
| US10804355B2 (en) | Dual-gate trench IGBT with buried floating P-type shield | |
| US8294235B2 (en) | Edge termination with improved breakdown voltage | |
| US8441046B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
| US7489011B2 (en) | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics | |
| US9048282B2 (en) | Dual-gate trench IGBT with buried floating P-type shield | |
| US10686062B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
| TWM516231U (zh) | 具有平面狀通道的垂直功率金氧半場效電晶體 | |
| KR20060051752A (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN111725071A (zh) | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN108511521B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| CN212659542U (zh) | 一种具有掩埋导电介质沟道区***栅结构的半导体功率器件 | |
| CN214411209U (zh) | 功率金属氧化物半导体场效晶体管 | |
| KR102088181B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN214411211U (zh) | 金属氧化物半导体mos器件 | |
| CN214411208U (zh) | 半导体场效应晶体管 | |
| CN214411210U (zh) | 低功耗沟槽式功率mos器件 | |
| CN214411212U (zh) | 垂直功率mos晶体管 | |
| CN214753779U (zh) | 碳化硅闸沟槽式功率场效晶体管器件 | |
| CN214411207U (zh) | 沟槽型mos器件 | |
| CN213459746U (zh) | Mosfet晶体管 | |
| US20040155286A1 (en) | Semiconductor device with enhanced drain and gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |