CN214411208U - 半导体场效应晶体管 - Google Patents

半导体场效应晶体管 Download PDF

Info

Publication number
CN214411208U
CN214411208U CN202120432682.9U CN202120432682U CN214411208U CN 214411208 U CN214411208 U CN 214411208U CN 202120432682 U CN202120432682 U CN 202120432682U CN 214411208 U CN214411208 U CN 214411208U
Authority
CN
China
Prior art keywords
type
heavily doped
groove
source region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120432682.9U
Other languages
English (en)
Inventor
李振道
孙明光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Applied Power Microelectronics Co ltd
Original Assignee
Jiangsu Applied Power Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Applied Power Microelectronics Co ltd filed Critical Jiangsu Applied Power Microelectronics Co ltd
Priority to CN202120432682.9U priority Critical patent/CN214411208U/zh
Application granted granted Critical
Publication of CN214411208U publication Critical patent/CN214411208U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开一种半导体场效应晶体管,包括:上金属层、下金属层、N型外延层和位于N型外延层中上部的轻掺杂P型阱层,此轻掺杂P型阱层中间隔地开有第一沟槽和第二沟槽,第一重掺杂N型源极区、第二重掺杂N型源极区分别位于第一沟槽、第二沟槽的周边;轻掺杂P型阱层位于第一重掺杂N型源极区、第二重掺杂N型源极区之间的区域设置有一重掺杂P型区,且重掺杂P型区下表面延伸至所述轻掺杂P型阱层的中部并在横向上延伸至第一重掺杂N型源极区、第二重掺杂N型源极区相向端的正下方。本实用新型半导体场效应晶体管改善了在高频下器件开关切换的耐冲击能力,从而延长了器件的使用寿命。

Description

半导体场效应晶体管
技术领域
本实用新型涉及一种晶体管,尤其涉及一种半导体场效应晶体管。
背景技术
沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功率MOS器件相比,其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点;采用沟槽式结构,消除了平面式功率MOS器件存在的寄生JFET(结型场效应管)效应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。但是,现有沟槽大功率MOS器件仍然存在诸多待改善的技术问题。
发明内容
本实用新型提供一种半导体场效应晶体管,此半导体场效应晶体管改善了在高频下器件开关切换的耐冲击能力,从而延长了器件的使用寿命。
为达到上述目的,本实用新型采用的技术方案是:一种半导体场效应晶体管,包括:上金属层、下金属层、位于碳化硅衬底中的N型外延层和位于N型外延层中上部的轻掺杂P型阱层,此轻掺杂P型阱层中间隔地开有第一沟槽和第二沟槽,位于轻掺杂P型阱层中的第一沟槽和第二沟槽从轻掺杂P型阱层上表面延伸至N型外延层内,所述第一沟槽和第二沟槽内均具有一闸极多晶硅部,所述第一沟槽、第二沟槽分别与各自的闸极多晶硅部之间均通过一闸极氧化层隔离;
所述轻掺杂P型阱层位于第一沟槽、第二沟槽之间区域的上部间隔地设置有第一重掺杂N型源极区、第二重掺杂N型源极区,此第一重掺杂N型源极区、第二重掺杂N型源极区分别位于第一沟槽、第二沟槽的周边;
所述轻掺杂P型阱层位于第一重掺杂N型源极区、第二重掺杂N型源极区之间的区域设置有一重掺杂P型区,所述重掺杂P型区上表面位于轻掺杂P型阱层上表面,且重掺杂P型区下表面延伸至所述轻掺杂P型阱层的中部并在横向上延伸至第一重掺杂N型源极区、第二重掺杂N型源极区相向端的正下方,所述重掺杂P型区的下部与第一沟槽和第二沟槽之间均为沟道区;
所述N型外延层下部为漏极层,所述第一沟槽、第二沟槽上方和第一重掺杂N型源极区、第二重掺杂N型源极区靠近沟槽的区域上方覆盖有一介电质层,所述重掺杂P型区上方和第一重掺杂N型源极区、第二重掺杂N型源极区远离沟槽的区域上方覆盖有所述上金属层,所述漏极层与N型外延层相背的表面覆有所述下金属层。
上述技术方案中的有关内容解释如下:
1、上述方案中,所述轻掺杂P型阱层与重掺杂P型区的深度比为10:3~5。
2、上述方案中,所述第一沟槽、第二沟槽与轻掺杂P型阱层的深度比为10:7~9。
3、上述方案中,所述轻掺杂P型阱层为轻掺杂铝的碳化硅阱层。
4、上述方案中,所述第一重掺杂N型源极区、第二重掺杂N型源极区为重掺杂磷的碳化硅源极区。
由于上述技术方案运用,本实用新型与现有技术相比具有下列优点:
本实用新型半导体场效应晶体管,其位于轻掺杂P型阱层内的重掺杂P型区设置于第一重掺杂N型源极区、第二重掺杂N型源极区之间,重掺杂P型区上表面位于轻掺杂P型阱层上表面,且重掺杂P型区下表面延伸至所述轻掺杂P型阱层的中部并在横向上延伸至第一重掺杂N型源极区、第二重掺杂N型源极区相向端的正下方,所述重掺杂P型区的下部与第一沟槽和第二沟槽之间均为沟道区,重掺杂P型区上方和第一重掺杂N型源极区、第二重掺杂N型源极区远离沟槽的区域上方覆盖有一金属层,改善了在高频下器件开关切换的耐冲击能力,从而延长了器件的使用寿命。
附图说明
附图1为本实用新型半导体场效应晶体管的结构示意图。
以上附图中:1、N型外延层;2、轻掺杂P型阱层;3、第一沟槽;4、第二沟槽;5、闸极多晶硅部;6、闸极氧化层隔离;7、第一重掺杂N型源极区;8、第二重掺杂N型源极区;9、重掺杂P型区;10、介电质层;11、上金属层;12、沟道区;13、下金属层;14、漏极层。
具体实施方式
下面结合实施例对本实用新型作进一步描述:
实施例1:一种半导体场效应晶体管,包括:上金属层11、下金属层13、位于碳化硅衬底中的N型外延层1和位于N型外延层1中上部的轻掺杂P型阱层2,此轻掺杂P型阱层2中间隔地开有第一沟槽3和第二沟槽4,位于轻掺杂P型阱层2中的第一沟槽3和第二沟槽4从轻掺杂P型阱层2上表面延伸至N型外延层1内,所述第一沟槽3和第二沟槽4内均具有一闸极多晶硅部5,所述第一沟槽3、第二沟槽4分别与各自的闸极多晶硅部5之间均通过一闸极氧化层隔离6;
所述轻掺杂P型阱层2位于第一沟槽3、第二沟槽4之间区域的上部间隔地设置有第一重掺杂N型源极区7、第二重掺杂N型源极区8,此第一重掺杂N型源极区7、第二重掺杂N型源极区8分别位于第一沟槽3、第二沟槽4的周边;
所述轻掺杂P型阱层2位于第一重掺杂N型源极区7、第二重掺杂N型源极区8之间的区域设置有一重掺杂P型区9,所述重掺杂P型区9上表面位于轻掺杂P型阱层2上表面,且重掺杂P型区9下表面延伸至所述轻掺杂P型阱层2的中部并在横向上延伸至第一重掺杂N型源极区7、第二重掺杂N型源极区8相向端的正下方,所述重掺杂P型区9的下部与第一沟槽3和第二沟槽4之间均为沟道区12;
所述N型外延层1下部为漏极层14,所述第一沟槽3、第二沟槽4上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8靠近沟槽的区域上方覆盖有一介电质层10,所述重掺杂P型区9上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8远离沟槽的区域上方覆盖有所述上金属层11,所述漏极层14与N型外延层1相背的表面覆有所述下金属层13。
上述轻掺杂P型阱层2与重掺杂P型区9的深度比为10:4。
上述第一沟槽3、第二沟槽4与轻掺杂P型阱层2的深度比为10:8。
上述轻掺杂P型阱层2为轻掺杂铝的碳化硅阱层。
上述第一重掺杂N型源极区7、第二重掺杂N型源极区8为重掺杂磷的碳化硅源极区。
实施例2:一种半导体场效应晶体管,包括:上金属层11、下金属层13、位于碳化硅衬底中的N型外延层1和位于N型外延层1中上部的轻掺杂P型阱层2,此轻掺杂P型阱层2中间隔地开有第一沟槽3和第二沟槽4,位于轻掺杂P型阱层2中的第一沟槽3和第二沟槽4从轻掺杂P型阱层2上表面延伸至N型外延层1内,所述第一沟槽3和第二沟槽4内均具有一闸极多晶硅部5,所述第一沟槽3、第二沟槽4分别与各自的闸极多晶硅部5之间均通过一闸极氧化层隔离6;
所述轻掺杂P型阱层2位于第一沟槽3、第二沟槽4之间区域的上部间隔地设置有第一重掺杂N型源极区7、第二重掺杂N型源极区8,此第一重掺杂N型源极区7、第二重掺杂N型源极区8分别位于第一沟槽3、第二沟槽4的周边;
所述轻掺杂P型阱层2位于第一重掺杂N型源极区7、第二重掺杂N型源极区8之间的区域设置有一重掺杂P型区9,所述重掺杂P型区9上表面位于轻掺杂P型阱层2上表面,且重掺杂P型区9下表面延伸至所述轻掺杂P型阱层2的中部并在横向上延伸至第一重掺杂N型源极区7、第二重掺杂N型源极区8相向端的正下方,所述重掺杂P型区9的下部与第一沟槽3和第二沟槽4之间均为沟道区12;
所述N型外延层1下部为漏极层14,所述第一沟槽3、第二沟槽4上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8靠近沟槽的区域上方覆盖有一介电质层10,所述重掺杂P型区9上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8远离沟槽的区域上方覆盖有所述上金属层11,所述漏极层14与N型外延层1相背的表面覆有所述下金属层13。
上述轻掺杂P型阱层2与重掺杂P型区9的深度比为10:4.5。
上述第一沟槽3、第二沟槽4与轻掺杂P型阱层2的深度比为10:7.2。
上述金属层11为铝金属层。
上述轻掺杂P型阱层2为轻掺杂铝的碳化硅阱层。
上述第一重掺杂N型源极区7、第二重掺杂N型源极区8为重掺杂磷的碳化硅源极区。
实施例中轻掺杂P型阱层2为轻掺杂铝的碳化硅阱层,为在碳化硅衬底外延内经过铝布值后所形成的轻掺杂P型阱层2,以铝分4~5次所布值而成;上述闸极氧化层隔离6以1200~1400度的干氧化方式形成氧化层;重掺杂磷的碳化硅源极区,以磷分3~4次所布值而成;上述重掺杂P型区9,以铝分5~6次所布值而成。
采用上述半导体场效应晶体管时,其位于轻掺杂P型阱层内的重掺杂P型区设置于第一重掺杂N型源极区、第二重掺杂N型源极区之间,重掺杂P型区上表面位于N型外延层上表面,且重掺杂P型区下表面延伸至所述轻掺杂P型阱层的中部并在横向上延伸至第一重掺杂N型源极区、第二重掺杂N型源极区相向端的正下方,所述重掺杂P型区的下部与第一沟槽和第二沟槽之间均为沟道区,重掺杂P型区上方和第一重掺杂N型源极区、第二重掺杂N型源极区远离沟槽的区域上方覆盖有一金属层,改善了在高频下器件开关切换的耐冲击能力,从而延长了器件的使用寿命。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。

Claims (5)

1.一种半导体场效应晶体管,其特征在于:包括:上金属层(11)、下金属层(13)、位于碳化硅衬底中的N型外延层(1)和位于N型外延层(1)中上部的轻掺杂P型阱层(2),此轻掺杂P型阱层(2)中间隔地开有第一沟槽(3)和第二沟槽(4),位于轻掺杂P型阱层(2)中的第一沟槽(3)和第二沟槽(4)从轻掺杂P型阱层(2)上表面延伸至N型外延层(1)内,所述第一沟槽(3)和第二沟槽(4)内均具有一闸极多晶硅部(5),所述第一沟槽(3)、第二沟槽(4)分别与各自的闸极多晶硅部(5)之间均通过一闸极氧化层隔离(6);
所述轻掺杂P型阱层(2)位于第一沟槽(3)、第二沟槽(4)之间区域的上部间隔地设置有第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8),此第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8)分别位于第一沟槽(3)、第二沟槽(4)的周边;
所述轻掺杂P型阱层(2)位于第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8)之间的区域设置有一重掺杂P型区(9),所述重掺杂P型区(9)上表面位于轻掺杂P型阱层(2)上表面,且重掺杂P型区(9)下表面延伸至所述轻掺杂P型阱层(2)的中部并在横向上延伸至第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8)相向端的正下方,所述重掺杂P型区(9)的下部与第一沟槽(3)和第二沟槽(4)之间均为沟道区(12);
所述N型外延层(1)下部为漏极层(14),所述第一沟槽(3)、第二沟槽(4)上方和第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8)靠近沟槽的区域上方覆盖有一介电质层(10),所述重掺杂P型区(9)上方和第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8)远离沟槽的区域上方覆盖有所述上金属层(11),所述漏极层(14)与N型外延层(1)相背的表面覆有所述下金属层(13)。
2.根据权利要求1所述的半导体场效应晶体管,其特征在于:所述轻掺杂P型阱层(2)与重掺杂P型区(9)的深度比为10:3~5。
3.根据权利要求1所述的半导体场效应晶体管,其特征在于:所述第一沟槽(3)、第二沟槽(4)与轻掺杂P型阱层(2)的深度比为10:7~9。
4.根据权利要求1所述的功率金属氧化物半导体场效晶体管,其特征在于:所述轻掺杂P型阱层(2)为轻掺杂铝的碳化硅阱层。
5.根据权利要求1所述的功率金属氧化物半导体场效晶体管,其特征在于:所述第一重掺杂N型源极区(7)、第二重掺杂N型源极区(8)为重掺杂磷的碳化硅源极区。
CN202120432682.9U 2021-02-26 2021-02-26 半导体场效应晶体管 Active CN214411208U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120432682.9U CN214411208U (zh) 2021-02-26 2021-02-26 半导体场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120432682.9U CN214411208U (zh) 2021-02-26 2021-02-26 半导体场效应晶体管

Publications (1)

Publication Number Publication Date
CN214411208U true CN214411208U (zh) 2021-10-15

Family

ID=78027977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120432682.9U Active CN214411208U (zh) 2021-02-26 2021-02-26 半导体场效应晶体管

Country Status (1)

Country Link
CN (1) CN214411208U (zh)

Similar Documents

Publication Publication Date Title
US10727334B2 (en) Lateral DMOS device with dummy gate
US9947779B2 (en) Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage
US10804355B2 (en) Dual-gate trench IGBT with buried floating P-type shield
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US7489011B2 (en) Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US9048282B2 (en) Dual-gate trench IGBT with buried floating P-type shield
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
KR20060051752A (ko) Mos 장치, mos 장치 제조 방법 및 집적 회로
CN112164722A (zh) 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺
CN106098777A (zh) 一种***栅积累型dmos器件
CN107785433B (zh) 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管
CN214411208U (zh) 半导体场效应晶体管
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN214411212U (zh) 垂直功率mos晶体管
CN214411209U (zh) 功率金属氧化物半导体场效晶体管
CN214411211U (zh) 金属氧化物半导体mos器件
CN214411207U (zh) 沟槽型mos器件
CN214411210U (zh) 低功耗沟槽式功率mos器件
CN212161822U (zh) 功率mosfet器件
CN214753779U (zh) 碳化硅闸沟槽式功率场效晶体管器件
CN211654830U (zh) 沟槽型大功率mosfet器件
CN202871800U (zh) 包括结型场效应晶体管的半导体器件
CN114093948B (zh) 场板沟槽场效应晶体管及其制造方法
CN212342640U (zh) 沟槽mos场效应晶体管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant