CN208173556U - 一种降低晶圆研磨正面损伤的制具 - Google Patents
一种降低晶圆研磨正面损伤的制具 Download PDFInfo
- Publication number
- CN208173556U CN208173556U CN201820361197.5U CN201820361197U CN208173556U CN 208173556 U CN208173556 U CN 208173556U CN 201820361197 U CN201820361197 U CN 201820361197U CN 208173556 U CN208173556 U CN 208173556U
- Authority
- CN
- China
- Prior art keywords
- wafer
- groove
- fixture
- surface damage
- positive surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本实用新型涉及一种降低晶圆研磨正面损伤的制具,包括制具体,所述制具体上设置有填充粘接剂放置晶圆用的第一凹槽,所述制具体第一凹槽槽底设置有容纳晶圆有效区域用的第二凹槽。本实用新型在制具体上设置有第一凹槽并在第一凹槽内设置第二凹槽,利用晶圆加工工程中的晶圆外缘无效区域设计与其适配的制具体,采用粘结剂粘接并保护晶圆正面,完成晶圆减薄抛光工艺。
Description
技术领域
本实用新型涉及半导体制造领域,特别是涉及一种晶圆背面加工工艺用制具。
背景技术
随着人们生活质量的日益提升,传统的Si材料,已无法满足实际高频、大功率等应用需求。Ⅲ-Ⅴ族化合物半导体是目前发展最快的半导体材料之一,一直是人们的研究重点。例如GaAs中的电子迁移率是硅(Si)中电子迁移率的6倍,其电子峰值漂移速度是Si的2倍,GaAs器件具有高频、高速、低功耗的特点,常被用作手机芯片、数据中心交换中心芯片等,与人们日常生活已密不可分;InP具有超高的电子迁移率,已经广泛的用于光电、微波等领域;而GaN作为Ⅲ-Ⅴ族半导体的典型材料,其优良的温度特性、环境适应性等特点,已逐步应用于高温、高频、大功率应用领域中。
在实际应用中,出于散热和减小芯片电路尺寸需要,Ⅲ-Ⅴ族半导体一般需要减薄至50~200 um。在进行减薄工艺前,芯片一般已完成正面多道工艺,与传统Si工艺不同,化合物半导体由于器件特性,正面起伏较大,大多数在2 um以上。所以,减薄时,先芯片正面与载具采用粘结剂在一定压力下结合在一起,再以其作为一个整体进而进行晶圆背面减薄。
另一方面,由于晶圆正面其他工艺相关制具的影响,如蒸发制具等,在晶圆正面边缘1~3mm为无效区域,在晶圆正面中心为有效区域。在背面加工工艺中,传统的制具一般为圆形平面,尺寸大于待加工晶圆尺寸,例如6寸晶圆一般采用156~175mm的蓝宝石或金属头作为制具。晶圆正面与该制具结合,极易对晶圆造成损伤,见下述:
1. Ⅲ-Ⅴ族化合物半导体一般采用Au、Cu作为布线金属,材质较软容易被损伤;
2.载具表面的高低起伏,对晶圆正面造成损伤:出于成本考虑,载具一般清洗后重复利用,然而人为的操作不可避免的会损伤载具,载具表面往往数十个微米的划痕,进而会对晶圆表面带来损伤;
3.需加压处理,载具极易对晶圆正面造成损伤:通过粘结剂将晶圆与载具结合在一起,由于晶圆加压后需表面平整,过厚的粘结剂对后续工艺造成一定的风险,如晶圆与载具脱落等,因此粘结剂不宜过厚,一般小于10μm,加压后载具对晶圆表面造成损伤。
实用新型内容
本实用新型的目的在于提供一种降低晶圆研磨正面损伤的制具,可以很好地解决制具的平面结构极易对晶圆造成损伤的问题。
为了实现上述目的,本实用新型提供了以下技术方案:
本实用新型的一种降低晶圆研磨正面损伤的制具,包括制具体,制具体上设置有填充粘接剂放置晶圆用的第一凹槽,制具体第一凹槽槽底设置有容纳晶圆有效区域用的第二凹槽。
进一步地,第二凹槽设置于第一凹槽槽底中心位置。
又进一步地,第一凹槽的宽度比晶圆直径≥0.5~2mm;第二凹槽的宽度比晶圆直径≤0.5~2mm。
再进一步地,第二凹槽的高度为5~20um;第一凹槽的高度为20~50um。
其中,制具体的材质包含金属、蓝宝石、Si、SiC、GaAs中的一种或多种。
与现有技术相比,本实用新型具有以下优点:
本实用新型的一种降低晶圆研磨正面损伤的制具,在制具体上设置有第一凹槽并在第一凹槽内设置第二凹槽,利用晶圆加工工程中的晶圆外缘无效区域设计与其适配的制具体,采用粘结剂粘接并保护晶圆正面,完成晶圆减薄抛光工艺。
附图说明
图1为本实用新型的实施例的内部结构示意图;
图2为本实用新型的制具体与晶圆结合实施例示意图。
具体实施方式
如图1-2所示,本实施例的一种降低晶圆研磨正面损伤的制具,包括制具体1,制具体1表面上设置有填充粘接剂4放置晶圆5用的的第一凹槽3,在制具体1第一凹槽3槽底设置有容纳晶圆5有效区域用的第二凹槽2。
其中,第一凹槽3的宽度a比晶圆5的直径≥0.5~2mm;第一凹槽3的高度d为20~50um。
第二凹槽2设置于第一凹槽3槽底中心位置。第二凹槽2的宽度b比晶圆5的直径≤0.5~2mm;第二凹槽2的高度c为5~20um。
制具体1的材质包含但不限于金属、蓝宝石、Si、SiC、GaAs,采用其中一种或多种组合。
使用时,先在制具体表面涂覆粘结剂,填满整个晶圆第一凹槽区域,其中要求粘结剂填充需填满整个制具表面;再将wafer放置于制具体第一凹槽内上,加压使晶圆于整个制具体成为整体,进行背面工艺作业,其中要求粘结剂必须留在制具体第一凹槽上。
由于在晶圆正面边缘1~3mm为无效区域,而第一凹槽与第二凹槽使得制具体截面呈台阶状,且由前述可知第一凹槽与第二凹槽侧壁之间台阶面的宽度e的尺寸为0.5~2mm,使得该台阶面接触在晶圆无效区域上并起支撑作用,而第二凹槽对应晶圆正面中心处有效区域,即使加压使得晶圆无效区域与凸起接触,第二凹槽会使得晶圆正面中心处有效区域得到很好的保护,避免晶圆正面有效区域与制具体直接接触受损;同时,晶圆侧壁与制具体第一凹槽、第二凹槽侧壁之间留有粘接剂,加大粘接面积,增加粘接效果,保证稳定执行背面工艺。
Claims (6)
1.一种降低晶圆研磨正面损伤的制具,其特征在于,包括制具体,所述制具体上设置有填充粘接剂放置晶圆用的第一凹槽,所述制具体第一凹槽槽底设置有容纳晶圆有效区域用的第二凹槽。
2.根据权利要求1所述一种降低晶圆研磨正面损伤的制具,其特征在于,所述第二凹槽设置于第一凹槽槽底中心位置。
3.根据权利要求2所述一种降低晶圆研磨正面损伤的制具,其特征在于,所述第一凹槽的宽度比晶圆直径≥0.5~2mm。
4.根据权利要求3所述一种降低晶圆研磨正面损伤的制具,其特征在于,所述第二凹槽的宽度比晶圆直径≤0.5~2mm。
5.根据权利要求4所述一种降低晶圆研磨正面损伤的制具,其特征在于,所述第二凹槽的高度为5~20um。
6.根据权利要求5所述一种降低晶圆研磨正面损伤的制具,其特征在于,所述第一凹槽的高度为20~50um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820361197.5U CN208173556U (zh) | 2018-03-16 | 2018-03-16 | 一种降低晶圆研磨正面损伤的制具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820361197.5U CN208173556U (zh) | 2018-03-16 | 2018-03-16 | 一种降低晶圆研磨正面损伤的制具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208173556U true CN208173556U (zh) | 2018-11-30 |
Family
ID=64375066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820361197.5U Active CN208173556U (zh) | 2018-03-16 | 2018-03-16 | 一种降低晶圆研磨正面损伤的制具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208173556U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112959211A (zh) * | 2021-02-22 | 2021-06-15 | 长江存储科技有限责任公司 | 晶圆处理装置和处理方法 |
-
2018
- 2018-03-16 CN CN201820361197.5U patent/CN208173556U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112959211A (zh) * | 2021-02-22 | 2021-06-15 | 长江存储科技有限责任公司 | 晶圆处理装置和处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7923350B2 (en) | Method of manufacturing a semiconductor device including etching to etch stop regions | |
TW200705519A (en) | Semiconductor package without chip carrier and fabrication method thereof | |
SG118354A1 (en) | Method for ultra thinning bumped wafers for flip chip | |
JP2008503900A (ja) | 改良光出力を提供する縦型半導体装置 | |
TWI256715B (en) | Semiconductor device and its manufacturing method | |
JP5271554B2 (ja) | サポートプレート | |
MY147216A (en) | Method of producing a semiconductor device, and wafer-processing tape | |
CN104658927A (zh) | 半导体晶片的键合减薄优化方法 | |
TW200731476A (en) | Plastic packaged device with die interface layer | |
CN104253033A (zh) | 半导体晶圆背面工艺和功率器件的形成方法 | |
CN208173556U (zh) | 一种降低晶圆研磨正面损伤的制具 | |
US7682935B2 (en) | Process of manufacture of ultra thin semiconductor wafers with bonded conductive hard carrier | |
US20060177994A1 (en) | Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices | |
CN108598253B (zh) | Si基GaN压力传感器的制备方法 | |
CN104752189A (zh) | 一种wlcsp晶圆背面减薄工艺 | |
US20220415743A1 (en) | Thermal performance in hybrid bonded 3d die stacks | |
CN107919413A (zh) | 一种GaN基LED向金刚石热沉转移方法 | |
CN111312598B (zh) | 一种扇出型封装方法、扇出型封装器件及扇出型封装体 | |
US20130256909A1 (en) | Patterned adhesive tape for backgrinding processes | |
CN204577403U (zh) | 一种晶片键合治具 | |
CN103367608A (zh) | 一种提高光取出效率的led倒装制程 | |
CN108133981A (zh) | 一种发光二极管芯片的返工方法 | |
TW200511410A (en) | Method for manufacturing device isolation film of semiconductor device | |
CN109346419A (zh) | 半导体器件及其制造方法 | |
CN202695420U (zh) | 半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |