CN104752189A - 一种wlcsp晶圆背面减薄工艺 - Google Patents

一种wlcsp晶圆背面减薄工艺 Download PDF

Info

Publication number
CN104752189A
CN104752189A CN201310747513.4A CN201310747513A CN104752189A CN 104752189 A CN104752189 A CN 104752189A CN 201310747513 A CN201310747513 A CN 201310747513A CN 104752189 A CN104752189 A CN 104752189A
Authority
CN
China
Prior art keywords
wafer
back side
thinned
wlcsp
technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310747513.4A
Other languages
English (en)
Inventor
江博渊
肖启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310747513.4A priority Critical patent/CN104752189A/zh
Publication of CN104752189A publication Critical patent/CN104752189A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明记载了一种WLCSP晶圆背面减薄工艺，应用于晶圆级芯片尺寸封装工艺中，通过于待减薄晶圆的正面边缘处的表面形成与凸块高度相当的起物理支撑作用的黏合物层，在对该待减薄晶圆进行减薄时，黏合物层可以起到支撑晶圆边缘的作用，还能起到与保护层粘附的作用，并在对该晶圆进行减薄后去除该支撑结构，从而有效避免了在对晶圆背面进行减薄工艺时晶圆边缘发生崩裂的现象，且进一步提高了晶圆减薄的自由度，进而提高了WLCSP封装的效率。

Description

一种WLCSP晶圆背面减薄工艺
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种WLCSP晶圆背面减薄工艺。
背景技术
随着半导体技术的发展以及消费电子市场的驱动，封装技术向更轻、更薄、体积更小、电热性能更优良的方向发展。芯片封装工艺由逐个芯片封装向圆片级封装转变，而晶圆级芯片尺寸封装(WaferLevel Chip Scale Package，简称WLCSP)因具有高密度、体积小、可靠性高，电热性能优良等优点而正好满足封装工艺的要求而逐渐成为目前最先进也是最重要的封装形式之一。目前，晶圆级芯片尺寸封装广泛的应用于消费类芯片产品的封装，而在晶圆级芯片尺寸封装技术中凸块的应用已成为高密度封装的主流，采用凸块作为芯片和基板的互连，虽然简化了封装工艺的流程，但是由于新的工艺流程中WLCSP晶圆的边缘处并没有支撑物支撑，从而导致了在对WLCSP晶圆背面进行研磨工艺以减薄WLCSP晶圆时工艺受到限制（如晶圆厚度不能太薄以及晶圆边缘容易碎裂等），而无法满足WLCSP封装工艺的需求，从而降低了晶圆的封装效率。
因此如何优化WLCSP晶圆背面减薄工艺以提高WLCSP晶圆的封装效率成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题，本发明公开一种WLCSP晶圆背面减薄工艺，以克服现有技术中进行WLCSP晶圆背面的减薄工艺时由于晶圆边缘无支撑物支撑而导致晶圆减薄工艺受到工艺限制，无法减薄到工艺需求的厚度以及晶圆边缘在减薄时容易碎裂的问题。
为了实现上述目的，本发明采用如下技术方案：
一种WLCSP晶圆背面减薄工艺，包括如下步骤：
提供一具有若干个凸起结构的待减薄晶圆；
于所述待减薄晶圆的正面边缘处的表面上形成支撑结构；
继续于该待减薄晶圆的正面上方覆盖一保护层；
利用所述支撑结构支撑所述待减薄晶圆的边缘对该待减薄晶圆的背面进行减薄工艺；
去除所述保护层和所述支撑结构；
其中，所述支撑结构位于所述待减薄晶圆的非器件区域中。
上述的WLCSP晶圆背面减薄工艺，其中，所述支撑结构与所述凸起结构的高度差的绝对值小于所述凸起结构的高度的百分之十。
上述的WLCSP晶圆背面减薄工艺，其中，所述凸起结构的材质为金属。
上述的WLCSP晶圆背面减薄工艺，其中，所述待减薄晶圆的正面上还设置有若干芯片，该若干芯片上的焊垫与所述凸起结构电性连接；
其中，所述凸起结构的材质为焊料。
上述的WLCSP晶圆背面减薄工艺，其中，所述支撑结构为黏合物层。
上述的WLCSP晶圆背面减薄工艺，其中，采用涂布技术于所述待减薄晶圆的正面边缘处的表面涂布黏合物层。
上述的WLCSP晶圆背面减薄工艺，其中，所述黏合物层的材质为聚苯并噁唑或聚酰亚胺。
上述的WLCSP晶圆背面减薄工艺，其中，采用显影技术去除所述黏合物层。
上述的WLCSP晶圆背面减薄工艺，其中，所述保护层为粘贴膜。
上述的WLCSP晶圆背面减薄工艺，其中，采用背面机械研磨工艺对所述待减薄晶圆的背面进行减薄，其中研磨转速为1000-3500r/min。
上述的WLCSP晶圆背面减薄工艺，其中，对所述待减薄晶圆的背面进行减薄工艺将所述晶圆减薄至预定的尺寸厚度停止，所述预定的尺寸厚度范围为75-200μm。
上述发明具有如下优点或者有益效果：
综上所述，由于本发明采用了上述技术方案，通过于晶圆级芯片尺寸封装工艺中的待减薄晶圆的正面边缘处的表面形成与金属凸块高度相当的起物理支撑作用的黏合物层（其材质可为PBO、PI等），在对该待减薄晶圆进行减薄时，黏合物层可以起到支撑晶圆边缘的作用，同时该黏合物层还可粘附保护层，并在对该晶圆进行减薄后去除该支撑结构，从而有效避免了在对晶圆背面进行减薄工艺时晶圆边缘发生崩裂的现象，且进一步提高了晶圆减薄的自由度，进而提高了WLCSP封装的效率。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1～6是本发明实施例中WLCSP晶圆背面减薄工艺的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图1～6是本发明实施例中WLCSP晶圆背面减薄工艺的流程结构示意图。如图1～6所示：
本实施例涉及一种WLCSP晶圆背面减薄工艺，应用于晶圆级芯片尺寸封装工艺中，包括如下步骤：
步骤S1，提供一包含有若干芯片的待减薄晶圆1，该待减薄晶圆1的正面具有若干个凸出于待减薄晶圆1正面表面的凸起结构2，且该凸起结构2与芯片上的焊垫电性连接，如图1所示的结构。
在本发明的实施例中，上述若干个凸起结构2的形状、大小均相同，且在待减薄晶圆1上均匀排列，形成阵列，若干个凸起结构2均位于待减薄晶圆1的器件区域内，且若干个凸起结构2在后续的封装工艺中起到作为芯片与基板的互连的作用，简化了WLCSP封装工艺的流程。
在本发明的实施例中，该若干个凸起结构2均为金属凸块，优选焊料凸块，于待减薄晶圆1上形成该金属凸块的工艺采用现有技术所惯用技术手段，故在此不予赘述。
步骤S2，于待减薄晶圆1的正面边缘处的表面上形成起物理支撑作用的支撑结构3，且支撑结构3位于待减薄晶圆1边缘未包含凸起结构2的区域内，即非器件区域内，该支撑结构3与凸起结构2之间无接触；该支撑结构3可以是位于待减薄晶圆1正面边缘处的非器件区域内的成圆环形的层状支撑结构，也可以是位于待减薄晶圆1正面边缘处的非器件区域内均匀排列的若干个支撑结构，如图3所示的结构。
在本发明的实施例中，该支撑结构3的高度与凸起结构2的高度差的绝对值小于凸起结构2的高度的百分之十，也就是说，当支撑结构3高于凸起结构2时，支撑结构3与凸起结构2的高度差小于凸起结构2的高度的百分之十；当支撑结构3低于凸起结构2时，凸起结构2与支撑结构3的高度差小于凸起结构2的高度的百分之十。
进一步优选的，该支撑结构3的高度与凸起结构2的高度相同，此时，支撑结构3在后续对待减薄晶圆1进行减薄工艺时达到最佳的支撑效果。
其中，该支撑结构3可以是任何起支撑作用的且满足工艺需求的支撑体，优选的，该支撑结构3为黏合物层，进一步优选的，该黏合物层的材质为聚苯并噁唑（PBO）或聚酰亚胺（PI），在本发明的实施例中，采用涂布技术于待减薄晶圆1正面的边缘处的表面涂布形成该黏合物层。
步骤S3，继续于待减薄晶圆1的正面上方覆盖一保护层4，该保护层4在后续的减薄工艺中起到保护该待减薄晶圆1正面的器件结构的作用，如图3所示的结构。
优选的，该保护层4全覆盖待减薄晶圆1的正面的上方，以于保护层4覆盖之后，待减薄晶圆1的正面的表面，凸起结构2的表面，支撑结构3的表面均被保护；其中保护层4可为粘贴膜或者ABC基材类通用性背面掩膜保护膜等满足工艺需求的保护膜，若上述支撑结构3为黏合物层，因黏合物层本身具有黏性，在后续对晶圆背面进行减薄工艺时可以将保护层紧紧黏贴在晶圆的正面，从而避免了保护层由于受力松动而发生脱落的现象，此时保护层4可为非黏性保护膜，可节约保护层的成本。
步骤S4，继续对待减薄晶圆1的背面进行减薄工艺，采用研磨工艺将待减薄晶圆1减薄至预定的尺寸厚度之后停止减薄，形成晶圆1’；在进行减薄工艺时，支撑结构3支撑待减薄晶圆1的边缘以使得待减薄晶圆1在减薄时各处受力均衡，即待减薄晶圆1的边缘和待减薄晶圆1具有凸起结构2的区域由于均具有支撑体支撑而受力均衡，可以较容易的将待减薄晶圆1减薄到满足工艺需求的厚度，如图4所示的结构。
在本发明的实施例中，该减薄工艺采用的研磨工艺为背面机械研磨工艺，其研磨转速为1000-3500r/min（如1000r/min、1500r/min、3500r/min或2500r/min等），预定的尺寸厚度的取值范围为75-200μm（如75μm、100μm、150μm或200μm等），也可以为其他满足工艺需求的厚度。
步骤S5，去除覆盖晶圆1’的正面上方的保护层4，若保护层4为粘贴膜或其他直接粘贴的保护膜时，可直接揭除，如图5所示的结构。
步骤S6，去除支撑结构4，若支撑结构4为黏合物层，则可以采用显影技术去除，如图6所示的结构。
本发明通过上述工艺，预先于具有金属凸块的待减薄晶圆的边缘涂布黏合物层，在晶圆背面进行减薄工艺时黏合物层不仅可以起到支撑晶圆边缘的作用，且由于该黏合物层的具有黏性，晶圆正面的保护层可以紧紧黏贴在晶圆的正面而不会脱落，降低了对晶圆正面覆盖的保护层的要求，在防止晶圆背面进行减薄工艺时晶圆边缘发生碎裂的同时，提高了晶圆背面减薄的自由度，节约了生产成本。
综上所述，由于本发明采用了上述技术方案，通过于晶圆级芯片尺寸封装工艺中的待减薄晶圆的边缘制备与凸起结构高度相当的起物理支撑作用的黏合物层（其材质可为PBO、PI等黏合物），以便在对WLCSP封装工艺中的待减薄晶圆背面进行减薄工艺时，黏合物层可以起到物理支撑晶圆边缘以使得整个晶圆受力均匀的作用，同时该黏合物层还可粘附保护层，然后于晶圆正面覆盖一保护层，该保护层在后续对晶圆进行减薄工艺时保护晶圆正面的器件结构，并在对该晶圆进行减薄后去除该支撑结构，从而有效避免晶圆边缘在对晶圆背面进行减薄工艺时由于没有支撑而发生的崩裂现象，且进一步提高了晶圆减薄的自由度，提高了WLCSP封装的效率，且本发明设计科学合理，与传统的工艺设备兼容性强，工艺简单易行，可操作性强。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种WLCSP晶圆背面减薄工艺，其特征在于，包括如下步骤：
提供一具有若干个凸起结构的待减薄晶圆；
于所述待减薄晶圆的正面边缘处的表面上形成支撑结构；
继续于该待减薄晶圆的正面上方覆盖一保护层；
利用所述支撑结构支撑所述待减薄晶圆的边缘对该待减薄晶圆的背面进行减薄工艺；
去除所述保护层和所述支撑结构；
其中，所述支撑结构位于所述待减薄晶圆的非器件区域中。
2.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，所述支撑结构与所述凸起结构的高度差的绝对值小于所述凸起结构的高度的百分之十。
3.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，所述凸起结构的材质为金属。
4.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，所述待减薄晶圆的正面上还设置有若干芯片，该若干芯片上的焊垫与所述凸起结构电性连接；
其中，所述凸起结构的材质为焊料。
5.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，所述支撑结构为黏合物层。
6.如权利要求5所述的WLCSP晶圆背面减薄工艺，其特征在于，采用涂布技术于所述待减薄晶圆的正面边缘处的表面形成黏合物层。
7.如权利要求5所述的WLCSP晶圆背面减薄工艺，其特征在于，所述黏合物层的材质为聚苯并噁唑或聚酰亚胺。
8.如权利要求5所述的WLCSP晶圆背面减薄工艺，其特征在于，采用显影技术去除所述黏合物层。
9.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，所述保护层为粘贴膜。
10.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，采用背面机械研磨工艺对所述待减薄晶圆的背面进行减薄，其中，研磨转速为1000-3500r/min。
11.如权利要求1所述的WLCSP晶圆背面减薄工艺，其特征在于，对所述待减薄晶圆的背面进行减薄工艺将所述待减薄晶圆减薄至预定的尺寸厚度停止，所述预定的尺寸厚度的取值范围为75-200μm。
CN201310747513.4A 2013-12-30 2013-12-30 一种wlcsp晶圆背面减薄工艺 Pending CN104752189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310747513.4A CN104752189A (zh) 2013-12-30 2013-12-30 一种wlcsp晶圆背面减薄工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310747513.4A CN104752189A (zh) 2013-12-30 2013-12-30 一种wlcsp晶圆背面减薄工艺

Publications (1)

Publication Number Publication Date
CN104752189A true CN104752189A (zh) 2015-07-01

Family

ID=53591702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310747513.4A Pending CN104752189A (zh) 2013-12-30 2013-12-30 一种wlcsp晶圆背面减薄工艺

Country Status (1)

Country Link
CN (1) CN104752189A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706102A (zh) * 2017-09-19 2018-02-16 上海华虹宏力半导体制造有限公司 晶圆背面减薄工艺方法
CN107836040A (zh) * 2015-08-26 2018-03-23 株式会社爱发科 电子部件的制造方法以及处理***
CN108436604A (zh) * 2018-04-23 2018-08-24 宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
CN110335825A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种晶圆级芯片封装方法
CN111592832A (zh) * 2020-05-29 2020-08-28 南通通富微电子有限公司 Daf膜及其制备方法、芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825590A (zh) * 2005-02-21 2006-08-30 卡西欧计算机株式会社 半导体器件及其制造方法
CN101677055A (zh) * 2008-09-18 2010-03-24 高宏明 圆片研磨工艺
CN102157426A (zh) * 2011-01-28 2011-08-17 上海宏力半导体制造有限公司 晶片支撑装置及晶片处理工艺
JP2011159694A (ja) * 2010-01-29 2011-08-18 Hitachi Chem Co Ltd 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム
CN102280433A (zh) * 2011-08-19 2011-12-14 苏州晶方半导体科技股份有限公司 晶圆级芯片尺寸封装结构及其封装方法
CN102760699A (zh) * 2011-04-27 2012-10-31 无锡华润安盛科技有限公司 将用于制备传感器芯片的晶圆切割成晶粒的方法
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825590A (zh) * 2005-02-21 2006-08-30 卡西欧计算机株式会社 半导体器件及其制造方法
CN101677055A (zh) * 2008-09-18 2010-03-24 高宏明 圆片研磨工艺
JP2011159694A (ja) * 2010-01-29 2011-08-18 Hitachi Chem Co Ltd 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム
CN102157426A (zh) * 2011-01-28 2011-08-17 上海宏力半导体制造有限公司 晶片支撑装置及晶片处理工艺
CN102760699A (zh) * 2011-04-27 2012-10-31 无锡华润安盛科技有限公司 将用于制备传感器芯片的晶圆切割成晶粒的方法
CN102280433A (zh) * 2011-08-19 2011-12-14 苏州晶方半导体科技股份有限公司 晶圆级芯片尺寸封装结构及其封装方法
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107836040A (zh) * 2015-08-26 2018-03-23 株式会社爱发科 电子部件的制造方法以及处理***
US10586712B2 (en) 2015-08-26 2020-03-10 Ulvac, Inc. Method of manufacturing an electronic component and processing system
CN107836040B (zh) * 2015-08-26 2020-06-05 株式会社爱发科 电子部件的制造方法以及处理***
CN107706102A (zh) * 2017-09-19 2018-02-16 上海华虹宏力半导体制造有限公司 晶圆背面减薄工艺方法
CN108436604A (zh) * 2018-04-23 2018-08-24 宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
CN110335825A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种晶圆级芯片封装方法
CN111592832A (zh) * 2020-05-29 2020-08-28 南通通富微电子有限公司 Daf膜及其制备方法、芯片封装结构

Similar Documents

Publication Publication Date Title
TWI455215B (zh) 半導體封裝件及其之製造方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN104752189A (zh) 一种wlcsp晶圆背面减薄工艺
KR20130000211A (ko) 기판 가공 방법
JP2003309221A5 (zh)
JP2009076658A5 (zh)
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
TWI309880B (en) Semiconductor chip and package structure and fabrication method thereof
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
JP2004055852A (ja) 半導体装置及びその製造方法
CN101794725A (zh) 半导体晶片载体
TW200531241A (en) Manufacturing process and structure for a flip-chip package
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
CN106024646A (zh) 半导体器件的全包覆圆片级封装方法
TW201203404A (en) Chip-sized package and fabrication method thereof
TWI713849B (zh) 半導體製程及半導體結構
CN102237286B (zh) 一种用于超薄晶圆工艺的管芯贴片方法
TWI717896B (zh) 高散熱之堆疊式半導體封裝結構及其封裝方法
JP2014511560A (ja) プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
JP2008270821A (ja) リリース層を有するスタック構造体とその同じものを形成するための方法
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure
TWI321349B (en) Multi-chip stack package
CN207250484U (zh) 晶圆级芯片封装结构
CN101924039B (zh) 半导体封装件及其制造方法
US20110294262A1 (en) Semiconductor package process with improved die attach method for ultrathin chips

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150701