CN104658927A - 半导体晶片的键合减薄优化方法 - Google Patents
半导体晶片的键合减薄优化方法 Download PDFInfo
- Publication number
- CN104658927A CN104658927A CN201310582811.2A CN201310582811A CN104658927A CN 104658927 A CN104658927 A CN 104658927A CN 201310582811 A CN201310582811 A CN 201310582811A CN 104658927 A CN104658927 A CN 104658927A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- bonding
- oxide layer
- semiconductor
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种半导体晶片的键合减薄优化的方法,包括:提供半导体衬底,所述半导体衬底具有器件面和与器件面相对的背面,所述半导体衬底具有中心区域和边缘区域,且所述边缘区域半导体衬底具有与水平面相对倾斜的表面;沿所述器件面向背面的方向,去除边缘区域部分厚度的半导体衬底;在所述去除边缘区域部分厚度的半导体衬底器件面形成氧化层;提供载体,将所述具有氧化层的半导体衬底器件面与载体的键合面进行键合;沿所述半导体衬底背面向器件面的方法,减薄所述半导体衬底至预定厚度。本发明提高半导体衬底器件面与载体的键合强度,优化键合性能,避免发生半导体衬底从载体表面脱落的问题,从而杜绝了半导体衬底破裂问题,提高半导体晶片键合减薄良率。
Description
技术领域
本发明涉及半导体制造领域技术,特别涉及半导体晶片的键合减薄优化方法。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加,集成电路对芯片的超薄化要求越来越高。微机电***(MEMS),图像传感器(CIS:CMOS Image Sensor),叠层芯片(stacked die),多芯片封装(Multi chip package)等都会应用厚度小于50μm的超薄芯片。
现有技术中,超薄芯片大多是通过对半导体晶片进行键合减薄工艺得到的,半导体晶片键合减薄方法包括如下步骤:请参考图1,步骤S1、提供半导体衬底,所述半导体衬底具有器件面和与器件面相对的背面,且所述半导体衬底具有中心区域和边缘区域;步骤S2、沿所述半导体衬底器件面向背面的方向,去除边缘区域部分厚度的半导体衬底;步骤S3、提供载体,将所述去除边缘区域部分厚度的半导体衬底器件面与载体的键合面键合;步骤S4、沿所述半导体衬底背面向器件面的方向,减薄所述半导体衬底至预定厚度。
然而,现有技术提供的半导体晶片的键合减薄的方法,容易造成半导体晶片脱落和破裂、良率降低等问题。
发明内容
本发明解决的问题是提供一种半导体晶片的键合减薄优化方法,提高半导体衬底与载体间的键合强度,优化键合性能,避免在减薄工艺过程中发生半导体衬底脱落问题,提高半导体晶片减薄良率。
为解决上述问题,本发明提供一种半导体晶片的键合减薄优化的方法,包括:提供半导体衬底,所述半导体衬底具有器件面和与器件面相对的背面,所述半导体衬底具有中心区域和边缘区域,且所述中心区域的半导体衬底具有与水平面平行的表面,所述边缘区域的半导体衬底具有与水平面相对倾斜的表面;沿所述器件面向背面的方向,去除边缘区域部分厚度的半导体衬底;在所述去除边缘区域部分厚度的半导体衬底器件面形成氧化层;平坦化所述氧化层;提供载体,将所述具有氧化层的半导体衬底器件面与载体的键合面进行键合;沿所述半导体衬底背面向器件面的方法,减薄所述半导体衬底至预定厚度。
可选的,所述氧化层的材料为氧化硅或氮氧化硅。
可选的,所述氧化层的厚度为2000埃至20000埃。
可选的,采用化学气相沉积、物理气相沉积、原子层沉积或热氧化工艺形成所述氧化层。
可选的,采用化学机械抛光处理平坦化所述氧化层。
可选的,采用一步或多步工艺形成所述氧化层。
可选的,采用多步工艺形成所述氧化层时,多步工艺中的每一步工艺分别形成氧化膜,且在氧化膜形成后,平坦化所述氧化膜,多层氧化膜形成所述氧化层。
可选的,在形成所述氧化层之前,还包括步骤:采用湿法清洗工艺对半导体衬底器件面进行清洗处理。
可选的,所述湿法清洗工艺采用的液体为氨水、过氧化氢和去离子水的混合溶液或盐酸、过氧化氢和去离子水的混合溶液。
可选的,所述边缘区域为自边缘向内0至5毫米的区域,且所述边缘区域的半导体衬底具有弧形表面。
可选的,所述去除边缘区域部分厚度的半导体衬底的工艺为:采用金刚砂磨轮进行机械研磨。
可选的,所述去除边缘区域半导体衬底的厚度大于预定厚度。
可选的,减薄所述半导体衬底至预定厚度的工艺步骤包括:采用机械研磨的方法减薄半导体衬底至一定厚度;在机械研磨所述半导体衬底后,对所述半导体衬底背面进行抛光处理,直至减薄所述半导体衬底至预定厚度。
可选的,所述抛光处理的工艺为化学机械抛光、干法刻蚀或湿法刻蚀。
可选的,采用直接键合技术将所述具有氧化层的半导体衬底与载体的键合面进行键合。
可选的,在将所述具有氧化层的半导体衬底器件面与载体的键合面进行键合后,还包括步骤:对所述键合后的半导体衬底和载体进行退火处理。
可选的,所述退火处理的工艺参数为:退火温度为100度至500度,退火时长为0.15小时至15小时,所述退火处理在含氧或含氮气氛中进行。
可选的,所述载体的材料为玻璃、蓝宝石或半导体材料。
可选的,所述预定厚度为30微米至70微米。
与现有技术相比,本发明的技术方案具有以下优点:
去除边缘区域部分厚度的半导体衬底后,所述去除部分厚度半导体衬底的工艺易对半导体衬底器件面造成损伤,导致半导体衬底器件面出现孔洞;而本发明技术方案中,在所述去除边缘区域部分厚度的半导体衬底器件面形成氧化层,且对所述氧化层进行化学机械抛光处理,平坦化所述氧化层,从而改善具有孔洞的器件面的平坦度,进而提高半导体衬底与载体的键合强度,使得键合界面接触紧密,避免在键合界面出现气泡等缺陷,进而避免出现半导体衬底脱落的问题,防止半导体衬底破裂,提高晶片键合减薄良率。
进一步,本发明采用多步工艺形成所述氧化层,形成的氧化层的平坦度较一步工艺形成的氧化层平坦度更好,因而可以进一步改善半导体衬底与载体的键合强度,进一步提高键合能力,从而进一步提高晶片键合减薄良率。
附图说明
图1为本发明一实施例半导体晶片键合减薄的流程示意图;
图2为本发明一实施例去除边缘区域部分厚度的半导体衬底后的半导体器件剖面结构示意图;
图3至图8为本发明另一实施例半导体晶片键合减薄过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术的半导体晶片键合减薄中容易出现半导体衬底脱落、良率降低等问题。
为解决上述问题,针对背景技术中提出的半导体晶片键合减薄方法进行研究,请继续参考图1:步骤S2中的去除边缘区域(edge trimming)部分厚度的半导体衬底的目的在于:由于边缘区域的半导体衬底表面不平行于水平面方向,通常的半导体衬底边缘区域具有倾斜的表面(bevel-shaped edgeportion);若直接将具有倾斜表面的半导体衬底器件面与载体键合(bonding),则半导体衬底的边缘区域不能受到载体的支撑作用;后续在减薄(thinning)半导体衬底过程中,半导体衬底边缘区域受到减薄工艺的压力作用,边缘区域的半导体衬底容易发生破裂(edge chipping),边缘区域的破裂也会引发半导体衬底中心区域发生破裂,导致半导体衬底从载体表面脱落,造成半导体晶片键合减薄失败,降低晶片键合减薄的良率。因此,为了提高半导体晶片键合减薄的良率,在将半导体衬底器件面与载体进行键合之前,还包括步骤:沿器件面向背面的方向,去除边缘区域的部分厚度半导体衬底,使得剩余的中心区域半导体衬底表面与水平面平行。去除边缘区域部分厚度的半导体衬底后,剩余的边缘区域半导体衬底即使发生破裂问题,所述具有破裂问题的边缘区域的半导体衬底也会在减薄过程中被去除,对剩余的半导体衬底影响很小,从而防止半导体衬底从载体表面脱落。
然而,上述半导体晶片键合减薄的方法,仍然存在半导体衬底从载体衬底脱落的问题,导致晶片键合减薄良率低。针对上述半导体晶片键合减薄工艺进行研究发现,导致上述问题的原因在于:半导体衬底器件面与载体间的键合界面(bonding interface)具有缺陷,导致键合性能差,半导体衬底器件面与载体间的吸附能力差,导致在后续减薄半导体衬底过程中,半导体衬底容易从载体表面脱落,半导体晶片键合减薄良率低。
针对上述半导体晶片键合减薄的方法进行进一步研究发现,半导体衬底器件面与载体的键合界面具有缺陷的原因在于,请参考图2,图2为去除边缘区域部分厚度的半导体衬底后的半导体器件剖面结构示意图:
沿所述半导体衬底100器件101向背面102的方向,去除边缘区域103部分厚度的半导体衬底100的工艺为研磨;所述研磨工艺采用磨轮对所述半导体衬底100器件面101的边缘区域103进行研磨,去除边缘区域103部分厚度的半导体衬底100;所述磨轮对半导体衬底100进行研磨后,半导体衬底100器件面101具有孔洞104和缺陷105;其中,孔洞104为磨轮在半导体衬底100器件面101造成的凹陷,缺陷105为残留在半导体衬底100器件面101的研磨液。由于孔洞104和缺陷105的存在,导致半导体衬底100器件面101与载体的键合面键合时,半导体衬底100器件面101和载体的键合界面性能差,键合界面具有气泡等缺陷,两者之间接触不紧密、吸附能力差;后续在减薄半导体衬底100时,由于半导体衬底100器件面101与载体的键合界面性能差,导致半导体衬底100容易从载体剥离,造成半导体衬底100破裂,从而造成半导体晶片键合减薄失效。
为解决上述问题,需要去除半导体衬底100器件面101的孔洞104和缺陷105。因此,去除部分厚度的边缘区域103部分厚度的半导体衬底100后,采用湿法清洗工艺清洗半导体衬底100的器件面101;然而,湿法清洗工艺只能去除器件面101的缺陷105,而孔洞104不能被湿法清洗工艺去除,当具有孔洞104的半导体衬底100器件面101与载体键合时,两者的键合界面性能仍然较差,键合界面具有气泡等缺陷,后续仍然存在半导体衬底100从载体脱落的问题。
为此,本发明提供一种优化的半导体晶片的键合减薄优化的方法,在去除边缘区域部分厚度的半导体衬底器件面形成氧化层;对所述氧化层进行化学机械抛光处理,平坦化所述氧化层;将所述具有氧化层的半导体衬底器件面与载体的键合面进行键合。本发明提高了半导体衬底与载体间键合界面的性能,避免在键合界面出现缺陷,提高键合强度,防止出现在减薄半导体衬底时所述半导体衬底从载体脱落的问题,避免半导体衬底破裂,从而提高半导体晶片键合减薄良率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图8为本发明另一实施例提供的半导体晶片键合减薄过程的剖面结构示意图。
请参考图3,提供半导体衬底200,所述半导体衬底200具有器件面201和与所述器件面201相对的背面202,所述半导体衬底200具有中心区域(未标示)和边缘区域203,且所述中心区域的半导体衬底200具有与水平面平行的表面,所述边缘区域203的半导体衬底200具有与水平面相对倾斜的表面。
所述半导体衬底200为待减薄的半导体晶片。所述半导体衬底200的材料为硅、锗、锗化硅、砷化镓或绝缘体上的硅。本实施例中,所述半导体衬底200的材料为硅。
所述半导体衬底200的器件面201形成有半导体器件,所述半导体器件未图示;所述半导体衬底200中与器件面201相对的面为背面202。
所述中心区域的半导体衬底200具有与水平面平行的表面,所述中心区域以外的区域为边缘区域,所述半导体衬底200的边缘区域203的表面与水平面不平行,具体的,所述半导体衬底200边缘区域203具有倾斜的表面。
本实施例中,所述边缘区域203为自边缘向内0至5毫米的区域,且所述边缘区域203半导体衬底200具有弧形表面。
请参考图4,沿所述器件面201向背面202的方向,去除边缘区域203部分厚度的半导体衬底200,所述边缘区域203半导体衬底200被去除的厚度为h。
由于所述半导体衬底200的边缘区域203具有倾斜的表面。若直接将具有倾斜表面边缘区域203的半导体衬底200器件面201与后续的载体进行键合,边缘区域203的半导体衬底200与载体未接触,则边缘区域203的半导体衬底200未受到载体的支撑作用;后续在减薄半导体衬底的过程中,半导体衬底200的边缘区域203受到减薄工艺的压力作用,边缘区域203的半导体衬底200会发生破裂或弯曲,而边缘区域203的半导体衬底200的破裂或弯曲也会导致半导体衬底200的器件面201从载体脱落。
由上述分析可知,去除边缘区域203的部分厚度的半导体衬底200,只保留中心区域的半导体衬底200器件面201,中心区域的半导体衬底200器件面201与水平面平行,则后续与载体键合时,载体对中心区域半导体衬底200的器件面201均起到支撑作用,破裂提高剩余半导体衬底200的机械强度;剩余的边缘区域203的半导体衬底200即使发生破裂问题,所述具有破裂问题的边缘区域203的半导体衬底200被后续的减薄工艺所去除,因此对剩余的半导体衬底200器件面201无影响,从而避免半导体衬底200从载体脱落,避免发生破裂问题,提高半导体晶片键合减薄的良率。
采用机械研磨的工艺去除边缘区域203部分厚度的半导体衬底200。本实施例中,所述去除边缘区域203部分厚度的半导体衬底200的工艺为:采用金刚砂磨轮进行机械研磨。
在本发明其他实施例中,可以采用切割刀切割或刻蚀的方法去除边缘区域部分厚度的半导体衬底。所述刻蚀方法的工艺步骤包括:形成覆盖位于半导体衬底器件面的图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀去除边缘区域部分厚度的半导体衬底;去除所述图形化的光刻胶层。
需要说明的是,本发明实施例中,将后续进行减薄工艺后的半导体衬底200具有的厚度称为预定厚度,则去除边缘区域203半导体衬底200的厚度h应大于预定厚度。这是因为:
在后续减薄工艺过程中,未被去除的边缘区域半导体衬底200未得到支撑作用,因此未被去除的边缘区域半导体衬底200会发生破裂和弯曲;若去除边缘区域203半导体衬底200的厚度h小于预定厚度,则所述破裂和弯曲问题会影响减薄后的半导体衬底200,进而造成与破裂和弯曲的边缘区域临近的中心区域半导体衬底发生破裂和弯曲,造成半导体衬底脱落,导致减薄工艺失效;而本实施例中,去除边缘区域203半导体衬底200的厚度h大于预定厚度,则发生破裂和弯曲的边缘区域203半导体衬底200在减薄工艺过程中被去除,避免所述破裂和弯曲问题造成中心区域的半导体衬底发生破裂和弯曲,从而避免半导体衬底脱落问题,提高键合减薄良率。
去除边缘区域203的部分厚度半导体衬底200后,在半导体衬底200器件面201上形成有杂质和孔洞,特别的,器件面201靠近边缘区域203的区域具有的杂质和孔洞较多。所述杂质和孔洞为去除边缘区域203半导体衬底200的工艺造成的;所述杂质为上述工艺残留在器件面201的物质,所述孔洞为上述工艺对器件面201造成的机械研磨或刻蚀。
请参考图5,在所述去除边缘区域203部分厚度的半导体衬底200器件面201形成氧化层204,平坦化所述氧化层204。
采用化学机械抛光处理平坦化所述氧化层204。
本实施例中,所述氧化层204除位于半导体衬底200器件面201外,所述氧化层204还覆盖于去除边缘区域203部分厚度半导体衬底200后形成的侧壁和表面;在本发明其他实施例中,所述氧化层也可以只覆盖中心区域半导体衬底器件面。
在所述半导体衬底200的器件面201形成氧化层204且对氧化层204进行化学机械抛光处理的作用为:去除边缘区域203的部分厚度半导体衬底200后,半导体衬底200器件面201靠近边缘区域203具有孔洞,所述孔洞为去除边缘区域203部分厚度的半导体衬底200的研磨工艺造成的,所述孔洞会影响后续半导体衬底200器件面201与载体之间的键合界面性能;而在器件面201形成氧化层204后,所述氧化层204可以填补器件面201的孔洞,且在对氧化层204进行化学机械抛光处理后,氧化层204具有比器件面201更平滑的表面,有利于后续与载体接触紧密,提高半导体晶片键合减薄良率。
所述氧化层204的材料为氧化硅或氮化硅;采用化学气相沉积、物理气相沉积、原子层沉积或热氧化工艺形成所述氧化层204;采用一步或多步工艺形成所述氧化层204。
本实施例中,所述氧化层204的材料为氧化硅,采用多步工艺形成所述氧化层204,且所述氧化层204的形成工艺为化学气相沉积,所述氧化层204的厚度为2000埃至20000埃。
需要说明的是,采用多步工艺形成所述氧化层204时,多步工艺中的每一步工艺分别形成氧化膜,且在氧化膜形成后,对所述氧化膜进行化学机械抛光处理,平坦化所述氧化膜,多层氧化膜形成所述氧化层204。
采用多步工艺形成所述氧化层204的好处为:采用多步工艺,所述氧化层204为多层氧化膜构成,氧化膜在形成过程中具有流动性,因此每一次形成的氧化膜的平坦度比上一次形成的氧化膜的平坦度更好;且在每一次氧化膜形成后会进行化学机械抛光处理,化学抛光处理进一步提高氧化膜的平坦度;因此采用多步工艺形成氧化层204,可以进一步提高形成的氧化层204的表面平坦度,形成具有平滑表面的氧化层204,进一步改善后续将具有氧化层204的半导体衬底200与载体的键合强度。
还需要说明的是,在形成所述氧化层204之前,还可以包括步骤:采用湿法清洗工艺对半导体衬底200器件面201进行清洗处理。由于在半导体衬底200器件面201具有杂质,所述杂质影响器件面201的平坦度和光滑度,采用湿法清洗工艺去除所述杂质,可以改善半导体衬底200器件面201的平坦度和光滑度,从而使得在器件面201形成的氧化层204与器件面201接触更紧密。
作为一个实施例,所述湿法清洗工艺采用的液体为氨水(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合溶液;作为另一个实施例,所述湿法清洗工艺采用的液体为盐酸(HCl)、过氧化氢和去离子水的混合溶液。
请参考图6,提供载体205,将所述具有氧化层204的半导体衬底200器件面201与载体205的键合面进行键合。
所述载体205为半导体衬底200器件面201的半导体器件提供保护,所述载体205还为半导体衬底200提供机械强度和支持,以便进行后续的减薄半导体衬底200的工艺。
所述载体205的材料可以为玻璃、蓝宝石或半导体材料,所述半导体材料为硅、锗、锗化硅或砷化镓本。实施例中,所述载体205的材料为玻璃。
将具有氧化层204的半导体衬底200与载体205的键合面键合的方法为阳极键合、直接键合(熔融键合)、低温键合、中间层键合或黏合剂键合。
本实施例中,采用直接键合技术将所述具有氧化层204的半导体衬底200与载体205的键合面进行键合。通过在键合界面形成范德瓦耳斯力,将半导体衬底200键合到载体205的键合面。
直接键合技术要求半导体衬底200待键合的表面和载体205待键合的表面具有极其光滑和平坦的表面。而本实施例中,在所述半导体衬底200器件面201表面形成有氧化层204,所述氧化层204具有比器件面201更光滑和平坦的表面,且所述氧化层204形成后,填补了由于去除边缘区域203部分厚度的半导体衬底200的工艺在器件面201造成的孔洞,从而有利于提高键合界面的性能,键合界面无缺陷,使得半导体衬底200和载体205间的键合性能好,后续在进行减薄半导体衬底200的工艺时,半导体衬底200与载体205之间不会出现脱落的问题,提高半导体晶片键合减薄良率。
为了进一步提高半导体衬底200和载体205之间的键合能(bondingenergy),在进行直接键合之前,还可以对氧化层204和载体205的键合面进行等离子体处理;通过等离子体对氧化层204和载体205表面进行机械碰撞和溅射,增加氧化层204和载体205键合面的悬挂键,悬挂键的增加使得氧化层204和载体205键合面的活化能增加,从而使得氧化层204和载体205键合面具有很强的吸附能力,提高半导体衬底200和载体205之间的键合能力。本发明实施例中,在氧气、氮气或氩气的环境中进行所述等离子体处理。
在将所述具有氧化层204的半导体衬底200器件面201与载体205的键合面进行键合后,还包括步骤:对所述键合后的半导体衬底200和载体205进行退火处理。
所述退火处理的作用为:在退火处理过程中,半导体衬底200和载体205的键合界面发生物理化学反应,由原来较弱的范德瓦耳斯力转化为强度很大的化学共价键连接,显著增加键合强度,进一步提高半导体衬底200和载体205间的键合性能,从而进一步防止发生半导体衬底200从载体205表面脱落的问题。
本实施例中,所述退火处理的工艺参数为:退火温度为100度至500度,退火时长为0.15小时至15小时,所述退火处理在含氧或含氮气氛中进行。
作为一个实施例,所述含氧气氛为O2;作为另一实施例,所述含氧气氛为O2和N2;作为其他实施例,所述含氧气氛为Ar和O2。
本发明实施例中,所述键合可以为临时性键合,即在后续将半导体衬底200减薄后,将半导体衬底200与载体205分离;所述键合也可以为永久性键合,即在后续将半导体衬底200减薄后,半导体衬底200与载体205仍维持键合状态。
请参考图7,沿所述半导体衬底200背面202向器件面201的方向,采用机械研磨206的方法减薄半导体衬底200至一定厚度。
采用机械研磨206的方法,可以快速的减薄半导体衬底200至一定厚度,提高生产效率。
本实施例中,所述机械研磨206为采用金刚砂磨轮加压研磨半导体衬底200背面202使半导体衬底200减薄。在机械研磨所述半导体衬底200后,所述半导体衬底200研磨后的表面为背面207。
请参考图8,对所述半导体衬底200背面207(请参考图7)进行抛光处理208,直至减薄所述半导体衬底200至预定厚度。
所述预定厚度为30微米至70微米;在减薄所述半导体衬底200至预定厚度后,所述半导体衬底200具有背面209。
采用机械研磨方法减薄半导体衬底200至一定厚度,所述机械研磨会导致背面207凹凸不平,影响半导体晶片键合减薄的效果,因此需要对半导体衬底200凹凸不平的背面207进行抛光处理208。
所述抛光处理208为化学机械抛光(CMP)、干法刻蚀或湿法刻蚀。
本实施例中,所述抛光处理208为化学机械抛光。具体的,将半导体衬底200固定在旋转机台上,将含碳化硅的研磨液加压在半导体衬底200背面207,所述研磨液流过旋转机台和半导体衬底200背面207;由于碳化硅的硬度较高,因此半导体衬底200背面207的凸起更容易被研磨掉,研磨后得到光滑的表面,从而实现抛光处理208。
在本发明其他实施例中,也可以采用干法刻蚀或湿法刻蚀工艺进行所述抛光处理。
综上,本发明的技术方案具有以下优点:
首先,半导体衬底的边缘区域具有倾斜的表面,为了避免边缘区域半导体衬底得不到载体支撑作用,在进行键合之前,需要去除边缘区域部分厚度的半导体衬底;然而,去除边缘区域部分厚度的半导体衬底会造成半导体衬底器件面形成孔洞;本发明实施例中,在去除边缘区域部分厚度半导体衬底后,在半导体衬底器件面形成氧化层,修复器件面的孔洞,且形成的氧化层具有比器件面更为平坦和光滑的表面;与现有技术相比,将具有氧化层的半导体衬底与载体键合,可以避免在键合界面出现孔洞和缺陷,使得键合强度更大,键合的性能更优,从而防止后续减薄半导体衬底时出现半导体衬底脱落问题,避免半导体衬底破裂问题,提高了半导体晶片键合减薄良率。
其次,采用了特殊的方法形成氧化层,具体的,采用多步工艺形成所述氧化层;多步工艺形成的氧化层具有更为平滑的表面,使得半导体衬底与载体间的键合能力更强,进一步避免半导体衬底脱落问题,改善半导体晶片键合减薄良率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体晶片的键合减薄优化的方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底具有器件面和与器件面相对的背面,所述半导体衬底具有中心区域和边缘区域,且所述中心区域的半导体衬底具有与水平面平行的表面,所述边缘区域的半导体衬底具有与水平面相对倾斜的表面;
沿所述器件面向背面的方向,去除边缘区域部分厚度的半导体衬底;
在所述去除边缘区域部分厚度的半导体衬底器件面形成氧化层;
平坦化所述氧化层;
提供载体,将所述具有氧化层的半导体衬底器件面与载体的键合面进行键合;
沿所述半导体衬底背面向器件面的方法,减薄所述半导体衬底至预定厚度。
2.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,所述氧化层的材料为氧化硅或氮氧化硅。
3.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,所述氧化层的厚度为2000埃至20000埃。
4.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,采用化学气相沉积、物理气相沉积、原子层沉积或热氧化工艺形成所述氧化层。
5.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,采用化学机械抛光处理平坦化所述氧化层。
6.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,采用一步或多步工艺形成所述氧化层。
7.根据权利要求6所述的半导体晶片的键合减薄优化的方法,其特征在于,采用多步工艺形成所述氧化层时,多步工艺中的每一步工艺分别形成氧化膜,且在氧化膜形成后,平坦化所述氧化膜,多层氧化膜形成所述氧化层。
8.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,在形成所述氧化层之前,还包括步骤:采用湿法清洗工艺对半导体衬底器件面进行清洗处理。
9.根据权利要求8所述的半导体晶片的键合减薄优化的方法,其特征在于,所述湿法清洗工艺采用的液体为氨水、过氧化氢和去离子水的混合溶液或盐酸、过氧化氢和去离子水的混合溶液。
10.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,所述边缘区域为自边缘向内0至5毫米的区域,且所述边缘区域的半导体衬底具有弧形表面。
11.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,所述去除边缘区域部分厚度的半导体衬底的工艺为:采用金刚砂磨轮进行机械研磨。
12.根据权利要求11所述的半导体晶片的键合减薄优化的方法,其特征在于,所述去除边缘区域半导体衬底的厚度大于预定厚度。
13.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,减薄所述半导体衬底至预定厚度的工艺步骤包括:采用机械研磨的方法减薄半导体衬底至一定厚度;在机械研磨所述半导体衬底后,对所述半导体衬底背面进行抛光处理,直至减薄所述半导体衬底至预定厚度。
14.根据权利要求13所述的半导体晶片的键合减薄优化的方法,其特征在于,所述抛光处理的工艺为化学机械抛光、干法刻蚀或湿法刻蚀。
15.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,采用直接键合技术将所述具有氧化层的半导体衬底与载体的键合面进行键合。
16.根据权利要求15所述的半导体晶片的键合减薄优化的方法,其特征在于,在将所述具有氧化层的半导体衬底器件面与载体的键合面进行键合后,还包括步骤:对所述键合后的半导体衬底和载体进行退火处理。
17.根据权利要求16所述的半导体晶片的键合减薄优化的方法,其特征在于,所述退火处理的工艺参数为:退火温度为100度至500度,退火时长为0.15小时至15小时,所述退火处理在含氧或含氮气氛中进行。
18.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,所述载体的材料为玻璃、蓝宝石或半导体材料。
19.根据权利要求1所述的半导体晶片的键合减薄优化的方法,其特征在于,所述预定厚度为30微米至70微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310582811.2A CN104658927B (zh) | 2013-11-19 | 2013-11-19 | 半导体晶片的键合减薄优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310582811.2A CN104658927B (zh) | 2013-11-19 | 2013-11-19 | 半导体晶片的键合减薄优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104658927A true CN104658927A (zh) | 2015-05-27 |
CN104658927B CN104658927B (zh) | 2018-03-30 |
Family
ID=53249902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310582811.2A Active CN104658927B (zh) | 2013-11-19 | 2013-11-19 | 半导体晶片的键合减薄优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104658927B (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070668A (zh) * | 2015-08-06 | 2015-11-18 | 武汉新芯集成电路制造有限公司 | 一种晶圆级芯片封装方法 |
CN106348245A (zh) * | 2015-07-23 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
CN108878271A (zh) * | 2018-07-04 | 2018-11-23 | 南通沃特光电科技有限公司 | 一种复合衬底的制备方法 |
CN109950161A (zh) * | 2019-03-20 | 2019-06-28 | 德淮半导体有限公司 | 一种半导体结构的制作方法 |
CN110189985A (zh) * | 2019-06-19 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
CN110323178A (zh) * | 2019-07-04 | 2019-10-11 | 长春长光圆辰微电子技术有限公司 | 一种soi晶圆边缘零空洞的工艺制程方法 |
CN111146141A (zh) * | 2019-12-13 | 2020-05-12 | 中国科学院微电子研究所 | 一种片上单晶材料的制备方法 |
CN111983825A (zh) * | 2020-08-28 | 2020-11-24 | 济南晶正电子科技有限公司 | 电光晶体薄膜及其制备方法 |
CN115070515A (zh) * | 2022-06-20 | 2022-09-20 | 长春长光圆辰微电子技术有限公司 | 在goi生产中减少cmp大面积边缘剥落的方法 |
CN115881622A (zh) * | 2023-01-29 | 2023-03-31 | 合肥晶合集成电路股份有限公司 | 一种晶圆键合的方法 |
CN115947299A (zh) * | 2022-12-21 | 2023-04-11 | 上海芯物科技有限公司 | 一种表面加工工艺和半导体器件 |
US11670539B2 (en) * | 2021-02-22 | 2023-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor arrangement |
CN116606160A (zh) * | 2023-04-27 | 2023-08-18 | 苏州璋驰光电科技有限公司 | 一种纳米铜柱热压键合工艺 |
CN117690943A (zh) * | 2024-01-31 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 一种图像传感器的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155755A (zh) * | 1995-12-12 | 1997-07-30 | 佳能株式会社 | 绝缘体上的硅(soi)衬底的制造工艺 |
US20070108557A1 (en) * | 2005-09-16 | 2007-05-17 | Stats Chippac Ltd. | Integrated circuit system with wafer trimming |
CN101084577A (zh) * | 2004-12-28 | 2007-12-05 | 特拉希特技术公司 | 修整通过组装两晶片构成的结构的方法 |
US20100248414A1 (en) * | 2009-03-31 | 2010-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of wafer bonding |
-
2013
- 2013-11-19 CN CN201310582811.2A patent/CN104658927B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155755A (zh) * | 1995-12-12 | 1997-07-30 | 佳能株式会社 | 绝缘体上的硅(soi)衬底的制造工艺 |
CN101084577A (zh) * | 2004-12-28 | 2007-12-05 | 特拉希特技术公司 | 修整通过组装两晶片构成的结构的方法 |
US20070108557A1 (en) * | 2005-09-16 | 2007-05-17 | Stats Chippac Ltd. | Integrated circuit system with wafer trimming |
US20100248414A1 (en) * | 2009-03-31 | 2010-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of wafer bonding |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106348245A (zh) * | 2015-07-23 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
CN106348245B (zh) * | 2015-07-23 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
CN105070668B (zh) * | 2015-08-06 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 一种晶圆级芯片封装方法 |
CN105070668A (zh) * | 2015-08-06 | 2015-11-18 | 武汉新芯集成电路制造有限公司 | 一种晶圆级芯片封装方法 |
CN108878271A (zh) * | 2018-07-04 | 2018-11-23 | 南通沃特光电科技有限公司 | 一种复合衬底的制备方法 |
CN109950161A (zh) * | 2019-03-20 | 2019-06-28 | 德淮半导体有限公司 | 一种半导体结构的制作方法 |
US11081462B2 (en) | 2019-06-19 | 2021-08-03 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Method for manufacturing a bonding structure |
CN110189985A (zh) * | 2019-06-19 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
CN110189985B (zh) * | 2019-06-19 | 2020-10-30 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
CN110323178A (zh) * | 2019-07-04 | 2019-10-11 | 长春长光圆辰微电子技术有限公司 | 一种soi晶圆边缘零空洞的工艺制程方法 |
CN111146141A (zh) * | 2019-12-13 | 2020-05-12 | 中国科学院微电子研究所 | 一种片上单晶材料的制备方法 |
CN111983825A (zh) * | 2020-08-28 | 2020-11-24 | 济南晶正电子科技有限公司 | 电光晶体薄膜及其制备方法 |
US11670539B2 (en) * | 2021-02-22 | 2023-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor arrangement |
CN115070515A (zh) * | 2022-06-20 | 2022-09-20 | 长春长光圆辰微电子技术有限公司 | 在goi生产中减少cmp大面积边缘剥落的方法 |
CN115947299A (zh) * | 2022-12-21 | 2023-04-11 | 上海芯物科技有限公司 | 一种表面加工工艺和半导体器件 |
CN115881622A (zh) * | 2023-01-29 | 2023-03-31 | 合肥晶合集成电路股份有限公司 | 一种晶圆键合的方法 |
CN116606160A (zh) * | 2023-04-27 | 2023-08-18 | 苏州璋驰光电科技有限公司 | 一种纳米铜柱热压键合工艺 |
CN117690943A (zh) * | 2024-01-31 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 一种图像传感器的制作方法 |
CN117690943B (zh) * | 2024-01-31 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种图像传感器的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104658927B (zh) | 2018-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104658927A (zh) | 半导体晶片的键合减薄优化方法 | |
KR101862139B1 (ko) | 반도체 웨이퍼의 제조 방법 | |
US20110230005A1 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
US9287222B1 (en) | Integrated semiconductor device and method for fabricating the same | |
CN102130037B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
US7960225B1 (en) | Method of controlling film thinning of semiconductor wafer for solid-state image sensing device | |
JP3904943B2 (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
CN103560106B (zh) | 低翘曲度的半导体衬底的制备方法 | |
JP2009099875A (ja) | 半導体装置の製造方法 | |
CN111564362B (zh) | 晶圆边缘处理方法 | |
CN104078346A (zh) | 半导体器件的平坦化方法 | |
CN112599409B (zh) | 晶圆键合方法 | |
WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
CN108262684B (zh) | 一种化学机械研磨方法 | |
CN103515296B (zh) | 平坦化导电插塞的方法 | |
CN102130039B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
US20180033636A1 (en) | Method of fabricating a semiconductor structure | |
US20120264302A1 (en) | Chemical mechanical polishing process | |
CN110534423B (zh) | 半导体器件及其制作方法 | |
JP2003151939A (ja) | Soi基板の製造方法 | |
US20240047266A1 (en) | Method of forming protective layer utilized in silicon remove process | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
TW202138118A (zh) | 晶圓薄化之製備方法 | |
TWI735275B (zh) | 半導體結構的製作方法 | |
JP2013131644A (ja) | サファイア基板の製造方法及びサファイア基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |