CN207650508U - 一种阵列基板及显示装置 - Google Patents

Abstract

本申请实施例提供一种阵列基板及显示装置，涉及显示技术领域，能够解决电容占用较大空间的问题。该阵列基板的非显示区设置有栅极驱动电路。栅极驱动电路的一级移位寄存器单元中设置有驱动晶体管以及电容。电容的第一极板与驱动晶体管的栅极电连接，电容的第二极板与驱动晶体管的第一极电连接；非显示区还包括位于第二极板背离所述第一极板一侧的第一导电薄膜层；第一导电薄膜层在阵列基板的衬底基板上的正投影与第一极板在衬底基板上的正投影具有交叠区域；第二极板与第一导电薄膜层绝缘设置，第一极板与第一导电薄膜层电连接。该阵列基板用于构成显示装置。

Description

一种阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

显示器，例如TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)内设置有阵列基板。该阵列基板的非显示区设置有栅极驱动电路。相对于COF(Chip on Film，薄膜上芯片)封装技术以及COG(Chip on Glass，玻璃上芯片)封装技术而言，采用GOA(Gate Driver on Array，阵列基板行驱动)技术构成的栅极驱动电路(以下简称GOA电路)，能够达到降低工序以及实现窄边框的目的。

现有技术中，GOA电路如图1所示，包括多个级联的移位寄存器单元(RS1、RS2、RS3……)，每一个移位寄存器单元的输出端OUT连接一行栅线(G1、G2或G3……)。该移位寄存器单元主要由TFT(Thin Film Transistor，薄膜场效应晶体管)和电容构成。然而随着移位寄存器单元驱动能力的不断提升，电容占用的空间越来越大，从而不利于降低显示器的边框尺寸，以实现窄边框的设计。

实用新型内容

本实用新型的实施例提供一种阵列基板及显示装置，能够解决电容占用较大空间的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本申请实施例的一方面，提供一种阵列基板，所述阵列基板的非显示区设置有栅极驱动电路；所述栅极驱动电路的一级移位寄存器单元中设置有驱动晶体管以及电容；所述电容的第一极板与所述驱动晶体管的栅极电连接，所述电容的第二极板与所述驱动晶体管的第一极电连接；所述非显示区还包括位于所述第二极板背离所述第一极板一侧的第一导电薄膜层；所述第一导电薄膜层在所述阵列基板的衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影具有交叠区域；所述第二极板与所述第一导电薄膜层绝缘设置，所述第一极板与所述第一导电薄膜层电连接。

可选的，所述阵列基板还包括与位于所述第二极板背离所述第一极板一侧的第二导电薄膜层；所述第二导电薄膜层与第一导电薄膜层绝缘设置；所述第二导电薄膜层在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影具有交叠区域；所述第二极板与所述第二导电薄膜层电连接。

可选的，所述阵列基板包括触控电极层；所述第一导电薄膜层与所述触控电极层同层同材料。

可选的，所述阵列基板还包括第三导电薄膜层；所述第三导电薄膜层位于所述第二极板背离所述第一极板的一侧；所述第三导电薄膜层与所述第一导电薄膜层、第二导电薄膜层以及所述第二极板绝缘设置；所述第三导电薄膜层在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影具有交叠区域；所述第三导电薄膜层与所述第一极板电连接。

可选的，所述阵列基板包括触控电极层；所述第三导电薄膜层与所述触控电极层同层同材料。

可选的，所述阵列基板的显示区设置有依次背离所述衬底基板的第一透明导电层和第二透明导电层；所述第一导电薄膜层与所述第一透明导电层同层同材料，所述第二导电薄膜层与所述第二透明导电层同层同材料；或者，所述第一导电薄膜层与所述第二透明导电层同层同材料，所述第二导电薄膜层与所述第一透明导电层同层同材料。

可选的，在所述阵列基板包括第三导电薄膜层的情况下，与所述第一透明导电层同层同材料的所述第一导电薄膜层或所述第二导电薄膜层与所述第二极板之间设置有所述第三导电薄膜层。

可选的，与所述第一透明导电层同层同材料的所述第一导电薄膜层或所述第二导电薄膜层在靠近所述第二极板的一侧表面设置有有机材料层。

可选的，所述第一极板与所述驱动晶体管的栅极同层同材料；所述第二极板与所述驱动晶体管的第一极同层同材料。

本申请实施例的另一方面，提供一种显示装置包括如上所述的任意一种阵列基板。

本申请实施例提供一种阵列基板及显示装置，由上述可知，该阵列基板中，第一导电薄膜层在该阵列基板的衬底基板上的正投影与第一极板在衬底基板上的正投影具有交叠区域。基于此，由于第一极板与第一导电薄膜层电连接，而第二极板位于第一极板和第一导电薄膜层之间，且第二极板与第一导电薄膜层之间，以及第二极板与第一极板之间均具有绝缘层。在此情况下，第二极板与第一导电薄膜层可以构成一附加电容，该附加电容与上述电容并联形成双层电容。基于此，可以减小上述第一极板、第二极板以及第一导电薄膜层的面积，使得上述双层电容占用面积减小，且面积减小后的双层电容的电容值与目前面积未发生变化的电容其电容值相同，从而可以保证在移位寄存器单元的驱动能力不发生变化的情况下，减小该移位寄存器单元中电容占用的面积，进而有利于降低显示器的边框尺寸，实现窄边框设计。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中提供的一种栅极驱动电路的结构示意图；

图2为图1中栅极驱动电路在显示面板中的设置位置示意图；

图3为图1中栅极驱动电路的一级为移位寄存器单元的结构示意图；

图4a为本申请实施例提供的一种叠加电容的结构示意图；

图4b为图4a的结构对应的电容各个极板的电连接示意图；

图5为本申请实施例提供的一种显示装置的结构示意图；

图6a为本申请实施例提供的另一种叠加电容的结构示意图；

图6b为图6a的结构对应的电容各个极板的电连接示意图；

图7a为本申请实施例提供的又一种叠加电容的结构示意图；

图7b为图7a的结构对应的电容各个极板的电连接示意图；

图8a为本申请实施例提供的又一种叠加电容的结构示意图；

图8b为图8a的结构对应的电容各个极板的电连接示意图；

图9a为本申请实施例提供的再一种叠加电容的结构示意图；

图9b为图9a的结构对应的电容各个极板的电连接示意图。

附图标记：

01-阵列基板；02-衬底基板；03-彩膜基板；04-液晶层；10-第一极板；20-第二极板；30-栅极绝缘层；31-钝化层；32-有机材料层；40-过孔；101-第一导电薄膜层；102-第二导电薄膜层；103-第三导电薄膜层；201-第一透明导电层；202-第二透明导电层。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本申请实施例提供一种阵列基板01，如图2所示，该阵列基板01的非显示区设置有栅极驱动电路。该栅极驱动电路如图1所示由多个级联的移位寄存器单元(RS1、RS2、RS3……)构成。移位寄存器单元的结构中如图3所示，设置有驱动晶体管Md以及电容C。

具体的，该电容C如图4a所示包括相对设置的第一极板10和第二极板20。该第一极板10与驱动晶体管Md的栅极电连接，该电容C的第二极板20与驱动晶体管Md的第一极电连接。

其中，上述驱动晶体管Md除了栅极以外还包括第一极和第二极。第一极为源极，第二极为漏极；或者第一极为漏极，第二极为源极。

基于此，可选的，上述电容C的第一极板10与驱动晶体管Md的栅极同层同材料，即该电容C的第一极板10采用栅极(Gate)金属层构成，且该第一极板10通过一次构图工艺与驱动晶体管Md的栅极同时形成。此外，电容C的第二极板20采用数据(SD)金属层构成，且该第二极板20通过一次构图工艺与驱动晶体管Md的源极和漏极同时形成。

在此情况下，第一极板10和第二极板20之间的绝缘层可以为栅极绝缘层(GateInsulator，GI)30。

需要说明的是，在本申请中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实用新型中所形成的结构选择相应的构图工艺。

其中，本申请实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。

在此基础上，如图4a所示，该阵列基板的非显示区还包括位于第二极板20背离第一极板10一侧的第一导电薄膜层101。

其中，上述第二极板20与第一导电薄膜层101之间具有绝缘层，以使得第二极板20与第一导电薄膜层101之间绝缘设置。此外，该第一极板10通过过孔40与第一导电薄膜层101电连接。

以下对目前移位寄存器单元中与驱动晶体管Md相连接的电容C所占用边框的尺寸进行说明。示例性的，栅极绝缘层30的厚度为4000A，介电常数6.8，绝对介电常数为8.85×10^-12F/m，以目前移位寄存器单元中电容C的电容值大小为1.5pf为例，通过电容的计算公式C＝ε×S/d，计算出上述电容C需要的面积S约为10000um²。

基于此，由于一级移位寄存器单元需要连接一行亚像素，为了保持移位寄存器单元与亚像素的位置基本处于同一水平线，通常该移位寄存器单元中的上述电容C的纵向尺寸与一个亚像素纵向尺寸(例如25um)相同。因此该电容C的横向尺寸为10000um²/25um＝0.4mm。因此，该电容C占用了大约0.4mm(未考虑透过率≥30％)的边框。

其中，ε为介电常数；S为电容的面积；d为电容相对两个极板之间的距离。此外上述，电容C的横向尺寸与边框的宽度方向相同，而电容C的纵向尺寸与边框的宽度方向垂直。

由上述可知，本申请提供的阵列基板中，第一导电薄膜层101在该阵列基板01的衬底基板02上的正投影与第一极板10在衬底基板01上的正投影具有交叠区域。基于此，如图4b所示，由于第一极板10与第一导电薄膜层101电连接，而第二极板20位于第一极板10和第一导电薄膜层101之间，且第二极板20与第一导电薄膜层101之间，以及第二极板20与第一极板10之间均具有绝缘层。

在此情况下，第二极板20与第一导电薄膜层101可以构成一附加电容C1，该附加电容C1与上述电容C并联形成双层电容。基于此，可以减小上述第一极板10、第二极板20以及第一导电薄膜层101的面积，使得上述双层电容占用面积减小，且面积减小后的双层电容的电容值与目前面积未发生变化的电容C的电容值相同，从而可以保证在移位寄存器单元的驱动能力不发生变化的情况下，减小该移位寄存器单元中电容占用的面积，进而有利于降低显示器的边框尺寸，实现窄边框设计。

在此基础上，当该阵列基板01如图5所示包括位于显示区，且依次背离衬底基板02的第一透明导电层201和第二透明导电层202的情况下，上述第一导电薄膜层101可以与该第一透明导电层201同层同材料，以在显示区形成第一透明导电层201的同时在上述非显示区形成该第一导电薄膜层101；或者该第一导电薄膜层101可以与第二透明导电层202同层同材料，以在显示区形成第二透明导电层202的同时在上述非显示区形成上述第一导电薄膜层101，进而达到简化制作工艺的目的。

其中，上述第一透明导电层201如图5所示，用于构成像素电极，而第二透明导电层202用于构成公共电极。或者，第一透明导电层201用于构成公共电极，而第二透明导电层202用于构成像素电极。本申请对此不做限定。

此外，构成上述第一透明导电层201和第二透明导电层202的材料可以为氧化铟锡(Indium Tin Oxide，ITO)或者氧化铟锌(Indium Zinc Oxide，IZO)。

基于此，当上述阵列基板01用于构成液晶显示装置时，该显示装置如图5所示还包括与阵列基板01相对盒的彩膜基板03，以及填充于阵列基板01与彩膜基板03之间的液晶层04。

以下基于上述显示区具有第一透明导电层201(附图中简称ITO1)和第二透明导电层202(附图中简称ITO2)的阵列基板01的结构，对本申请提供的多种能够减小移位寄存器单元中电容占用边框尺寸的方案进行详细的举例说明。

实施例一

本实施例中，该移位寄存器单元中与驱动晶体管Md相连接的电容C的设置方式如图4a所示。

在此情况下，例如，当与电容C的第一极板10电连接的第一导电薄膜层101和上述第一透明导电层201同层同材料时，由上述可知，第二极板20与第一导电薄膜层101可以构成一附加电容C1，该附加电容C1与上述电容C并联形成双层电容。

基于此，上述第一导电薄膜层101与第二极板20之间的绝缘层为钝化层31。其中，示例性的，该钝化层31的厚度为6000A。在此情况下，当上述双层电容的电容值保持1.5pf时，由于双层电容的电容值为附加电容C1的电容值与电容C的电容值之和，因此根据上述电容的计算公式可以得出，该双层电容的占用的面积约为6250um²，在此情况下，同理可得双层电容占用了大约0.25mm的边框，从而相对目前移位寄存器单元中单层电容C所占0.4mm的边框而言，本实施例一提供的方案可以减小0.15mm的边框。

实施例二

具体的，上述阵列基板02如图6a或图7a所示，还包括与位于第二极板20背离第一极板10一侧的第二导电薄膜层102。

其中，该第二导电薄膜层102与第一导电薄膜层101绝缘设置。第二导电薄膜层102在衬底基板02上的正投影与第二极板20在衬底基板02上的正投影具有交叠区域。此外，第二极板20与第二导电薄膜层102电连接。

在此情况下，上述第一导电薄膜层101和第二导电薄膜层102的设置方式可以为：

例如，如图6a所示，第一导电薄膜层101与上述第一透明导电层ITO1同层同材料，第二导电薄膜层102与第二透明导电层ITO2同层同材料。在此情况下，第一导电薄膜层101相对于第二导电薄膜层102靠近衬底基板02设置，且该第一导电薄膜层101与第二导电薄膜层102之间设置有钝化层31。

在此情况下，上述移位寄存器单元中除了由第一极板10和第二极板20构成的电容C以外，如图6b所示，第二极板20与第一导电薄膜层101可以构成一附加电容C1；第一导电薄膜层101与第二导电薄膜层102构成附加电容C2。此时，上述电容C、附加电容C1以及附加电容C2形成三层电容。

基于此，示例性的，例如当靠近衬底基板02的钝化层31的厚度为6000A，远离该衬底基板02的钝化层31的厚度为2500A时，同理可得出，相对目前移位寄存器单元中单层电容C所占0.4mm的边框而言，图6a提供的三层电容的方案可以减少0.22mm的边框。

或者，上述第一导电薄膜层101和第二导电薄膜层102的设置方式还可以，如图7a所示，第一导电薄膜层101与第二透明导电层ITO2同层同材料，第二导电薄膜层102与第一透明导电层ITO1同层同材料。在此情况下，第二导电薄膜层102相对于第一导电薄膜层101靠近衬底基板02设置，且该第一导电薄膜层101与第二导电薄膜层102之间设置有钝化层31。

在此情况下，上述移位寄存器单元中除了由第一极板10和第二极板20构成的电容C以外，如图7b所示，第二导电薄膜层102与第一导电薄膜层101构成附加电容C1。基于此，上述电容C和附加电容C1并联形成双层电容。

在此基础上，当为了降低显示区的寄生电容，而在显示区设置有机材料层时，如图7a所示，还可以在与第一透明导电层ITO1同层同材料的第二导电薄膜层102在靠近第二极板20的一侧表面设置有上述有机材料层32。

基于此，示例性的，例如当钝化层31的厚度为2500A，有机材料层32的厚度为20000A时，同理可以得出，相对目前移位寄存器单元中单层电容C所占0.4mm的边框而言，图7b提供的三层电容的方案可以减少大于0.22mm的边框。

需要说明的是，对于图6a所示的电容设置方案中，也可以在与第一透明导电层ITO1同层同材料的第一导电薄膜层101在靠近第二极板20的一侧表面设置上述有机材料层32，从而使得形成的三层电容可以减少大于0.22mm的边框的效果，达到节省约60％电容空间的目的。

实施例三

本实施例中，上述阵列基板01用于构成TDDI(Touch and Display DriverIntegration，触控与显示集成)产品，该阵列基板01的显示区设置有触控电极层(TouchPanel Metal，TPM)。

在此情况下，该移位寄存器单元中与驱动晶体管Md相连接的电容C的设置方式如图4a所示，其中，上述第一导电薄膜层101与该触控电极层同层同材料。

基于此，示例性的，例如当栅极绝缘层30的厚度为4000A，而钝化层31的厚度为2500A时，同理可以得出，相对目前移位寄存器单元中单层电容C所占0.4mm的边框而言，本实施例提供的双层电容的方案可以减少大于0.26mm的边框，从而达到节省约66％电容空间的目的。

实施例四

本实施例中，上述阵列基板01用于构成上述TDDI产品。

在此情况下，该移位寄存器单元中与驱动晶体管Md相连接的电容C的设置方式如图8a或9a所示，该阵列基板01还包括第三导电薄膜层103。该第三导电薄膜层103位于第二极板20背离第一极板10的一侧。其中，第三导电薄膜层103与第一导电薄膜层101、第二导电薄膜层102以及第二极板20绝缘设置。

基于此，在上述阵列基板01包括触控电极层的情况下，可选的该第三导电薄膜层103与上述触控电极层同层同材料。

在此基础上，第三导电薄膜层103在衬底基板02上的正投影与第一极板10在衬底基板01上的正投影具有交叠区域，且该第三导电薄膜层103与第一极板10电连接。

在此情况下，上述第一导电薄膜层101和第二导电薄膜层102的设置方式可以为：

例如，如图8a所示，第一导电薄膜层101与上述第一透明导电层ITO1同层同材料，第二导电薄膜层102与第二透明导电层ITO2同层同材料。在此情况下，第一导电薄膜层101相对于第二导电薄膜层102靠近衬底基板02设置，且该第一导电薄膜层101与第二导电薄膜层102之间设置有钝化层31。

基于此，上述与触控电极层同层同材料的第三导电薄膜层103设置于和该第一透明导电层ITO1同层同材料的第一导电薄膜层101与第二极板20之间。此外，和该第一透明导电层ITO1同层同材料的第一导电薄膜层101在靠近第二极板20的一侧表面还可以设置上述有机材料层32。

在此情况下，上述移位寄存器单元中除了由第一极板10和第二极板20构成的电容C以外，如图8b所示，第二极板20与第三导电薄膜层103可以构成一附加电容C1；第一导电薄膜层101与第二导电薄膜层102构成附加电容C2。基于此，上述电容C、附加电容C1以及附加电容C2形成三层电容。

或者，上述第一导电薄膜层101和第二导电薄膜层102的设置方式还可以，如图9a所示，第一导电薄膜层101与第二透明导电层ITO2同层同材料，第二导电薄膜层102与第一透明导电层ITO1同层同材料。在此情况下，第二导电薄膜层102相对于第一导电薄膜层101靠近衬底基板02设置，且该第一导电薄膜层101与第二导电薄膜层102之间设置有钝化层31。

基于此，上述与触控电极层同层同材料的第三导电薄膜层103设置于和该第一透明导电层ITO1同层同材料的第二导电薄膜层102与第二极板20之间。此外，和该第一透明导电层ITO1同层同材料的第二导电薄膜层102在靠近第二极板20的一侧表面还可以设置上述有机材料层32。

在此情况下，上述移位寄存器单元中除了由第一极板10和第二极板20构成的电容C以外，如图9b所示，第二极板20与第三导电薄膜层103可以构成一附加电容C1；第三导电薄膜层103与第二导电薄膜层102可以构成一附加电容C2；第二导电薄膜层102与第一导电薄膜层101构成附加电容C3。基于此，上述电容C、附加电容C1、附加电容C2以及附加电容C3形成四层电容。

基于此，示例性的，例如，当栅极绝缘层30的厚度为4000A；第二极板20与第三导电薄膜层103之间的钝化层31的厚度为2000A；有机材料层32的厚度为20000A；第二导电薄膜层102与第一导电薄膜层101的钝化层31的厚度为2500A时，同理可以得出，相对目前移位寄存器单元中单层电容C所占0.4mm的边框而言，本实施例提供的双层电容的方案可以减少大约0.32mm的边框，从而达到节省约80％电容空间的目的。

本申请实施例提供一种显示装置，包括如上所述的任意一种阵列基板，其中，在本申请实施例中，显示装置具体可以为液晶显示装置，该液晶显示装置可以为显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。该显示装置具有与上述阵列基板相同的技术效果，此处不再赘述。

由上述可知，实施例三和实施例四中的阵列基板01用于构成上述TDDI产品，且移位寄存器单元中电容占用空间很小，能够有效节省边框尺寸，因此当采用实施例三以及实施例四提供的阵列基板构成显示装置时，该显示装置可以实现窄边框Full In Cell Touch(全内嵌式触控)的设计。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，所述阵列基板的非显示区设置有栅极驱动电路；其特征在于，所述栅极驱动电路的一级移位寄存器单元中设置有驱动晶体管以及电容；

所述电容的第一极板与所述驱动晶体管的栅极电连接，所述电容的第二极板与所述驱动晶体管的第一极电连接；

所述非显示区还包括位于所述第二极板背离所述第一极板一侧的第一导电薄膜层；所述第一导电薄膜层在所述阵列基板的衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影具有交叠区域；

所述第二极板与所述第一导电薄膜层绝缘设置，所述第一极板与所述第一导电薄膜层电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括与位于所述第二极板背离所述第一极板一侧的第二导电薄膜层；所述第二导电薄膜层与第一导电薄膜层绝缘设置；

所述第二导电薄膜层在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影具有交叠区域；所述第二极板与所述第二导电薄膜层电连接。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括触控电极层；所述第一导电薄膜层与所述触控电极层同层同材料。

4.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括第三导电薄膜层；所述第三导电薄膜层位于所述第二极板背离所述第一极板的一侧；

所述第三导电薄膜层与所述第一导电薄膜层、第二导电薄膜层以及所述第二极板绝缘设置；

所述第三导电薄膜层在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影具有交叠区域；所述第三导电薄膜层与所述第一极板电连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括触控电极层；所述第三导电薄膜层与所述触控电极层同层同材料。

6.根据权利要求2、4或5所述的阵列基板，其特征在于，所述阵列基板的显示区设置有依次背离所述衬底基板的第一透明导电层和第二透明导电层；

所述第一导电薄膜层与所述第一透明导电层同层同材料，所述第二导电薄膜层与所述第二透明导电层同层同材料；

或者，所述第一导电薄膜层与所述第二透明导电层同层同材料，所述第二导电薄膜层与所述第一透明导电层同层同材料。

7.根据权利要求6所述的阵列基板，其特征在于，在所述阵列基板包括第三导电薄膜层的情况下，

与所述第一透明导电层同层同材料的所述第一导电薄膜层或所述第二导电薄膜层与所述第二极板之间设置有所述第三导电薄膜层。

8.根据权利要求6所述的阵列基板，其特征在于，与所述第一透明导电层同层同材料的所述第一导电薄膜层或所述第二导电薄膜层在靠近所述第二极板的一侧表面设置有有机材料层。

9.根据权利要求1所述的阵列基板，其特征在于，所述第一极板与所述驱动晶体管的栅极同层同材料；所述第二极板与所述驱动晶体管的第一极同层同材料。

10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。