CN116669477B - 显示面板及其制作方法和显示装置 - Google Patents
显示面板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN116669477B CN116669477B CN202310938917.5A CN202310938917A CN116669477B CN 116669477 B CN116669477 B CN 116669477B CN 202310938917 A CN202310938917 A CN 202310938917A CN 116669477 B CN116669477 B CN 116669477B
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrode
- sub
- polar plate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 203
- 239000003990 capacitor Substances 0.000 claims abstract description 90
- 238000002955 isolation Methods 0.000 claims description 140
- 239000002184 metal Substances 0.000 claims description 45
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 2
- 101150037603 cst-1 gene Proteins 0.000 description 33
- 238000005538 encapsulation Methods 0.000 description 23
- 230000009286 beneficial effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及显示技术领域，尤其涉及一种显示面板及其制作方法和显示装置。显示面板包括基底、阵列电路层、像素定义层、第一电容和多个子像素单元；阵列电路层包括多个驱动晶体管；子像素单元包括第一电极；第一电容包括第一极板和第二极板，像素定义层覆盖第一极板，第二极板位于像素定义层背离基底的一侧，第一极板在基底上的正投影与第二极板在基底上的正投影至少部分交叠，第一极板连接驱动晶体管的栅极。本发明的技术方案，将第一电容作为存储电容，有利于增大存储电容的电容值，避免高PPI设计制约存储电容的电容值，通过增大存储电容的电容值，来提升驱动晶体管栅极电压的稳定性，从而改善显示面板的显示效果。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其制作方法和显示装置。
背景技术
有机发光二极管（Organic Light Emitting Display，OLED）以及基于发光二极管（Light Emitting Diode，LED）等技术的平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、笔记本电脑、台式电脑等各种消费性电子产品，成为显示装置中的主流。
然而，目前的OLED显示产品的显示效果仍有待提升。
发明内容
本发明实施例提供了一种显示面板及其制作方法和显示装置，以增大存储电容的电容值，从而改善显示效果。
第一方面，本发明实施例提供了一种显示面板，包括：
基底；
阵列电路层，位于所述基底上，包括多个驱动晶体管；
像素定义层和多个子像素单元，位于所述阵列电路层背离所述基底的一侧，所述子像素单元包括第一电极；
第一电容，包括第一极板和第二极板，所述第一极板与所述第一电极同层设置，所述像素定义层覆盖所述第一极板，所述第二极板位于所述像素定义层背离所述基底的一侧，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板连接所述驱动晶体管的栅极。
可选地，所述子像素单元还包括：
第二电极，位于所述像素定义层背离所述基底的一侧，所述第二极板与所述第二电极包括不同材料，和/或所述第二极板与所述第二电极异层设置。
可选地，所述显示面板还包括：
隔离部，位于所述像素定义层背离所述基底的一侧，所述隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述隔离部复用为所述第二极板。
可选地，所述子像素单元还包括层叠设置于所述第一电极背离所述基底一侧的发光层和第二电极，所述子像素单元的发光层在所述隔离部的侧面具有间隙，且所述第二电极与所述隔离部搭接。
可选地，所述隔离部包括依次层叠设置于所述像素定义层背离所述基底一侧的第一子隔离部、第二子隔离部和第三子隔离部；
所述第一子隔离部、所述第二子隔离部和所述第三子隔离部中的任一者或相邻的至少两者为导电隔离部，所述导电隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述导电隔离部复用为所述第二极板并输入电源电压；
沿垂直于所述基底的方向，所述第二子隔离部的截面呈矩形或梯形，在所述第二子隔离部的截面呈梯形的情况下，所述梯形的下底与所述第一子隔离部相邻，所述梯形的上底与所述第三子隔离部相邻；所述第三子隔离部在所述基底上的正投影覆盖所述第一子隔离部在所述基底上的正投影，且所述第三子隔离部在所述基底上的正投影覆盖所述第二子隔离部在所述基底上的正投影。
可选地，所述像素定义层包括像素定义部和由所述像素定义部围合形成的开口区，所述开口区露出所述第一电极；
所述像素定义部覆盖所述第一极板，所述第二极板位于所述像素定义部背离所述基底的一侧，所述像素定义部将所述第一极板和所述第二极板绝缘。
可选地，所述像素定义部包括氧化硅层和氮化硅层中的至少一者；
沿垂直于所述基底的方向，所述像素定义部的厚度范围包括100nm至1000nm。
可选地，所述子像素单元还包括：
发光层，设置于所述开口区，并且位于所述第一电极背离所述基底的一侧；
第二电极，位于所述发光层背离所述基底的一侧，所述第二电极输入电源电压，所述第二电极与所述第二极板相接触。
可选地，所述第一极板与第一电极绝缘，所述第一极板位于相邻的所述第一电极之间；
所述第一极板围绕所述第一电极设置；
所述第二极板围绕所述像素定义层的开口区设置，且所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影的交叠区域围绕所述开口区。
可选地，所述显示面板还包括连接电极，所述连接电极与所述驱动晶体管的源极或漏极同层设置，所述连接电极分别与所述驱动晶体管的栅极和所述第一极板电连接，所述连接电极在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影至少部分交叠。
可选地，所述阵列电路层包括多层金属层，相邻两层所述金属层之间设置有绝缘层，所述多层金属层包括第一金属层和第二金属层，所述驱动晶体管的栅极位于所述第一金属层，所述阵列电路层还包括位于所述第二金属层的第三极板，所述第三极板在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影至少部分交叠，所述第三极板和所述驱动晶体管的栅极构成第二电容的两个极板。
第二方面，本发明实施例提供了一种显示面板，包括：
基底；
阵列电路层，位于所述基底上，包括多个驱动晶体管；
像素定义层和多个子像素单元，位于所述阵列电路层背离所述基底的一侧，所述子像素单元包括第一电极，所述像素定义层包括像素定义部和由所述像素定义部围合形成的开口区，所述开口区露出所述第一电极；
第一电容，包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板连接所述驱动晶体管的栅极；
隔离部，位于所述基底上，所述隔离部至少部分围绕所述开口区设置，所述隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述隔离部复用为所述第二极板。
可选地，所述第一极板与所述第一电极同层设置，所述像素定义层覆盖所述第一极板，所述隔离部位于所述像素定义部背离所述基底的一侧，复用为所述第二极板的所述隔离部输入电源电压。
可选地，所述子像素单元还包括层叠设置于所述第一电极背离所述基底一侧的发光层和第二电极，所述子像素单元的发光层在所述隔离部的侧面具有间隙，且所述第二电极与所述隔离部搭接。
可选地，所述隔离部包括依次层叠设置于所述像素定义层背离所述基底一侧的第一子隔离部、第二子隔离部和第三子隔离部；
所述第一子隔离部、所述第二子隔离部和所述第三子隔离部中的任一者或相邻的至少两者为导电隔离部，所述导电隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述导电隔离部输入电源电压并复用为所述第二极板；
沿垂直于所述基底的方向，所述第三子隔离部的长度大于或等于所述第一子隔离部的长度，所述第二子隔离部的截面呈矩形或梯形，在所述第二子隔离部的截面呈梯形的情况下，所述梯形的下底与所述第一子隔离部相邻，所述梯形的上底与所述第三子隔离部相邻。
第三方面，本发明实施例提供了一种显示面板的制作方法，包括：
提供基底；
在所述基底上形成阵列电路层，所述阵列电路层包括多个驱动晶体管；
在所述阵列电路层背离所述基底的一侧形成第一极板和子像素单元中的第一电极，所述第一极板连接所述驱动晶体管的栅极；
在所述第一极板和所述第一电极背离所述基底的一侧形成像素定义层，所述像素定义层覆盖所述第一极板；
在所述像素定义层背离所述基底的一侧形成第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板和所述第二极板构成第一电容的两个极板。
第四方面，本发明实施例提供了一种显示装置，该显示装置包括本发明任意实施例所述的显示面板。
本发明实施例提供的显示面板及其制作方法和显示装置，利用第一电容存储驱动晶体管的栅极电压，例如，第一极板可与第一电极同层设置，第二极板可设置在像素定义层背离基底的一侧，第一极板和第二极板可通过像素定义层进行绝缘，由于像素定义层材质的介电常数较大且其厚度通常较薄，利用像素定义层作为第一极板和第二极板之间的电容介质层，有利于增加第一电容的电容值，从而提升驱动晶体管的栅极电压的稳定性，改善显示面板的显示效果。
综上，本发明的技术方案，通过形成第一电容，并将第一电容作为像素电路中的存储电容，有利于增大存储电容的电容值，避免高PPI设计制约存储电容的电容值，通过增大存储电容的电容值，来提升驱动晶体管栅极电压的稳定性，从而改善显示面板的显示效果。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板的俯视图；
图2是图1所示的显示面板沿剖线BB’进行剖切得到的一种剖视图；
图3是本发明实施例提供的一种像素电路的结构示意图；
图4是图1所示的显示面板沿剖线BB’进行剖切得到的另一种剖视图；
图5是图1所示的显示面板中M区域的放大图；
图6是本发明实施例提供的另一种像素电路的结构示意图；
图7是本发明实施例提供的一种显示面板的制作方法的流程示意图；
图8至图11是本发明实施例提供的显示面板的制作方法步骤中形成的显示面板的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术所述，现有显示产品的显示效果仍有待提升。经发明人研究发现，在高像素密度单位（Pixels Per Inch，PPI）的显示面板中，由于单个子像素的面积有限，导致像素电路中的存储电容难以做大，影响了像素电路中的驱动晶体管的栅极电压的稳定性，这样会造成显示面板存在闪烁、黑画面亮点等显示异常，制约了显示效果的提升。
有鉴于此，本发明实施例提供了一种显示面板。图1是本发明实施例提供的一种显示面板的俯视图；图2是图1所示的显示面板沿剖线BB’进行剖切得到的一种剖视图；图3是本发明实施例提供的一种像素电路的结构示意图。结合图1至图3，显示面板包括：基底10、阵列电路层20、像素定义层30、第一电容Cst1和多个子像素单元PX。
阵列电路层20位于基底10上，包括多个像素电路，每个像素电路中均包括驱动晶体管DT。像素定义层30和子像素单元PX位于阵列电路层20背离基底10的一侧，子像素单元PX包括第一电极40。第一电容Cst1包括第一极板110和第二极板120，第一极板110与第一电极40同层设置，像素定义层30覆盖第一极板110，第二极板120位于像素定义层30背离基底10的一侧，第一极板110在基底10上的正投影与第二极板120在基底10上的正投影至少部分交叠，第一极板110连接驱动晶体管DT的栅极220。
具体地，基底10可以为显示面板提供保护和支撑等作用。基底10可以是柔性基底，柔性基底的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。基底10也可以为采用玻璃等材料形成的硬质基底。
显示面板具有显示区AA和非显示区NAA，显示区AA中设置有多个子像素单元PX，子像素单元PX位于像素定义层30所限定出的区域中。子像素单元PX具有第一电极40，像素电路与对应的子像素单元PX的第一电极40电连接，以驱动对应的子像素单元PX发光。示例性地，子像素单元PX包括发光器件D0，发光器件D0可以是有机发光二极管OLED或微米级发光二极管Micro-LED等，第一电极40为发光器件D0的电极，例如阳极，驱动晶体管DT和发光器件D0连接于第一电源线ELVDD和第二电源线ELVSS之间，驱动晶体管DT能够根据自身的栅极电压产生驱动电流，以驱动发光器件D0发光，使显示面板能够进行显示。
由于第一极板110在基底10上的正投影与第二极板120在基底10上的正投影存在交叠区域，像素定义层30覆盖第一极板110，第二极板120位于像素定义层30背离基底10的一侧，使得第一极板110和第二极板120通过像素定义层30进行绝缘，且第一极板110和第二极板120能够构成第一电容Cst1，第一电容Cst1的第一极板110连接驱动晶体管DT的栅极220，使得第一电容Cst1可以作为像素电路的存储电容，以通过第一电容Cst1存储驱动晶体管DT的栅极电压。
本发明实施例的技术方案，利用第一电容Cst1作为存储电容来存储驱动晶体管DT的栅极电压，第一极板110与第一电极40同层设置，第二极板120设置在像素定义层30背离基底10的一侧，第一极板110和第二极板120通过像素定义层30进行绝缘，由于像素定义层30材质的介电常数较大且其厚度通常较薄，利用像素定义层30作为第一极板110和第二极板120之间的电容介质层，有利于增加第一电容Cst1的电容值，从而提升驱动晶体管DT的栅极电压的稳定性，改善显示面板的显示效果。
综上，本发明实施例的技术方案，能够在不额外增加显示面板膜层及相应的掩膜版的前提下形成第一电容，将第一电容作为像素电路中的存储电容，有利于增大存储电容的电容值，避免高PPI设计制约存储电容的电容值，通过增大存储电容的电容值，来提升驱动晶体管栅极电压的稳定性，从而改善显示面板的显示效果。
在上述实施例的基础上，第一电容的具体设置方式包括多种，下面就其中的几种进行示例性说明。
结合图1至图3，在一种实施方式中，子像素单元PX还包括第二电极60，第二电极60位于像素定义层30背离基底10的一侧，第二极板120与第二电极60包括不同材料。具体地，子像素单元PX还具有第二电极60，例如第二电极60可以是发光器件D0的阴极。第二极板120与第二电极60均位于像素定义层30背离基底10的一侧，第二极板120和第二电极60均可以包括导电材料，且第二电极60的透光率大于第二极板120的透光率。可选地，第二极板120与第二电极60还可以异层设置，也即二者位于不同层，虽然第二极板120与第二电极60均位于像素定义层30背离基底10的一侧，但是第二极板120和第二电极60是在不同膜层的制作工序中形成的，例如可以先在像素定义层30背离基底10的一侧形成第二极板120，然后在像素定义层30背离基底10的一侧形成第二电极60。通过设置第二极板120与第二电极60包括不同材料，和/或第二极板120与第二电极60位于不同层，使得第二极板120与第二电极60形成不同的结构，而非是一体化结构，利用像素定义层30背离基底10一侧的空间来分别设置第二极板120和第二电极60，在实现前述有益效果的基础上，避免增加显示面板的厚度。
可选地，像素定义层30包括像素定义部310和由像素定义部310围合形成的开口区320，开口区320露出第一电极40。像素定义部310覆盖第一极板110，第二极板120位于像素定义部310背离基底10的一侧，像素定义部310将第一极板110和第二极板120绝缘。显示面板还包括发光层50，发光层50设置于开口区320，且发光层50位于第一电极40背离基底10的一侧。第二电极60位于发光层50背离基底10的一侧，第二电极60输入电源电压，第二极板120与第二电极60相接触以输入电源电压。其中，电源电压可以是固定电压，或者是电压值可变的电压，例如在同一显示周期内，电源电压保持不变，在不同的显示周期内，电源电压的数值可以不同。
具体地，像素定义部310由介电常数较大且厚度较薄的绝缘材质构成，利用像素定义部310作为第一极板110和第二极板120之间的电容介质层，有利于增加第一电容Cst1的电容值，从而提升驱动晶体管DT的栅极电压的稳定性，改善显示面板的显示效果。第二电极60部分位于发光层50背离基底10的一侧，部分位于像素定义部310背离基底10的一侧，且第二极板120与第二电极60相接触实现电连接。第二电极60作为发光器件D0的阴极连接第二电源线ELVSS，第二电源线ELVSS输入电源电压，也即第二电源线ELVSS将电源电压传输至第二电极60，使第二电极60与第二极板120均输入电源电压。通过设置第二极板120与第二电极60相接触以输入电源电压，使得第二极板120在同一显示周期内的电位固定，以通过第一电容Cst1存储驱动晶体管DT的栅极电压，这样能够将电源电压复用为第二极板120需要输入的固定电压，无需单独向第二极板120提供固定电压，有利于减少显示面板中用于传输电压信号的信号端及信号线的数量，从而简化显示面板的结构。
图4是图1所示的显示面板沿剖线BB’进行剖切得到的另一种剖视图。结合图3和图4，在另一种实施方式中，显示面板包括：基底10、阵列电路层20、像素定义层30、第一电容Cst1、隔离部70和多个子像素单元PX。阵列电路层20位于基底10上，包括多个像素电路，每个像素电路中均包括驱动晶体管DT。子像素单元PX包括第一电极40，像素定义层30和第一电极40位于阵列电路层20背离基底10的一侧，像素定义层30包括像素定义部310和由像素定义部310围合形成的开口区320，开口区320露出第一电极40。第一电容Cst1包括第一极板110和第二极板120，第一极板110在基底10上的正投影与第二极板120在基底10上的正投影至少部分交叠，第一极板110连接驱动晶体管DT的栅极220。隔离部70位于基底10上，隔离部70在基底10上的正投影与第一极板110在基底10上的正投影至少部分交叠，至少部分隔离部70复用为第二极板120。
具体地，隔离部70包括导电材料，例如隔离部70包括金属材料。隔离部70可以设置在像素定义层30背离基底10的一侧，例如隔离部70至少部分围绕开口区320设置。可选地，第一极板110与第一电极40同层设置，像素定义层30覆盖第一极板110，而隔离部70位于像素定义层30背离基底10的一侧，使得第一极板110与隔离部70通过像素定义层30进行绝缘。子像素单元PX具体可以包括第一电极40、发光层50和第二电极60，隔离部70位于相邻的子像素单元PX之间，以隔离相邻的子像素单元PX。由于第一极板110与隔离部70通过像素定义层30绝缘，且隔离部70在基底10上的正投影与第一极板110在基底10上的正投影相交叠，将隔离部70复用为第二极板120，能够利用第一极板110和隔离部70形成第一电容Cst1，第一电容Cst1可作为存储电容，在实现前述有益效果的基础上，将显示面板中已有的隔离部70复用为第二极板120，无需额外设置第二极板120，有利于简化显示面板的制作流程。
可选地，复用为第二极板120的隔离部70输入电源电压，使得第二极板120在同一显示周期内的电位固定，以通过第一电容Cst1存储驱动晶体管DT的栅极电压，这样能够将电源电压复用为第二极板120需要输入的固定电压，无需单独向第二极板120提供固定电压，有利于减少显示面板中用于传输电压信号的信号端及信号线的数量，从而简化显示面板的结构。
在上述实施例的基础上，可选地，隔离部70位于像素定义部310背离基底10的一侧，像素定义部310覆盖第一极板110，像素定义部310将第一极板110和隔离部70绝缘。位于同一开口区320的第一电极40、发光层50和第二电极60为同一子像素单元PX，子像素单元PX的发光层50在隔离部70的侧面具有间隙，也即子像素单元PX的发光层50在隔离部70的侧面隔开，以通过隔离部70隔离子像素单元PX的发光层50，第二电极60与隔离部70搭接。
综上，本发明实施例的技术方案，利用第一极板110连接驱动晶体管DT的栅极，使第一极板110与第一电极40同层设置，将第一极板110作为第一电容Cst1的一个极板，将隔离部70作为第一电容Cst1的另一个极板，将像素定义部310作为两个极板之间的电容介质层，在实现前述有益效果的基础上，将隔离部70复用为第二极板120，并设置第二电极60与相邻的隔离部70搭接，使隔离部70输入电源电压，一方面，能够将电源电压复用为第二极板120需要输入的固定电压，使得第一电容Cst1能够存储驱动晶体管DT的栅极电压，无需单独向隔离部70提供固定电压，有利于减少显示面板中用于传输电压信号的信号端及信号线的数量，从而简化显示面板的结构，另一方面，第二电极60与隔离部70均输入电源电压，使得第二电极60和隔离部70整体的电阻较小，以缓解电源电压在第二电极60上的压降对于电源电压大小的影响，从而减小显示面板不同区域输入的电源电压大小的差异，以避免电源电压发生突变而影响第一电容Cst1存储的电荷量，有助于保证驱动晶体管DT的栅极电压的稳定性。
继续参见图4，可选地，隔离部70包括第一子隔离部710、第二子隔离部720和第三子隔离部730，第一子隔离部710、第二子隔离部720和第三子隔离部730依次层叠设置于像素定义部310背离基底10的一侧。第一子隔离部710、第二子隔离部720和第三子隔离部730中的任一者或相邻的至少两者为导电隔离部，导电隔离部在基底10上的正投影与第一极板110在基底10上的正投影至少部分交叠，至少部分导电隔离部复用为第二极板120并输入电源电压。
具体地，第一子隔离部710、第二子隔离部720和第三子隔离部730中的任一者可以是导电隔离部，或者，第一子隔离部710和第二子隔离部720为导电隔离部，或者，第二子隔离部720和第三子隔离部730为导电隔离部，或者，第一子隔离部710、第二子隔离部720和第三子隔离部730均为导电隔离部。导电隔离部由导电材料（例如金属材料）制作形成，通过设置至少部分导电隔离部复用为第二极板120并输入电源电压，在实现前述有益效果的基础上，将导电隔离部复用为第二极板120，无需额外设置第二极板120，有利于简化显示面板的制作流程。
可选地，沿垂直于基底10的方向，第一子隔离部710和第三子隔离部730的截面呈矩形，第二子隔离部720的截面呈矩形或梯形，在第二子隔离部720的截面呈梯形的情况下，梯形的下底与第一子隔离部710相邻，梯形的上底与第三子隔离部720相邻；第三子隔离部730在基底10上的正投影覆盖第一子隔离部710在基底10上的正投影，且第三子隔离部730在基底10上的正投影覆盖第二子隔离部720在基底10上的正投影。
示例性地，可以设置第三子隔离部730的长度大于或等于第一子隔离部710的长度，并且第三子隔离部730的长度大于或等于第二子隔离部720的长度，第二子隔离部720的长度可以是其靠近第一子隔离部710或第三子隔离部730一侧的长度，其中，各个子隔离部的长度是指其平行于第一方向Y的边缘的尺寸，第一方向Y平行于基底10靠近隔离部70一侧的表面，这样一来，能够使第三子隔离部730在基底10上的正投影覆盖第一子隔离部710在基底10上的正投影，且第三子隔离部730在基底10上的正投影覆盖第二子隔离部720在基底10上的正投影，也即沿第一方向Y，第一子隔离部710两侧的边缘相对于第三子隔离部730两侧的边缘均内缩，且第二子隔离部720两侧的边缘相对于第三子隔离部730两侧的边缘均内缩，这样在形成第二电极60时，能够使相邻子像素单元PX的第二电极60通过隔离部70中的第一子隔离部710隔开，使得第二电极60形成于相邻的隔离部70之间，并且还能够使第二电极60与第一子隔离部710搭接，或者使第二电极60与第一子隔离部710和第二子隔离部720均搭接，在第一子隔离部710为导电隔离部，或者第一子隔离部710和第二子隔离部720均为导电隔离部的情况下，使得导电隔离部通过第二电极60输入电源电压。
继续参见图4，在上述各实施例的基础上，像素定义部310包括无机绝缘层材料，可选地，像素定义部310包括氧化硅层和氮化硅层中的至少一者，例如，像素定义部310可以由氧化硅材料制作而成，也即像素定义部310为氧化硅层，或者像素定义部310可以由氮化硅材料制作而成，也即像素定义部310为氮化硅层，或者，像素定义部310还可以包括叠层设置的至少一层氧化硅层和至少一层氮化硅层。采用氧化硅和/或氮化硅等无机绝缘层材料制作形成像素定义部310，有利于增大像素定义部310的介电常数，从而增大第一电容Cst1的电容值。
可选地，像素定义部310的总厚度范围包括100nm至1000nm，例如像素定义部310的总厚度可以是500nm，这样能够使像素定义部310的厚度较薄，从而进一步增大第一电容Cst1的电容值。
图5是图1所示的显示面板中M区域的放大图，其中仅示出了显示面板的部分膜层。结合图4和图5，在上述各实施例的基础上，可选地，第一极板110与第一电极40绝缘，第一极板110位于相邻的第一电极40之间，利用相邻的第一电极40之间的区域来设置第一极板110，在实现前述有益效果的基础上，还能提升显示面板的空间利用率。
可选地，在一种实施方式中，第一极板110围绕第一电极40设置，第一极板110可形成围绕第一电极40***一周的环状结构，第二极板120围绕像素定义层30的开口区320设置，且第一极板110在基底10上的正投影与第二极板120在基底10上的正投影的交叠区域围绕开口区320，这样能够进一步提升显示面板的空间利用率，同时有助于增大第一极板110和第二极板120的面积，以增大第一极板110与第二极板120的垂直重叠面积，从而增大第一电容Cst1的电容值，进一步提升驱动晶体管的栅极电压稳定性，进而提升显示效果。
结合图3至图5，可选地，同一像素电路连接的第一电容Cst1的第一极板110，围绕该像素电路所驱动的子像素单元PX的第一电极40设置，示例性地，子像素单元PX包括具有第一颜色发光层501的子像素单元、具有第二颜色发光层502的子像素单元以及具有第三颜色发光层503的子像素单元，第一颜色、第二颜色和第三颜色不同，例如第一颜色为红色，第二颜色为绿色，第三颜色为蓝色，每个像素电路连接的第一电容Cst1的第一极板110，分别围绕对应的像素电路所驱动的子像素单元PX的第一电极40设置，能够便于第一极板110连接对应的像素电路中的驱动晶体管DT，从而简化显示面板的制作工艺。
结合图2和图3，在上述各实施例的基础上，显示面板还包括连接电极250，连接电极250与驱动晶体管DT的源极230或漏极240同层设置，连接电极250分别与驱动晶体管DT的栅极220和第一极板110电连接，第一极板110通过连接电极250连接驱动晶体管DT的栅极220，连接电极250在基底10上的正投影与驱动晶体管DT的栅极220在基底10上的正投影相交叠。
示例性地，图3所示的晶体管可以是驱动晶体管DT，由于第一极板110在基底10上的正投影与第二极板120在基底10上的正投影相交叠，连接电极250分别与驱动晶体管DT的栅极220和第一极板110电连接，且连接电极250在基底10上的正投影与驱动晶体管DT的栅极220在基底10上的正投影相交叠，第一电容Cst1也可等效为驱动晶体管DT的栅极220与第二极板120形成的电容，且第二极板120输入固定电压，以通过第一电容Cst1存储驱动晶体管DT的栅极电压，相当于增大了驱动晶体管DT的栅极220与第二极板120之间的垂直交叠面积，有利于增大第一电容Cst1的电容值。
图2示出了连接电极250直接与第一极板110电连接的情况。结合图3和图4，在另一种实施方式中，显示面板还包括连接部260，连接部260连接于第一极板110和连接电极250之间，连接部260位于第一极板110和连接电极250之间的金属层中，以将第一极板110和连接电极250电连接。
结合图3和图4，在上述各实施例的基础上，阵列电路层20包括多层金属层，相邻两层金属层之间设置有绝缘层，多层金属层包括第一金属层M1和第二金属层M2，驱动晶体管DT的栅极220位于第一金属层M1，阵列电路层20还包括位于第二金属层M2的第三极板130，第三极板130在基底10上的正投影与驱动晶体管DT的栅极220在基底10上的正投影至少部分交叠，第三极板130和驱动晶体管DT的栅极220构成第二电容Cst2的两个极板。
示例性地，第三极板130输入固定电压，例如第三极板130与第一电源线ELVDD电连接，以通过第一电源线ELVDD将电源电压传输至第三极板130，作为第三极板130输入的固定电压，第三极板130和驱动晶体管DT的栅极220可构成第二电容Cst2，以通过第二电容Cst2存储驱动晶体管DT的栅极电压。其中，第一电源线ELVDD输入第一电源电压，第二电源线ELVSS输入第二电源电压，也即第二极板120与第二电极60相接触以输入第二电源电压，第一电源电压大于第二电源电压不同，例如第一电源电压的电压值为正数，第二电源电压的电压值为负数或者为0。本发明实施例的技术方案，在实现前述有益效果的基础上，将第一电容Cst1和第二电容Cst2共同作为像素电路的存储电容，这样一来，像素电路的存储电容的总容值为第一电容Cst1和第二电容Cst2的电容值之和，即使是在高PPI设计中，也能够增大存储电容的电容值，以进一步提升驱动晶体管栅极电压的稳定性，从而进一步改善显示面板的显示效果。
继续参见图4，阵列电路层20还包括有源层210、第三金属层M3和第四金属层M4，有源层210、第一金属层M1、第二金属层M2、第三金属层M3和第四金属层M4依次层叠设置于基底10的一侧，驱动晶体管DT的源极230和漏极240、连接电极250均可设置在第三金属层M3中，连接部260可以设置在第四金属层M4中。可选地，显示面板还包括第一封装层810、第二封装层820和第三封装层830，第一封装层810形成于第二电极60和隔离部70背离基底10的一侧，第一封装层810覆盖第二电极60和至少部分隔离部70，第二封装层820形成于第一封装层810和隔离部70背离基底10的一侧，第二封装层820覆盖第二封装层820和隔离部70，第三封装层830形成于第二封装层820背离基底10的一侧，并覆盖第二封装层820。
图6是本发明实施例提供的另一种像素电路的结构示意图。参见图6，该像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管DT，还包括上述任意实施例中的第一电容Cst1和第二电容Cst2。示例性地，该像素电路的工作阶段包括初始化阶段、数据写入阶段和发光阶段。在初始化阶段，可以控制第三晶体管T3和第四晶体管T4响应于第一扫描信号S1导通，通过第三晶体管T3将初始化信号线Vref输入的初始化电压传输至驱动晶体管DT的栅极，以对驱动晶体管DT的栅极电压进行初始化，并控制驱动晶体管DT导通，通过第四晶体管T4将初始化信号线Vref输入的初始化电压传输至发光器件D0的阳极，以对发光器件D0的阳极电压进行初始化。在数据写入阶段，控制第一晶体管T1和第二晶体管T2响应于第二扫描信号S2导通，使得数据线Data输入的数据电压能够依次通过第一晶体管T1、驱动晶体管DT和第二晶体管T2传输至驱动晶体管DT的栅极，使得驱动晶体管DT的栅极电压与数据电压和驱动晶体管DT的阈值电压均相关，在数据电压写入驱动晶体管DT的同时实现阈值电压补偿，并通过第一电容Cst1和第二电容Cst2对驱动晶体管DT的栅极电压进行存储。在发光阶段，控制第五晶体管T5和第六晶体管T6响应于发光控制信号EM导通，第一晶体管T1至第四晶体管T4均关断，使得第一电源线ELVDD与第二电源线ELVSS之间形成导电通路，驱动晶体管DT可以根据第一电容Cst1和第二电容Cst2存储的电压产生驱动电流，驱动发光器件D0发光。
本发明实施例的技术方案，将第一电容Cst1和第二电容Cst2共同作为像素电路的存储电容，能够增大存储电容的电容值，以避免高PPI设计制约存储电容的电容值，有助于提升驱动晶体管DT的栅极电压的稳定性，从而改善显示面板的显示效果。
基于同一发明构思，本发明实施例还提供了一种显示面板的制作方法，用于制作上述任意实施例中的显示面板。图7是本发明实施例提供的一种显示面板的制作方法的流程示意图。参见图7，该方法具体包括如下步骤：
S110、提供基底。
S120、在基底上形成阵列电路层，阵列电路层包括多个驱动晶体管。
S130、在阵列电路层背离基底的一侧形成第一极板和子像素单元中的第一电极，第一极板连接驱动晶体管的栅极。
图8至图11是本发明实施例提供的显示面板的制作方法步骤中形成的显示面板的结构示意图。参见图8，提供基底10，在基底上形成阵列电路层20，阵列电路层20中形成有多个像素电路，像素电路中包括驱动晶体管。示例性地，阵列电路层20包括有源层210、第一金属层M1、第二金属层M2、第三金属层M3和第四金属层M4，驱动晶体管的栅极220位于第一金属层M1，驱动晶体管的源极230和漏极240位于第三金属层M3。
形成阵列电路层20之后，在阵列电路层20背离基底10的一侧形成第一电极40和第一极板110，例如第一电极40和第一极板110可以设置在第四金属层M4背离基底10的一侧，第一极板110可以通过第四金属层M4中的连接部260和第三金属层M3中的连接电极250连接驱动晶体管的栅极220。
S140、在第一极板和第一电极背离基底的一侧形成像素定义层，像素定义层覆盖第一极板。
S150、在像素定义层背离基底的一侧形成第二极板，第一极板在基底上的正投影与第二极板在基底上的正投影至少部分交叠，第一极板和第二极板构成第一电容的两个极板。
参见图9，在第一电极40和第一极板110背离基底10的一侧形成像素定义层30。参见图10，在像素定义层30背离基底10的一侧形成第二极板120，使第一极板110在基底10上的正投影与第二极板120在基底10上的正投影至少部分交叠，第一极板110和第二极板120构成第一电容Cst1的两个极板。
本发明实施例的技术方案，能够在不额外增加显示面板膜层及相应的掩膜版的前提下形成第一电容，将第一电容作为像素电路中的存储电容，有利于增大存储电容的电容值，避免高PPI设计制约存储电容的电容值，通过增大存储电容的电容值，来提升驱动晶体管栅极电压的稳定性，从而改善显示面板的显示效果。
参见图10，可选地，步骤S150具体包括：在像素定义层30背离基底10的一侧形成隔离部70，使隔离部70在基底10上的正投影与第一极板110在基底10上的正投影至少部分交叠，将至少部分隔离部70复用为第二极板120。
可选地，步骤S150之后还包括：在像素定义层30中形成露出第一极板110的开口区320，使得像素定义层30由像素定义部310和由像素定义部310围合形成的开口区320构成，且像素定义部310覆盖第一极板110。示例性地，在形成隔离部70之后，可以在隔离部70围合的区域之间形成像素定义层30的开口区320，使得隔离部70围绕开口区320设置。在其他实施方式中，还可以先形成像素定义层30的开口区320，再执行步骤S150，例如形成隔离部70，使隔离部70位于像素定义部310背离基底10的一侧，且隔离部70围绕开口区320设置。
参见图11，进一步地，在开口区320形成各个子像素单元PX的发光层50，使得发光层50位于第一电极40背离基底10的一侧，通过隔离部70隔离相邻子像素单元PX的发光层50，然后在发光层50背离基底10的一侧形成第二电极60，使相邻子像素单元PX的第二电极60通过隔离部70隔开，同一子像素单元PX的第一电极40、发光层50和第二电极60位于同一开口区320，且不同子像素单元PX的发光层50和第二电极60通过隔离部70进行隔离，以便于单独控制各个子像素单元PX，并且在显示面板的制作工艺中，无需额外利用掩膜版来隔离不同的子像素单元PX，有利于降低显示面板的制作成本。参见图4，形成第二电极60之后，还可以在第二电极60和隔离部70背离基底10的一侧形成第一封装层810，使第一封装层810覆盖第二电极60和至少部分隔离部70，然后在第一封装层810和隔离部70背离基底10的一侧第二封装层820，使第二封装层820覆盖第二封装层820和隔离部70，最后在第二封装层820背离基底10的一侧形成第三封装层830，使第三封装层830覆盖第二封装层820，完成显示面板的封装工序，得到图4所示的显示面板。
基于同一发明构思，本发明实施例还提供了一种显示装置，该显示装置包括上述任意实施例中的显示面板，因此具备显示面板相应的功能结构及有益效果，这里不再赘述。其中，显示装置可以是手机，或者也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (18)
1.一种显示面板，其特征在于，包括：
基底；
阵列电路层，位于所述基底上，包括多个驱动晶体管；
像素定义层和多个子像素单元，位于所述阵列电路层背离所述基底的一侧，所述子像素单元包括第一电极；
第一电容，包括第一极板和第二极板，所述第一极板与所述第一电极同层设置，所述像素定义层覆盖所述第一极板，所述第二极板位于所述像素定义层背离所述基底的一侧，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板连接所述驱动晶体管的栅极。
2.根据权利要求1所述的显示面板，其特征在于，所述子像素单元还包括：
第二电极，位于所述像素定义层背离所述基底的一侧，所述第二极板与所述第二电极包括不同材料，和/或所述第二极板与所述第二电极异层设置。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
隔离部，位于所述像素定义层背离所述基底的一侧，所述隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述隔离部复用为所述第二极板。
4.根据权利要求3所述的显示面板，其特征在于，所述子像素单元还包括层叠设置于所述第一电极背离所述基底一侧的发光层和第二电极，所述子像素单元的发光层在所述隔离部的侧面具有间隙，且所述第二电极与所述隔离部搭接。
5.根据权利要求3所述的显示面板，其特征在于，所述隔离部包括依次层叠设置于所述像素定义层背离所述基底一侧的第一子隔离部、第二子隔离部和第三子隔离部；
所述第一子隔离部、所述第二子隔离部和所述第三子隔离部中的任一者或相邻的至少两者为导电隔离部，所述导电隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述导电隔离部复用为所述第二极板并输入电源电压；
沿垂直于所述基底的方向，所述第二子隔离部的截面呈矩形或梯形，在所述第二子隔离部的截面呈梯形的情况下，所述梯形的下底与所述第一子隔离部相邻，所述梯形的上底与所述第三子隔离部相邻；所述第三子隔离部在所述基底上的正投影覆盖所述第一子隔离部在所述基底上的正投影，且所述第三子隔离部在所述基底上的正投影覆盖所述第二子隔离部在所述基底上的正投影。
6.根据权利要求1所述的显示面板，其特征在于，所述像素定义层包括像素定义部和由所述像素定义部围合形成的开口区，所述开口区露出所述第一电极；
所述像素定义部覆盖所述第一极板，所述第二极板位于所述像素定义部背离所述基底的一侧，所述像素定义部将所述第一极板和所述第二极板绝缘。
7.根据权利要求6所述的显示面板，其特征在于，所述像素定义部包括氧化硅层和氮化硅层中的至少一者；
沿垂直于所述基底的方向，所述像素定义部的厚度范围包括100nm至1000nm。
8.根据权利要求6所述的显示面板，其特征在于，所述子像素单元还包括：
发光层，设置于所述开口区，并且位于所述第一电极背离所述基底的一侧；
第二电极，位于所述发光层背离所述基底的一侧，所述第二电极输入电源电压，所述第二电极与所述第二极板相接触。
9.根据权利要求1所述的显示面板，其特征在于，所述第一极板与第一电极绝缘，所述第一极板位于相邻的所述第一电极之间；
所述第一极板围绕所述第一电极设置；
所述第二极板围绕所述像素定义层的开口区设置，且所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影的交叠区域围绕所述开口区。
10.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括连接电极，所述连接电极与所述驱动晶体管的源极或漏极同层设置，所述连接电极分别与所述驱动晶体管的栅极和所述第一极板电连接，所述连接电极在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影至少部分交叠。
11.根据权利要求1所述的显示面板，其特征在于，所述阵列电路层包括多层金属层，相邻两层所述金属层之间设置有绝缘层，所述多层金属层包括第一金属层和第二金属层，所述驱动晶体管的栅极位于所述第一金属层，所述阵列电路层还包括位于所述第二金属层的第三极板，所述第三极板在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影至少部分交叠，所述第三极板和所述驱动晶体管的栅极构成第二电容的两个极板。
12.一种显示面板，其特征在于，包括：
基底；
阵列电路层，位于所述基底上，包括多个驱动晶体管；
像素定义层和多个子像素单元，位于所述阵列电路层背离所述基底的一侧，所述子像素单元包括第一电极，所述像素定义层包括像素定义部和由所述像素定义部围合形成的开口区，所述开口区露出所述第一电极；
第一电容，包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板位于所述像素定义部靠近所述基底的一侧，所述第一极板连接所述驱动晶体管的栅极；
隔离部，位于所述像素定义部背离所述基底的一侧，所述隔离部至少部分围绕所述开口区设置，所述隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述隔离部复用为所述第二极板。
13.根据权利要求12所述的显示面板，其特征在于，所述第一极板与所述第一电极同层设置，所述像素定义层覆盖所述第一极板，复用为所述第二极板的所述隔离部输入电源电压。
14.根据权利要求12所述的显示面板，其特征在于，所述子像素单元还包括层叠设置于所述第一电极背离所述基底一侧的发光层和第二电极，所述子像素单元的发光层在所述隔离部的侧面具有间隙，且所述第二电极与所述隔离部搭接。
15.根据权利要求12所述的显示面板，其特征在于，所述隔离部包括依次层叠设置于所述像素定义层背离所述基底一侧的第一子隔离部、第二子隔离部和第三子隔离部；
所述第一子隔离部、所述第二子隔离部和所述第三子隔离部中的任一者或相邻的至少两者为导电隔离部，所述导电隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述导电隔离部输入电源电压并复用为所述第二极板；
沿垂直于所述基底的方向，所述第三子隔离部的长度大于或等于所述第一子隔离部的长度，所述第二子隔离部的截面呈矩形或梯形，在所述第二子隔离部的截面呈梯形的情况下，所述梯形的下底与所述第一子隔离部相邻，所述梯形的上底与所述第三子隔离部相邻。
16.一种显示面板，其特征在于，包括：
基底；
阵列电路层，位于所述基底上，包括多个驱动晶体管；
像素定义层和多个子像素单元，位于所述阵列电路层背离所述基底的一侧，所述子像素单元包括第一电极，所述像素定义层包括像素定义部和由所述像素定义部围合形成的开口区，所述开口区露出所述第一电极；
第一电容，包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板连接所述驱动晶体管的栅极；
隔离部，位于所述基底上，所述隔离部至少部分围绕所述开口区设置，所述隔离部在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，至少部分所述隔离部复用为所述第二极板；
所述阵列电路层包括第一金属层和第二金属层，所述第一金属层和所述第二金属层之间设置有绝缘层，所述驱动晶体管的栅极位于所述第一金属层，所述阵列电路层还包括位于所述第二金属层的第三极板，所述第三极板在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影至少部分交叠，所述第三极板和所述驱动晶体管的栅极构成第二电容的两个极板。
17.一种显示面板的制作方法，其特征在于，包括：
提供基底；
在所述基底上形成阵列电路层，所述阵列电路层包括多个驱动晶体管；
在所述阵列电路层背离所述基底的一侧形成第一极板和子像素单元中的第一电极，所述第一极板连接所述驱动晶体管的栅极；
在所述第一极板和所述第一电极背离所述基底的一侧形成像素定义层，所述像素定义层覆盖所述第一极板；
在所述像素定义层背离所述基底的一侧形成第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第一极板和所述第二极板构成第一电容的两个极板。
18.一种显示装置，其特征在于，包括权利要求1-11中任一所述的显示面板，或者包括权利要求12-15中任一所述的显示面板，或者包括权利要求16所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310938917.5A CN116669477B (zh) | 2023-07-26 | 2023-07-26 | 显示面板及其制作方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310938917.5A CN116669477B (zh) | 2023-07-26 | 2023-07-26 | 显示面板及其制作方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116669477A CN116669477A (zh) | 2023-08-29 |
| CN116669477B true CN116669477B (zh) | 2023-10-24 |
Family
ID=87720989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310938917.5A Active CN116669477B (zh) | 2023-07-26 | 2023-07-26 | 显示面板及其制作方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116669477B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207650508U (zh) * | 2018-01-03 | 2018-07-24 | 合肥京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| WO2019075815A1 (zh) * | 2017-10-18 | 2019-04-25 | 深圳市华星光电半导体显示技术有限公司 | 一种显示器件及oled显示面板 |
| CN110690265A (zh) * | 2019-10-29 | 2020-01-14 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| EP3683836A1 (en) * | 2019-01-18 | 2020-07-22 | Samsung Display Co., Ltd. | Display device |
| CN111584577A (zh) * | 2020-05-14 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN111682027A (zh) * | 2020-05-29 | 2020-09-18 | 上海中航光电子有限公司 | 阵列基板、显示模组及显示装置 |
| CN112885881A (zh) * | 2021-01-21 | 2021-06-01 | 昆山国显光电有限公司 | 显示面板及其制作方法、显示装置 |
| CN112951854A (zh) * | 2021-04-27 | 2021-06-11 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
| CN115633521A (zh) * | 2022-11-17 | 2023-01-20 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056265B2 (ja) * | 2007-08-15 | 2012-10-24 | ソニー株式会社 | 表示装置および電子機器 |
-
2023
- 2023-07-26 CN CN202310938917.5A patent/CN116669477B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019075815A1 (zh) * | 2017-10-18 | 2019-04-25 | 深圳市华星光电半导体显示技术有限公司 | 一种显示器件及oled显示面板 |
| CN207650508U (zh) * | 2018-01-03 | 2018-07-24 | 合肥京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| EP3683836A1 (en) * | 2019-01-18 | 2020-07-22 | Samsung Display Co., Ltd. | Display device |
| CN110690265A (zh) * | 2019-10-29 | 2020-01-14 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN111584577A (zh) * | 2020-05-14 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN111682027A (zh) * | 2020-05-29 | 2020-09-18 | 上海中航光电子有限公司 | 阵列基板、显示模组及显示装置 |
| CN112885881A (zh) * | 2021-01-21 | 2021-06-01 | 昆山国显光电有限公司 | 显示面板及其制作方法、显示装置 |
| CN112951854A (zh) * | 2021-04-27 | 2021-06-11 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
| CN115633521A (zh) * | 2022-11-17 | 2023-01-20 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116669477A (zh) | 2023-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11581383B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| US11925079B2 (en) | Display panel and display device | |
| EP3993038A1 (en) | Display substrate and display device | |
| CN107680976B (zh) | 一种阵列基板、显示面板及电子设备 | |
| CN114023801A (zh) | 一种显示基板及其制作方法、显示装置 | |
| KR102443121B1 (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
| CN110931515B (zh) | 一种阵列基板、显示面板以及显示装置 | |
| US20220376000A1 (en) | Terminal device, display apparatus, display panel and manufacturing method thereof | |
| CN109935622B (zh) | 阵列基板、显示面板、显示装置和阵列基板的制作方法 | |
| US20220376003A1 (en) | Display panel and display apparatus | |
| CN113053309B (zh) | 显示面板和显示装置 | |
| CN112002713B (zh) | 阵列基板和显示面板 | |
| JP2019095694A (ja) | 表示装置 | |
| CN112909065A (zh) | 阵列基板和显示装置 | |
| US11387310B2 (en) | Array substrate with connection portion connecting power bus and power line and display panel | |
| US20240251605A1 (en) | Display panel and manufacturing method thereof, and display apparatus | |
| CN112086487B (zh) | 一种显示面板及显示设备 | |
| CN113517327A (zh) | 显示面板、显示装置及显示方法 | |
| US11910678B1 (en) | Display panel and display device | |
| CN116669477B (zh) | 显示面板及其制作方法和显示装置 | |
| CN114185190B (zh) | 阵列基板、显示面板及显示装置 | |
| EP3996072B1 (en) | Display panel and manufacturing method therefor, and display apparatus | |
| JP2024521599A (ja) | 表示装置、表示モジュール及びその製造方法 | |
| CN113451358A (zh) | 显示面板及显示装置 | |
| CN110120410B (zh) | 一种显示单元、显示面板及其制作方法和显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |