CN207353226U - 一种集倒装芯片和引线键合芯片于一体的封装结构 - Google Patents

一种集倒装芯片和引线键合芯片于一体的封装结构 Download PDF

Info

Publication number
CN207353226U
CN207353226U CN201720919024.6U CN201720919024U CN207353226U CN 207353226 U CN207353226 U CN 207353226U CN 201720919024 U CN201720919024 U CN 201720919024U CN 207353226 U CN207353226 U CN 207353226U
Authority
CN
China
Prior art keywords
chip
lead
bonding
support plate
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720919024.6U
Other languages
English (en)
Inventor
袁正红
蒋学东
邱醒亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201720919024.6U priority Critical patent/CN207353226U/zh
Application granted granted Critical
Publication of CN207353226U publication Critical patent/CN207353226U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种集倒装芯片和引线键合芯片于一体的封装结构，包括一金属外壳、一金属底板和若干金属导电件，金属外壳和金属底板固定连接并构成一密闭腔体；金属导电件贯穿金属底板；封装结构还包括位于金属外壳内部的倒装芯片、引线键合芯片和具有内部走线的载板；载板设有贯穿其的让位口，载板安装于金属底板的上方；倒装芯片与载板电连接；倒装芯片的正面与金属外壳的内表面连接；载板以引线键合的方式电连接至金属导电件；引线键合芯片位于让位口内并安装于金属底板上；引线键合芯片以引线键合的方式电连接至载板。本实用新型中倒装芯片和引线键合芯片分别与金属底板和金属外壳连接，利用金属材料的导热特性，将芯片的热量带走。

Description

一种集倒装芯片和引线键合芯片于一体的封装结构
技术领域
本实用新型涉及芯片封装领域，尤其是一种集倒装芯片和引线键合芯片于一体的封装结构。
背景技术
随着电子产品向小型化、高密度化、高集成度和多功能化的方向迅速发展，对封装的要求也越来越高。集成功能越强大，将会带来芯片器件的数量多、种类多、功耗大等现象，封装装置除了承担芯片载体功能以外，还需要解决高密度、多类型芯片的组装，大功耗芯片的散热等要求。
参考图1，图1是常规芯片的封装装置示意图，常规封装方式将芯片 (如低功耗引线键合芯片9)、被动器件8放置在有机载板1的一面，完成芯片引线键合后，使用塑封料10将芯片与器件包封起来，在有机载板 1的另一面，则是信号的引脚(如图1中的焊球2)。
图1的封装装置对于常规的芯片如低功耗引线键合芯片来说，由于芯片的产生的热量小，对于芯片的影响不大，芯片可以正常工作，但对于其他大功耗芯片如集成大功耗倒装芯片、大功耗引线键合芯片来说，芯片的散热量大，如果不采取相应的措施帮助芯片进行散热，将会影响芯片的正常工作，然而现有的单芯片封装方式难以满足此要求。
实用新型内容
为了解决上述技术问题，本实用新型的目的是提供一种能解决芯片的散热问题的封装结构，即一种集倒装芯片和引线键合芯片于一体的封装结构。
本实用新型所采用的技术方案是：一种集倒装芯片和引线键合芯片于一体的封装结构，包括一金属外壳、一金属底板和若干金属导电件，所述金属外壳和金属底板固定连接并构成一密闭腔体；所述金属导电件贯穿金属底板；所述封装结构还包括位于金属外壳内部的倒装芯片、引线键合芯片和具有内部走线的载板；所述载板设有贯穿其的让位口，所述载板安装于金属底板的上方；所述倒装芯片与载板电连接；所述倒装芯片的正面与金属外壳的内表面连接；所述载板以引线键合的方式电连接至金属导电件；所述引线键合芯片位于让位口内并安装于金属底板上；所述引线键合芯片以引线键合的方式电连接至载板。
进一步地，所述引线键合芯片为大功耗引线键合芯片，和/或所述倒装芯片为大功耗倒装芯片。
进一步地，所述封装结构还包括低功耗引线键合芯片，所述低功耗引线键合芯片安装于载板上并通过引线键合的方式电连接至载板。
进一步地，所述封装结构还包括被动器件，所述被动器件安装于载板上。
进一步地，所述倒装芯片的正面与金属外壳的内表面之间；和/或所述载板与金属底板之间；和/或所述引线键合芯片的正面与金属底板之间；和/或所述低功耗引线键合芯片的正面与载板之间通过芯片粘接胶粘接。
进一步地，所述倒装芯片的正面与金属外壳的内表面之间；和/或所述引线键合芯片的正面与金属底板之间通过导热型的芯片粘接胶粘接。
进一步地，所述让位口单边的尺寸至少比引线键合芯片的大0.1mm。
进一步地，所述金属导电件设置于载板的四周。
进一步地，所述金属外壳和金属底板之间通过焊料焊接或者有机胶粘接或者封焊焊接。
进一步地，所述金属导电件之间的间距大于1.0mm；和/或所述金属导电件的直径大于0.25mm。
本实用新型的有益效果是：本实用新型通过设置金属底板和金属外壳，倒装芯片安装在载板上，倒装芯片的正面与金属外壳连接，利用金属外壳良好的导热特性，将倒装芯片的热量带走；引线键合芯片通过引线键合的方式与载板连接，引线键合芯片与金属底板连接，同理，利用金属底板良好的导热特性，将引线键合芯片的热量带走，提升芯片的导热性能，降低芯片的结温，提高封装的可靠性。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步说明：
图1是常规芯片的封装装置示意图；
图2是本实用新型的一具体实施例侧面图；
图3是本实用新型的一具体实施例俯视图；
其中，1-有机载板；2-焊球；3-金属外壳；4-焊线焊盘；5-键合线；6-倒装芯片；7-大功耗引线键合芯片；8-被动器件；9-低功耗引线键合芯片；10-塑封料；11-金属插针；12-金属底板；13-让位口；14-倒装芯片的焊球。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
一种集倒装芯片和引线键合芯片于一体的封装结构，参考图2和图3，图2是本实用新型的一具体实施例侧面图，图3是本实用新型的一具体实施例俯视图，封装结构包括一金属外壳3、一金属底板12和若干金属导电件，本实施例中，金属导电件使用金属插针11来实现，金属外壳3 和金属底板12固定连接并构成一密闭腔体；金属导电件贯穿金属底板12；封装结构还包括位于金属外壳3内部的倒装芯片6、引线键合芯片和具有内部走线的载板；本实施例中，载板采用有机载板1来实现；引线键合芯片采用大功耗引线键合芯片7来实现，倒装芯片6为大功耗倒装芯片，载板设有贯穿其的让位口13，载板安装于金属底板12的上方；倒装芯片 6与载板电连接；倒装芯片6的正面与金属外壳3的内表面连接；载板以引线键合的方式电连接至金属导电件；引线键合芯片位于让位口13内并安装于金属底板12上；引线键合芯片以引线键合的方式电连接至载板。
本实用新型通过设置金属底板和金属外壳，倒装芯片安装在载板上，倒装芯片的正面与金属外壳连接，利用金属外壳良好的导热特性，将倒装芯片的热量快速带走；引线键合芯片通过引线键合的方式与载板连接，引线键合芯片与金属底板连接，同理，利用金属底板良好的导热特性，将引线键合芯片的热量快速带走，可以满足包含倒装芯片与引线键合芯片同时都需要散热处理的封装；又提升芯片的导热性能，降低芯片的结
温，提高封装的可靠性。
大功耗引线键合芯片和大功耗倒装芯片产生的热量较多，因此需要设置相应的散热结构来帮助其进行热量散发，本实用新型中，即采用与金属材料直接接触的方式来帮助芯片进行散热。
本实用新型为一个金属密封封装，可以有效屏蔽外界的信号干扰，同时防水、防潮；有机载板的导热系数一般比较小，约在0.35-1w/m-k 之间；而金属外壳的导热系数多大于60w/m-k，铜材有300w/m-k，金属类的材料导热性能远超过有机载板；有机载板由若干层材料及内部的电路引线构成，引线将各个芯片、器件的电路联系起来，通过载板内部走线连接各器件之间的电性，实现电路通路，有机载板具备键合引线、焊接倒装芯片、器件工艺条件；本实用新型采用插针固定的方式，可以降低由应力引起的形变，增加本实用新型的封装结构焊接在其它装置上时的牢固性；参考图2，倒装芯片的焊球面(如图2中的14)接触有机载板，硅材面接触金属外壳。
参考图2，引线键合的连接方式一般包括焊线焊盘4和键合线5，键合线5以金线居多，也可以是铝线、铜线或者其它合金线，通过焊线焊盘4连接有机载板1，再通过键合线5连接待连接的引线键合芯片，如图 2中的大功耗引线键合芯片7和低功耗引线键合芯片9。
作为技术方案的进一步改进，参考图3，让位口13单边的尺寸至少比引线键合芯片的大0.1mm，即让位口的每一边的尺寸都比引线键合芯片对应的边的尺寸大0.1mm以上就可以。进一步地，金属导电件(如图3 中的金属插针11)设置于载板(如图3中的有机载板1)的四周；金属导电件之间的间距大于1.0mm；金属导电件的直径大于0.25mm。
作为技术方案的进一步改进，参考图2和图3，封装结构还包括低功耗引线键合芯片9，低功耗引线键合芯片9安装于载板上并通过引线键合的方式电连接至载板如有机载板1，图3中未示出连接低功耗引线键合芯片9和有机载板1、有机载板1和金属插针11的焊线焊盘和键合线。
作为技术方案的进一步改进，参考图2，载板采用有机载板1，倒装芯片6的正面与金属外壳3的内表面之间；载板与金属底板12之间；引线键合芯片(如图2中的大功耗引线键合芯片7)的正面与金属底板12 之间；低功耗引线键合芯片9的正面与载板之间通过芯片粘接胶粘接。进一步地，倒装芯片6的正面与金属外壳3的内表面之间；引线键合芯片(如图2中的大功耗引线键合芯片7)的正面与金属底板12之间通过导热型的芯片粘接胶粘接。而载板与金属底板12之间；低功耗引线键合芯片9的正面与载板之间可以通过导热型或者非导热型的芯片粘接胶粘接。
作为技术方案的进一步改进，参考图2，金属外壳3和金属底板12 之间通过焊料焊接或者有机胶粘接或者封焊焊接；焊料焊接需要利用焊料才可以实现焊接；而封焊焊接不需要利用焊料即可以将两个金属材料焊接在一起。
作为技术方案的进一步改进，参考图2和图3，封装结构还包括被动器件8，被动器件8安装于载板上，本实施例中，载板为有机载板1。被动器件是指不影响信号基本特征，仅令讯号通过而未加以更动的电路元件。最常见的有电阻、电容、电感、陶振、晶振、变压器等。
以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种集倒装芯片和引线键合芯片于一体的封装结构，其特征在于，包括一金属外壳、一金属底板和若干金属导电件，所述金属外壳和金属底板固定连接并构成一密闭腔体；所述金属导电件贯穿金属底板；所述封装结构还包括位于金属外壳内部的倒装芯片、引线键合芯片和具有内部走线的载板；所述载板设有贯穿其的让位口，所述载板安装于金属底板的上方；所述倒装芯片与载板电连接；所述倒装芯片的正面与金属外壳的内表面连接；所述载板以引线键合的方式电连接至金属导电件；所述引线键合芯片位于让位口内并安装于金属底板上；所述引线键合芯片以引线键合的方式电连接至载板。
2.根据权利要求1所述的封装结构，其特征在于，所述引线键合芯片为大功耗引线键合芯片，和/或所述倒装芯片为大功耗倒装芯片。
3.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括低功耗引线键合芯片，所述低功耗引线键合芯片安装于载板上并通过引线键合的方式电连接至载板。
4.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括被动器件，所述被动器件安装于载板上。
5.根据权利要求3所述的封装结构，其特征在于，所述倒装芯片的正面与金属外壳的内表面之间；和/或所述载板与金属底板之间；和/或所述引线键合芯片的正面与金属底板之间；和/或所述低功耗引线键合芯片的正面与载板之间通过芯片粘接胶粘接。
6.根据权利要求5所述的封装结构，其特征在于，所述倒装芯片的正面与金属外壳的内表面之间；和/或所述引线键合芯片的正面与金属底板之间通过导热型的芯片粘接胶粘接。
7.根据权利要求1至6任一项所述的封装结构，其特征在于，所述让位口单边的尺寸至少比引线键合芯片的大0.1mm。
8.根据权利要求1至6任一项所述的封装结构，其特征在于，所述金属导电件设置于载板的四周。
9.根据权利要求1至6任一项所述的封装结构，其特征在于，所述金属外壳和金属底板之间通过焊料焊接或者有机胶粘接或者封焊焊接。
10.根据权利要求1至6任一项所述的封装结构，其特征在于，所述金属导电件之间的间距大于1.0mm；和/或所述金属导电件的直径大于0.25mm。
CN201720919024.6U 2017-07-26 2017-07-26 一种集倒装芯片和引线键合芯片于一体的封装结构 Active CN207353226U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720919024.6U CN207353226U (zh) 2017-07-26 2017-07-26 一种集倒装芯片和引线键合芯片于一体的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720919024.6U CN207353226U (zh) 2017-07-26 2017-07-26 一种集倒装芯片和引线键合芯片于一体的封装结构

Publications (1)

Publication Number Publication Date
CN207353226U true CN207353226U (zh) 2018-05-11

Family

ID=62360461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720919024.6U Active CN207353226U (zh) 2017-07-26 2017-07-26 一种集倒装芯片和引线键合芯片于一体的封装结构

Country Status (1)

Country Link
CN (1) CN207353226U (zh)

Similar Documents

Publication Publication Date Title
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
JP4332567B2 (ja) 半導体装置の製造方法及び実装方法
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US20070138625A1 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US7551455B2 (en) Package structure
CN206282838U (zh) 无源器件与有源器件的集成封装结构
US20210249952A1 (en) Power delivery for multi-chip-package using in-package voltage regulator
US20070176182A1 (en) Structure for integrating LED circuit onto heat-dissipation substrate
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US20050189140A1 (en) Chip package structure
CN105789154A (zh) 一种倒装芯片模组
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
US20230261572A1 (en) Power delivery for multi-chip-package using in-package voltage regulator
US6600651B1 (en) Package with high heat dissipation
CN101882606B (zh) 散热型半导体封装构造及其制造方法
KR20030067542A (ko) 패키지형 반도체 디바이스 및 그 형성 방법
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
CN105374805A (zh) 一种多芯片封装结构
CN207353226U (zh) 一种集倒装芯片和引线键合芯片于一体的封装结构
CN108447829B (zh) 封装结构及其制法
CN209104141U (zh) 一种芯片外露型封装结构
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
CN221327700U (zh) 一种基于SiP封装技术的厚膜塑封芯片封装结构
CN210984717U (zh) 散热封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant