CN108447829B - 封装结构及其制法 - Google Patents
封装结构及其制法 Download PDFInfo
- Publication number
- CN108447829B CN108447829B CN201710120094.XA CN201710120094A CN108447829B CN 108447829 B CN108447829 B CN 108447829B CN 201710120094 A CN201710120094 A CN 201710120094A CN 108447829 B CN108447829 B CN 108447829B
- Authority
- CN
- China
- Prior art keywords
- cover
- carrier
- package structure
- electronic component
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 claims abstract description 10
- 238000005253 cladding Methods 0.000 claims description 27
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 36
- 239000004065 semiconductor Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000000465 moulding Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- SZUVGFMDDVSKSI-WIFOCOSTSA-N (1s,2s,3s,5r)-1-(carboxymethyl)-3,5-bis[(4-phenoxyphenyl)methyl-propylcarbamoyl]cyclopentane-1,2-dicarboxylic acid Chemical compound O=C([C@@H]1[C@@H]([C@](CC(O)=O)([C@H](C(=O)N(CCC)CC=2C=CC(OC=3C=CC=CC=3)=CC=2)C1)C(O)=O)C(O)=O)N(CCC)CC(C=C1)=CC=C1OC1=CC=CC=C1 SZUVGFMDDVSKSI-WIFOCOSTSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229940126543 compound 14 Drugs 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种封装结构及其制法，通过于一承载件上接置一遮盖件，以遮蔽至少一位于该承载件上的电子元件，且该承载件以多个导电元件结合至金属架上，使得通过该遮盖件的设计，提高该封装结构的散热效率，并对该电子元件提供EMI屏蔽的效果。
Description
技术领域
本发明关于一种封装结构，特别是关于一种堆叠的封装结构及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品的开发亦朝向高密度、高性能以及轻、薄、短、小的趋势，为此，业界发展出各式整合多芯片的封装态样，以期能符合电子产品轻薄短小与高密度的要求。
图1为现有半导体封装结构1的剖视示意图。如图1所示，该半导体封装结构1的制法通过于一基板10的上、下两侧设置半导体元件11与被动元件11’，再以封装胶体14包覆该些半导体元件11与被动元件11’，并使该基板10的接点(I/O)100外露于该封装胶体(moldingcompound)14，之后形成多个焊球13于该些接点100上，以于后续制程中，该半导体封装结构1透过该焊球13接置如电路板或另一线路板的电子装置(图略)。
然而，现有半导体封装结构1中，由于该封装胶体14的模压(molding)范围缩减以外露该些接点100，因而需视该半导体封装结构1的尺寸而使用特定尺寸的模压模具，故单一模压模具无法适用于各种半导体封装结构1的尺寸，因而增加生产成本。
又，该些半导体元件11与被动元件11’包覆于该封装胶体14中，致使该些半导体元件11与被动元件11’的散热效果不佳。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种封装结构及其制法，提高该封装结构的散热效率，并对该电子元件提供EMI屏蔽的效果。
本发明的封装结构，包括：承载件；电子元件，其接置于该承载件上；多个导电元件，其接置于该承载件上；遮盖件，其接置于该承载件上并覆盖该电子元件；以及金属架，其包含有多个电性接触垫，以供该多个导电元件结合至该多个电性接触垫上。
本发明还提供一种封装结构的制法，包括：提供一包含承载件以及接置于该承载件上的电子元件与多个导电元件的电子组件；接置遮盖件于该承载件上以覆盖该电子元件；以及将该电子组件透过该导电元件结合至一包含有多个电性接触垫的金属架上，以供该多个导电元件接置于该多个电性接触垫上。
前述的封装结构及其制法中，该金属架为导线架。
前述的封装结构及其制法中，该金属架还包含对应该电子元件位置的板体，且令该多个电性接触垫位于该板体的周围。该板体结合至该遮盖件上。
前述的封装结构及其制法中，该遮盖件通过中介层结合至该电子元件上。
前述的封装结构及其制法中，还包括支撑件，其接置于该承载件上，以令该遮盖件抵靠于该支撑件上。例如，该支撑件设于两该电子元件之间，且该支撑件接地。
前述的封装结构及其制法中，还包括包覆层，其形成于该承载件与该金属架之间，以包覆该遮盖件与该些导电元件，且令该电性接触垫外露出该包覆层。例如，该遮盖件外露该包覆层或未外露该包覆层；或者，该电性接触垫外露于该包覆层的侧面。
前述的封装结构及其制法中，该承载件具有相对的第一侧及第二侧，且该电子元件包含有分别接置于该第一侧及第二侧上的第一电子元件及第二电子元件，以供遮盖件接置于该第二侧上并覆盖该第二电子元件。例如，该承载件的第一侧形成有包覆层；或者，该金属架设于该承载件的第一侧及/或第二侧上。
另外，前述的封装结构及其制法中，该遮盖件电性连接该承载件。该遮盖件覆盖多个该电子元件。该遮盖件设于两该电子元件之间。该遮盖件接地。
由上可知，本发明的封装结构及其制法中，主要通过将电子组件透过多个导电元件结合于包含有多个电性接触垫的金属架上，使该金属架的电性接触垫作为电性接点，故相较于现有技术，本发明可利用通用模压模具形成包覆电子元件件的包覆层，而无需配合封装结构的尺寸选择不同模具，因而能有效降低生产成本。
再者，通过在承载件上设置覆盖电子元件的遮盖件的设计，可提高该封装结构的散热效率，并对该电子元件提供EMI屏蔽的效果。
附图说明
图1为现有半导体封装结构的剖面示意图；
图2A至图2C为本发明的封装结构的制法的剖面示意图；
图3A为对应图2C的后续制程的剖面示意图；
图3B为对应图3A的另一实施例的剖面示意图；
图3C为对应图3A的又一实施例的剖面示意图；
图4为对应图2C的另一实施例的剖面示意图；
图5A为对应图2C的下视示意图；以及
图5B为对应图5A的另一实施例的示意图。
符号说明:
1 半导体封装结构
10 基板
100 接点
11 半导体元件
11’ 被动元件
13 焊球
14 封装胶体
2,3,3’,3”,4 封装结构
2a 电子组件
20 承载件
20a 第一侧
20b 第二侧
200 线路层
21,21’,41 第一电子元件
210,220 导电凸块
22,42 第二电子元件
221 底胶
23,23’,23” 导电元件
24 第一包覆层
25,25”,45 金属架
250 电性接触垫
251 板体
26 第二包覆层
26a 第一表面
26b 第二表面
26c 侧面
27,47 支撑件
28 遮盖件
280,29 中介层。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明的封装结构2的制法的剖面示意图。
如图2A所示，提供一电子组件2a，其包含一承载件20、以及设于该承载件20上的第一电子元件21,21’、第二电子元件22、导电元件23与支撑件27。
所述的承载件20具有相对的第一侧20a与第二侧20b。于本实施例中，该承载件20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其具有多个线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)。应可理解地，该承载件20亦可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)，并不限于上述。
所述的第一电子元件21,21’设于该承载件20的第一侧20a上。于本实施例中，该第一电子元件21,21’为主动元件(如标号21)、被动元件(如标号21’)或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该第一电子元件21通过多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可通过多个焊线(图略)以打线方式电性连接该线路层200；抑或，该第一电子元件21’可直接接触该线路层200。然而，有关该第一电子元件21,21’电性连接该承载件20的方式不限于上述。
于该承载件20上设置第一电子元件21,21’后，还可形成包覆该第一电子元件21,21’的第一包覆层24。于本实施例中，形成该第一包覆层24的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)。于其它实施例中，该电子组件2a可不形成该第一包覆层24。
于形成该第一包覆层24后可于该承载件20上设置第二电子元件22、导电元件23及支撑件27。
所述的第二电子元件22设于该承载件20的第二侧20b上。于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该第二电子元件22通过多个如焊锡材料的导电凸块220以覆晶方式设于该线路层200上；或者，该第二电子元件22可通过多个焊线(图略)以打线方式电性连接该线路层200。然而，有关该第二电子元件22电性连接该承载件20的方式不限于上述。
所述的导电元件23设于该承载件20的第二侧20b的线路层200上。于本实施例中，该导电元件23为焊球(solder ball)，但不限于上述。
所述的支撑件27设于该承载件20的第二侧20b上，并位于该第二电子元件22的周围。于本实施例中，该支撑件27为金属框架(或其它材质框架)并电性连接(如接地)该承载件20，且该导电元件23位于该支撑件27外侧。
如图2B所示，形成底胶221于该第二电子元件22与该承载件20的第二侧20b之间，以包覆该些导电凸块220。接着，设置一遮盖件28于该承载件20的第二侧20b上以覆盖该第二电子元件22。
于本实施例中，该遮盖件28为金属盖，其抵靠该支撑件27以利于架设并电性连接(如接地)该承载件20，且通过一中介层280以结合至该第二电子元件22上。例如，该中介层280例如为薄膜(film)、环氧树脂(epoxy)或热介面材料(thermal interface material，简称TIM)。
如图2C所示，将该电子组件2a以其导电元件23结合至一金属架25上，且该遮盖件28亦结合至该金属架25上，以形成一封装结构2。
于本实施例中，该金属架25例如为导线架(leadframe)，其包含一板体251及多个位于该板体251周围且相分离的电性接触垫250，并令该些电性接触垫250结合各该导电元件23，且该板体251对应该第二电子元件22的位置，以令该遮盖件28通过另一中介层29结合至该板体251上。具体地，该板体251与该些电性接触垫250相分离，且如图5A所示，该些电性接触垫250围绕该板体251的周围。应可理解地，于该板体251的周围可环绕多圈的电性接触垫250，如图5B所示的两环圈。
此外，于后续制程中，可于该些电性接触垫250上形成有如焊球的焊锡材料(图略)，以供接置如电路板或另一线路板的电子装置。
因此，本发明的封装结构制法通过该遮盖件28接地的设计，可对该第二电子元件22提供电磁干扰(Electromagnetic Interference，简称EMI)屏蔽(shielding)的效果。
此外，该封装结构2可通过该板体251传导该第二电子元件22的热量，以提升散热效果。
于其它实施例中，如图3A所示，可于后续制程中，选择性地形成一第二包覆层26于该承载件20第二侧20b与该金属架25之间，使该第二包覆层26包覆该遮盖件28与该些导电元件23。
于本实施例中，形成该第二包覆层26的材质为聚酰亚胺(polyimide，简称PI)、环氧树脂(epoxy)或封装材(molding compound)，且该第二包覆层26具有相对的第一表面26a与第二表面26b，使该第二包覆层26以其第二表面26b结合该承载件20的第二侧20b，且该金属架25嵌设于该第二包覆层26的第一表面26a，并使该些电性接触垫250外露于该第二包覆层26的第一表面26a(例如，该些电性接触垫250的下表面齐平该第二包覆层26的第一表面26a)，以于该些电性接触垫250的外露表面上形成有如焊球的焊锡材料(图略)，使得供接置如电路板或另一线路板的电子装置。
应可理解地，该第二包覆层26的材质与该第一包覆层24的材质可相同或不相同。
再者，若于图2A的制程中，该电子组件2a未形成该第一包覆层24，则于形成该第二包覆层26时，该第二包覆层26还包覆该些第一电子元件21,21’，如第3B图所示，以形成另一封装结构3’。
又，如图3C所示，设置于该承载件20上的导电元件23’,23”亦可为铜核心球(Cucore ball)、被动元件或金属件(如柱状、块状或针状)等。具体地，左侧的导电元件23’为铜核心球，而右侧的导电元件23”为被动元件，例如电阻、电容及电感，图中以去耦合电容(decoupling capacitor)为例。
另外，该承载件20的第一侧20a的线路层200上亦可形成导电元件23，如图3C所示，且结合至另一金属架25”。
于另一实施例中，亦可省略该支撑件27，而令遮盖件28结合至该第二电子元件22上，如图3C所示。
因此，本发明的封装结构的制法通过该金属架25作为电性接点，故无需配合该封装结构2,3,3’,3”的尺寸而使用特定尺寸的模压模具，也就是可透过通用的模压模具形成该第二包覆层26，而降低生产成本。
于其它实施例中，该支撑件27(或该遮盖件28)可包围(覆盖)多个第二电子元件42，如图4所示，另可于两该第二电子元件42之间设置支撑件47(或该遮盖件28)，并使该支撑件47(或该遮盖件28)接地，以提供各该第二电子元件42之间EMI屏蔽的效果。
此外，该金属架45可不具有板体251，使该遮盖件28外露该第二包覆层26(图未示)或未外露该第二包覆层26(如图4所示)。
又，该电性接触垫250也可外露于该第二包覆层26的侧面26c，如图4或图5所示，以成为类似四方平面无引脚封装(Quad Flat No-leads，简称QFN)结构。
本发明还提供一种封装结构2,3,3’,3”,4，其包括：一承载件20、第一电子元件21,21’、第二电子元件22,42、多个导电元件23,23’,23”、至少一金属架25,25”,45以及一遮盖件28。
所述的承载件20具有相对的第一侧20a与第二侧20b。
所述的第一电子元件21,21’接置于该承载件20的第一侧20a上。所述的第二电子元件22,42接置于该承载件20的第二侧20b上。
所述的导电元件23,23’,23”接置于该承载件20的第一侧20a及/或该第二侧20b上。
所述的金属架25,25”,45包含有多个结合至该些导电元件23上的电性接触垫250。
所述的遮盖件28接置于该承载件20的第二侧20b上并覆盖该第二电子元件22,42。
于一实施例中，该金属架25,25”,45为导线架。
于一实施例中，该金属架25还包含对应该第二电子元件22位置的板体251。例如，该电性接触垫250与该板体251相分离。或者，该板体251结合至该遮盖件28上，例如，该板体251通过一中介层29结合至该遮盖件28上。
于一实施例中，该遮盖件28通过一中介层280结合至该第二电子元件22上。
于一实施例中，由图4可推知，该遮盖件28覆盖多个第二电子元件42。
于一实施例中，该封装结构2,3,3’,4还包括一支撑件27,47，其接置于该承载件20的第二侧20b上，以令该遮盖件28抵靠于该支撑件27上。例如，该支撑件47位于至少两该第二电子元件42之间。
于一实施例中，该封装结构3,3’,3”,4还包括一第二包覆层26，其形成于该承载件20与该金属架25,45之间，以包覆该遮盖件28与该些导电元件23,23’,23”。例如，该电性接触垫250外露于该第二包覆层26的第一表面26a(及侧面26c)。
综上所述，本发明的封装结构及其制法，通过该金属架作为电性接点，故可使用通用模压模具形成该第二包覆层，而降低生产成本。
再者，通过该支撑件(或该遮盖件)可提高电子元件的散热效率，并提供电子元件EMI屏蔽的效果。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改，且前述各实施例的内容可再相互组合应用。因此本发明的权利保护范围，应如权利要求书所列。
Claims (32)
1.一种封装结构，其特征为，该封装结构包括：
承载件；
电子元件，其接置于该承载件上；
多个导电元件，其接置于该承载件上；
遮盖件，其接置于该承载件上并覆盖该电子元件；
金属架，其包含有多个电性接触垫，以供该多个导电元件结合至该多个电性接触垫上；以及
包覆层，其形成于该承载件与该金属架之间以包覆该遮盖件与该多个导电元件，且该电性接触垫外露出该包覆层的侧面。
2.根据权利要求1所述的封装结构，其特征为，该金属架为导线架。
3.根据权利要求1所述的封装结构，其特征为，该金属架还包含有对应该电子元件位置的板体，且令该多个电性接触垫位于该板体周围。
4.根据权利要求3所述的封装结构，其特征为，该板体结合至该遮盖件上。
5.根据权利要求1所述的封装结构，其特征为，该遮盖件通过中介层结合至该电子元件上。
6.根据权利要求1所述的封装结构，其特征为，该封装结构还包括接置于该承载件上的支撑件，且令该遮盖件抵靠于该支撑件上。
7.根据权利要求6所述的封装结构，其特征为，该支撑件设于两该电子元件之间。
8.根据权利要求6所述的封装结构，其特征为，该支撑件接地。
9.根据权利要求1所述的封装结构，其特征为，该遮盖件外露该包覆层或未外露该包覆层。
10.根据权利要求1所述的封装结构，其特征为，该承载件具有相对的第一侧及第二侧，且该电子元件包含有分别接置于该第一侧及第二侧上的第一电子元件及第二电子元件，以供该遮盖件接置于该第二侧上并覆盖该第二电子元件。
11.根据权利要求10所述的封装结构，其特征为，该承载件的第一侧形成有该包覆层或另一包覆层。
12.根据权利要求10所述的封装结构，其特征为，该金属架设于该承载件的第一侧及/或第二侧上。
13.根据权利要求1所述的封装结构，其特征为，该遮盖件电性连接该承载件。
14.根据权利要求1所述的封装结构，其特征为，该遮盖件覆盖多个该电子元件。
15.根据权利要求1所述的封装结构，其特征为，该遮盖件设于两该电子元件之间。
16.根据权利要求1所述的封装结构，其特征为，该遮盖件接地。
17.一种封装结构的制法，其特征为，该制法包括：
提供一包含承载件以及接置于该承载件上的电子元件与多个导电元件的电子组件；
接置遮盖件于该承载件上以覆盖该电子元件；
将该电子组件透过该多个导电元件结合至一包含有多个电性接触垫的金属架上，以供该多个导电元件接置于该多个电性接触垫上；以及
于该承载件与该金属架之间形成包覆该遮盖件与该多个导电元件的包覆层，且该电性接触垫外露出该包覆层的侧面。
18.根据权利要求17所述的封装结构的制法，其特征为，该金属架为导线架。
19.根据权利要求17所述的封装结构的制法，其特征为，该金属架还包含有对应该电子元件位置的板体，且令该多个电性接触垫位于该板体周围。
20.根据权利要求19所述的封装结构的制法，其特征为，该板体结合至该遮盖件上。
21.根据权利要求17所述的封装结构的制法，其特征为，该遮盖件通过中介层结合至该电子元件上。
22.根据权利要求17所述的封装结构的制法，其特征为，该制法还包括于该承载件上接置支撑件，以令该遮盖件抵靠于该支撑件上。
23.根据权利要求22所述的封装结构的制法，其特征为，该支撑件设于两该电子元件之间。
24.根据权利要求22所述的封装结构的制法，其特征为，该支撑件接地。
25.根据权利要求17所述的封装结构的制法，其特征为，该遮盖件外露该包覆层或未外露该包覆层。
26.根据权利要求17所述的封装结构的制法，其特征为，该承载件具有相对的第一侧及第二侧，且该电子元件包含有分别接置于该第一侧及第二侧上的第一电子元件及第二电子元件，以供该遮盖件接置于该第二侧上并覆盖该第二电子元件。
27.根据权利要求26所述的封装结构的制法，其特征为，该承载件的第一侧形成有该包覆层或另一包覆层。
28.根据权利要求26所述的封装结构的制法，其特征为，该金属架设于该承载件的第一侧及/或第二侧上。
29.根据权利要求17所述的封装结构的制法，其特征为，该遮盖件电性连接该承载件。
30.根据权利要求17所述的封装结构的制法，其特征为，该遮盖件覆盖多个该电子元件。
31.根据权利要求17所述的封装结构的制法，其特征为，该遮盖件设于两该电子元件之间。
32.根据权利要求17所述的封装结构的制法，其特征为，该遮盖件接地。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106105041A TWI645518B (zh) | 2017-02-16 | 2017-02-16 | 封裝結構及其製法 |
| TW106105041 | 2017-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108447829A CN108447829A (zh) | 2018-08-24 |
| CN108447829B true CN108447829B (zh) | 2020-07-17 |
Family
ID=63190710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710120094.XA Active CN108447829B (zh) | 2017-02-16 | 2017-03-02 | 封装结构及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108447829B (zh) |
| TW (1) | TWI645518B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI714269B (zh) * | 2019-09-19 | 2020-12-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI732509B (zh) * | 2020-04-01 | 2021-07-01 | 矽品精密工業股份有限公司 | 電子封裝件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733419A (zh) * | 2013-12-20 | 2015-06-24 | 乾坤科技股份有限公司 | 三维空间封装结构及其制造方法 |
| CN105552059A (zh) * | 2014-10-22 | 2016-05-04 | 日月光半导体制造股份有限公司 | 半导体封装结构和半导体工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201123396A (en) * | 2009-12-24 | 2011-07-01 | Chipsip Technology Co Ltd | Package structure with shielding |
| TWI581380B (zh) * | 2015-07-20 | 2017-05-01 | 矽品精密工業股份有限公司 | 封裝結構及屏蔽件與其製法 |
-
2017
- 2017-02-16 TW TW106105041A patent/TWI645518B/zh active
- 2017-03-02 CN CN201710120094.XA patent/CN108447829B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733419A (zh) * | 2013-12-20 | 2015-06-24 | 乾坤科技股份有限公司 | 三维空间封装结构及其制造方法 |
| CN105552059A (zh) * | 2014-10-22 | 2016-05-04 | 日月光半导体制造股份有限公司 | 半导体封装结构和半导体工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201832324A (zh) | 2018-09-01 |
| TWI645518B (zh) | 2018-12-21 |
| CN108447829A (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI663701B (zh) | 電子封裝件及其製法 | |
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| CN107785277B (zh) | 电子封装结构及其制法 | |
| CN108962840B (zh) | 电子封装件及其制法 | |
| EP3147942B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US9907186B1 (en) | Electronic package structure and method for fabricating the same | |
| KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TW202038395A (zh) | 天線模組 | |
| TWI685937B (zh) | 半導體封裝 | |
| US20200212019A1 (en) | Method for fabricating electronic package | |
| EP3067928B1 (en) | Semiconductor package assembly with passive device | |
| CN108447829B (zh) | 封装结构及其制法 | |
| CN107895717B (zh) | 电子封装件及其制法 | |
| CN113496966A (zh) | 电子封装件 | |
| CN108987355B (zh) | 电子封装件及其制法 | |
| TWI610402B (zh) | 電子封裝結構及其製法 | |
| CN108807294B (zh) | 封装结构及其制法 | |
| CN112928032A (zh) | 电子封装件的制法 | |
| KR100876864B1 (ko) | 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법 | |
| CN113363221A (zh) | 电子封装件 | |
| CN106469706B (zh) | 电子封装件及其制法 | |
| CN220474621U (zh) | 线路载板及电子封装体 | |
| US20230395571A1 (en) | Electronic package and manufacturing method thereof | |
| CN115472588A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |