CN108847922A - 一种基于分数阶忆阻器的时滞混沌电路 - Google Patents
一种基于分数阶忆阻器的时滞混沌电路 Download PDFInfo
- Publication number
- CN108847922A CN108847922A CN201810558115.0A CN201810558115A CN108847922A CN 108847922 A CN108847922 A CN 108847922A CN 201810558115 A CN201810558115 A CN 201810558115A CN 108847922 A CN108847922 A CN 108847922A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- resistance
- fractional order
- memristor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种基于分数阶忆阻器的时滞混沌电路,包括分数阶忆阻器、分数阶电容C1 q、时滞电路、运算放大器U1、运算放大器U2、电阻R。分数阶忆阻器负极连接运算放大器U1负端以及电阻R一端,分数阶忆阻器正极连接运算放大器U1输出端以及运算放大器U2正端,运算放大器U1正端接地,运算放大器U2输出端串联时延电路后连接到电阻R另一端,运算放大器U2负端连接到运算放大器U2输出端,分数阶电容两端并联运算放大器U1负端和输出端。根据调节参数可产生双涡卷吸引子和单涡卷吸引子,使其成为一种基于分数阶忆阻器的时滞混沌电路;由于为分数阶,更加符合实际,且忆阻电路结构简单,易于电路实现。
Description
技术领域
本发明涉及混沌电路技术领域,具体涉及了一种基于分数阶忆阻器的时滞混沌电路。
背景技术
忆阻器(Memristor)的概念由蔡少棠在1971年提出,得名于其电阻对所通过电量的依赖性,被认为是电阻、电容和电感之外的第四个基本电路元件。对电阻的时间记忆特性使其在模型分析、基础电路设计、电路器件设计和对生物记忆行为的仿真等众多领域具有广阔的应用前景。忆阻器是一种表示磁通与电荷关系的电路器件,具有电阻的量纲,但和电阻不同的是,忆阻的阻值是由流经它的电荷确定,有记忆电荷的作用。2008 年,惠普公司的研究人员首次做出纳米忆阻器件,掀起忆阻研究热潮。纳米忆阻器件的出现,有望实现非易失性随机存储器。并且,基于忆阻的随机存储器的集成度,功耗,读写速度都要比传统的随机存储器优越。此外,忆阻是硬件实现人工神经网络突触的最好方式。由于忆阻的非线性性质,可以产生混沌电路,从而在保密通信中也有很多应用。
混沌是非线性***中出现的具有确定性的、类似随机性的现象,混沌信号具有非周期、类噪声等特性,可以提供肺腑的信号设计和发生机制,而时滞混沌***由于自身的时滞特性,使其能够产生无限维的状态空间,使得***具有更为丰富的动力学特性。
发明内容
发明目的:针对上述现有技术,提出一种基于分数阶忆阻器的时滞混沌电路,其***信号具有更强的混沌特性。
技术方案:一种基于分数阶忆阻器的时滞混沌电路,包括分数阶忆阻器Mq、分数阶电容C1 q、时滞电路τ、运算放大器U1、运算放大器U2、电阻R;所述分数阶忆阻器 Mq负极连接运算放大器U1负端以及电阻R一端,所述分数阶忆阻器Mq正极连接所述运算放大器U1输出端以及所述运算放大器U2正端,所述运算放大器U1正端接地,所述运算放大器U2输出端串联时延电路τ后连接到所述电阻R另一端,所述运算放大器 U2负端连接到运算放大器U2输出端,所述分数阶电容C1 q两端并联所述运算放大器U1负端和输出端。
进一步的,所述分数阶忆阻器包括电阻R0~R4、运算放大器U3~U5、模拟乘法器M1、模拟乘法器M2、分数阶电容电阻R1一端连接运算放大器U3负端,所述电阻 R1另一端接地,运算放大器U3输出端连接电阻R0一端以及运算放大器U3正端,所述电阻R0另一端同时连接分数阶电容一端和运算放大器U5负端,所述运算放大器U5正端接地,所述运算放大器U5输出端连接所述分数阶电容另一端以及模拟乘法器 M1的两个输入端,所述模拟乘法器M1输出端连接到模拟乘法器M2的一个输入端,所述模拟乘法器M2的另一个输入端连接到所述运算放大器U3负端,所述模拟乘法器M2的输出端连接电阻R2一端,所述电阻R2另一端连接运算放大器U4负端以及电阻R4一端,所述运算放大器U4输出端连接所述电阻R4另一端以及所述电阻R3一端,电阻R3另一端连接所述运算放大器U4正端以及所述运算放大器U3负端,所述运算放大器U3负端作为分数阶忆阻器的正极,所述运算放大器U4输出端作为分数阶忆阻器的负极。
进一步的,时滞电路τ包括滑动变阻器R14、滑动变阻器R15、电阻R7~R10、电容 C7、电容C8、运算放大器U6、运算放大器U7;滑动变阻器R14一端同时连接电容C8一端和运算放大器U7正端,所述电容C8另一端接地,所述滑动变阻器R14另一端连接电阻R10一端,所述电阻R10另一端同时连接所述运算放大器U7负端和电阻R9一端,所述电阻R9另一端连接所述运算放大器U7输出端、电阻R8一端以及滑动变阻器R15一端,所述滑动变阻器R15另一端同时连接电容C7一端和运算放大器U6正端,所述电容C7另一端接地,所述电阻R8另一端同时连接所述运算放大器负端和电阻R7一端,所述电阻R7另一端连接所述运算放大器U6输出端。
进一步的,所述分数阶电容和分数阶电容均由3个依次串联的电阻以及每个电阻均并联一个电容构成。
有益效果:本发明提供了一种基于分数阶忆阻器的时滞混沌电路,能够准确的模拟真实的有源磁控忆阻器;本发明混沌电路能够进行数值仿真和电路仿真,根据调节参数可产生双涡卷吸引子和单涡卷吸引子。
本发明一种基于分数阶忆阻器的时滞混沌电路,由于为分数阶,更加符合实际,对理论研究和实物研究都具有重要意义,且忆阻电路结构简单,易于电路实现。此种电路的输出信号具有更强的混沌特性,将此类基于分数阶忆阻器的时滞混沌电路应用到图像加密、保密通信中,增强了密钥的复杂性和***的抗破性。
附图说明
图1是本发明基于分数阶忆阻器的时滞混沌电路结构示意图;
图2是本发明一种基于分数阶忆阻器的时滞混沌电路的维相图,其中(a)为极限环x1(t)-x1(t-τ)维相图,(b)为单涡旋x1(t)-x1(t-τ)维相图,(c)为双涡旋x1(t)-x1(t-τ)维相图;
图3是本发明一种基于分数阶忆阻器的时滞混沌电路随参数a变化的分岔图;
图4是本发明一种基于分数阶忆阻器的时滞混沌电路随参数a变化的最大李雅普诺夫指数图;
图5是本发明一种基于分数阶忆阻器的时滞混沌电路具体电路图;
图6是采用本发明一种基于分数阶忆阻器的时滞混沌电路Multisim电路仿真,其中 (a)为极限环相图,(b)为出现极限环时的时域图;
图7是本发明一种基于分数阶忆阻器的时滞混沌电路Multisim电路仿真,其中(a)为单涡旋相图,(b)为出现单涡旋时的时域图;
图8是本发明一种基于分数阶忆阻器的时滞混沌电路Multisim电路仿真,其中(a)为双涡旋相图,(b)为出现双涡旋时的时域图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示,一种基于分数阶忆阻器的时滞混沌电路,包括分数阶忆阻器Mq、分数阶电容时滞电路τ、运算放大器U1、运算放大器U2、电阻R。分数阶忆阻器Mq负极连接运算放大器U1负端以及电阻R一端,分数阶忆阻器Mq正极连接运算放大器 U1输出端以及运算放大器U2正端,运算放大器U1正端接地,运算放大器U2输出端串联时延电路τ后连接到电阻R另一端,运算放大器U2负端连接到运算放大器U2输出端,分数阶电容两端并联所述运算放大器U1负端和输出端。
如图5所示,分数阶忆阻器包括电阻R0~R4、运算放大器U3~U5、模拟乘法器M1、模拟乘法器M2、分数阶电容电阻R1一端连接运算放大器U3负端,电阻R1另一端接地,运算放大器U3输出端连接电阻R0一端以及运算放大器U3正端,电阻R0另一端同时连接分数阶电容一端和运算放大器U5负端,运算放大器U5正端接地,运算放大器U5输出端连接分数阶电容另一端以及模拟乘法器M1的两个输入端,模拟乘法器M1输出端连接到模拟乘法器M2的一个输入端,模拟乘法器M2的另一个输入端连接到运算放大器U3负端,模拟乘法器M2的输出端连接电阻R2一端,电阻R2另一端连接运算放大器U4负端以及电阻R4一端,运算放大器U4输出端连接电阻R4另一端以及电阻R3一端,电阻R3另一端连接运算放大器U4正端以及运算放大器U3负端。运算放大器U3负端作为分数阶忆阻器的正极,运算放大器U4输出端作为分数阶忆阻器的负极。
时滞电路τ包括滑动变阻器R14、滑动变阻器R15、电阻R7~R10、电容C7、电容C8、运算放大器U6、运算放大器U7。滑动变阻器R14一端同时连接电容C8一端和运算放大器U7正端,电容C8另一端接地,滑动变阻器R14另一端连接电阻R10一端,电阻R10另一端同时连接运算放大器U7负端和电阻R9一端,电阻R9另一端连接运算放大器U7输出端、电阻R8一端以及滑动变阻器R15一端,滑动变阻器R15另一端同时连接电容 C7一端和运算放大器U6正端,电容C7另一端接地,电阻R8另一端同时连接运算放大器负端和电阻R7一端,电阻R7另一端连接运算放大器U6输出端。滑动变阻器R14与电阻R10的公共端作为时延电路τ的输入端连接运算放大器U2输出端,运算放大器U6输出端作为时延电路τ的输出端连接电阻R。
分数阶电容由三个依次串联的电阻R11、R12、R13以及每个电阻均并联一个电容C4、C5、C6构成。分数阶电容由三个依次串联的电阻R16、R5、R6以及每个电阻均并联一个电容C1、C2、C3构成。
本发明分数阶忆阻器的数学模型如下:
其中,g1是模拟乘法器M1中的可变尺度因子,g2是模拟乘法器M2中的可变尺度因子,x1是输入电压,x2是中间状态电压,f(x1,x2)忆阻器输出电压,t表示时间,中的上标表示q阶求导。
通过应用基尔霍夫电路定律,图1的基于分数阶忆阻器的时滞混沌电路的动力学方程为:
其中,x1τ=x1(t-τ),τ为延时。
令得到:
为了验证上述基于分数阶忆阻器实现的混沌电路,利用MATLAB软件进行数值仿真。下面是忆阻器参数表:
电路参数 | 值 | 电路参数 | 值 |
电阻R4 | 2kΩ | 尺度因子g1 | 0.1 |
电阻R0 | 8.2kΩ | 尺度因子g2 | 1.3 |
电阻R1 | 750Ω | ||
电阻R2、R3 | 1.5kΩ,2kΩ |
通过对分数阶忆阻器的时滞混沌电路的动力学方程运用预估校正法,分数阶阶次选的q=0.9,可得到分数阶忆阻器的时滞混沌电路极限环x1(t)-x1(t-τ)维相图,x1(t)为t时刻的输入电压,如图2(a)所示。图2(b)所示为分数阶忆阻器的时滞混沌电路单涡旋x1(t)-x1(t-τ)维相图;图2(c)中可以清晰地看到混沌吸引子的数量是2个。分数阶忆阻混沌时滞电路随参数a变化的分岔图(q=0.9),如图3所示。由图可知,当参数a在 1.55之前,分数阶忆阻混沌时滞电路的相轨迹最终趋向于稳定,并且随着参数a的增加,相轨迹的收缩速度原来越快;当阶次上升至为1.62时,电路出现Hopf分岔,意味着电路的平衡点失去稳定,相图转变为一个稳定的极限环。随着参数a的再次升高,电路逐渐出现一个单涡管吸引子,并且随着参数的升高,吸引子的吸引力越来越强;当阶次上升至1.68时,电路的吸引子从单涡管转变为双涡卷吸引子,如图2(c)所示。
为了进行更深入的分析,分数阶忆阻混沌时滞电路随参数a变化的最大李雅普诺夫指数(q=0.9)如图4所示。由图可知,当参数a在1.55之前,分数阶忆阻混沌时滞电路的相轨迹最终趋向于稳定,并且随着参数a的增加,分数阶忆阻混沌时滞电路进入混沌状态。
电路仿真:
为了进一步验证简单忆阻混沌电路的可行性,本发明利用Multisim软件进行电路仿真,所发明的分数阶忆阻时滞混沌电路的实现电路图,如图5所示。
当阶次选定为0.9阶,当n=3时,可以求得分数阶等效电容和电阻的参数。分数阶电容的传递函数H(s)的计算方程为:
其中,C0为单位参数,令C0=1μF,由于将上式与进行比较,得到:R16=R11=62.84MΩ,R5=R12=250KΩ, R6=R13=2.5KΩ,C1=C4=1.232uF,C2=C5=1.835uF,C3=C6=1.1uF。
本发明利用改变参数a,进行混沌电路仿真,实验结果图如图6、图7和图8所示。当阶次上升至为1.62时,相图转变为一个稳定的极限环。随着参数a的再次升高,电路逐渐出现一个单涡管吸引子,并且随着参数的升高,吸引子的吸引力越来越强;当阶次上升至1.68时,电路的吸引子从单涡管转变为双涡卷吸引子,此结果和数值仿真的结果完全一致,验证了理论分析的正确性。
本发明的一种基于分数阶忆阻器的时滞混沌电路能够准确的模拟真实的有源磁控忆阻器。通过数值仿真和电路仿真,根据调节参数可产生双涡卷吸引子和单涡卷吸引子,使其成为一种基于分数阶忆阻器的时滞混沌电路。由于为分数阶,更加符合实际,对理论研究和实物研究都具有重要意义,且忆阻电路结构简单,易于电路实现。此种电路的输出信号具有更强的混沌特性,将此类基于分数阶忆阻器的时滞混沌电路应用到图像加密、保密通信中,增强了密钥的复杂性和***的抗破性。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种基于分数阶忆阻器的时滞混沌电路,其特征在于,包括分数阶忆阻器Mq、分数阶电容时滞电路τ、运算放大器U1、运算放大器U2、电阻R;所述分数阶忆阻器Mq负极连接运算放大器U1负端以及电阻R一端,所述分数阶忆阻器Mq正极连接所述运算放大器U1输出端以及所述运算放大器U2正端,所述运算放大器U1正端接地,所述运算放大器U2输出端串联时延电路τ后连接到所述电阻R另一端,所述运算放大器U2负端连接到运算放大器U2输出端,所述分数阶电容两端并联所述运算放大器U1负端和输出端。
2.如权利要求1所述一种基于分数阶忆阻器的时滞混沌电路,其特征在于,所述分数阶忆阻器包括电阻R0~R4、运算放大器U3~U5、模拟乘法器M1、模拟乘法器M2、分数阶电容电阻R1一端连接运算放大器U3负端,所述电阻R1另一端接地,运算放大器U3输出端连接电阻R0一端以及运算放大器U3正端,所述电阻R0另一端同时连接分数阶电容一端和运算放大器U5负端,所述运算放大器U5正端接地,所述运算放大器U5输出端连接所述分数阶电容另一端以及模拟乘法器M1的两个输入端,所述模拟乘法器M1输出端连接到模拟乘法器M2的一个输入端,所述模拟乘法器M2的另一个输入端连接到所述运算放大器U3负端,所述模拟乘法器M2的输出端连接电阻R2一端,所述电阻R2另一端连接运算放大器U4负端以及电阻R4一端,所述运算放大器U4输出端连接所述电阻R4另一端以及所述电阻R3一端,电阻R3另一端连接所述运算放大器U4正端以及所述运算放大器U3负端,所述运算放大器U3负端作为分数阶忆阻器的正极,所述运算放大器U4输出端作为分数阶忆阻器的负极。
3.如权利要求1或2所述一种基于分数阶忆阻器的时滞混沌电路,其特征在于,时滞电路τ包括滑动变阻器R14、滑动变阻器R15、电阻R7~R10、电容C7、电容C8、运算放大器U6、运算放大器U7;滑动变阻器R14一端同时连接电容C8一端和运算放大器U7正端,所述电容C8另一端接地,所述滑动变阻器R14另一端连接电阻R10一端,所述电阻R10另一端同时连接所述运算放大器U7负端和电阻R9一端,所述电阻R9另一端连接所述运算放大器U7输出端、电阻R8一端以及滑动变阻器R15一端,所述滑动变阻器R15另一端同时连接电容C7一端和运算放大器U6正端,所述电容C7另一端接地,所述电阻R8另一端同时连接所述运算放大器负端和电阻R7一端,所述电阻R7另一端连接所述运算放大器U6输出端。
4.如权利要求3所述一种基于分数阶忆阻器的时滞混沌电路,其特征在于,所述分数阶电容和分数阶电容均由3个依次串联的电阻以及每个电阻均并联一个电容构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810558115.0A CN108847922A (zh) | 2018-06-01 | 2018-06-01 | 一种基于分数阶忆阻器的时滞混沌电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810558115.0A CN108847922A (zh) | 2018-06-01 | 2018-06-01 | 一种基于分数阶忆阻器的时滞混沌电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108847922A true CN108847922A (zh) | 2018-11-20 |
Family
ID=64211397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810558115.0A Pending CN108847922A (zh) | 2018-06-01 | 2018-06-01 | 一种基于分数阶忆阻器的时滞混沌电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108847922A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109670221A (zh) * | 2018-12-06 | 2019-04-23 | 西安理工大学 | 一种由分数阶电容构成的三次非线性磁控忆阻电路 |
CN111125980A (zh) * | 2019-12-12 | 2020-05-08 | 杭州电子科技大学 | 一种分数阶指数型忆阻器电路模型 |
CN111490868A (zh) * | 2020-04-10 | 2020-08-04 | 湘潭大学 | 一种含间断点的单涡卷与双涡卷可控混沌电路 |
CN113078994A (zh) * | 2021-04-01 | 2021-07-06 | 安徽大学 | 一种分数阶耦合忆阻混沌电路 |
CN113219836A (zh) * | 2021-05-19 | 2021-08-06 | 安徽大学 | 一种分数阶复值忆阻神经网络的投影同步方法及其应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120019307A1 (en) * | 2010-07-20 | 2012-01-26 | Ludwig Lester F | Advanced synthesized hysteresis for signal processing, controllers, music, and computer simulations in physics, engineering, and economics |
CN105490801A (zh) * | 2016-02-17 | 2016-04-13 | 南京师范大学 | 含有忆阻器的四维分数阶混沌***电路 |
CN107947914A (zh) * | 2017-12-25 | 2018-04-20 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
-
2018
- 2018-06-01 CN CN201810558115.0A patent/CN108847922A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120019307A1 (en) * | 2010-07-20 | 2012-01-26 | Ludwig Lester F | Advanced synthesized hysteresis for signal processing, controllers, music, and computer simulations in physics, engineering, and economics |
CN105490801A (zh) * | 2016-02-17 | 2016-04-13 | 南京师范大学 | 含有忆阻器的四维分数阶混沌***电路 |
CN107947914A (zh) * | 2017-12-25 | 2018-04-20 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
Non-Patent Citations (4)
Title |
---|
DEBABRATA BISWAS: "A simple chaotic and hyperchaotic time-delay system: design and electronic circuit implementation", 《SPRINGER SCIENCE+BUSINESS MEDIA DORDRECHT》 * |
HU W: "Nonlinear Dynamic Analysis of a Simplest Fractional-Order Delayed Memristive Chaotic System", 《JOURNAL OF COMPUTATIONAL AND NONLINEAR DYNAMICS》 * |
WENDI HUANG: "Circuit Implementations and Bifurcations of a Novel Fractional-Order Chaotic System", 《SIXTH INTERNATIONAL CONFERENCE ON INTELLIGENT CONTROL AND INFORMATION PROCESSING》 * |
胡巍: "分数阶时滞忆阻混沌电路***的动力学分析", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109670221A (zh) * | 2018-12-06 | 2019-04-23 | 西安理工大学 | 一种由分数阶电容构成的三次非线性磁控忆阻电路 |
CN109670221B (zh) * | 2018-12-06 | 2022-10-14 | 西安理工大学 | 一种由分数阶电容构成的三次非线性磁控忆阻电路 |
CN111125980A (zh) * | 2019-12-12 | 2020-05-08 | 杭州电子科技大学 | 一种分数阶指数型忆阻器电路模型 |
CN111125980B (zh) * | 2019-12-12 | 2023-06-02 | 杭州电子科技大学 | 一种分数阶指数型忆阻器电路模型 |
CN111490868A (zh) * | 2020-04-10 | 2020-08-04 | 湘潭大学 | 一种含间断点的单涡卷与双涡卷可控混沌电路 |
CN111490868B (zh) * | 2020-04-10 | 2023-04-18 | 湘潭大学 | 一种含间断点的单涡卷与双涡卷可控混沌电路 |
CN113078994A (zh) * | 2021-04-01 | 2021-07-06 | 安徽大学 | 一种分数阶耦合忆阻混沌电路 |
CN113078994B (zh) * | 2021-04-01 | 2022-05-06 | 安徽大学 | 一种分数阶耦合忆阻混沌电路 |
CN113219836A (zh) * | 2021-05-19 | 2021-08-06 | 安徽大学 | 一种分数阶复值忆阻神经网络的投影同步方法及其应用 |
CN113219836B (zh) * | 2021-05-19 | 2022-04-08 | 安徽大学 | 一种分数阶复值忆阻神经网络的投影同步方法及其应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108847922A (zh) | 一种基于分数阶忆阻器的时滞混沌电路 | |
CN207652452U (zh) | 一种基于分数阶忆阻器的分数阶混沌电路 | |
CN106130713B (zh) | 一种具有双忆阻器的最简四维自治混沌***及实现电路 | |
CN107947914A (zh) | 一种基于分数阶忆阻器的混沌电路 | |
CN103219983B (zh) | 一种忆阻器等效模拟电路 | |
CN109302279B (zh) | 一种四翼吸引子旋转的忆阻混沌电路*** | |
CN106656458B (zh) | 超混沌隐藏吸引子产生电路及其构建方法 | |
CN105553459A (zh) | 浮地压控忆阻器仿真器电路 | |
CN206991310U (zh) | 一种对数型忆容器等效模拟电路 | |
CN103297025B (zh) | 一种忆阻器仿真器 | |
CN109347616A (zh) | 一种基于分数阶忆阻器的混沌电路 | |
CN106603220A (zh) | 一种三阶忆阻有源带通滤波器混沌电路 | |
CN104573183A (zh) | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 | |
CN107451380A (zh) | 实现指数型荷控忆容器仿真器的电路 | |
CN108427843A (zh) | 一种具有隐藏共存非对称行为的三维忆阻Hindmarsh-Rose模型电路 | |
CN111079365A (zh) | 一种反正切三角函数忆阻器电路模型 | |
CN110896347A (zh) | 一种具有离散分岔图的多稳定性混沌*** | |
CN108768611B (zh) | 一种分数阶忆阻时滞混沌电路 | |
CN204331729U (zh) | 忆容器的实现电路 | |
CN108718190A (zh) | 一种指数型局部有源忆阻器仿真器 | |
CN205263816U (zh) | 一种指数型忆感器电路 | |
CN109670221A (zh) | 一种由分数阶电容构成的三次非线性磁控忆阻电路 | |
CN209001980U (zh) | 一种含分数阶电感的忆阻器构成的混沌电路 | |
CN207148838U (zh) | 一种实现指数型荷控忆容器仿真器的电路 | |
CN106911463A (zh) | 一种基于有源带通滤波器的蔡氏忆阻混沌电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181120 |