CN105553459A - 浮地压控忆阻器仿真器电路 - Google Patents

Abstract

本发明公开了一种浮地压控忆阻器等效模拟电路，包括集成运算放大器U1、乘法器U2和U3和少量的电阻、电容，电阻连接输入端；电阻与集成运算放大器U1相连，利用集成运算放大器U1用于实现差分放大、反相加法、积分运算和反相放大；集成运算放大器U1与乘法器U2、U3相连，乘法器U2与U3相连，乘法器U2、U3用于实现信号的相乘。本发明利用模拟电路实现了压控忆阻器伏安特性。

Description

浮地压控忆阻器仿真器电路

技术领域

本发明属于电路设计技术领域，涉及一种忆阻器仿真器电路，具体涉及一种浮地压控忆阻器仿真器电路的设计与实现。

背景技术

忆阻器是电路中与电阻、电容、电感相并列的第四种电路元件,是蔡少棠于1971年提出的，2008年惠普实验室实现了忆阻器。忆阻器具有非易失性和非线性的性质，可应用于非遗失性存储器、人工神经网络和电路设计。但是，由于现有的忆阻器采用纳米技术，存在实现困难和成本高的缺陷，忆阻器目前还未作为一个实际的元件走向市场。因而，设计一种忆阻器等效电路并用其替代实际忆阻器进行实验和应用研究具有重要意义。即使将来忆阻器商用化，也是以大规模集成电路的形式存在，难有单个的纳米级忆阻器的元件存在，因此，利用忆阻器等效电路代替实际忆阻器进行应用电路设计将具有长远的意义与价值。

目前，虽已报导了少量的忆阻器等效电路的存在，但是主要集中于磁控忆阻器和荷控忆阻器的等效电路，尚未存在压控忆阻器的等效电路，而利用压控忆阻器设计的电路比含有磁控忆阻器或荷控忆阻器的电路简单，而且浮地的忆阻器比一端接地的忆阻器使用更为方便。因此，设计一种浮地压控忆阻器等效电路具有重要意义。

发明内容

针对现有技术存在的上述不足，本发明提供了一种浮地压控忆阻器仿真器电路，用以模拟压控忆阻器的伏安特性，替代实际压控忆阻器进行实验和应用及研究。

本发明解决技术问题所采取的技术方案如下：一种浮地压控忆阻器等效模拟电路，包括集成运算放大器U1、乘法器U2和U3和少量的电阻、电容，电阻连接输入端；电阻与集成运算放大器U1相连，利用集成运算放大器U1用于实现差分放大、反相加法、积分运算和反相放大；集成运算放大器U1与乘法器U2、U3相连，乘法器U2与U3相连，乘法器U2、U3用于实现信号的相乘。具体的

电阻R1一端连接所述的输入端(A)，同时与电阻R2的一端连接，另一端接地，R2的另一端接在集成运算放大器U1引脚3，同时与电阻R3的一端连接，电阻R3的另一端接地；电阻R4一端连接所述的输入端(B)，另一端与电阻R5的一端相接，同时接在集成运算放大器U1引脚2，电阻R5的另一端接在集成运算放大器U1引脚1。

集成运算放大器U1采用LF347N；所述集成运算放大器U1的引脚1通过电阻R5与引脚2相接，引脚2通过R4连接所述的输入端(B)，引脚3通过R2连接所述的输入端(A)，通过R3接地，引脚4接电源VCC，引脚11接电源VEE；集成运算放大器U1的引脚1通过电阻R8与引脚6相连，引脚5接地，引脚6通过电阻R9接引脚7；引脚7通过电阻R10与引脚9相接；引脚8通过电容C1和电阻R11的并联网络与引脚9相接，引脚10接地；引脚13通过电阻R12接引脚8，引脚12接地；引脚14通过电阻R13与引脚13相接，通过电阻R6与引脚6相接。

乘法器U2采用AD633JN；所述乘法器U2的X1引脚接集成运算放大器U1的引脚1，Y1引脚与集成运算放大器U1的引脚8相连，X2引脚和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE，Z引脚通过电阻R14与W引脚相连，通过电阻R15接地，W引脚通过电阻R7与U1的引脚6相连。

乘法器U3采用AD633JN；乘法器U3的X1引脚接乘法器U2的W引脚，Y1引脚与集成运算放大器U1的引脚8相连，X2引脚和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE，Z引脚通过电阻R16与W引脚相连，通过电阻R17接地，W引脚通过电阻R4与U1的引脚2相连。

本发明设计了一种能够实现浮地压控忆阻器伏安特性的模拟等效电路，该模拟电路含有1个集成运放和2个乘法器和少量电阻、电容，在目前及将来无法获得单个孤立的压控忆阻器器件的情况下，可用于压控忆阻器相关的电路设计、实验及应用，对压控忆阻器的特性和应用研究具有重要的意义。

本发明设计的实现忆阻器的模拟电路，其利用模拟电路实现压控忆阻器伏安特性，具体实现了压控忆阻器伏安特性。本发明利用集成运算电路和模拟乘法器实现忆阻器特性中的相应运算，其中，集成运算放大器主要用以实现电压的差分放大、电压的反相加法、电压的积分运算和电压的反相放大，模拟乘法器用以实现电压和电压之间的乘积。

附图说明

图1是本发明的电路结构框图。

图2是本发明忆阻器等效模拟电路原理图。

具体实施方式

下面结合附图对本发明优选实施例作详细说明。

本发明的理论出发点是压控忆阻器伏安特性的一般表达式：

i＝G(z,u)u(t),

$\frac{dz}{dt}=f(z,u).$

其中，变量z表示忆阻器的状态。

如图1所示，本实施例压控忆阻器模拟等效电路包括集成运算放大器U1、乘法器U2、U3和少量电阻、电容，集成运算放大器U1主要实现差分放大、反相加法、积分运算和反相放大；乘法器U2、U3实现两个信号的相乘；U1采用LF347N，U2和U3采用AD633JN。

如图2所示，本实施例中电阻R1连接输入端A接于电阻R1的一端，电阻R1的该端还与电阻R2的一端相接，电阻R1的另一端接地，电阻R2的另一端与集成运算放大器U1的第3引脚相接，即与差分放大器的同相端相接，还与电阻R3的一端相接，电阻R3的另一端接地。设电路的输入电流为i：

$i=u_A(\frac{1}{R_1}+\frac{1}{R_2+R_3})$

其中，u_A为输入端A对地的电压。由于R₂+R₃>>R₁，电路的输入电流近似为：

$i=\frac{R_5}{R_4}\·\frac{u_A}{R_1}$

集成运算放大器U1内有4个运算放大器，其中，第1、2、3引脚对应的运算放大器，与***电阻R2、R3、R4、R5构成差分放大器，用以实现双端电压u转为单端对地的电压，即U1引脚1的电压为：

$u_1=\frac{R_5}{R_4}(u_A-u_B)$

其中，u_B为输入端B对地的电压，由于R₄＝R₅，则U1引脚1的电压为

u₁＝u_A-u_B

集成运算放大器U1的第5、6、7引脚对应的运算放大器，与***电阻R6、R7、R8、R9构成反相加法器，即U1引脚7的电压为：

$u_7=-(\frac{R_9}{R_6}{u}_{14}+\frac{R_9}{R_7}{u}_{2w}+\frac{R_9}{R_8}{u}_1)$

其中，u_2w为乘法器U2的W引脚电压，u₁₄为集成运算放大器U1引脚14的电压。

集成运算放大器U1的第8、9、10引脚与***电容C1、电阻R10、R11构成积分器，用以实现输入电压的积分，即U1引脚8的电压：

$u_8=-\frac{1}{R_{10}{C}_1}\∫u_{7}dt=\frac{1}{R_{10}{C}_1}\∫(\frac{R_9}{R_6}{u}_{14}+\frac{R_9}{R_7}{u}_{2w}+\frac{R_9}{R_8}{u}_1)dt$

集成运算放大器U1的第12、13、14引脚对应的运算放大器，与***电阻R12、R13构成反相放大器，即U1引脚14的电压为：

$u_{14}=-\frac{R_{13}}{R_{12}}{u}_8=-\frac{R_{13}}{R_{12}{R}_{10}C}\∫(\frac{R_9}{R_6}{u}_{14}+\frac{R_9}{R_7}{u}_{2w}+\frac{R_9}{R_8}{u}_1)dt$

若将上式用微分形式表示，则为

$\frac{{\mathrm{du}}_{14}}{dt}=-\frac{R_{13}}{R_{12}{R}_{10}C}(\frac{R_9}{R_6}{u}_{14}+\frac{R_9}{R_7}{u}_{2w}+\frac{R_9}{R_8}{u}_1)$

u₁₄用于表示忆阻器的状态。

乘法器U2用以实现输入电压u₁和U1引脚8的电压u₈的乘积运算，即U2输出端W引脚的电压：

$u_{2w}=\frac{R_{14}+R_{15}}{10R_{14}}{u}_1{u}_8=-\frac{R_{12}(R_{14}+R_{15})}{10R_{13}{R}_{14}}{u}_1{u}_{14}$

乘法器U3用以实现U2输出端W引脚的电压u_2w和U1引脚8的电压u₈的乘积运算，即U3输出端W引脚的电压：

$u_{3w}=\frac{R_{16}+R_{17}}{10R_{16}}\·u_{2w}{u}_8=\frac{R_{16}+R_{17}}{10R_{16}}\·\frac{R_{14}+R_{15}}{10R_{14}}{u}_1{u}_8^2=\frac{R_{14}+R_{15}}{10R_{14}}\·\frac{R_{16}+R_{17}}{10R_{16}}{u}_1{\left(\frac{R_{12}}{R_{13}}{u}_{14}\right)}^2$

如图2所示，输入端A、B的伏安特性为：

$u=u_1=u_A-u_B=R_{1}i-u_{3w}=R_{1}i-\frac{R_{14}+R_{15}}{10R_{14}}\·\frac{R_{16}+R_{17}}{10R_{16}}{u}_1{\left(\frac{R_{12}}{R_{13}}{u}_{14}\right)}^2$

因此，

$i=\frac{1}{R_1}\[1+\frac{R_{14}+R_{15}}{10R_{14}}\·\frac{R_{16}+R_{17}}{10R_{16}}{\left(\frac{R_{12}}{R_{13}}{u}_{14}\right)}^2\]u$

其中，

$u_{14}=-\frac{R_{13}}{R_{12}{R}_{10}C}\∫(\frac{R_9}{R_6}{u}_{14}+\frac{R_9}{R_7}{u}_{2w}+\frac{R_9}{R_8}{u}_1)dt$

忆阻器模拟等效电路的伏安特性，与压控忆阻器伏安特性比较得知电导：

$G=\frac{1}{R_1}\[1+\frac{R_{14}+R_{15}}{10R_{14}}\·\frac{R_{16}+R_{17}}{10R_{16}}{\left(\frac{R_{12}}{R_{13}}{u}_{14}\right)}^2\]$

集成运算放大器U1的第1引脚通过电阻R5与第2引脚相接，第2引脚通过R4作为信号输入端，第3引脚通过R3接地，第4引脚接+15V电源VCC，第11引脚接-15V电源VEE；集成运算放大器U1的第1引脚通过电阻R8与第6引脚相连，第5引脚接地，第6引脚通过电阻R9接第7引脚；第7引脚通过电阻R10与第9引脚相接；第8引脚通过电容C1和电阻R11的并联网络与第9引脚相接，第10引脚接地；第13引脚通过电阻R12接第8引脚，第12引脚接地；第14引脚通过电阻R13与第13引脚相接，通过电阻R6与第6引脚相接。

乘法器U2的X1引脚接集成运算放大器U1的第1引脚，Y1引脚与集成运算放大器U1的第8引脚相接，X2引脚和Y2引脚接地，VS+引脚接+15V电源VCC，VS-引脚接-15V电源VEE，Z引脚通过电阻R14与W引脚相接，通过电阻R15接地，W引脚通过电阻R7与U1第6引脚相接。

乘法器U3的X1引脚接接乘法器U2的W引脚，Y1引脚与集成运算放大器U1的第8引脚相接，X2引脚和Y2引脚接地，VS+引脚接+15V电源VCC，VS-引脚接-15V电源VEE，Z引脚通过电阻R16与W引脚相接，通过电阻R17接地，W引脚通过电阻R4与U1第2引脚相接。

本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (1)

1.浮地压控忆阻器等效模拟电路，包括集成运算放大器U1、乘法器U2、乘法器U3；其特征在于：电阻R1一端连接所述的输入端（A)，同时与电阻R2的一端连接，电阻R1一端另一端接地，电阻R2的另一端接在集成运算放大器U1引脚3，同时与电阻R3的一端连接，电阻R3的另一端接地；电阻R4一端连接所述的输入端（B)，另一端与电阻R5的一端相接，同时接在集成运算放大器U1引脚2，电阻R5的另一端接在集成运算放大器U1引脚1；

所述集成运算放大器U1采用LF347N；所述集成运算放大器U1的引脚1通过电阻R5与引脚2相接，引脚2通过电阻R4连接所述的输入端（B)，引脚3通过电阻R2连接所述的输入端（A)，通过电阻R3接地，引脚4接电源VCC，引脚11接电源VEE；集成运算放大器U1的引脚1通过电阻R8与引脚6相连，引脚5接地，引脚6通过电阻R9接引脚7；引脚7通过电阻R10与引脚9相接；引脚8通过电容C1和电阻R11的并联网络与引脚9相接，引脚10接地；引脚13通过电阻R12接引脚8，引脚12接地；引脚14通过电阻R13与引脚13相接，通过电阻R6与引脚6相接；

所述乘法器U2采用AD633JN；所述乘法器U2的X1引脚接集成运算放大器U1的引脚1，Y1引脚与集成运算放大器U1的引脚8相连，X2引脚和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE，Z引脚通过电阻R14与W引脚相连，通过电阻R15接地，W引脚通过电阻R7与集成运算放大器U1的引脚6相连；

所述乘法器U3采用AD633JN；乘法器U3的X1引脚接乘法器U2的W引脚，Y1引脚与集成运算放大器U1的引脚8相连，X2引脚和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE，Z引脚通过电阻R16与W引脚相连，通过电阻R17接地，W引脚通过电阻R4与集成运算放大器U1的引脚2相连。