CN204257660U - Igbt和半导体器件 - Google Patents

Igbt和半导体器件 Download PDF

Info

Publication number
CN204257660U
CN204257660U CN201420388721.XU CN201420388721U CN204257660U CN 204257660 U CN204257660 U CN 204257660U CN 201420388721 U CN201420388721 U CN 201420388721U CN 204257660 U CN204257660 U CN 204257660U
Authority
CN
China
Prior art keywords
igbt
boundary layer
tagma
contact
direct neighbor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420388721.XU
Other languages
English (en)
Inventor
T.古特
F.D.普菲尔施
M.普拉佩尔特
D.韦贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of CN204257660U publication Critical patent/CN204257660U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型涉及一种IGBT和半导体器件，一种IGBT包括具有IGBT单元的半导体部。每个IGBT单元包括第一导电类型的源区，第二互补导电类型的体区，以及被体区从源区隔开的第一导电类型的漂移区。该IGBT还包括发射极电极，该发射极电极包括主层和界面层。该界面层与第二导电类型的补充区和体区中的至少一个直接相邻。半导体部和界面层之间的接触电阻比该半导体部和主层的材料之间的接触电阻高。例如，界面层可以降低IGBT中的二极管发射极效率和反向恢复损耗。

Description

IGBT和半导体器件
技术领域
本发明涉及具有与杂质区电连接的发射极电极的IGBT。 
背景技术
RC-IGBT（反向导通绝缘栅双极晶体管）单片集成了续流二极管。当RC-IGBT被正向偏置时，作为能够在经受施加到栅极端子的栅极电位的情况下接通和断开在集电极和发射极端子之间的第一方向流动的电流的电子开关，RC-IGBT是有效的。当RC-IGBT被反向偏置时，与栅极电位无关地，RC-IGBT导通在与第一方向相反的第二方向流动的电流。在典型的应用例如电机驱动器和开关模式功率供应器中，RC-IGBT在反向和正向偏置状态之间连续改变。因此，希望减少RC-IGBT的开关损耗。 
发明内容
根据一个实施例，一种IGBT包括具有IGBT单元的半导体部。该IGBT单元中的至少一个包括第一导电类型的源区，第二互补导电类型的体区，以及被该体区从源区隔开的第一导电类型的漂移区。该IGBT还包括发射极电极，该发射极电极包括主层和界面层。该界面层与第二导电类型的补充区和体区中的至少一个直接相邻。半导体部和界面层之间的接触电阻比该半导体部和主层的材料之间的接触电阻高。 
根据另一个实施例，一种半导体器件包括半导体部，该半导体部包括杂质区。接触结构包括从第一表面延伸到该半导体部中的表面下部分并且包括距第一表面一距离的接触部分。杂质区至少与接触部分直接相邻。该接触结构包括主层以及夹在主层和半导体部之间的界面层。该界面层含有钛Ti和钨W中的至少一种作为主要成分。 
本领域技术人员在阅读了以下的具体实施方式并查看附图后将认识到附加特征和优点。 
附图说明
附图被包括进来以提供对本发明的进一步理解并且被并入并构成本说明书的一部分。附图图示本发明的实施例，并与具体实施方式一起用于解释本发明的原理。因为通过参考下面的具体实施方式，本发明的其它实施例以及预期的优点将变得更好理解，因此它们将容易明白。 
图1A是根据一个实施例的沟槽型RC-IGBT的一部分的示意性剖视图，该实施例提供了与体区接触的图案化的界面层。 
图1B是根据一个实施例的沟槽型RC-IGBT的一部分的示意性剖视图，该实施例提供了与体区和补充区接触的图案化的界面层。 
图2是根据一个实施例的沟槽型RC-IGBT的一部分的示意性剖视图，该实施例提供了连续的界面层。 
图3是根据一个实施例的沟槽型RC-IGBT的示意剖面图，该实施例提供了具有场电极的布局。 
图4A是根据一个实施例的沟槽型RC-IGBT的一部分的示意剖面图，该实施例提供了连续的界面层和接触沟槽。 
图4B是图4A的RC-IGBT的一部分沿线B-B的示意性剖视图。 
图5A是根据一个实施例的沟槽型RC-IGBT的一部分的示意性剖视图，该实施例提供了浅接触沟槽和图案化的界面层。 
图5B是根据一个实施例的沟槽型RC-IGBT的一部分的示意性剖视图，该实施例提供了深接触沟槽和图案化的界面层。 
图5C是根据一个实施例的沟槽型RC-IGBT的一部分的示意性剖视图，该实施例提供了相反注入和图案化的界面层。 
图6是根据一个实施例的半导体器件的一部分的示意性剖视图，该实施例提供了具有表面下部分和界面层的接触结构。 
具体实施方式
在下面的具体实施方式中，参考了附图，附图形成本发明的一部分，并且在附图中以图示的方式示出了其中可以实施本发明的具体实施例。应当理解的是，可以在不脱离本发明的范围的情况下利用其它实施例并且做出结构或逻辑上的改变。例如，为一个实施例图示或描述的特征可以用在其它实施例上或与其一起使用，以产生又一个实施例。意图是本发明包括这样的修改和变化。这些例子是采用特定的语言描述的，这不应被解释为限制所附权利要求的范围。图未按比例绘制，仅作图示用途。为了清楚起见，如果没有另外说明，在不同的附图中相同的元件由对应的参考标记指定。 
术语“具有”，“含有”，“包含”，“包括”等是开放的，并且这些术语指示陈述的结构、元件或特征的存在，但并不排除附加的元件或特征。除非上下文另有明确说明，冠词“一”，“一个”和“该”意在包括复数以及单数。 
术语“电连接”描述了电连接元件之间的永久低欧姆连接，例如在有关元件之间的直接接触或通过金属和/或高掺杂的半导体的低欧姆连接。术语“电耦合”包括一个或多个适配用于信号传输的（一个或多个）中间元件可以提供在电耦合元件之间，例如电阻器，电阻元件、或可控制以在第一状态暂时提供低欧姆连接和在第二状态暂时提供高欧姆电去耦的元件。 
附图通过紧挨着掺杂类型“n”或“p”指示“-”或“+”示出相对的掺杂浓度。例如，“n-”表示比“n”掺杂区域的掺杂浓度低的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。 
图1A示出具有半导体部100的RC-IGBT 600，半导体部100具有第一表面101和平行于第一表面101的第二表面102。半导体部100由单晶半导体材料，例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或砷化镓GaAs提供。第一和第二表面101，102之间的距离被选择为达到指定的电压阻断能力并且可以是至少50微米，例如至少175微米。其它实施例可提供厚度为几百微米的半导体部100。 
半导体部100可以具有矩形形状，其边长在几个毫米的范围内。第一和第二表面101、102的法线限定了垂直方向，与法线方向正交的方向是横向方向。 
在半导体部100中，集电极层130与第二表面102直接相邻。集电区层130包括第一部分130a和第二部分130b，它们可在一个横向方向上或在两个横向方向上交替。第二部分130b具有第一导电类型，而第一部分130a具有第二互补导电类型。第一和第二部分130a，130b都是相对重掺杂的。平均净杂质浓度可以为至少1×1016cm-3，例如，至少5×1017cm-3。 
集电极电极320与第二表面102直接相邻并电连接到集电极层130。集电极电极320可以包括或含有铝Al，铜Cu或铝或铜的合金（例如AlSi，AlCu，或AlSiCu）作为主要成分。根据其它实施例，集电极电极320可以含有一个、两个、三个或更多个子层，每个子层包含镍Ni、钛Ti、银Ag、金Au、钨W、铂Pt和钯Pd中的至少一种作为主要成分。例如，子层可以包含金属氮化物或其中包含Ni、Ti、Ag、Au、W、Pt和/或Pd的金属合金。集电极层130可提供或可被电连接到该RC-IGBT 600的集电极端子C。 
在半导体部中，半导体层120形成与集电极层130的界面，其中，该界面可以平行于第一和第二表面101、102。半导体层120可以包括第一导电类型的场停止层128。场停止层128与集电极层130直接相邻。场停止层128的平均净杂质浓度比集电极层130的第二部130b的平均净杂质浓度低。例如，第二部130b的平均净杂质浓度为场停止层128中的平均净杂质浓度的至少5倍。根据一个实施例，场停止层128的平均净杂质浓度为5×1015cm-3和1×1017cm-3。 
第一导电类型的低掺杂漂移区121与场终止层128形成界面，或者在不存在场终止层128的情况下，与集电极层130形成界面，该界面平行于第一表面101和第二表面102。漂移区121的平均净杂质浓度比场停止层128中的低。根据一个实施例，场停止层128的平均净杂质浓度为漂移区121的平均净杂质浓度的至少5倍。漂移区121的平均净杂质浓度可以例如在5×1012cm-3和5×1014cm-3之间。 
掩埋电极结构210从第一表面101延伸到半导体部100中。介电衬里205隔开隔开掩埋电极结构210和半导体部100的半导体材料。掩埋电极结构210可以是以规则图案布置的平行条。根据其它实施例，掩埋电极结构210的横截面区可以是圆形、椭圆形、卵形或矩形、例如，正方形（具有或不具有圆角）或环。例如两个或三个掩埋电极结构210可形成具有两个或三个同心环的布置，其中这些环可以是圆形、椭圆形、卵形或矩形，例如，具有圆角的正方形。 
IGBT单元410a形成在半导体部100中位于两个相邻掩埋电极结构210之间或在环形掩埋电极结构210内。在每个IGBT单元410a中，第二导电类型的体区115可以在两个相邻的掩埋电极结构210之间延伸或在环形掩埋电极结构210内延伸。体区115形成与漂移区121的pn结。在每个IGBT单元410a中，至少一个（例如2个）第一导电类型的源区110可以从第一面101延伸到半导体部100中。 
体区115可以包括至少一个（例如2个）第二导电类型的接触区115x。接触区115x形成在源区110和体区115的在接触区115x以外的其余部分之间，并与源区110直接相邻。接触区115x中的最大净杂质浓度显著高于体区115的在接触区115x以外的其余部分中的最大净杂质浓度。例如，接触区115x中的最大净杂质浓度为体区115的其余部分中的最大净杂质浓度的至少10倍。除了形成体区115外，由提供的注入工艺可以得到接触区115x，并且接触区115x减少了闩锁效应的风险。 
每个源区110形成与体区115（其可能或可能不包括接触区115x）的pn结。源区110与介电衬里205直接相邻。接触区115x可以比源区110更深地延伸到半导体部100中，并且不到达介电衬里205。 
半导体部100可以包括以规则图案布置在一个或多个单元阵列中的多个大致相同的IGBT单元410a。IGBT单元410a可以与集电区层130的第一部分130a对准。例如，体区115可以形成在第一部分130a的垂直投影中。 
与IGBT单元410a直接相邻的掩埋电极结构210提供绝缘栅电极Ga。施加到绝缘栅电极Ga的电位控制体区115的沟道部115a中的少数电荷载流子分布，其中该沟道部115a在源区110和漂移区121之间与绝缘栅电极Ga相邻。如果在正向偏置模式中，施加到绝缘栅电极Ga的栅极电位超过预定阈值电压时，第一导电类型的反转沟道沿着绝缘栅电极Ga形成在体区115中，并且导通状态电流在源区110和集电极层130之间流动。其它掩埋电极结构201提供辅助电极Y。 
除了IGBT单元410a，半导体部100可以包括至少一个二极管单元410b和/或至少一个间隔区域420。每个间隔区域420可以隔开两个相邻的IGBT单元410a，两个相邻的二极管单元410b，或者可以形成在IGBT单元410a和二极管单元410b之间。 
在每个二极管单元410b中，第二导电类型的阳极区116在第一表面101和漂移区121之间形成在两个相邻掩埋电极结构210之间或形成在环形掩埋电极结构210内。每个阳极区116形成与漂移区121的pn结，并且可以与集电区层130的第二部分130b对准。例如，阳极区116可以形成在第二部分130b的垂直投影中。 
阳极区116是第二导电类型的补充区的一个例子，其形成在IGBT单元410a的外侧，具有与体区115相同的导电类型，并且电连接到发射极电极320。补充区的另一个例子是边缘区中的终止区，该边缘区包围包括IGBT单元410a和二极管单元410b的单元区域。栅电极结构（例如栅焊盘或栅指）下面的寄生杂质区代表补充区的另外的实施例。 
在每个间隔区域420中，第二导电类型的浮置区119可以在相邻掩埋电极结构210之间或在环形掩埋电极结构210内从第一面101延伸到半导体部100中。浮置区119可以比体区115和阳极区116更深地延伸到半导体部100中。根据一个实施例，浮置区119比掩埋电极结构210更深地延伸到半导体部100中，并且掩埋电极结构210可以比体区115和阳极区116更深地延伸到半导体部100中。 
布线结构305可以将相邻的掩埋电极结构210彼此电连接，并且将相邻的掩埋电极结构210与栅极端子G电连接。布线结构305可以由高导电性的半导体材料提供和/或可以包含分别由金属或金属化合物提供的一个或多个金属层。第一介电结构221将布线结构305与半导体部100中的浮置区介电绝缘。第二介电结构222将布线结构305与发射极电极310介电绝缘。 
发射极电极310延伸通过包括第一和第二介电结构221，222和布线结构305的层结构的开口。在该开口中，发射极电极310与源区110、体区113、接触区115x和阳极区116电连接，而浮置区119与发射极电极310介电绝缘。发射极电极310可以提供RC-IGBT 600的发射极端子E或可以与其电连接。 
发射极电极310包括主层312以及夹在主层312和半导体部100之间的界面层311。界面层311与至少一个体区115或如阳极区116那样的补充区之一直接相邻。根据一个实施例，界面层311与第一多个体区115直接相邻，并且主层312与第二互补的多个体区115直接相邻。根据另一个实施例，界面层311与第一多个包括阳极区116的补充区直接相邻，并且主层312与第二互补的多个补充区直接相邻。另一个实施例可以提供：界面层311与一些或全部体区115直接相邻，并且主层312与所有补充区直接相邻。根据进一步的实施例，界面层311与一些或全部补充区直接相邻，并且主层312与所有体区115直接相邻。 
就提供接触区115x的实施例而言，对于每个上述的实施例，界面层311可以与体区115的接触区115x之外的剩余部分直接相邻，并且主层312可以至少与接触区115x直接相邻。根据一个实施例，界面层311可以与接触区115x和体区的接触区115x外的剩余部分二者直接相邻。主层312可以与接触区115x隔开或者与接触区115x和体区115的剩余部分隔开。另一实施例可以提供主层312和界面层311二者与接触区115x的不同部分直接相邻，仅界面层311与体区115的剩余部分直接相邻。 
界面层311和半导体部100的与界面层311直接相邻的部分之间的接触电阻比主层与半导体部100的相同部分之间的接触电阻高。换句话说，界面层311是由接触材料提供的，其中该接触材料和半导体部中的杂质区之间的接触电阻比主层312的材料和相同的杂质区之间的接触电阻高。界面层311降低了二极管空穴发射极效率。 
为了在下面说明本实施例的效果，RC-IGBT 600被假定为n沟道IGBT，第一导电类型为n型，第二导电类型为p型。等效的考虑适用于p沟道IGBT。 
RC-IGBT 600可以工作在正向偏置模式和反向偏置模式。在正向偏置模式下，正向电压被施加在集电极端子C和发射极端子E之间，这将反向偏置体区115和漂移区121之间的pn结以及阳极区116和漂移区121之间的pn结。 
当正电压被施加在集电极端子C和发射极端子E之间时，n沟道RC-IGBT 600被正向偏置。在正向偏置模式下，施加到栅极端子G的栅极电位控制RC-IGBT 600是被接通还是被断开。高于阈值电压的栅极电位在源区110和漂移区121之间的体区115的沟道部115a中产生导电反转沟道。通过反转沟道，源区110将n型电荷载流子（电子）注入到漂移区121中。集电区层130的第一部分130a将p型电荷载流子（空穴）注入到漂移区121中。注入到漂移区121中的电荷载流子产生电荷载流子等离子体，从而提供了低导通状态电阻。 
当在正向偏置模式下，栅极电势低于形成反转沟道的阈值电压时，RC-IGBT 600处于断开状态。施加到发射极端子E和集电极端子C之间的电压导致沿漂移区121和体区115之间的PN结产生的耗尽区更深地延伸到漂移区121中。RC-IGBT 600在发生雪崩击穿之前能够承受的最大电压定义了针对该RC-IGBT 600指定的电压阻断能力。 
在反向偏置模式下，负电压被施加在集电极端子C和发射极端子E之间，使得体区115和漂移区121之间的pn结以及阳极区116和n掺杂漂移区121之间的pn结正向偏置。无论在体区115中是否形成反转沟道，这些pn结都将导通电流。 
电连接到发射极电极310的p型杂质区即体区115（其可以或可以不包括接触区115x）和补充区（如阳极区116）将p型电荷载流子（空穴）注入到漂移区121中，并且集电极层的130的n型第二部分130b将n型载流子（电子）注入到漂移区121中。注入的电荷载流子形成电荷载流子等离子体。当RC-IGBT 600从反向偏置模式切换到正向偏置模式的断开状态时，在RC-IGBT 600能阻断之前，电荷载流子等离子体必须从漂移区121去除。不管所施加的栅极电位，RC-IGBT 600可以在切换到正向偏置模式后暂时导通恢复电流。恢复电流将电荷载流子等离子体从漂移区121去除。恢复电流导致反向恢复损耗，并且对整体的开关损耗做出贡献。 
在反向偏置状态下，正向去饱和脉冲可以被施加到栅极端子G，以使得在RC-IGBT 600被正向偏置之前不久形成通过体区115的n型反转沟道。在反转沟道中，电子绕过体区115，较少的空穴被从体区注入到漂移区121中。电荷载流子等离子体被部分释放。去饱和脉冲期满之后，栅电极G处的电位被降低，使得n型反转沟道消失。去饱和脉冲之后不久，RC-IGBT从反向偏置模式变为正向偏置关断状态，更少的电荷载流子必须从漂移区121耗散，使得RC-IGBT 600在阻断状态中更快，并且反向恢复损耗显著降低。 
界面层311是由对半导体部100中的杂质区的接触电阻比对主层312的接触电阻高的材料制成。在发射极电极310和体区115之间具有比较高的接触电阻的情况下，二极管空穴发射极效率得到显著降低，并且更少的空穴被注入到漂移区121中。反向恢复损耗显著降低，而不降低体区115和接触区115x中的净杂质浓度，使得关于过电流开关和过电流换向方面的器件耐用性和电压阻断能力不会受到不利影响。该方法可以与去饱和脉冲组合以进一步降低反向恢复损耗。 
界面层311可以由对体区115的接触电阻比对主层312的接触电阻高的任何材料提供。主层312可包含铝Al和/或铜Cu作为仅有的主要成分或作为至少两个主要成分之一。主层312可以包含硅Si作为附加的主要成分。界面层311可含有钛Ti和/或钽Ta作为仅有的主要成分或作为至少两种主要成分之一。根据一个实施例，界面层311包含氮化钛TiN，氮化钽TaN，钛Ti和/或钽Ta。 
根据另外的实施例，界面层311是由具有对低掺杂半导体材料（例如低掺杂单晶硅）比对高掺杂半导体材料（例如高掺杂单晶硅）高的接触电阻的材料提供。例如，界面层311包含钛和钨TiW。根据一个实施例，界面层311包含的钨比钛多。界面层311可包含5至40原子百分比的钛和60-95原子百分比的钨，例如17原子百分比的Ti和83原子百分比的钨。 
根据一个实施例，界面层311结合了在RC-IGBT 600的两个可选择的不同反向模式之间提供发射极效率的高扩展（spread）的方法。通过在反向偏置模式下使用不同的栅极电压，可以利用该扩展。 
在0V的第一断开状态的栅极电压时，无反转沟道形成。如果施加到绝缘栅电极Ga的第二断开状态栅极电压足够负，p型反转层122（p沟道）沿介电衬里205形成在该漂移区121中。绝缘栅电极Ga的p沟道122可以连接p型体区115和p型浮置区119。在后一种情况下，p型浮置区119对二极管空穴发射效率有贡献。作为结果，RC-IGBT 600对于二极管正向电流IF和对于开关损耗展现出的值对于这两个不同的断开状态的栅极电压而言显著不同。在半电桥电路中，例如，在RC-IGBT 600中的集成续流二极管的器件特性可以在操作期间被修改以满足不同的要求。 
二极管空穴发射极效率依赖于连接到发射极电极310的p掺杂区中的p型杂质的总量和发射极电极310与该p掺杂区之间的接触电阻。增加接触电阻进而增加了第一和第二断开状态的栅极电压之间的二极管空穴发射极效率的相对差异。该方法可与其它方法结合，从而降低体区115（如果适用的话，和接触区115x）的二极管空穴发射极效率，或增加对仅在第二状态中的二极管空穴发射极效率有贡献的p型杂质的数量。 
图1B的RC-IGBT 600包括边缘区490，边缘区490包围具有IGBT单元410a、二极管单元410b和隔离区420的单元区。在单元区中，二极管单元410b的阳极区116与漂移区121形成第一pn结D1。边缘区490包括第二导电类型的终止区118。终止区118与第一表面101直接相邻，并与漂移区121形成第二pn结D2。发射极电极310的界面层311与体区115、接触区115x、阳极区116和终止区118直接相邻，并降低了单元区和边缘区490二者中的二极管的空穴发射极效率。主层312可以在图案化界面层311之后被沉积，并且可以与源区110直接相邻或与源区110和接触区115x的部分直接相邻。 
图2示出连续的界面层311。主层312可以在沉积了界面层311之后被沉积，两个层311，312可以在单个图案化工艺中被图案化。 
界面层311可以由接触材料提供，该接触材料对半导体材料的接触电阻随着与界面层311直接相邻的半导体部100的部分中杂质浓度的降低而增加。较低掺杂体区115和其它较低掺杂d掺杂补充区（如阳极区116）的二极管空穴发射极效率可以降低，而不会对IGBT单元410a的阻断行为和耐用性产生不利影响。 
图3指的是在提供场区410c的布局中的RC-IGBT 600。掩埋电极结构210以平行条的规则图案布置，并延伸到半导体部100中的漂移区121中。在IGBT区410a中，p型体区115形成在相邻掩埋电极结构210之间。在二极管区410b中，阳极区116在相邻掩埋电极结构210之间从第一表面101延伸到半导体部100中。在分隔区420中，p型浮置区119在相邻掩埋电极结构210之间从第一表面101延伸到半导体部100中。体区115、阳极区116和浮置区119可能源自相同的注入工艺。 
掩埋电极结构210比体区115、阳极区116和浮置区119更深地延伸到半导体部100中。介电结构220将浮置区119从电连接到阳极区116、体区115（以及如果适用的话，接触区115x）电绝缘。每个间隔区420中的掩埋电极结构210的数目可以是两个、三个或更多。 
IGBT区410a中的第一掩埋电极结构210形成分配给IGBT单元410a的绝缘栅电极Ga。IGBT区410a和间隔区420之间的场区域410c中的第二掩埋电极结构210独立于施加到栅极端子G的电压而被控制。根据一个实施例，当p沟道122形成在漂移区121中栅电极Ga处时，场区域410c中的掩埋电极结构210在漂移区121中不形成p沟道。例如，第二掩埋电极结构210与发射极电极310电连接，并且形成场电极F。从IGBT区410a隔开的第三掩埋电极结构210可以与栅电极Ga电连接，并形成用于控制漂移区121中的p沟道的辅助电极Y。 
当施加第一断开状态的栅极电压时，在漂移区121中沿着绝缘栅电极Ga和辅助电极Y形成p沟道122。P沟道122使浮置区119连接到阳极区116，使得浮置区119对二极管发射极效率做出贡献。如果施加使得在漂移区121中不形成p沟道的电压，浮置区119不对二极管空穴发射极效率做出贡献。结果是，在第一和第二断开状态栅极电压之间的二极管发射极效率的差异是高的。 
发射极电极310的界面层311可以与体区115直接相邻，体区115可以包括从体区115的沟道部分115a隔开的接触区115x，反转沟道形成在沟道部分115a中。主层312和源区110直接相邻并且可以和接触区115x的部分直接相邻。界面层311对与源区110的接触电阻不产生不利影响，源区可沿绝缘栅电极Ga排他地形成。 
图4A的实施例不同于图2的实施例之处在于沟槽接触302从第一表面101延伸到IGBT单元410a中的半导体部100中。此外，沟槽接触302可以在二极管单元410b中提供。根据图示的实施例中，沟槽接触302在距第一表面101一定距离处达到体区115，使得源区110和接触区115x形成在绝缘栅电极Ga和沟槽接触302之间的台面部分中。沟槽接触302显著降低具有接触区115x的体区115中的和阳极区116中的总杂质量。二极管空穴发射极效率得到显著降低，两个不同的栅极电压之间的二极管空穴发射极效率的扩展可以被延长。 
IGBT单元410a的源区110可以与沟槽接触302的侧墙直接相邻，该侧墙相对于第一表面101是倾斜的。根据一个实施例，沟槽接触302具有大致垂直的侧墙。根据另一实施例，IGBT单元410a的接触区115x也与沟槽接触302的倾斜侧墙直接相邻。 
界面层311的厚度可以小于沟槽接触302的宽度的一半。例如，界面层311的厚度为至少25纳米。界面层311可以由具有如下至少一个的层提供：钛Ti和钽Ta作为主要成分，例如TiN，TaN，Ta或TiW或其组合。主层312可以由约0.5％铜含量的铝提供。根据其它实施例，主层312可以是铜层、具有添加剂的AlCu层或AlCu合金。界面层311有效地作为可靠的扩散屏障，例如对钠Na的扩散屏障。可以在没有硅作为主要成分的情况下提供主层312，从而导致提高的沉积速率和层一致性并且导致更可靠的键合线连接。薄界面层311足以弥补主层312中的泄漏问题。掩埋电极结构210可以是平行条。 
图4B是指提供形成绝缘栅电极Ga和辅助电极Y的环形掩埋电极结构210的实施例。沟槽接触302和环形掩埋电极结构210可以是同心的。在左手侧，第一环形掩埋电极结构210定义了IGBT区410a。源区110可以是环形的，并且可以在所有侧包围沟槽接触302。根据一个实施例中，源区110沿着相应的沟槽接触302的边缘仅仅之一形成。根据所示的实施例中，源区110的两个空间上隔开的部分形成在沟槽接触302的相对的侧。在右手侧，第二环形掩埋电极结构210定义了二极管区410b。具有浮置区119的间隔区420嵌入IGBT区410a和二极管区410b。 
图5A是指浅沟槽接触302b，在该浅沟槽接触302b与相邻的绝缘栅电极Ga之间的台面部分中提供每个源区110。接触区115x提供在IGBT单元410a的外侧部分105中，该外部部分105与绝缘栅电极Ga相邻并距其一定距离。提供在内侧部分104中的界面层311主要或排他地形成在主层312和体区115之间，并且在主层312和源区110之间主要或完全不存在。内侧部分104和外侧部分105可以重叠或可以隔开，或者可以直接彼此相邻。 
根据图5B的实施例，在接触沟槽302b和绝缘栅结构Ga之间的台面部分中提供源区110和接触区115x二者。 
根据图5C的实施例，接触区115x源自对沟槽接触302b的整个区都有效的注入。在内侧部分104中，为了局部降低第二导电类型的杂质的净杂质浓度，通过引入第一导电类型的杂质而形成相反注入区117b，从而使得重掺杂接触区115x主要或排他地形成在外侧部分105中。注入的杂质可以被退火或可以保持不被退火以调整接触电阻。 
图6示出了包括杂质区119和接触结构330的半导体部100。接触结构330延伸通过介电结构230。接触结构330的表面下部分332从第一表面101延伸到半导体部100中。杂质区119在距第一表面101一定距离处至少与表面下部分332的接触部分332a直接相邻。接触结构330包括主层312和夹在主层312和半导体部100之间的界面层311。以PVD或CVD的沉积技术沉积界面层311，界面层311包含钛Ti和钨W中的至少一种作为主要成分，并形成密封扩散阻挡层，尤其是针对钠Na的密封扩散阻挡层。界面层311具有小于20nm的颗粒尺寸或具有无定形结构。界面层311的厚度可以小于接触结构330的宽度的一半。界面层311在底部或侧墙处的最小厚度至少为25纳米。 
对于功率半导体元件诸如IGBT例如RC-IGTBa、RB-IGBT（反向阻断IGBT）和包括在通常意思中包括具有或不具有金属栅电极的FET的MOSFET（金属氧化物半导体场效应晶体管）的IGFET（绝缘栅场效应晶体管），可以应用接触结构330。在半导体部100中的接触结构330的表面下部分332的垂直延伸可以大于接触结构330和相邻的绝缘电极结构之间的距离。 
在倾斜于该第一表面101的侧墙处，界面层311的厚度可以是在距第一表面101一定距离的接触结构330的底部处的层厚度的至少60％。接触结构330的表面下部分332的侧墙可以垂直于第一表面101，或者可以随着到第一表面101的距离增加或减小而逐渐变细。主层312可以至少含有铝。根据另一实施例，主层312可以至少含有铜Cu。 
尽管具体实施例已在本文中被图示和描述，但本领域的普通技术人员将理解，在不偏离本发明的范围的情况下可以用多种替代和/或等同实施方式来代替示出和描述的具体实施例。本申请旨在涵盖本文所讨论的具体实施例的任何修改或变化，例如，具有形成在第一表面上的栅极电极结构的平面IGBT单元。因此，意图是本发明仅由权利要求及其等同物限定。 

Claims (23)

1.一种IGBT，包括：
包括IGBT单元的半导体部，所述IGBT单元中的至少一个包括第一导电类型的源区，第二互补导电类型的体区，被所述体区从所述源区隔开的第一导电类型的漂移区；和
发射极电极，包括主层以及与第二导电类型的补充区和所述体区中的至少一个直接相邻的界面层，其中所述半导体部和所述界面层之间的接触电阻比所述半导体部和形成所述主层的材料之间的接触电阻高。
2.根据权利要求1所述的IGBT，其中所述IGBT适配为：在导通状态的栅极电压，在所述体区中形成第一反转层；在第一断开状态的栅极电压，在漂移区中形成第二反转层；在不同于导通状态电压和第一关断状态电压的第二关断状态栅极电压，不形成这些反转层。
3.根据权利要求2所述的IGBT，其中所述半导体部包括第二导电类型的浮置区，并且第二反转层使浮置区和体区连接。
4.根据权利要求1所述的IGBT，还包括从第一表面延伸到所述半导体部的绝缘栅电极。
5.根据权利要求1所述的IGBT，其中，所述界面层与所述源区直接相邻。
6.根据权利要求1所述的IGBT，其中，
所述体区包括接触区，该接触区具有至少是接触区外的体区的部分中的平均净杂质浓度的10倍的平均净杂质浓度，并且
所述界面层与所述接触区直接相邻。
7.根据权利要求6所述的IGBT，其中所述界面层与所述接触区和源区直接相邻。
8.根据权利要求1所述的IGBT，其中，所述界面层和所述半导体部之间的接触电阻随着所述半导体部中的杂质浓度降低而增加。
9.权利要求1所述的IGBT，其中所述界面层由从由如下组成的组中选择的接触材料提供：TiW、TiN、TaN和Ta。
10.根据权利要求1所述的IGBT，其中所述界面层由含有钛和钨中的至少一种作为主要成分的层提供。
11.根据权利要求1所述的IGBT，其中，补充区是在包围包括所述IGBT单元的单元区的边缘区中的终止区。
12.根据权利要求1所述的IGBT，其中，所述IGBT单元包括具有与所述界面层直接相邻的体区的第一IGBT单元以及具有与所述主层直接相邻的体区的第二IGBT单元。
13.根据权利要求1所述的IGBT，其中，
所述体区分别包括接触区，所述接触区具有至少是接触区外的体区的部分中的平均净杂质浓度的10倍的平均净杂质浓度，并且
IGBT单元包含具有与所述界面层直接相邻的接触区的第一IGBT单元以及具有与所述主层直接相邻的接触区的第二IGBT单元。
14.根据权利要求1所述的IGBT，其中补充区是二极管单元的阳极区，所述阳极区与所述漂移区形成pn结。
15.根据权利要求1所述的IGBT，包括：
第一二极管单元，具有与所述界面层直接相邻的阳极区，以及
第二二极管单元，具有与所述主层直接相邻的阳极区。
16.根据权利要求1所述的IGBT，包括所述体区中的相反注入区，所述接触注入区与所述界面层直接相邻。
17.根据权利要求1所述的IGBT，其中，所述界面层的最小厚度为至少25nm。
18.根据权利要求1所述的IGBT，其中，在与界面层直接相邻的体区的一部分中的净杂质浓度为至多1×1017cm-3。
19.根据权利要求1所述的IGBT，其中，接触结构的表面下部分从第一表面延伸到所述体区中。
20.根据权利要求19所述的IGBT，其中，所述源区与倾斜于所述第一表面的接触结构的表面下部分的侧墙直接相邻。
21.根据权利要求19所述的IGBT，其中，所述接触区与倾斜于所述第一表面的接触结构的表面下部分的侧墙直接相邻。
22.根据权利要求19所述的IGBT，其中，所述界面层的厚度小于所述接触结构的表面下部分的宽度的一半。
23.一种半导体器件，包括：
半导体部，包括杂质区；以及
接触结构，包括从第一表面延伸到所述半导体部中的表面下部分并且包括距第一表面一距离的接触部分，其中
所述杂质区至少与所述接触部分直接相邻，并且其中所述接触结构包括主层以及夹在主层和半导体部之间的界面层，所述界面层含有Ti和W作为主要成分。
CN201420388721.XU 2013-07-15 2014-07-15 Igbt和半导体器件 Expired - Lifetime CN204257660U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/941829 2013-07-15
US13/941,829 US9209109B2 (en) 2013-07-15 2013-07-15 IGBT with emitter electrode electrically connected with an impurity zone

Publications (1)

Publication Number Publication Date
CN204257660U true CN204257660U (zh) 2015-04-08

Family

ID=52276445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420388721.XU Expired - Lifetime CN204257660U (zh) 2013-07-15 2014-07-15 Igbt和半导体器件

Country Status (2)

Country Link
US (1) US9209109B2 (zh)
CN (1) CN204257660U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261564A (zh) * 2015-11-04 2016-01-20 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN106449743A (zh) * 2016-11-04 2017-02-22 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法
CN108780809A (zh) * 2016-09-14 2018-11-09 富士电机株式会社 Rc-igbt及其制造方法
WO2021128653A1 (zh) * 2019-12-26 2021-07-01 株洲中车时代半导体有限公司 逆导型igbt的元胞结构及逆导型igbt

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9123828B2 (en) 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
DE102015104723B4 (de) * 2015-03-27 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
JP6335829B2 (ja) 2015-04-06 2018-05-30 三菱電機株式会社 半導体装置
CN104966730B (zh) * 2015-05-14 2018-01-12 湖南大学 肖特基势垒高电流密度igbt器件
US9722059B2 (en) * 2015-08-21 2017-08-01 Infineon Technologies Ag Latch-up free power transistor
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102015118524B4 (de) 2015-10-29 2022-01-27 Infineon Technologies Ag Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE102015017417B3 (de) 2015-10-29 2022-06-30 Infineon Technologies Ag Halbleiterbauelement mit isoliertem gate mit sanftem schaltverhalten und verfahren zu dessen herstellung
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
CN107799582B (zh) * 2017-10-20 2021-03-16 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
US11309411B2 (en) * 2020-06-03 2022-04-19 Db Hitek Co., Ltd. Insulated gate bipolar transistor and method of manufacturing same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924295A (en) 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
JP3883925B2 (ja) 2002-07-30 2007-02-21 三菱電機株式会社 電力用半導体素子の駆動回路
JP4619812B2 (ja) 2005-02-16 2011-01-26 株式会社東芝 ゲート駆動回路
DE102006036569B4 (de) 2006-08-04 2015-02-26 Infineon Technologies Austria Ag Treiberschaltung eines Halbleiter-Leistungsschaltelementes
JP5186095B2 (ja) 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
DE102006049354B3 (de) 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
US7880200B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
US8415739B2 (en) * 2008-11-14 2013-04-09 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
KR20100056244A (ko) 2008-11-19 2010-05-27 페어차일드코리아반도체 주식회사 스위치 구동 회로 및 스위치 구동 방법
JP2012090435A (ja) 2010-10-20 2012-05-10 Mitsubishi Electric Corp 駆動回路及びこれを備える半導体装置
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
WO2012124784A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5938852B2 (ja) 2011-05-25 2016-06-22 富士電機株式会社 電圧制御型スイッチング素子のゲート駆動回路
JP5645782B2 (ja) 2011-09-14 2014-12-24 三菱電機株式会社 パワーモジュール
US8717069B2 (en) 2012-04-24 2014-05-06 General Electric Company Converter switch apparatus and method
JP2013247804A (ja) 2012-05-28 2013-12-09 Mitsubishi Electric Corp 半導体駆動回路および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261564A (zh) * 2015-11-04 2016-01-20 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN105261564B (zh) * 2015-11-04 2018-05-29 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN108780809A (zh) * 2016-09-14 2018-11-09 富士电机株式会社 Rc-igbt及其制造方法
CN106449743A (zh) * 2016-11-04 2017-02-22 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法
WO2021128653A1 (zh) * 2019-12-26 2021-07-01 株洲中车时代半导体有限公司 逆导型igbt的元胞结构及逆导型igbt

Also Published As

Publication number Publication date
US9209109B2 (en) 2015-12-08
US20150014743A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
CN204257660U (zh) Igbt和半导体器件
CN104681604B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN102593168B (zh) 半导体器件和逆导igbt
JP5882407B2 (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
US9954056B2 (en) Semiconductor device with superjunction structure and transistor cells in a transition region along a transistor cell region
US20170373140A1 (en) Semiconductor Device with Field Dielectric in an Edge Area
US8482031B2 (en) Lateral insulated gate bipolar transistors (LIGBTS)
CN104299997B (zh) 电荷补偿半导体器件
CN103546141B (zh) 集成半导体装置和具有集成半导体装置的桥接电路
CN104716168B (zh) 带有复合区的半导体器件
US10249746B2 (en) Bipolar transistor with superjunction structure
CN105322002A (zh) 反向传导igbt
CN104867925A (zh) 半导体器件及有与背面电极直接邻接区的rc-igbt
CN104835839A (zh) 半导体器件,制造其的方法及发射极与杂质区电连接的igbt
CN104716169A (zh) 具有复合区的半导体器件
US9666665B2 (en) Semiconductor device with semiconductor mesa including a constriction
CN103915485B (zh) 电荷补偿半导体器件
JP2000228519A (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP2809253B2 (ja) 注入制御型ショットキーバリア整流素子
KR20080071880A (ko) 반도체 장치
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
CN103311271B (zh) 电荷补偿半导体器件
CN104916663A (zh) 半导体装置
US20160172352A1 (en) Power Semiconductor Device with Improved Stability and Method for Producing the Same
CN111668212B (zh) 半导体装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20150408