DE102015118524B4 - Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102015118524B4
DE102015118524B4 DE102015118524.5A DE102015118524A DE102015118524B4 DE 102015118524 B4 DE102015118524 B4 DE 102015118524B4 DE 102015118524 A DE102015118524 A DE 102015118524A DE 102015118524 B4 DE102015118524 B4 DE 102015118524B4
Authority
DE
Germany
Prior art keywords
region
gate
source
gate layer
increased resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102015118524.5A
Other languages
English (en)
Other versions
DE102015118524A1 (de
Inventor
Franz Josef Niedernostheide
Frank Dieter Pfirsch
Hans-Joachim Schulze
Stephan Voss
Francisco Javier Santos Rodriguez
Wolfgang Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015118524.5A priority Critical patent/DE102015118524B4/de
Priority to US15/299,645 priority patent/US9899377B2/en
Priority to CN201610966547.6A priority patent/CN107017250B/zh
Publication of DE102015118524A1 publication Critical patent/DE102015118524A1/de
Application granted granted Critical
Publication of DE102015118524B4 publication Critical patent/DE102015118524B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleiterbauelement, das aufweist:mehrere Bauelementzellen (101, 102, 10n), die jeweils ein Bodygebiet (12), ein Sourcegebiet (11), eine zu dem Bodygebiet (12) benachbarte und von dem Bodygebiet (12) durch ein Gatedielektrikum (53) dielektrisch isolierte Gateelektrode (23) und ein Sourcevia (41), das elektrisch an das Sourcegebiet (11) angeschlossen ist, aufweisen;eine elektrisch leitende Gateschicht (21), die die Gateelektroden (23) der mehreren Bauelementzellen (101, 102, 10n) aufweist oder elektrisch an die Gateelektroden (23) der mehreren Bauelementzellen (101, 102, 10n) angeschlossen ist und die elektrisch an einen Gateleiter (30) angeschlossen ist; undeine oberhalb der Gateschicht (21) angeordnete Sourceelektrode (40), die durch eine Dielektrikumsschicht (54) dielektrisch gegenüber der Gateschicht (21) isoliert ist, wobei die Sourcevias (41) der mehreren Bauelementzellen (101, 102, 10n) an die Sourceelektrode (40) angeschlossen sind oder einen Teil der Sourceelektrode (40) bilden,wobei die Sourcevias (41) in Gräben angeordnet sind, die sich durch die Gateschicht (21) bis an die Sourcegebiete (11) erstrecken und in denen die Sourcevias (41) dielektrisch gegenüber der Gateschicht (21) isoliert sind, undwobei die Gateschicht (21) ein Basismaterial und wenigstens eines der folgenden aufweist:ein Gebiet (22) mit erhöhtem Widerstand, das zusätzlich zu den Gräben in der Gateschicht (21) vorhanden ist, an das Basismaterial angrenzt und einen höheren spezifischen Widerstand aufweist als das Basismaterial, oder ein Gebiet (24) mit verringertem Widerstand, das einen niedrigeren spezifischen Widerstand aufweist als das Basismaterial,wobei das wenigstens eine von dem Gebiet (22) mit dem erhöhten Widerstand und dem Gebiet (24) mit dem verringerten Widerstand derart beabstandet zu dem Gateleiter (30) angeordnet ist, dass zwischen dem wenigstens einen von dem Gebiet (22) mit dem erhöhten Widerstand und dem Gebiet (24) mit dem verringerten Widerstand und dem Gateleiter (30) die Sourcevias (41) angeordnet sind.

Description

  • Diese Beschreibung betrifft allgemein ein Halbleiterbauelement mit isoliertem Gate.
  • Halbleiterbauelemente mit isoliertem Gate, wie beispielsweise IGBTs (Insulated Gate Bipolar Transistors) oder MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) sind als elektronische Schalter in verschiedenen Arten von elektronischen Schaltungen in Automobil-, Industrie-, Unterhaltungselektronik- oder Haushaltsanwendungen, um nur einige zu nennen, weit verbreitet. Ein IGBT ist ein bipolares Halbleiterbauelement, das ein erstes Emittergebiet (das auch als Sourcegebiet bezeichnet wird) eines ersten Leitfähigkeitstyps (Dotierungstyps), ein zweites Emittergebiet (das auch als Draingebiet bezeichnet wird) eines zweiten Leitfähigkeitstyps, ein Basisgebiet (das häufig als Driftgebiet bezeichnet wird) des ersten Leitfähigkeitstyps, ein Bodygebiet des zweiten Leitfähigkeitstyps zwischen den ersten Emitter- und dem Basisgebiet und eine benachbart zu dem Bodygebiet angeordnete und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode aufweist.
  • Ein IGBT kann in zwei unterschiedlichen Betriebszuständen betrieben werden, nämlich einem leitenden Zustand (Ein-Zustand) und einem sperrenden Zustand (Aus-Zustand). Im leitenden Zustand injiziert das erste Emittergebiet Ladungsträger des ersten Leitfähigkeitstyps über einen leitenden Kanal in dem Bodygebiet in das Basisgebiet, und das zweite Emittergebiet injiziert Ladungsträger des zweiten Leitfähigkeitstyps in das Basisgebiet. Diese in das Basisgebiet durch die ersten und zweiten Emitter injizierten Ladungsträger bilden ein Ladungsträgerplasma in dem Basisgebiet. Im sperrenden Zustand ist der leitende Kanal in dem Bodygebiet unterbrochen.
  • Wenn der IGBT ausschaltet, d. h., vom leitenden Zustand in den sperrenden Zustand schaltet, breitet sich ein Verarmungsgebiet in dem Basisgebiet beginnend an dem pnÜbergang zwischen dem Bodygebiet und dem Basisgebiet aus. Hierdurch werden Ladungsträger, die das Ladungsträgerplasma bilden, aus dem Basisgebiet entfernt. Während des Ausschaltens fließt ein Strom zwischen dem ersten und zweiten Emittergebiet, der aus dem Entfernen (Herausziehen) der Ladungsträger aus dem Basisgebiet resultiert.
  • Dieser Strom, der als Ladungsträgerentferungsstrom bezeichnet werden kann, sinkt schließlich auf Null ab, wenn die Ladungsträger entfernt wurden oder rekombiniert haben. Eine Flanke dieses Stroms, während er gegen Null strebt, definiert die Sanftheit (engl.: softness) des Bauelements. Je steiler die Flanke ist, umso weniger „sanft“ ist das Abschaltverhalten (Schaltverhalten) des Halbleiterbauelements. Allerdings ist ein sanftes Schaltverhalten wünschenswert, da steile Flanken Spannungsüberschwinger in (parasitären) Induktivitäten verursachen können, die an das Halbleiterbauelement angeschlossen sind, und/oder Oszillationen oder Klingeln in einer Schaltung, in der das Halbleiterbauelement verwendet wird, verursachen können.
  • Die US 2015 / 0 014 743 A1 beschreibt einen IGBT mit mehreren Transistorzellen, die jeweils ein Sourcegebiet, ein Bodygebiet und eine in einem Graben eines Halbleiterkörpers angeordnete Gateelektrode aufweisen. Die Gateelektroden sind jeweils an eine Gateschicht angeschlossen, die oberhalb des Halbleiterkörpers angeordnet ist. Durch diese Gateschicht erstrecken sich Gräben bis an die Source- und Bodygebiete, in denen Sourcevias angeordnet sind. Diese Sourcevias sind dielektrisch gegenüber der Gateschicht isoliert.
  • Die DE 10 2006 045 126 A1 beschreibt einen Leistungs-MOSFET mit einer aus dotiertem Polysilizium bestehenden Gateelektrode.
  • Die DE 11 2010 003 113 T5 beschreibt einen Leistungs-MOSFET mit mehreren Transistorzellen, die eine gemeinsame, oberhalb einer Oberfläche eines Halbleiterkörpers angeordnete Gateelektrode aufweisen, wobei die Gateelektrode durch einen Gatekontakt kontaktiert ist. Zur Erhöhung des Gatewiderstands weist die Gateelektrode Aussparungen auf, die ein ringförmiges Muster bilden, das die Position der Gateelektrode umschließt, an der die Gateelektrode durch den Gatekontakt kontaktiert ist.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Halbleiterbauelement mit isoliertem Gate, wie beispielsweise einen IGBT, mit sanftem Schaltverhalten und ein Verfahren zu dessen Herstellung zur Verfügung zu stellen. Diese Aufgabe wird durch ein Halbleiterbauelement nach Anspruch 1 und ein Verfahren nach Anspruch 11 gelöst.
  • Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen bestimmter Prinzipien, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt eine Draufsicht auf einen Abschnitt einer Gateschicht eines Halbleiterbauelements mit isoliertem Gate;
    • 2 zeigt eine Draufsicht der gesamten Gateschicht gemäß einem Beispiel;
    • 3 zeigt eine Draufsicht der gesamten Gateschicht gemäß einem weiteren Beispiel;
    • 4 zeigt ein Ersatzschaltbild eines IGBT, der mehrere Bauelementzellen aufweist;
    • 5 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem Beispiel;
    • 6 zeigt eine horizontale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem Beispiel;
    • 7 zeigt eine horizontale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem weiteren Beispiel;
    • 8 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate im Bereich eines Gateleiters;
    • 9 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem weiteren Beispiel;
    • 10 zeigt eine vertikale Schnittansicht eines Gebiets mit erhöhtem Widerstand der Gateschicht gemäß einem Beispiel;
    • 11 zeigt eine vertikale Schnittansicht eines Gebiets mit erhöhtem Widerstand der Gateschicht gemäß einem weiteren Beispiel;
    • 12-18 zeigen Draufsichten von Abschnitten der Gateschicht gemäß verschiedenen Beispielen;
    • 19A-19C zeigen ein Verfahren zum Herstellen einer Gateschicht gemäß einem Beispiel;
    • 20A-20F zeigen ein Verfahren zum Herstellen der Gateschicht gemäß einem weiteren Beispiel;
    • 21A-21B zeigen ein Verfahren zum Herstellen der Gateschicht gemäß einem weiteren Beispiel;
    • 22A-22B zeigen ein Verfahren zum Herstellen der Gateschicht gemäß noch einem weiteren Beispiel; und
    • 23 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate, das als emittergeschalteter Thyristor realisiert ist.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung verwendet werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.
  • 1 zeigt eine Draufsicht auf einen Abschnitt einer Gateschicht 21 eines Halbleiterbauelements 1 mit isoliertem Gate. Das Halbleiterbauelement mit isoliertem Gate 1 ist beispielsweise ein IGBT (Insulated Gate Bipolar Transistor) oder ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor). Die Gateschicht 21 ist elektrisch an einen Gateleiter 30 angeschlossen, der einen Gateknoten G des Halbleiterbauelements bildet oder daran angeschlossen ist. Der Gateleiter 30 kann wenigstens eines von einem Gatepad und einen Gateläufer (engl.: gate runner) umfassen. Beispielsweise dient ein Gatepad dazu, einen Bonddraht daran anzuschließen, und ein Gateläufer dient dazu, die Gateschicht 21 an das Gatepad anzuschließen. Über den Bonddraht kann die Gateschicht an einen Leadframe oder ähnliches angeschlossen werden.
  • 2 zeigt eine Draufsicht der gesamten Gateschicht 21. Bei diesem Beispiel umfasst der Gateleiter 30 ein Gatepad 31, an welches ein Bonddraht D angeschlossen werden kann. 3 zeigt ein Beispiel, bei dem die Gateschicht 21 an einen Gateläufer 32 angeschlossen ist, wobei der Gateläufer 32 an ein Gatepad 31 angeschlossen ist. Der Gateläufer 32 kann die Gateschicht 21 umgeben, wie in 3 dargestellt ist, und dient dazu, solche Gebiet der Gateschicht 21, die von dem Gatepad 31 beabstandet sind, an das Gatepad 31 anzuschließen. Dies ist jedoch nur ein Beispiel. Andere Konfigurationen können ebenso verwendet werden. Das Gatepad und der Gateläufer 32 können eine höhere Leitfähigkeit als die Gateschicht 21 besitzen.
  • Das Halbleiterbauelement 1 umfasst mehrere Bauelementzellen, wobei jede dieser Bauelementzellen aktive Gebiete aufweist, die in einem Halbleiterkörper unterhalb der Gateschicht 21 integriert sind. Dieser Halbleiterkörper, und damit die Bauelementzellen, sind in 1 außerhalb der Darstellung. Die aktiven Gebiete einer Bauelementzelle umfassen ein Sourcegebiet. Das Sourcegebiet jeder Bauelementzelle ist elektrisch an ein Sourcevia 41 angeschlossen, das durch eine Isolationsschicht 51 elektrisch von der Gateschicht 21 isoliert ist. Horizontale Schnittansichten dieser Sourcevias 41 und der Isolationsschichten 51 sind in 5 schematisch gezeigt.
  • Die Gateschicht 21 ist elektrisch leitend. Die Gateschicht 21 kann wenigstens eines von einem Metall und einem dotierten polykristallinen Halbleitermaterial, wie beispielsweise Polysilizium, umfassen. Das Metall umfasst beispielsweise Aluminium oder Kupfer. Gemäß einem Beispiel umfasst die Gateschicht 21 nur ein Material. Gemäß einem anderen Beispiel umfasst die Gateschicht 21 zwei oder mehr unterschiedliche Materialien. Gemäß einem Beispiel umfasst die Gateschicht 21 einen Schichtstapel mit wenigstens zwei unterschiedlichen elektrisch leitenden Schichten. Jede dieser Schichten ist elektrisch an den Gateleiter 30 angeschlossen.
  • Ein spezifischer Widerstand der Gateschicht 21 ist abhängig von der Art des zum Realisieren der Gateschicht 21 verwendeten Materials und - bei einem dotierten polykristallinen Material - der Dotierungskonzentration. Gemäß einem in 1 gezeigten Beispiel umfasst die Gateschicht 21 wenigstens ein Gebiet mit erhöhtem Widerstand 22. Dieses Gebiet mit erhöhtem Widerstand 22 umfasst ein Material mit einem höheren spezifischen Widerstand als der spezifische Widerstand eines Basismaterials der Gateschicht 21. Das „Basismaterial“ ist das Material, das an das Gebiet mit erhöhtem Widerstand 22 angrenzt. Bezugnehmend auf 1 kann die Gateschicht 21 mehrere Gebiete mit erhöhtem Widerstand 22 umfassen, die voneinander beabstandet sind.
  • 4 zeigt ein Ersatzschaltbild eines Halbleiterbauelements, das eine Gateschicht 21 und mehrere Bauelementzellen umfasst. Lediglich zur Veranschaulichung sei angenommen, dass das Halbleiterbauelement 1 ein IGBT ist. In 4 sind mehrere IGBT-Schaltsymbole 101-10n gezeigt. Jedes dieser Schaltsymbole repräsentiert eine Bauelementzelle oder eine Gruppe von Bauelementzellen des Halbleiterbauelements. Jede dieser Bauelementzellen 101-10n umfasst eine Gateelektrode. Diese Gateelektroden sind in 4 nicht im Detail gezeigt, aber durch Gateknoten G1-Gn der Schaltsymbole in 4 repräsentiert. Die Gateelektroden sind elektrisch an einen Gateknoten G des Halbleiterbauelements über Widerstände R211-R21n angeschlossen. Der in 4 gezeigte Gateknoten G repräsentiert den zuvor erläuterten Gateleiter 30. Zu Erläuterungszwecken sei angenommen, dass die Bauelementzellen 101-10n, die durch die Schaltsymbole in 4 repräsentiert sind, unterschiedlich von dem Gateleiter beabstandet sind. In diesem Beispiel ist ein Abstand zwischen einer Transistorzelle und dem Gateleiter umso größer, je weiter rechts das Schaltsymbol in 4 angeordnet ist. Ein Gatewiderstand einer ersten Transistorzelle 101 ist beispielsweise R21i, der aus einem Abstand zwischen der Transistorzelle 101 und dem Gateleiter resultiert, ein Gatewiderstand einer zweiten Transistorzelle 102 ist im Wesentlichen gleich dem Gatewiderstand der ersten Transistorzelle 101 plus einem zusätzlichen Widerstand, der aus einem Abstand zwischen der ersten Transistorzelle 101 und der zweiten Transistorzelle 102 resultiert, und so weiter.
  • Außerdem umfasst jede Bauelementzelle 101-10n eine inhärente Gate-Source-Kapazität C211-C21n zwischen der Gateelektrode und dem Sourcegebiet der jeweiligen Bauelementzelle. Die Sourcegebiete sind in 4 nicht gezeigt, aber durch die Sourceknoten S1-Sn der Schaltsymbole, die die einzelnen Bauelementzellen repräsentieren, repräsentiert. Die Sourceknoten der Bauelementzellen sind an einen Sourceknoten S des Halbleiterbauelements angeschlossen.
  • Eine Funktionsweise des Halbleiterbauelements wird nachfolgend anhand des in 4 gezeigten Ersatzschaltbilds erläutert. Das Halbleiterbauelement ist ein spannungsgesteuertes Bauelement. Jede der einzelnen Bauelementzellen 101-10n schaltet abhängig von einer Spannung zwischen dem Gateknoten Gi (wobei Gi einen der Gateknoten G1-Gn repräsentiert) und dem zugehörigen Sourceknoten Si (wobei Si einen der Sourceknoten S1-Sn repräsentiert) ein oder aus. Diese Spannung wird nachfolgend als interne Gate-Source-Spannung bezeichnet. Eine Bauelementzelle 10i (wobei 10i eine der Bauelementzellen 101-10n bezeichnet) schaltet beispielsweise ein, wenn ein Spannungspegel der internen Gate-Source-Spannung VGSi über eine vordefinierte Schwelle ansteigt, und schaltet aus, wenn der Spannungspegel der internen Gate-Source-Spannung VGSi unter eine vordefinierte Schwelle absinkt. Im Ein-Zustand ist eine Bauelementzelle 10i in der Lage, einen Strom zwischen dem Sourceknoten Si und einem Drainknoten Di, wobei Di einen der Drainknoten D1-Dn der in 4 gezeigten Bauelementzellen bezeichnet) zu leiten, und im Aus-Zustand sperrt die Bauelementzelle. Die internen Gate-Source-Spannungen VGS1-VGSn der einzelnenn Bauelementzellen 101-10n sind durch eine externe Gate-Source-Spannung VGS definiert, welche eine Spannung zwischen dem Gateknoten G und dem Sourceknoten S des Halbleiterbauelements ist. Eine Bauelementzelle 10i schaltet ein, nachdem die jeweilige interne Gate-Source-Spannung VGSi die Schwellenspannung erreicht hat, und schaltet aus, nachdem die interne Gate-Source-Spannung VGSi unter die Schwellenspannung abgesunken ist. Aufgrund der Gatewiderstände R21-R21n und der Gate-Source-Kapazitäten C211-C21n gibt es eine Zeitverzögerung zwischen dem Zeitpunkt, zu dem ein Spannungspegel der externen Gate-Source-Spannung VGS die Schwellenspannung erreicht, und dem Zeitpunkt, zu dem die internen Gate-Source-Spannungen VGS1-VGSn der einzelnen Bauelementzellen 101-10n die Schwelle erreichen, und damit Ein- oder Ausschalten. Diese Zeitverzögerung wird nachfolgend als Schaltverzögerung bezeichnet. Wenn die Gate-Source-Kapazitäten C211-C21n im Wesentlichen gleich sind, ist die Schaltverzögerung umso länger, je höher der Gatewiderstand R211-R21n ist.
  • Die Gatewiderstände R211-R21n zwischen den Gateelektroden (die in 4 durch die Gateknoten G1-Gn repräsentiert sind) und den Gateknoten G des Halbleiterbauelements 1 sind durch die Gateschicht 21 gebildet. Bei einem herkömmlichen Bauelement, bei dem keine Gebiete mit erhöhtem Widerstand in der Gateschicht vorhanden sind, ist der Gatewiderstand der Bauelementzelle umso größer, je weiter die jeweilige Bauelementzelle von dem Gateleiter beabstandet ist. Allerdings ist der spezifische Widerstand einer Gateschicht in einem herkömmlichen Halbleiterbauelement gering, so dass kein signifikanter Unterschied in den Schaltverzögerungen der einzelnen Bauelementzellen vorhanden ist. Bei dem in 1 gezeigten Halbleiterbauelement können die Gatewiderstände der einzelnen Bauelementzellen allerdings eingestellt, insbesondere erhöht werden durch Vorsehen der Gebiete mit erhöhtem Widerstand 22. Dadurch kann bei dem Halbleiterbauelement des in 1 gezeigten Typs ein Zeitablauf (eine Reihenfolge) des Ein- und Ausschaltens der einzelnen Bauelementzellen 101-10n durch Vorsehen der Gebiete mit erhöhtem Widerstand 22 eingestellt werden. Ein Vorteil hiervon ist weiter unten erläutert.
  • 5 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate 1 gemäß einem Beispiel. Insbesondere zeigt 5 eine vertikale Schnittansicht des Halbleiterkörpers 100 in einem Bereich, in dem drei Bauelementzellen 101, 102, 10n angeordnet sind. Das in 5 gezeigte Halbleiterbauelement ist ein IGBT oder ein MOSFET. Damit können die Bauelementzellen dieses Halbleiterbauelements 1 auch als Transistorzellen bezeichnet werden.
  • Bezugnehmend auf 5 umfasst jede Bauelementzelle 101-10n aktive Gebiete. Diese aktiven Gebiete umfassen ein Sourcegebiet 11 und ein an das Sourcegebiet 11 angrenzendes Bodygebiet 12. Eine Gateelektrode 23 ist benachbart zu dem Bodygebiet 12 und durch ein Gatedielektrikum 53 dielektrisch gegenüber dem Bodygebiet 12 isoliert. Das Halbleiterbauelement 1 umfasst außerdem ein Driftgebiet 13, das an das Bodygebiet 12 der einzelnen Bauelementzellen 101-102, 10n angrenzt, und ein Draingebiet 14, das an das Driftgebiet 13 angrenzt. Das Sourcegebiet 11 und das Bodygebiet 12 jeder Bauelementzelle sind elektrisch an ein Sourcevia 41 angeschlossen. Hierzu kann das Sourcevia 41 das Sourcegebiet 17 und das Bodygebiet 12 an einer ersten Oberfläche 101 des Halbleiterkörpers 100 kontaktieren, wie bei der Bauelementzelle 101 in 5 gezeigt ist. Gemäß einem weiteren Beispiel, das in der Bauelementzelle 102 gezeigt ist, erstreckt sich das Sourcevia 41 in das Bodygebiet 12. Optional umfasst das Bodygebiet 12 ein Kontaktgebiet 17 desselben Dotierungstyps, das jedoch höher dotiert ist als das Bodygebiet 12 und das durch das Sourcevia 41 kontaktiert ist. Die Sourcevias 41 sind an eine Sourceelektrode 40 elektrisch angeschlossen oder bilden einen Teil davon. Die Sourceelektrode 40 ist elektrisch an einen Sourceknoten S des Halbleiterbauelements 1 angeschlossen oder bildet einen Teil davon. Der Sourceknoten S ist in 5 nur schematisch dargestellt. Die Sourceelektrode 40 kann oberhalb der Gateschicht 21 angeordnet sein und ist durch eine weitere Dielektrikumsschicht oder Isolationsschicht 54 dielektrisch gegenüber der Gateschicht 21 isoliert.
  • Bei dem in 5 gezeigten Beispiel sind die Gateelektroden 23 der einzelnen Bauelementzellen 101-10n Grabenelektroden. D. h., die Gateelektroden 23 sind in Gräben des Halbleiterkörpers 100 angeordnet. Die Gateschicht 21 ist oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet und ist durch eine weitere Dielektrikumsschicht oder Isolationsschicht 52 gegenüber der ersten Oberfläche 101 isoliert. Die Gateschicht 21 ist elektrisch an die Gateelektrode 23 der einzelnen Bauelementzellen 101-10n angeschlossen.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder ähnliches aufweisen. Das Sourcegebiet 11 ist ein dotiertes Halbleitergebiet eines ersten Dotierungstyps (Leitfähigkeitstyps), das Bodygebiet 12 ist ein dotiertes Gebiet eines zweiten Dotierungstyps (Leitfähigkeitstyps) komplementär zu dem ersten Dotierungstyp und das Driftgebiet 11 ist vom ersten Dotierungstyp. Das Transistorbauelement kann ein n-leitendes Transistorbauelement oder ein p-leitendes Transistorbauelement sein. Bei einem n-leitenden Transistorbauelement sind das Sourcegebiet 11 und das Driftgebiet 13 n-dotiert und das Bodygebiet 12 ist p-dotiert. Bei einem p-leitenden Transistorbauelement sind das Sourcegebiet 11 und das Driftgebiet 13 p-dotiert und das Bodygebiet 12 ist n-dotiert. Außerdem kann das Transistorbauelement 1 als MOSFET oder als IGBT realisiert sein. Bei einem MOSFET hat das Draingebiet 14 denselben Dotierungstyp wie das Sourcegebiet 11 und das Driftgebiet 13. Bei einem IGBT hat das Draingebiet 14 (das auch als Emitter- oder Kollektorgebiet bezeichnet werden kann) einen zu dem Dotierungstyp des Sourcegebiets 11 komplementären Dotierungstyp. Optional kann bei einem MOSFET, ebenso wie bei einem IGBT, ein Feldstoppgebiet 15 desselben Dotierungstyps wie das Driftgebiet 13, das jedoch höher dotiert ist als das Driftgebiet 13, zwischen dem Driftgebiet 13 und dem Draingebiet 14 angeordnet sein. Ein IGBT kann als rückwärtsleitender (Reverse-Conducting, RC) IGBT realisiert sein. In diesem Fall umfasst das Halbleiterbauelement eines oder mehrere Gebiete des ersten Dotierungstyps (desselben Dotierungstyps wie das Driftgebiet 13) die sich von einer Drainelektrode 51 durch das Draingebiet 14 zu dem Driftgebiet 13 bzw. dem Feldstoppgebiet 15 erstrecken. Diese Gebiete 16 werden üblicherweise als Emitterkurzschlüsse bezeichnet. Die Drainelektrode 51 ist elektrisch an das Draingebiet 14 und die optionalen Emitterkurzschlüsse 16 angeschlossen und ist an einen Drainknoten des Halbleiterbauelements 1 angeschlossen, oder bildet einen Teil davon. Ein solcher Drainknoten D ist in 5 nur schematisch dargestellt. Der Halbleiterkörper 100 besteht beispielsweise aus Silizium und Dotierungskonzentrationen der einzelnen aktiven Bauelementgebiete sind aus den nachfolgenden Dotierbereichen ausgewählt:
    • Driftgebiet 13: 1E12cm-3-1E16cm-3;
    • Feldstoppgebiet 15: 1E14cm-3-1E17cm-3;
    • Draingebiet 14 und Emitterkurzschlüsse 16: 1E16cm-3-1E21cm-3;
    • Bodygebiet 12: 1E15cm-3-SEl7cm-3;
    • Sourcegebiet 11 und Kontaktgebiet 17: 1E18cm-3-1E21cm-3.
  • In einer horizontalen Ebene des Halbleiterbauelements 1, wie beispielsweise der in 5 gezeigten Ebene A-A können die einzelnen Bauelementzellen 101-10n eine von mehreren unterschiedlichen Formen besitzen. Die Form der Bauelementzelle ist im Wesentlichen durch die Form der Gateelektrode 23 und das Bodygebiet 12 definiert. Die 6 und 7 zeigen horizontale Schnittansichten des Halbleiterbauelements 1 in der Schnittebene A-A gemäß zwei unterschiedlichen Beispielen. Bei dem in 6 gezeigten Beispiel haben die einzelnen Bauelementzellen 101-10n eine im Wesentlichen rechteckförmige Form; d. h. das Bodygebiet 12 ist im Wesentlichen rechteckig und durch die Gateelektrode 23 umgeben. Bei dem in 7 gezeigten Beispiel sind die einzelnen Bauelementzellen im Wesentlichen hexagonal; d. h., das Bodygebiet 12 hat eine hexagonale Form und ist von der Gateelektrode 23 umgeben. Das Realisieren der Bauelementzellen mit einer rechteckförmigen oder hexagonalen Form sind nur zwei von verschiedenen Beispielen. Es ist auch möglich, die Bauelementzellen in einem Halbleiterkörper 100 mit unterschiedlichen Formen zu realisieren.
  • Gemäß einem in 8 gezeigten Beispiel sind die Bauelementzellen in dem Halbleiterkörper 100 unterhalb des Gateleiters 30 weggelassen. 8 zeigt eine vertikale Schnittansicht des Halbleiterkörpers 100 im Bereich des Gateleiters 30. Bei diesem Beispiel ist der Gateleiter 30 oberhalb der Gateschicht 21 angeordnet und ist durch elektrisch leitende Vias 33 elektrisch an die Gateschicht 21 angeschlossen. Die Gateschicht 21 und die Gateelektrode 23 umfassen beispielsweise ein dotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium. Der Gateleiter 30 umfasst beispielsweise ein Metall, wie beispielsweise Kupfer oder Aluminium.
  • Gemäß einem weiteren Beispiel, das in 9 gezeigt ist, sind die Gateelektroden 23 Teil der Gateschicht. Bei diesem Beispiel sind die Gateelektroden 23 oberhalb der ersten Oberfläche 101 des Halbleiterkörpers angeordnet. Dieselbe Dielektrikumsschicht kann das Gatedielektrikum 53, das die Gateelektroden 23 dielektrisch von dem Bodygebiet 12 und dem Sourcegebiet 11 isoliert, und die Dielektrikumsschicht 52, die die Gateschicht 21 von solchen Gebieten des Driftgebiets 13, die sich bis an die erste Oberfläche 101 erstrecken, dielektrisch isoliert, bilden.
  • Die Funktionsweise der Gebiete mit erhöhtem Widerstand 22 in einem IGBT wird nachfolgend anhand der in den 5 und 9 gezeigten Querschnittsansichten erläutert. Ein IGBT kann in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Im Ein-Zustand ist die Gate-Source-Spannung (die Spannung zwischen dem Gateknoten G und dem Sourceknoten S) derart, dass sie leitende Kanäle in den Bodygebieten 12 der einzelnen Bauelementzellen 101-10n entlang des Gatedielektrikums 53 zwischen dem Sourcegebiet 11 und dem Driftgebiet 13 bewirkt. Im Ein-Zustand, wenn eine Spannung zwischen dem Drainknoten D und dem Sourceknoten S anliegt, injizieren die Sourcegebiete 11 durch den leitenden Kanal in dem Bodygebiet 12 Ladungsträger eines ersten Leitfähigkeitstyps (Elektronen oder Löcher) in das Driftgebiet 13 und das Draingebiet 14 injiziert Ladungsträger eines entgegengesetzten Leitfähigkeitstyps in das Driftgebiet 13. Diese durch die Sourcegebiete 11 und das Draingebiet 14 injizierten Ladungsträger bilden ein Ladungsträgerplasma im Driftgebiet 13, welches im Ein-Zustand einen niedrigen Einschaltwiderstand des IGBT sicherstellt. Der IGBT schaltet aus, wenn ein Spannungspegel der Gate-Source-Spannung derart ist, dass der leitende Kanal in dem Bodygebiet 12 unterbrochen ist. In diesem Fall breitet sich ein Verarmungsgebiet (Raumladungsgebiet) im Driftgebiet 13 beginnend an pnÜbergängen zwischen den Bodygebieten 12 und dem Driftgebiet 13 aus und das Ladungsträgerplasma wird aus dem Driftgebiet 13 entfernt. Dieses Entfernen der Ladungsträger aus dem Driftgebiet 13 liefert einen Strom, der zu dem zwischen dem Sourceknoten S und dem Drainknoten D fließenden Strom beiträgt. Dieser Strom, der als Ladungsträgerentfernungsstrom bezeichnet werden kann, fällt schließlich auf Null ab, wenn die Ladungsträger aus dem Driftgebiet 13 entfernt wurden. Eine Flanke dieses Stroms, während er gegen Null strebt, definiert die Sanftheit (Softness) des Bauelements. Je steiler die Flanke ist, umso weniger „sanft“ ist das Schaltverhalten des Halbleiterbauelements 1. Die Gebiete mit erhöhtem Widerstand 22 machen es möglich, die Schaltverzögerungen der Bauelementzellen so einzustellen, dass die einzelnen Bauelementzellen nicht zum selben Zeitpunkt ausschalten und wenigstens einige Bauelementzellen vorhanden sind, die später als andere ausschalten. Durch diese Bauelementzellen, die später ausschalten, kann immer noch ein Strom fließen, während der Strom durch andere Bauelementzellen bereits auf Null abgesunken ist. Hierdurch kann ein sanfteres Schaltverhalten des IGBTs erreicht werden. Es sollte erwähnt werden, dass die Gebiete mit erhöhtem Widerstand 22 nicht nur die Sanftheit eines IGBTs erhöhen, sondern auch dazu verwendet werden können, die Sanftheit in einem MOSFET zu erhöhen.
  • 10 zeigt eine vertikale Schnittansicht eines Gebiets mit erhöhtem Widerstand 22 gemäß einem Beispiel. Bei diesem Beispiel umfasst das Gebiet mit erhöhtem Widerstand 22 eine Aussparung, die mit einem Material gefüllt ist, das sich von dem Material der Gateschicht 21 unterscheidet und das einen höheren spezifischen Widerstand besitzt als das Material der Gateschicht 21. Gemäß einem Beispiel ist die Aussparung mit einem elektrisch isolierenden Material, wie beispielsweise einem Oxid gefüllt. Bei dem in 10 gezeigten Beispiel erstreckt sich die Aussparung vollständig durch die Gateschicht 21. Gemäß einem weiteren Beispiel, das in 11 gezeigt ist, erstreckt sich die Aussparung in die Gateschicht 21, aber nicht vollständig durch die Gateschicht 21.
  • Bezugnehmend auf das Voranstehende können durch Hinzufügen des wenigstens einem Gebiets mit erhöhtem Widerstand 22 eine oder mehrere Bauelementzellen einen höheren Gatewiderstand als andere Bauelementzellen besitzen. Die Position der Bauelementzellen, die den höheren Gatewiderstand besitzen und der durch Hinzufügen des Gebiets mit erhöhtem Widerstand 22 erreichte Anstieg des Gatewiderstands ist abhängig von verschiedenen Parametern, wie beispielsweise der Anzahl der Gebiete mit erhöhtem Widerstand 22 und deren Position in der Gateschicht 21. Verschiedene Beispiele sind unten anhand der 12-17 erläutert. Jede dieser Figuren zeigt eine horizontale Schnittansicht eines Abschnitts der Gateschicht 21 gemäß einem Beispiel.
  • 12 zeigt ein Beispiel, bei dem die Gateschicht 21 mehrere Gebiete mit erhöhtem Widerstand 22 umfasst. Gemäß einem Beispiel sind die einzelnen Gebiete mit erhöhtem Widerstand 22 im Wesentlichen identisch. D. h., die Gebiete mit erhöhtem Widerstand 22 haben dieselbe Form in der horizontalen Ebene, dieselbe Tiefe in der Gateschicht 21 und umfassen dieselbe Art von Material. Lediglich zur Erläuterungszwecken sei angenommen, dass die einzelnen Gebiete mit erhöhtem Widerstand 22 in der horizontalen Ebene im Wesentlichen kreisförmig sind. Dies ist jedoch nur ein Beispiel; andere Formen, wie beispielsweise rechteckige Formen, polygonale Formen oder ähnliches können ebenso verwendet werden. Bei dem in 12 gezeigten Beispiel nimmt eine Dichte (Konzentration) der Gebiete mit erhöhtem Widerstand 22 in der Gateschicht 21 mit zunehmendem Abstand zu dem Gateleiter 30 zu. Das heißt, wenn man zwei Gebiete derselben Größe der Gateschicht 21 vergleicht, von denen eines weiter von dem Gateleiter 30 entfernt ist als das andere, dann sind in dem Gebiet, das von dem Gateleiter 30 weiter entfernt ist, mehr Gebiete mit erhöhtem Widerstand vorhanden, als in dem Gebiet, das näher zu dem Gateleiter 30 ist.
  • Bei dem in 13 gezeigten Beispiel gibt es mehrere Gebiete mit erhöhtem Widerstand 22, die zwischen einem ersten Gebiet 110 und einem zweiten Gebiet 120 des Zellenbereichs angeordnet sind. Der „Zellenbereich“ ist das Gebiet des Halbleiterkörpers 100, in dem die Bauelementzellen integriert sind. Von diesen Gebieten 110, 120 ist ein erstes Gebiet 110 näher an dem Gateleiter 30 als das zweite Gebiet 120. Durch Vorsehen der Gebiete mit erhöhtem Widerstand 22 zwischen dem ersten Gebiet 110 und dem zweiten Gebiet 120 haben die in dem zweiten Gebiet 120 angeordneten Bauelementzellen einen höheren Gatewiderstand als die in dem ersten Gebiet 110 angeordneten Bauelementzellen.
  • Bei dem in 14 gezeigten Beispiel gibt es ein Gebiet 130 der Gateschicht 21, das mehrere Gebiete mit erhöhtem Widerstand 22 enthält, während ein Gebiet 140, das das Gebiet 130 umgibt, keine Gebiete mit erhöhtem Widerstand 22 enthält. Bei diesem Beispiel haben im Wesentlichen die Bauelementzellen unterhalb des Gebiets 120 mit den Gebieten mit erhöhtem Widerstand 22 einen höheren Gatewiderstand als solche Bauelementzellen in dem umgebenden Gebiet 140.
  • Bei dem in 15 gezeigten Beispiel sind mehrere Gebiete mit erhöhtem Widerstand 22 so angeordnet, dass sie auf einem Ring liegen, der ein Gebiet 150 der Gateschicht 21 umgibt. Das Gebiet 150 der Gateschicht, die von dem Ring umgeben ist, der durch die beabstandeten Hochwiderstandsgebiete 150 definiert ist, umfasst mehrere Sourcevias 41. Die unterhalb des Gebiets 150 angeordneten Bauelementzellen, d. h. die Bauelementzellen, deren jeweiliges Sourcevia in dem Gebiet 150 angeordnet ist, haben einen höheren Gatewiderstand als Bauelementzellen, die unterhalb von Gebieten angeordnet sind, die außerhalb der durch die Gebiete mit erhöhtem Widerstand 22 definierten ringartigen Struktur liegen. Bei diesem Beispiel ist der durch die Gebiete mit erhöhtem Widerstand 22 definierte Ring im Wesentlichen rechteckig. Dies ist jedoch nur ein Beispiel. Andere Arten von Ringen, wie beispielsweise kreisförmige Ringe oder Ähnliches können ebenso verwendet werden.
  • Bei dem in 16 gezeigten Beispiel umfasst die Gateschicht 21 zwei Gebiete 22 mit erhöhtem Widerstand, die einen Ring mit zwei Öffnungen 22' um ein Gebiet 160 der Gateschicht 21 definieren. Die „Öffnungen“ dieser ringartigen Struktur sind Gebiete, in denen der Widerstand nicht erhöht ist, d. h., in dem der spezifische Widerstand gleich dem spezifischen Widerstand des Grundmaterials ist. Bei diesem Beispiel ist der Ring im Wesentlichen rechteckig. Dies ist jedoch nur ein Beispiel. Andere Arten von Ringen, wie beispielsweise ein kreisförmiger Ring, ein elliptischer Ring, oder Ähnliches, kann ebenso verwendet werden. Außerdem ist das Vorsehen von zwei Öffnungen in dem Ring nur ein Beispiel. Gemäß einem weiteren Beispiel gibt es nur ein Gebiet mit erhöhtem Widerstand 22, das einen Ring mit nur einer Öffnung definiert. Gemäß einem weiteren Beispiel gibt es mehr als zwei Gebiete mit erhöhtem Widerstand 22, die einen Ring mit mehr als zwei Öffnungen definieren. Bei diesem Beispiel haben Bauelementgebiete, die unterhalb des Gateschichtgebiets 160, das von dem ring umgeben ist, angeordnet sind, einen höheren Gatewiderstand als solche Bauelementzellen, die unterhalb von Gateschichtgebieten außerhalb des Rings, der durch das wenigstens eine Gebiet mit erhöhtem Widerstand definiert ist, angeordnet sind.
  • 17 zeigt eine Modifikation des in 13 gezeigten Beispiels. Bei diesem Beispiel gibt es zwei im Wesentlichen langgestreckte Gebiete mit erhöhtem Widerstand 22, die zwischen einem ersten Gebiet 170 und einem zweiten Gebiet 180 angeordnet sind. Das erste Gebiet 170 ist näher an dem Gateleiter 30 als das zweite Gebiet 180. Die zwei langgestreckten Gebiete mit erhöhtem Widerstand 22 sind voneinander beabstandet und definieren dadurch „eine Öffnung“ in dem Gebiet mit erhöhtem Widerstand. Gemäß einem weiteren Beispiel gibt es drei oder mehr Gebiete mit erhöhtem Widerstand 22. Bei diesem Beispiel haben Bauelementzellen, die unterhalb des zweiten Gebiets 180 angeordnet sind, einen höheren Gatewiderstand als solche Bauelementzellen, die unterhalb des ersten Gebiets 170 angeordnet sind.
  • 18 zeigt eine horizontale Schnittansicht einer Gateschicht 21 gemäß einem weiteren Beispiel. Bei diesem Beispiel umfasst die Gateschicht 21 ein Gebiet mit verringertem Widerstand 24. Dieses Gebiet mit verringertem Widerstand 24 ist oberhalb mehrerer Bauelementzellen angeordnet, von denen in 18 nur die Sourcevias gezeigt sind. Bei diesem Beispiel schalten solche Bauelementzellen, die unterhalb der Gebiete mit verringertem Widerstand 24 angeordnet sind, im Wesentlichen zum selben Zeitpunkt ein und aus, während Bauelementzellen, die außerhalb des Gebiets 24 angeordnet sind, umso schneller schalten, je näher sie an dem Gateleiter 30 angeordnet sind, oder umso langsamer schalten, je weiter sie von dem Gateleiter 30 entfernt sind. Die Gateschicht 21 umfasst beispielsweise ein dotiertes polykristallines Halbleitermaterial, wobei eine Dotierungskonzentration in dem Gebiet 24 mit verringertem Widerstand höher ist als in solchen Gebieten außerhalb des Gebiets mit verringertem Widerstand 24.
  • Die 19A-19C zeigen ein Beispiel eines Verfahrens zum Herstellen eines Gebiets mit erhöhtem Widerstand 22. Die 19A-19C zeigen eine vertikale Schnittansicht des Transistorbauelements während (nach) verschiedenen Prozessschritten. Bei diesem Beispiel werden die Gebiete mit erhöhtem Widerstand 22 hergestellt, nachdem die Gateschicht 21, die Sourcegebiete 11 und die Bodygebiete 12 hergestellt wurden, aber bevor die Sourcevias hergestellt werden.
  • Bezugnehmend auf 19A umfasst das Verfahren das Herstellen einer Ätzmaske 200 auf der Gateschicht 21. Wie in 19B gezeigt, wird eine Aussparung 201 in der Gateschicht 21 unter Verwendung der Ätzmaske 200 hergestellt. Die Aussparung 201 kann vollständig durch die Gateschicht 21 gehen, wie in 19B gezeigt ist. Gemäß einem weiteren Beispiel verbleibt ein Abschnitt der Gateschicht 21 unterhalb eines Bodens der Aussparung 201 (in 19B nicht gezeigt). Bezugnehmend auf 19C umfasst das Verfahren außerdem das Füllen der Aussparung 201 mit einem Material, das sich von dem Material der Gateschicht 21 unterscheidet, um die Gebiete mit erhöhtem Widerstand 22 herzustellen. Gemäß einem Beispiel wird die Aussparung 201 aufgefüllt und das Gebiet mit erhöhtem Widerstand 22 hergestellt durch Herstellen der Dielektrikumsschicht 54 oberhalb der Gateschicht 21. In diesem Fall ist das Material, das die Aussparung auffüllt und das Gebiet mit erhöhtem Widerstand 22 bildet, dasselbe wie das Material der Dielektrikumsschicht 54.
  • Bei dem in den 19A-19C gezeigten Beispiel ebenso wie bei den zuvor erläuterten Beispielen ist die Größe des Gebiets mit erhöhtem Widerstand kleiner als die Größe einer Bauelementzelle, wobei die Größe einer Bauelementzelle im Wesentlichen durch die Größe des Bodygebiets 12 gegeben ist. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel überdeckt das Gebiet mit erhöhtem Widerstand, ebenso wie das Gebiet 23 mit verringertem Widerstand, das in 18 gezeigt ist, mehrere Bauelementzellen. Bezugnehmend auf die 19A-19B kann dies erreicht werden durch Verwenden einer Ätzmaske mit einer größeren Öffnung. Um eine Bauelementstruktur, wie sie in 5 gezeigt ist, aus der in 19C gezeigten Struktur zu erhalten, kann das Verfahren außerdem (nicht dargestellt) das Herstellen der Sourcevias 41 durch Ätzen von Gräben durch die Dielektrikumsschicht 54, die Gateschicht und die Dielektrikumsschicht 52 oberhalb der Source- und Bodygebiete 11, 12, das Herstellen der Dielektrikumsschicht an Seitenwänden dieser Gräben wenigstens an der Gateschicht 21 und das Herstellen der Sourceelektrode 40 und der Sourcevias 41 umfassen. Das Herstellen der Sourceelektrode 40 und der Sourcevias 41 kann das Abscheiden einer Elektrodenschicht umfassen, die die Gräben auffüllt, um die Sourcevias 41 zu bilden, und die Dielektrikumsschicht 54 überdeckt, um die Sourceelektrode 40 zu bilden.
  • Die 20A-20F zeigen ein weiteres Beispiel eines Verfahrens zum Herstellen eines Gebiets mit erhöhtem Widerstand 22, wobei die 20A-20F jeweils eine vertikale Schnittansicht des Halbleiterkörpers 100 während oder nach einem Verfahrensschritt zeigen. Bei diesem Verfahren wurde die Gateschicht 21 hergestellt bevor die Bodygebiete 12 und die Sourcegebiete 11 hergestellt werden. 20A zeigt den Halbleiterkörper 100 nach Herstellen der Gatestruktur mit den Gateelektroden 23, den Gatedielektrika 53, der Gateschicht 21 und der Dielektrikumsschicht 52, die die Gateschicht 21 von dem Halbleiterkörper 100 trennt.
  • Bezugnehmend auf 20B umfasst das Verfahren das Herstellen von Gräben 212 in der Gateschicht 21 und der Dielektrikumsschicht 52 oberhalb von solchen Gebieten des Halbleiterkörpers 100, in denen Source- und Bodygebiete hergestellt werden sollen. Solche Gräben 212 werden nachfolgend als Implantationsgräben bezeichnet. Außerdem umfasst das Verfahren das Herstellen der Aussparung 201 des wenigstens einen Gebiets mit erhöhtem Widerstands. Das Herstellen der Implantationsgräben 212 umfasst das Herstellen einer Ätzmaske 210 auf der Gateschicht 21 und das Ätzen durch die Gateschicht 21 und die Dielektrikumsschicht bis hinunter zu der ersten Oberfläche 101 des Halbleiterkörpers 100 in solchen Gebieten, die nicht durch die Ätzmaske 210 bedeckt sind. Die Aussparung 210 des wenigstens einen Gebiets mit erhöhtem Widerstand kann hergestellt werden unter Verwendung derselben Ätzmaske 210 und desselben Ätzprozesses, die zum Herstellen der Implantationsgräben 210 verwendet werden. In diesem Fall kann die Aussparung 201 so tief sein wie die Implantationsgräben 210 und kann sich daher bis an die erste Oberfläche 101 des Halbleiterkörpers erstrecken.
  • Bezugnehmend auf 20C umfasst das Verfahren außerdem das Herstellen der Body- und Sourcegebiete 12, 11 durch Implantieren von Dotierstoffatomen des ersten Dotierungstyps und des zweiten Dotierungstyps über die Implantationsgräben 212 in den Halbleiterkörper 100. Gemäß einem Beispiel werden zuerst die Dotierstoffatome des zweiten Dotierungstyps, die die Bodygebiete 12 bilden, implantiert und in einem Temperaturprozess diffundiert und aktiviert, und dann werden die Dotierstoffatome des ersten Dotierungstyps, die die Sourcegebiete 11 bilden, implantiert und in einem Temperaturprozess aktiviert. Die Dotierstoffatome können implantiert werden, nachdem die Ätzmaske 210 entfernt wurde (wie in 20B dargestellt) oder bevor die Ätzmaske 210 entfernt wird (nicht dargestellt).
  • Es gibt verschiedene Optionen, um zu verhindern, dass Dotierstoffatome in den zuvor erläuterten Implantationsprozessen über die Aussparung 201 in den Halbleiterkörper 100 implantiert werden. Zwei dieser Optionen sind in 20C dargestellt und werden nachfolgend erläutert.
  • Gemäß einem Beispiel wird eine Schutzschicht 220, wie beispielsweise eine Lackschicht, vor den Implantationsprozessen in der Aussparung 201 hergestellt. Eine solche Schutzschicht 220 verhindert, dass Dotierstoffatome über die Aussparung 201 in die Oberfläche 101 implantiert werden.
  • Gemäß einem weiteren Beispiel ist die Dielektrikumsschicht 52 dicker oder es gibt eine weitere Dielektrikumsschicht 55 zusätzlich zu der Dielektrikumsschicht 52 in solchen Bereichen des Halbleiterkörpers 100, in denen keine Source- und Bodygebiet 11, 12 hergestellt werden. Diese dickere Dielektrikumsschicht 52 oder die zusätzliche Dielektrikumsschicht 55, die zwischen der Gateschicht 21 und dem Driftgebiet 13 angeordnet ist, hilft, die Gate-Drain-Kapazität des Transistorbauelements zu reduzieren. Wenn eine solche dickere Dielektrikumsschicht 52 oder die zusätzliche Schicht 55 vorhanden ist, können die Implantationsgräben 212 und die Aussparung 201 derart hergestellt werden, dass sich die Implantationsgräben 220 bis hinunter zu der Oberfläche 101 erstrecken, während die Aussparung 201 in der Dielektrikumsschicht 52 oder der Dielektrikumsschicht 55 endet. Bei den Implantationsprozessen verhindert die Dielektrikumsschicht 52 oder die Dielektrikumsschicht 55, dass Dotierstoffatome über die Aussparung in den Halbleiterkörper 100 implantiert werden.
  • Gemäß einem weiteren Beispiel dürfen Dotierstoffatome über die Aussparung 201 in den Halbleiterkörper 100 implantiert werden. Bezugnehmend auf die nachfolgende Erläuterung werden dotierte Gebiete, die hierdurch unterhalb der Aussparung hergestellt werden, nicht an die Sourceelektrode angeschlossen, so dass sie die Bauelementeigenschaften nicht beeinflussen.
  • Gemäß noch einem weiteren Beispiel (nicht dargestellt) werden die Implantationsgräben 210 und die Aussparung 201 in zwei unterschiedlichen Ätzprozessen unter Verwendung von zwei unterschiedlichen Ätzsmasken hergestellt. In einem ersten Ätzprozess unter Verwendung einer ersten Ätzmaske wird eines von den Implantationsgräben 210 und der Aussparung 201 geätzt. In einem zweiten Ätzprozess unter Verwendung einer zweiten Ätzmaske wird das andere von den Implantationsgräben 210 und der Aussparung 201 geätzt. Im zweiten Ätzprozess überdeckt die zweite Ätzmaske die Implantationsgräben 210 oder die in dem ersten Ätzprozess hergestellte Aussparung 201. Bei dieser Prozesssequenz kann eine Tiefe der Aussparung 201 unabhängig von einer Tiefe der Implantationsgräben 210 eingestellt werden. Die Aussparung 201 wird beispielsweise so hergestellt, dass sie auf oder in der Dielektrikumsschicht 52 und beanstandet zu der ersten Oberfläche 101 endet.
  • Bezugnehmend auf 20D umfasst das Verfahren außerdem das Herstellen einer Dielektrikumsschicht 54' auf der Gateschicht 21, in den Implantationsgräben 210 und in der Aussparung 201. Die anhand der 20C erläuterte optionale Schutzschicht 220 wird vor Herstellen der Dielektrikumsschicht 54' entfernt. Außerdem wird eine weitere Ätzmaske 230 auf der Dielektrikumsschicht 54' hergestellt. Unter Verwendung dieser Ätzmaske 230 werden Sourcegräben 231 in die Dielektrikumsschicht 54' und, optional, in die Oberfläche 101 des Halbleiterkörpers 100 geätzt, wie in 20E dargestellt ist. Diese Sourcegräben 231 werden derart geätzt, dass sie in einer lateralen Richtung zu der Gateschicht 21 beabstandet sind. Ein Abschnitt der Dielektrikumsschicht 54, der zwischen den Sourcevias 231 und der Gateschicht 21 verbleibt, bildet die Dielektrikumsschicht 51, die im fertigen Bauelement die Gateschicht 21 von den Sourcevias 41 trennt. Der Abschnitt der Dielektrikumsschicht 54', der in der Aussparung 201 hergestellt wird, bildet das Hochwiderstandsgebiet 22, und der Abschnitt, der auf der Gateschicht 21 verbleibt, bildet die Dielektrikumsschicht, die in dem fertigen Bauelement die Gateschicht 21 von der Sourceelektrode 40 trennt. Bezugnehmend auf 20F umfasst das Verfahren außerdem das Herstellen einer Elektrodenschicht, die die Sourcegräben auffüllt, um die Sourceelektrode 40 mit den Sourcevias 41 herzustellen.
  • Bei den anhand der 20A-20F erläuterten Verfahren werden die Bodygebiete 12 und die Sourcegebiete 11 nach Herstellen der Gateelektroden 23 und der Gateschicht 21 hergestellt. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel werden die Bodygebiete 11 vor Herstellen der Gateelektroden 23 und der Gateschicht 21 hergestellt. In diesem Fall werden nur die Sourcegebiete 11 in dem in 20C gezeigten Implantationsprozess hergestellt.
  • Die 21A-21B zeigen ein Beispiel eines Verfahrens zum Herstellen eines Gebiets mit reduziertem Widerstand 24. Bezugnehmend auf 21A umfasst dieses Verfahren das Herstellen einer Implantationsmaske 210 oberhalb der Gateschicht 21 und das Implantieren von Dotierstoffatomen über eine Öffnung in der Implantationsmaske 210 in die Gateschicht 21, um das Gebiet mit reduziertem Widerstand 24 herzustellen. Gemäß einem Beispiel werden Selen- und/oder Phosphorionen implantiert, um den Widerstand zu verringern. Bezugnehmend auf 21B wird die Dielektrikumsschicht 54 nach Herstellen des Gebiets mit reduziertem Widerstand 24 oberhalb der Gateschicht 21 hergestellt.
  • Wenn Selen als Dotierstoff verwendet wird, nimmt der Widerstand der implantierten Gebiete ab, wenn die Temperatur zunimmt. Dies deshalb, weil bei niedrigen Temperaturen, wie beispielsweise 21°C nur ein Teil der implantierten Selenionen elektrisch aktiv ist, wobei der Anteil der aktivierten Selenionen zunimmt, wenn die Temperatur zunimmt. Es kann gezeigt werden, dass das Schaltverhalten eines IGBT sanfter wird, wenn die Temperatur zunimmt (beispielsweise weil die Effizienz des Draingebiets bei höheren Temperaturen zunimmt). Die zunehmende Sanftheit bei höheren Temperaturen erhöht die Schaltverluste. Die Verringerung des Gatewiderstands wenigstens einiger Bauelementzellen bei höheren Temperaturen bewirkt, dass diese Bauelementzellen schneller schalten, wenn die Temperatur zunimmt. Dies wirkt wiederum wenigstens teilweise dem Anstieg der Schaltverluste entgegen.
  • Gemäß einem weiteren Beispiel werden zusätzlich oder optional zum Herstellen des Gebiets mit verringertem Widerstand 24 Selenatome über die gesamte Oberfläche, d. h., ohne eine Implantationsmaske, in die Gateschicht 21 implantiert.
  • Die 22A-22B zeigen ein weiteres Beispiel eines Verfahrens zum Herstellen eines Gebiets mit verringertem Widerstand 24. Bei diesem Beispiel wird das Gebiet mit reduziertem Widerstand 24 bezugnehmend auf 21A mit einer variierenden Dotierstoffdosis durch Verwenden einer Implantationsmaske 220 mit einer variierenden Dicke hergestellt. Über solche Gebiete der Implantationsmaske 220, die eine größere Dicke haben, werden weniger Dotierstoffatome in die Gateschicht 21 implantiert als über solche Gebiete, die eine geringere Dicke haben. Bezugnehmend auf 22B wird die Dielektrikumsschicht 54 auf der Gateschicht 21 nach Entfernen der Implantationsmaske 220 hergestellt. Alternativ kann eine Anzahl von unterschiedlichen Implantationen unter Verwendung unterschiedlicher Implantationsmasken verwendet werden, um die Dotierung, und damit den Widerstand in der lateralen Richtung zu variieren. Es ist auch möglich, und ein sehr flexibles Verfahren, nur eine Implantation zu verwenden, bei der eine Maske verwendet wird, die mehrere Öffnungen derart aufweist, dass an unterschiedlichen Positionen unterschiedliche prozentuale Anteile des Bereichs der Gateschicht 21 durch die Implantationsmaske unbedeckt sind.
  • Jedem der anhand der anhand der 19A-19B, 21A-21B und 22A-22B erläuterten Verfahren können Verfahrensschritte zum Herstellen der Sourceelektrode 40 mit den Sourcevias 41 folgen. Diese Verfahrensschritte können umfassen: Das Herstellen von Gräben, die bis an die erste Oberfläche 101 des Halbleiterkörpers 100 oder in den Halbleiterkörper 100 bis zu dem Bodygebiet 12 reichen, das Herstellen der Dielektrikumsschicht 51 (vgl. 5 und 9) auf der Gateschicht 21 an Seitenwänden dieser Gräben, das Auffüllen der Gräben mit einem elektrisch leitenden Material, und das Herstellen der Sourceelektrode 40 auf der Dielektrikumsschicht 54. Eine Prozesssequenz kann dazu verwendet, um sowohl die Gräben zu füllen, um die Sourcevias 41 herzustellen, als auch die Sourceelektrode 40 herzustellen.
  • Eine Gateschicht mit Gebieten mit erhöhtem oder verringertem Widerstand ist nicht darauf beschränkt, in einem IGBT oder MOSFET, wie oben erläutert, realisiert zu werden, sondern kann in einem Halbleiterbauelement mit isolierter Gateelektrode und mehreren Bauelementzellen beliebigen Typs ebenso realisiert werden. Ein Beispiel eines solchen anderen Halbleiterbauelements ist ein emittergeschalteter Thyristor. 22 zeigt eine vertikale Schnittansicht eines emittergeschalteten Thyristors. Die Struktur eines emittergeschalteten Thyristors ist ähnlich der eines IGBT. Daher werden nachfolgend die Unterschiede zwischen dem emittergeschalteten Thyristor und einem IGBT erläutert.
  • Der in 22 gezeigte emittergeschaltete Thyristor unterscheidet sich von einem IGBT, wie beispielsweise dem in 5 gezeigten IGBT dadurch, dass in jeder Bauelementzelle ein erstes Basisgebiet 12, das im IGBT das Bodygebiet bildet, ein erstes Emittergebiet 11, das im IGBT das Sourcegebiet bildet, und ein weiteres Emittergebiet 16, das zu dem ersten Emittergebiet 11 beabstandet ist und an das Gatedielektrikum 53 angrenzt, umfasst. Das weitere Emittergebiet hat denselben Dotierungstyp wie das erste Emittergebiet 11. Das erste Basisgebiet ist derart angeordnet, dass ein Abschnitt des ersten Basisgebiets 12 das weitere Emittergebiet 16 von einem zweiten Basisgebiet 15, welches das Driftgebiet in dem IGBT bildet, trennt. Im Ein-Zustand des emittergeschalteten Thyristors erzeugt die Gateelektrode 23 einen leitenden Kanal in dem ersten Basisgebiet 12 entlang des Gatedielektrikums zwischen dem ersten Emittergebiet 11 und dem weiteren Emittergebiet 16, wobei das weitere Emittergebiet 16 Ladungsträger (beispielsweise Elektronen, wenn das weitere Emittergebiet 16 n-dotiert ist) über das erste Basisgebiet 12 in das zweite Basisgebiet 15 injiziert. Außerdem injiziert ein zweites Emittergebiet 14, welches das Draingebiet in dem IGBT bildet, Ladungsträger eines komplementären Typs (beispielsweise Löcher, wenn das zweite Emittergebiet 14 p-dotiert ist).

Claims (17)

  1. Halbleiterbauelement, das aufweist: mehrere Bauelementzellen (101, 102, 10n), die jeweils ein Bodygebiet (12), ein Sourcegebiet (11), eine zu dem Bodygebiet (12) benachbarte und von dem Bodygebiet (12) durch ein Gatedielektrikum (53) dielektrisch isolierte Gateelektrode (23) und ein Sourcevia (41), das elektrisch an das Sourcegebiet (11) angeschlossen ist, aufweisen; eine elektrisch leitende Gateschicht (21), die die Gateelektroden (23) der mehreren Bauelementzellen (101, 102, 10n) aufweist oder elektrisch an die Gateelektroden (23) der mehreren Bauelementzellen (101, 102, 10n) angeschlossen ist und die elektrisch an einen Gateleiter (30) angeschlossen ist; und eine oberhalb der Gateschicht (21) angeordnete Sourceelektrode (40), die durch eine Dielektrikumsschicht (54) dielektrisch gegenüber der Gateschicht (21) isoliert ist, wobei die Sourcevias (41) der mehreren Bauelementzellen (101, 102, 10n) an die Sourceelektrode (40) angeschlossen sind oder einen Teil der Sourceelektrode (40) bilden, wobei die Sourcevias (41) in Gräben angeordnet sind, die sich durch die Gateschicht (21) bis an die Sourcegebiete (11) erstrecken und in denen die Sourcevias (41) dielektrisch gegenüber der Gateschicht (21) isoliert sind, und wobei die Gateschicht (21) ein Basismaterial und wenigstens eines der folgenden aufweist: ein Gebiet (22) mit erhöhtem Widerstand, das zusätzlich zu den Gräben in der Gateschicht (21) vorhanden ist, an das Basismaterial angrenzt und einen höheren spezifischen Widerstand aufweist als das Basismaterial, oder ein Gebiet (24) mit verringertem Widerstand, das einen niedrigeren spezifischen Widerstand aufweist als das Basismaterial, wobei das wenigstens eine von dem Gebiet (22) mit dem erhöhten Widerstand und dem Gebiet (24) mit dem verringerten Widerstand derart beabstandet zu dem Gateleiter (30) angeordnet ist, dass zwischen dem wenigstens einen von dem Gebiet (22) mit dem erhöhten Widerstand und dem Gebiet (24) mit dem verringerten Widerstand und dem Gateleiter (30) die Sourcevias (41) angeordnet sind.
  2. Halbleiterbauelement nach Anspruch 1, bei dem das Gebiet (22) mit erhöhtem Widerstand eine Aussparung in der Gateschicht (21) aufweist.
  3. Halbleiterbauelement nach Anspruch 2, bei dem die Aussparung mit einem Material gefüllt ist, das sich von einem Material der Gateschicht (21) unterscheidet.
  4. Halbleiterbauelement nach Anspruch 3, bei dem das Material ein elektrisch isolierendes Material ist.
  5. Halbleiterbauelement nach Anspruch 2, bei dem sich die Aussparung vollständig durch die Gateschicht (21) erstreckt.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Basismaterial ein polykristallines Halbleitermaterial mit einer Grunddotierungskonzentration ist und bei dem das Gebiet (24) mit verringertem Widerstand eine im Vergleich zu der Grunddotierungskonzentration höhere Dotierungskonzentration aufweist.
  7. Halbleiterbauelement nach Anspruch 6, bei dem das Gebiet (24) mit verringertem Widerstand Phosphor- oder Selenatome aufweist.
  8. Halbleiterbauelement nach einem der Ansprüche 1-7, das mehrere Gebiete (22) mit erhöhtem Widerstand aufweist, die ringförmig angeordnet sind.
  9. Halbleiterbauelement nach einem der Ansprüche 1-7, das wenigstens zwei langgestreckte Gebiete (22) mit erhöhtem Widerstand aufweist.
  10. Halbleiterbauelement nach einem der Ansprüche 1-7, das mehrere Gebiete (22) mit erhöhtem Widerstand aufweist, wobei eine Konzentration der Gebiete (22) mit erhöhtem Widerstand in der Gateschicht (21) mit zunehmendem Abstand zu dem Gateleiter (30) zunimmt.
  11. Verfahren, das aufweist: Herstellen wenigstens eines der folgenden in einer ein Basismaterial aufweisenden Gateschicht (21) auf einem Halbleiterkörper (100), der Sourcegebiete (11) und Bodygebiete (12) mehrerer Bauelementzellen (101, 102, 10n) aufweist: ein Gebiet (22) mit erhöhtem Widerstand, das einen höheren spezifischen Widerstand aufweist als das Basismaterial und an das Basismaterial angrenzt, oder ein Gebiet (24) mit verringertem Widerstand das einen niedrigeren spezifischen Widerstand aufweist als das Grundmaterial; Herstellen einer oberhalb der Gateschicht (21) angeordneten Sourceelektrode (40), die durch eine Dielektrikumsschicht (54) dielektrisch gegenüber der Gateschicht (21) isoliert ist, und Herstellen eines Sourcevias (41) jeder der mehreren Bauelementzellen (101, 102, 10n), wobei das Sourcevia (41) jeder Bauelementzelle (101, 102, 10n) an das Sourcegebiet (11) der jeweiligen Bauelementzelle (101, 102, 10n) angeschlossen ist und wobei die Sourcevias (41) an die Sourceelektrode (40) angeschlossen sind oder einen Teil der Sourceelektrode (40) bilden, wobei die Sourcevias (41) in Gräben hergestellt werden, die sich durch die Gateschicht (21) bis an die Sourcegebiete (11) erstrecken und in denen die Sourcevias (41) dielektrisch gegenüber der Gateschicht (21) isoliert sind, wobei das Gebiet (22) mit erhöhtem Widerstand zusätzlich zu den Gräben in der Gateschicht (21) vorhanden ist, wobei das wenigstens eine von dem Gebiet (22) mit dem erhöhten Widerstand und dem Gebiet (24) mit dem verringerten Widerstand derart beabstandet zu einem Gateleiter (30) angeordnet ist, dass zwischen dem wenigstens einen von dem Gebiet (22) mit dem erhöhten Widerstand und dem Gebiet (24) mit dem verringerten Widerstand und dem Gateleiter (30) die Sourcevias (41) angeordnet sind, und wobei der Gateleiter (30) elektrisch an die Gateschicht (21) angeschlossen ist.
  12. Verfahren nach Anspruch 11, bei dem das Herstellen des Gebiets mit erhöhtem Widerstand aufweist: Herstellen einer Aussparung in der Gateschicht (21); und Auffüllen der Aussparung mit einem sich von dem Material der Gateschicht (21) unterscheidenden Material.
  13. Verfahren nach Anspruch 12, bei dem das Material ein elektrisch isolierendes Material ist.
  14. Verfahren nach Anspruch 12, bei dem das Herstellen der Aussparung das Herstellen der Aussparung derart aufweist, dass sie sich vollständig durch die Gateschicht (21) erstreckt.
  15. Verfahren nach einem der Ansprüche 12-14, bei dem die Gräben und die Aussparung durch gemeinsame Verfahrensschritte hergestellt werden.
  16. Verfahren nach einem der Ansprüche 11-15, bei dem das Herstellen des Gebiets (24) mit verringertem Widerstand aufweist: Herstellen einer Maske (210), die wenigstens eine Öffnung auf der Gateschicht (21) aufweist; und Einbringen von Dotierstoffpartikeln in die Gateschicht (21) über die wenigstens eine Öffnung.
  17. Verfahren nach Anspruch 16, bei dem die Dotierstoffpartikel wenigstens eine von Selenionen und Phosphorionen aufweisen.
DE102015118524.5A 2015-10-29 2015-10-29 Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung Expired - Fee Related DE102015118524B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015118524.5A DE102015118524B4 (de) 2015-10-29 2015-10-29 Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
US15/299,645 US9899377B2 (en) 2015-10-29 2016-10-21 Insulated gate semiconductor device with soft switching behavior
CN201610966547.6A CN107017250B (zh) 2015-10-29 2016-10-28 具有软切换行为的绝缘栅半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015118524.5A DE102015118524B4 (de) 2015-10-29 2015-10-29 Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102015118524A1 DE102015118524A1 (de) 2017-06-01
DE102015118524B4 true DE102015118524B4 (de) 2022-01-27

Family

ID=58635688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015118524.5A Expired - Fee Related DE102015118524B4 (de) 2015-10-29 2015-10-29 Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US9899377B2 (de)
CN (1) CN107017250B (de)
DE (1) DE102015118524B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
JP6970632B2 (ja) * 2018-03-16 2021-11-24 株式会社東芝 半導体装置
CN109166918A (zh) * 2018-08-30 2019-01-08 中国科学院微电子研究所 一种绝缘栅双极晶体管及其制作方法
CN111735549A (zh) * 2019-03-25 2020-10-02 株洲中车时代电气股份有限公司 集成于igbt芯片的温度传感器及其制造方法
US11437337B2 (en) 2020-04-13 2022-09-06 Alibaba Group Holding Limited Using electrical connections that traverse scribe lines to connect devices on a chip
CN114725090B (zh) * 2022-05-24 2022-09-02 深圳芯能半导体技术有限公司 一种绝缘栅双极型晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045126A1 (de) 2005-09-26 2007-04-26 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE112010003113T5 (de) 2009-07-28 2012-09-27 Cree, Inc. Halbleitervorrichtungen mit elektroden mit integriertenwiderständen und diesbezügliche verfahren
US20150014743A1 (en) 2013-07-15 2015-01-15 Infineon Technoloiges Ag IGBT with Emitter Electrode Electrically Connected with an Impurity Zone

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3817380B2 (ja) * 1999-01-14 2006-09-06 ローム株式会社 絶縁ゲート型半導体装置
US20060273390A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. Gate contact and runners for high density trench MOSFET
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
US8946942B2 (en) * 2008-03-03 2015-02-03 Alpha And Omega Semiconductor Incorporated Robust semiconductor power devices with design to protect transistor cells with slower switching speed
EP2325896A4 (de) * 2008-09-12 2017-10-18 LG Chem, Ltd. Frontelektrode für eine solarzelle zur stromverlustminimierung und solarzelle damit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045126A1 (de) 2005-09-26 2007-04-26 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE112010003113T5 (de) 2009-07-28 2012-09-27 Cree, Inc. Halbleitervorrichtungen mit elektroden mit integriertenwiderständen und diesbezügliche verfahren
US20150014743A1 (en) 2013-07-15 2015-01-15 Infineon Technoloiges Ag IGBT with Emitter Electrode Electrically Connected with an Impurity Zone

Also Published As

Publication number Publication date
US20170125407A1 (en) 2017-05-04
CN107017250A (zh) 2017-08-04
US9899377B2 (en) 2018-02-20
CN107017250B (zh) 2020-10-23
DE102015118524A1 (de) 2017-06-01

Similar Documents

Publication Publication Date Title
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE102009005914B4 (de) Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102009061250B3 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19701189A1 (de) Halbleiterbauteil
DE102018203693A1 (de) Halbleitervorrichtung
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102017129955A1 (de) Halbleitervorrichtung mit einem barrierengebiet
DE102007055290B4 (de) Halbleitervorrichtung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE19720215A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017417

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee