CN203573977U - 封装密度大高频性能好的ic芯片堆叠封装件 - Google Patents

封装密度大高频性能好的ic芯片堆叠封装件 Download PDF

Info

Publication number
CN203573977U
CN203573977U CN201320660340.8U CN201320660340U CN203573977U CN 203573977 U CN203573977 U CN 203573977U CN 201320660340 U CN201320660340 U CN 201320660340U CN 203573977 U CN203573977 U CN 203573977U
Authority
CN
China
Prior art keywords
chip
salient point
chips
lead frame
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320660340.8U
Other languages
English (en)
Inventor
慕蔚
刘殿龙
张易勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201320660340.8U priority Critical patent/CN203573977U/zh
Application granted granted Critical
Publication of CN203573977U publication Critical patent/CN203573977U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型提供了一种封装密度大高频性能好的IC芯片堆叠封装件，多圈QFN引线框架上堆叠有偶数层的IC芯片，奇数层为不带凸点IC芯片，偶数层为倒装的带凸点IC芯片，不带凸点IC芯片与内引脚相连；AAQFN引线框架上堆叠有偶数层的IC芯片，奇数层为带凸点IC芯片，偶数层为倒装的不带凸点IC芯片，不带凸点IC芯片与内引脚相连接；相邻IC芯片之间通过高温UV膜粘接。晶圆减薄划片、上芯、压焊、塑封、分离引脚、化学镀、打印、分离产品、检验、测试、包装，制得封装密度大高频性能好的IC芯片堆叠封装件。本封装件能替代基板生产的CPS，实现IC芯片灵活应用于引线框架的CSP封装，提高生效率及节约生产成本。

Description

封装密度大高频性能好的IC芯片堆叠封装件
技术领域
本实用新型属于电子信息自动化元器件制造技术领域，涉及一种多IC芯片堆叠封装件，具体涉及一种封装密度大高频性能好的IC芯片堆叠封装件。 
背景技术
随着电子市场对更小、更轻、更薄的各种多功能手机需求的扩大和PAD级别的电子器件应用的增长，促使电子工业集成电路封装向小型化、多功能方向发展，堆叠封装已成为满足产品更小、更轻、更多功能的一种重要的技术手段。它使单个封装体内可以堆叠多个IC芯片，实现有限空间的容量的倍增；它将芯片直接互连，促使键合线明显缩短，信号传输更快且受到的干扰更小；并且，同本封装件类产品芯片叠加，内存更大，多个不同本封装件功能芯片堆叠在一起，可使单个封装实现更多功能，具有功耗低、速度快等优点。随着减薄、划片、上芯、键合、塑封等工艺水平的提高，堆叠封装技术可以满足不同本封装件客户多叠层、多引脚、高密度、高可靠性及封装多结构多样化的要求。但目前的引脚数少和高线弧叠层的QFN及其它封装形式不能满足于多I/O低弧度焊线的要求，制约产品封装密度，影响高频性能的局限性问题。 
实用新型内容
本实用新型的目的是提供一种多圈QFN的IC芯片堆叠封装件，引脚数较多，且低线弧叠层，提高产品的封装密度。 
为实现上述目的，本实用新型所采用的技术方案是：一种封装密度大高频性能好的IC芯片堆叠封装件，包括引线框架和塑封体，引线框架采用多圈QFN引线框架时，引线框架上堆叠有至少两层IC芯片，且IC芯片总层数为偶数，处于奇数层的IC芯片为不带凸点IC芯片，处于偶数层的IC芯片为带凸点IC芯片，带凸点IC芯片倒装，第一层不带凸点IC芯片通过第一键合线与第一内引脚相连接，其余不带凸点IC芯片通过键合线与第二内引脚相连接； 
引线框架采用AAQFN引线框架时，引线框架上堆叠有至少两层IC芯片，且IC芯片总层数为偶数，处于奇数层的IC芯片为带凸点IC芯片，处于偶数层的IC芯片为不带凸点IC芯片，带凸点IC芯片倒装，第一层带凸点IC芯片上的凸点与第一内引脚相连接，所有不带凸点IC芯片通过键合线与第二内引脚相连接；
所述带凸点IC芯片的尺寸小于相邻的不带凸点IC芯片的尺寸；相邻两IC芯片之间通过高温UV膜粘接。
本实用新型制造方法可以根据客户需要，在裸铜框架板上自主设计开发高密度窄节距引线框架，以及适合倒装上芯及下填充、塑封；框架背面减薄、多次钝化及蚀刻、生长金属层、制作UBM层及植球的生产制造工艺，制造的AAQFN堆叠封装产品，替代基板生产的CPS，实现IC芯片灵活应用于引线框架的CSP封装，相比基板生产的CPS提高了生效率及节约了生产成本。 
附图说明
图1是本实用新型中2层IC芯片堆叠封装件的结构示意图。 
图2是本实用新型中4层IC芯片堆叠封装件的结构示意图。 
图3是本实用新型中6层IC芯片堆叠封装件的结构示意图。 
图4是本实用新型中6层以上IC芯片堆叠封装件的结构示意图。 
图5是本实用新型中采用AAQFN引线框架的2层IC芯片堆叠封装件的结构示意图。 
图6是本实用新型中采用AAQFN引线框架的4层IC芯片堆叠封装件的结构示意图。 
图7是本实用新型中采用AAQFN引线框架的6层IC芯片堆叠封装件的结构示意图。 
图8是本实用新型中采用AAQFN引线框架的6层以上IC芯片堆叠封装件的结构示意图。 
图9是本实用新型中采用的塑封下填充示意图。 
图中，1.引线框架，2.第一IC芯片，3.第一粘片胶，4.第一内引脚，5.第二内引脚，6.塑封体，7.第二IC芯片，8.第一键合线，9.第二粘片胶，10.第三IC芯片，11.第四IC芯片，12.第二键合线，13.第三粘片胶，14.第五IC芯片，15.第六IC芯片，16.第三键合线，17.第七IC芯片，18.第八IC芯片，19.第九IC芯片，20.第十IC芯片，21.第十一IC芯片，22.第十二IC芯片，23.下填充料。 
具体实施方式
下面结合附图和具体实施方式对本实用新型进行详细说明。 
本实用新型封装件分为多圈QFN的IC芯片堆叠封装件和AAQFN的IC芯片堆叠封装件。下面进行分别说明： 
一、多圈QFN的IC芯片堆叠封装件
如图1所示，其中2层IC芯片堆叠封装件，包括引线框架1，引线框架1两侧、沿远离引线框架1的方向依次设有第一内引脚4和第二内引脚5；引线框架1上粘贴有第一IC芯片3，第一IC芯片3通过第一粘片胶3粘贴于引线框架1上，第一IC芯片3上粘贴有第二IC芯片7，第二IC芯片7为带凸点的IC芯片，该带凸点的IC芯片倒置，即带凸点的IC芯片的凸点与第一IC芯片3粘接，第二IC芯片7通过高温UV膜粘贴于第一IC芯片3上，第二IC芯片7上的芯片凸点之间填充后下填充料23；第一IC芯片3通过第一键合线8与第一内引脚4相连接，引线框架1上封装有塑封体6,；引线框架1、第一IC芯片3、第二IC芯片7、第一内引脚4、第二内引脚5、第一键合线7和所有的粘贴膜均封装于塑封体6内。
如图2所示，其中4层IC芯片堆叠封装件，其结构与图1所示2层IC芯片堆叠封装件的结构基本相同，4层IC芯片堆叠封装件就是在2层IC芯片堆叠封装件的基础上增加了两层IC芯片，即第二IC芯片7上粘接有第三IC芯片10，第三IC芯片10通过第二粘片胶9粘贴于第二IC芯片7上，第二粘片胶9为高温UV膜；第三IC芯片10上粘贴有第四IC芯片11，第四IC芯片11为带凸点的IC芯片，该IC芯片倒置，即带凸点的IC芯片的凸点与第三IC芯片10粘贴，每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；第三IC芯片10通过第二键合线12与第二内引脚5相连接。第二粘片胶9、第三IC芯片10、第四IC芯片11和第二键合线12也全部封装于塑封体6内。 
如图3，其中6层IC芯片堆叠封装件，其结构与如图2所示的4层IC芯片堆叠封装件的结构基本相同，6层IC芯片堆叠封装件就是在4层IC芯片堆叠封装件的基础上增加了两层IC芯片，即：第四IC芯片11上粘接有第五IC芯片14，第五IC芯片14通过第三粘片胶13粘贴于第四IC芯片11上，第三粘片胶13采用高温UV膜，第五IC芯片14上粘贴有第六IC芯片15，第六IC芯片15采用凸点IC芯片，第六IC芯片15倒置，第六IC芯片15的凸点与第五IC芯片14粘贴，每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；第五IC芯片14通过第三键合线16与第二内引脚5相连。第五IC芯片14、第六IC芯片15、第三粘片胶13和第三键合线16也全部封装于塑封体6内。 
超过六层IC芯片堆叠的封装件，如图4所示。就是以6层IC芯片堆叠封装件为基础，根据需要在6层IC芯片堆叠封装件最上层的IC芯片上堆叠相应数量的IC芯片，IC芯片堆叠的层数为偶数，且堆叠的带凸点的IC芯片与不带凸点IC芯片间隔设置，堆叠时采用高温UV膜粘贴相邻两层IC芯片，每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；堆叠的不带凸点IC芯片通过键合线与第二内引脚5相连接。所有IC芯片、所有键合线和所有高温UV膜均封装于塑封体6内。 
第一粘片胶3采用导电胶或导电胶膜；其余的粘片胶均采用高温UV膜。带凸点IC芯片的尺寸远小于不带凸点IC芯片的尺寸。 
二、AAQFN的IC芯片堆叠封装件 
其中的2层IC芯片堆叠封装件，如图5所示，包括AAQFN引线框架，该AAQFN引线框架上设有多排第一内引脚4，多排第一内引脚4的两侧分别设有一排第二内引脚5，多排第一内引脚4上粘贴有第七IC芯片17，第七IC芯片17为带凸点IC芯片，第七IC芯片17上芯片凸点的排数与AAQFN引线框架上第一内引脚4的排数相同，一排凸点与一排第一内引脚4相粘接；第七IC芯片17上通过高温UV膜粘贴有第八IC芯片18，第二IC芯片17上的芯片凸点之间填充有下填充料23；第八IC芯片18通过第一键合线8与第二内引脚5相连接。AAQFN引线框架、所有的第一内引脚4、所有的第二内引脚5、第七IC芯片17、第八IC芯片18和第一键合线9均封装于塑封体6内。
其中的4层IC芯片堆叠封装件，如图6所示，该4层IC芯片堆叠封装件以图5所示的2层IC芯片堆叠封装件为基础，在第八IC芯片18上堆叠两层IC芯片。即：第八IC芯片18上粘贴有第九IC芯片19，第九IC芯片19为带凸点IC芯片，第九IC芯片19上的凸点通过高温UV膜与第八IC芯片18相粘接，第九IC芯片19上粘贴有第十IC芯片20，第十IC芯片20通过高温UV膜粘贴于第九IC芯片19上，每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；第十IC芯片20通过第二键合线12与第二内引脚5相连接。第九IC芯片19、第十IC芯片20和第二键合线12也封装于塑封体6内。 
其中的6层IC芯片堆叠封装件，如图7所示，该6层IC芯片堆叠封装件以图6所示的4层IC芯片堆叠封装件为基础，在第十IC芯片20上堆叠两层IC芯片。即：第十IC芯片20上粘贴有第十一IC芯片21，第十一IC芯片21为带凸点IC芯片，第十一IC芯片21上的凸点通过高温UV膜与第十IC芯片20相粘接，第十一IC芯片21上粘贴有第十二IC芯片22，第十二IC芯片22通过高温UV膜粘贴于第十一IC芯片21上，每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；第十二IC芯片22通过第三键合线16与第二内引脚5相连接。第十一IC芯片21、第十二IC芯片22和第二键合线16也封装于塑封体6内。 
其中的超过六层IC芯片堆叠的封装件，如图8所示。就是以图7所示的6层IC芯片堆叠封装件为基础，根据需要在6层IC芯片堆叠封装件最上层的IC芯片上堆叠相应数量的IC芯片，IC芯片堆叠的层数为偶数，且堆叠的带凸点IC芯片与不带凸点IC芯片间隔设置，堆叠时采用高温UV膜粘贴相邻两层IC芯片，每个带凸点IC芯片上的芯片凸点之间均填充有下填充料23；堆叠的不带凸点IC芯片通过键合线与第二内引脚5相连接。所有IC芯片、所有键合线和所有高温UV膜均封装于塑封体6内。 
本封装件中倒装焊的带凸点IC芯片的尺寸远小于不带凸点IC芯片的尺寸，相邻两层IC芯片之间的高温UV膜的尺寸与不带凸点IC芯片的IC芯片尺寸基本相同。高温UV膜在高温下软化后可包封住下层焊线，并对下层焊线起到保护和支撑作用，防止冲线，提高测试良率。所有IC芯片通过金（铜）线键合与内引脚相连，构成电路的电源和信号通道。 
本实用新型封装件采用上芯压焊、倒装上芯组合堆叠封装的方法，在封装厚度允许范围内，可以任意增加堆叠层数，提高封装密度和增加电路功能和存贮密度。采用倒装粘片，既可降低每层平均厚度，又可提高电路使用频率。提高封装密度，缩短了信号传输距离，增大内存，使得产品功能多，高频性能好。并且，采用这种上芯、压焊、倒装上芯组合堆叠封装的方式，还可用于其他形式引线框架和基板材料封装。 
本实用新型封装件是针对目前的低引脚数和高线弧叠层的QFN及其它封装形式不能满足于多I/O低弧度焊线的要求，制约产品封装密度，影响高频性能的局限性问题而开发的。采用高温UV膜型上芯、压焊与倒装上芯，或者倒装上芯、高温UV膜型上芯与压焊组合的生产技术，生产多层堆叠封装产品，既提高了堆叠封装密度，又改善了高频性能。 
本实用新型封装件的制造方法： 
步骤1：减薄划片
采用厚胶膜防芯片凸点擦伤（通过DOE试验）、选用厚胶膜（膜厚≥150μm），全自动贴膜，切膜时根据晶圆定位边形状，设置对应的刀片运行轨迹参数和切膜速度，确保切膜刀片的运行轨迹随胶膜定位边而发生变化；切膜刀在接触晶圆边缘时的下刀速度为10～30mm/sec，切膜时，切膜刀与晶圆平面之间的夹角为75°～90°；对带凸点的晶圆和不带凸点的晶圆进行减薄和划片，减薄采用粗磨+细磨+腐蚀+抛光，晶圆厚度控制在150μm，晶圆背面粗糙度≤0.4μm；不带凸点的晶圆减薄时，采用粗磨+细磨+腐蚀+抛光工艺，晶圆最终厚度控制在100μm以内，减薄后的表面粗糙度≤0.3μm。
在减薄后的带凸点晶圆背面和不带凸点晶圆背面粘贴高温UV膜，然后采用双刀阶梯式防碎片划片工艺进行划片。 
步骤2：上芯 
对于多圈QFN的IC芯片堆叠封装件：取多圈QFN引线框架，使用带高温烘烤的高温UV膜和具有高温UV膜上芯的设备，将不带凸点的IC芯片上芯在多圈QFN引线框架上，在100℃～140℃的温度下烘烤1～2h；用金丝或铜线从该不带凸点的IC芯片上向第一内引脚平弧打线，形成第一键合线；然后使用倒装上芯机（型号：2S8912DA，先进太平洋香港有限公司制造），在该不带凸点的IC芯片上粘贴带凸点的IC芯片，使该带凸点的IC芯片上的凸点与带凸点的IC芯片粘接，并在带凸点芯片IC的芯片凸点之间填充下填料23，该倒装上芯过程中，采用倒装上芯及下填充工艺；若需堆叠更多层数的IC芯片，则按上述方法依次堆叠要求层数的IC芯片，且堆叠的IC芯片的层数为偶数，奇数层为不带凸点的IC芯片，偶数层为倒装的带凸点的IC芯片，从层数位于第三层的不带凸点的IC芯片开始往上，均用金丝或铜线以高低弧打线方式从所有不带凸点的IC芯片向第二内引脚打线；
对于AAQFN的IC芯片堆叠封装件：使用倒装上芯机将带凸点的IC芯片上芯到AAQFN引线框架上，使该带凸点的IC芯片上的凸点与的AAQFN引线框架上第一内引脚相粘接，并在带凸点IC芯片的芯片凸点与芯片凸点之间填充下填料23，该倒装上芯过程中，采用倒装上芯及下填充工艺；使用带高温烘烤的高温UV膜和具有高温UV膜上芯的设备，将不带凸点的IC芯片上芯在多圈QFN引线框架上，在100℃～140℃的温度下烘烤1～2h；用金丝或铜线从该不带凸点的IC芯片上向第一内引脚平弧打线，形成第一键合线；若需堆叠更多层数的IC芯片，则按上述先上芯带凸点的IC芯片后上芯不带凸点的IC芯片方法依次堆叠要求层数的IC芯片，且堆叠的IC芯片的层数为偶数，奇数层为倒装的带凸点的IC芯片，偶数层为不带凸点的IC芯片，从层数位于第四层的不带凸点的IC芯片开始往上，均用金丝或铜线以平弧打线方式从所有不带凸点的IC芯片向第二内引脚打线；倒装上芯及下填充工艺：在倒装上芯机上，先将带凸点IC芯片翻转，沾上焊料后，自动对准放置到倒装上芯的引线框架上相对应的UBM（metalization under bump，凸点下金属化）位置，如图9所示；整条框架上完芯片后，自动收入传递盒，整批芯片倒装上芯后的半成品引线框架传递盒送到回流焊工序。在通过DOE(Design of Experiment，试验设计)试验确定的回流焊温度曲线下，将芯片上的锡凸点、焊料和引线框架上相对应的UBM通过回流焊热熔，使得芯片与引线框架上的UBM牢固焊接在一起，直接替代了传统的上芯和压焊工艺。通过DOE(Design of Experiment，试验设计) 试验选取合适的下填充料（更小的填充物），在真空吸附下，使得下填充料能充分的将带凸点IC芯片的芯片凸点与芯片凸点间的空隙完全填充，不会有空洞，防止焊球在高温移位。下填充过程参见图9，即采用真空吸附方法，左端缺口是下填料进口，右端缺口是下填料出口和排气通道，在模具型腔内进行下填充。烘烤后高温UV膜软化，可将下层金线或铜线包围固定，避免塑封时冲丝。
步骤3：塑封及后固化 
采用低应力（α1≤1）、低吸湿（吸湿率≤0.2％）的符合欧盟VEEE、ROHS协会的环保塑封料及本公司实用新型的多段注塑型模型软件控制封装工艺（软件登记证号0276826），实现无离层、无空洞塑封；塑封后进行后固化。
步骤4：分离引脚 
采用本公司开发的蚀刻与磨削相结合去除引线框架背面大于框架厚度二分之一厚度铜层的方法（专利申请《四边扁平无引脚封装件及其生产方法》，申请号201210098828.6，公布号CV102629599A，公布日2012.08.08）或者激光切割引脚连筋的方法，实现多圈QFN封装产品的引脚分离。 
步骤5：化学镀 
如果采用激光切割分离引脚，则只需化学镀一层纯锡；
如果采用蚀刻与磨削相结合的方法切割分离引脚，则先镀一层铜，铜与铜结合好，镀铜与镀铜间结合好，然后再在所镀的铜层上镀纯锡；
由于前面的步骤已将引脚间的连筋去除，引脚间相互分离，因此不能采用电镀方法给引脚底面上镀锡，只能采用化学沉积方法镀锡。
步骤6：采用现有多圈QFN封装件的工艺进行打印、分离产品、检验、测试、包装，制得封装密度大高频性能好的IC芯片堆叠封装件。 
本实用新型堆叠封装方法也可在引线框架或基板材料的其他封装形式中使用。 
虽然结合优选实施例已经示出并描述了本实用新型，本领域技术人员可以理解，在不违背所附权利要求限定的本实用新型的精神和范围的前提下可以进行修改和变换。 

Claims (3)

1.一种封装密度大高频性能好的IC芯片堆叠封装件，包括引线框架和塑封体，其特征在于，引线框架采用多圈QFN引线框架时，引线框架上堆叠有至少两层IC芯片，且IC芯片总层数为偶数，处于奇数层的IC芯片为不带凸点IC芯片，处于偶数层的IC芯片为带凸点IC芯片，带凸点IC芯片倒装，带凸点IC芯片的芯片凸点之间填充有下填充料，第一层不带凸点IC芯片通过第一键合线与第一内引脚相连接，其余不带凸点IC芯片通过键合线与第二内引脚相连接；
引线框架采用AAQFN引线框架时，引线框架上堆叠有至少两层IC芯片，且IC芯片总层数为偶数，处于奇数层的IC芯片为带凸点IC芯片，处于偶数层的IC芯片为不带凸点IC芯片，带凸点IC芯片倒装，带凸点IC芯片的芯片凸点之间填充有下填充料，第一层带凸点IC芯片上的凸点与第一内引脚相连接，所有不带凸点IC芯片通过键合线与第二内引脚相连接。
2.根据权利要求1所述封装密度大高频性能好的IC芯片堆叠封装件，其特征在于，所述带凸点IC芯片的尺寸小于相邻的不带凸点IC芯片的尺寸。
3.根据权利要求1所述封装密度大高频性能好的IC芯片堆叠封装件，其特征在于，相邻两IC芯片之间通过高温UV膜粘接。
CN201320660340.8U 2013-10-24 2013-10-24 封装密度大高频性能好的ic芯片堆叠封装件 Expired - Fee Related CN203573977U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320660340.8U CN203573977U (zh) 2013-10-24 2013-10-24 封装密度大高频性能好的ic芯片堆叠封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320660340.8U CN203573977U (zh) 2013-10-24 2013-10-24 封装密度大高频性能好的ic芯片堆叠封装件

Publications (1)

Publication Number Publication Date
CN203573977U true CN203573977U (zh) 2014-04-30

Family

ID=50541691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320660340.8U Expired - Fee Related CN203573977U (zh) 2013-10-24 2013-10-24 封装密度大高频性能好的ic芯片堆叠封装件

Country Status (1)

Country Link
CN (1) CN203573977U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994005A (zh) * 2017-12-27 2018-05-04 天水华天科技股份有限公司 一种高可靠性阵列锁定式引线框架及其在封装件中的应用
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN107994005B (zh) * 2017-12-27 2024-07-05 天水华天科技股份有限公司 一种高可靠性阵列锁定式引线框架及该引线框架在封装件中的应用

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994005A (zh) * 2017-12-27 2018-05-04 天水华天科技股份有限公司 一种高可靠性阵列锁定式引线框架及其在封装件中的应用
CN107994005B (zh) * 2017-12-27 2024-07-05 天水华天科技股份有限公司 一种高可靠性阵列锁定式引线框架及该引线框架在封装件中的应用
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN110323198B (zh) * 2019-07-26 2024-04-26 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法

Similar Documents

Publication Publication Date Title
CN103022021B (zh) 半导体装置及其制造方法
TWI545723B (zh) Semiconductor device and method for manufacturing a multilayer semiconductor device
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN110197793A (zh) 一种芯片及封装方法
CN102222657A (zh) 多圈排列双ic芯片封装件及其生产方法
CN207852653U (zh) 具有天线组件的半导体封装结构
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN102263078A (zh) 一种wlcsp封装件
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN104051354A (zh) 半导体封装件及其制法
CN108598062A (zh) 一种新型三维集成封装结构
CN103730429A (zh) 封装结构
TW201250942A (en) Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
CN103904066A (zh) 一种倒装芯片堆叠封装结构及封装方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103066048B (zh) 具有支撑体的封装基板、封装结构及其制法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN109904079A (zh) 封装基板制造工艺、封装基板以及芯片封装结构
CN103730378A (zh) 封装结构的形成方法
CN203573977U (zh) 封装密度大高频性能好的ic芯片堆叠封装件
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN103745933B (zh) 封装结构的形成方法
CN109244058A (zh) 半导体封装结构及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430

Termination date: 20181024