【实用新型内容】
本实用新型的目的在于提供一种改进型低压振荡器,其最低工作电压较低,且电路结构简单。
为了解决上述问题,本实用新型提供一种改进型低压振荡器,其包括:依次串联的第一电流源、电阻、第一晶体管和电容,所述第一晶体管的栅极与所述第一电流源和所述电阻一端的连接节点相连,其漏极与所述电阻的另一端相连,其源极与所述电容的一端相连;所述控制信号产生电路,其包括反相器和依次串联的第二电流源和第二晶体管,所述第二电流源提供第二电流使得在所述第二晶体管导通时,所述第二电流流经所述第二晶体管,所述第二晶体管的栅极与所述电阻和第一晶体管之间的连接节点相连,所述第二晶体管和第二电流源之间的节点与所述反相器的输入端相连,所述反相器的输出端输出控制信号;放电控制电路基于所述控制信号对电容进行放电控制。
进一步的,当所述第二晶体管的栅极电压与源极电压之间的差值小于所述第二晶体管的阈值电压时,所述第二晶体管截止,所述反相器的输出端输出无效的控制信号;当所述第二晶体管的栅极电压与源极电压之间的差值大于所述第二晶体管的阈值电压时,所述第二晶体管导通,所述反相器的输出端输出有效的控制信号;所述放电控制控制电路在所述控制信号有效时对所述电容进行放电,在所述控制信号无效时禁止对所述电容进行放电。
进一步的,所述第一晶体管和所述第二晶体管为NMOS晶体管,所述电容的另一端接地,所述第二晶体管的漏极与所述第二电流源相连,其源极接地,
所述第一电流源提供第一电流经所述电阻和第一晶体管给所述电容充电。
进一步的,所述第一晶体管和所述第二晶体管为PMOS晶体管,所述电容的另一端接电源,所述第二晶体管的漏极与所述第二电流源相连,其源极电源。
进一步的,所述放电控制电路包括第三晶体管或者第三三极管,所述第三晶体管的栅极为所述放电控制电路的控制信号接收端,所述第三晶体管的源极和漏极分别于所述电容的两端相连。
进一步的,所述第一晶体管的衬底与其源极相连。
进一步的,所述第一晶体管的阈值电压和第二晶体管的阈值电压相同,且两个晶体管的沟道的宽度和长度也相同。
进一步的,所述第一晶体管和电容之间的节点与所述振荡器的输出端相连。
与现有技术相比,本实用新型提供一种改进型低压振荡器,其最低工作电压较低,且电路结构简单。
【具体实施方式】
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明,本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图2所示,其为本实用新型在一个实施例中的改进型低压振荡器的电路示意图。所述振荡器包括依次串联的第一电流源I1、电阻R1、第一NMOS晶体管MN1和电容C1,控制信号产生电路210和放电控制电路220。
所述依次串联的第一电流源I1、电阻R1、第一NMOS晶体管MN1和电容C1连接于电源VDD和地节点之间,其中,所述第一NMOS晶体管MN1的栅极与所述第一电流源I1和电阻R1一端的连接节点D相连,其漏极与电阻R1的另一端相连,其衬底接地,其源极与电容C1的一端相连,电容C1的另一端接地;所述第一NMOS晶体管MN1的源极和电容C1的一端的连接节点VC与所述振荡器的输出端Ramp相连。所述第一电流源I1提供第一电流经所述电阻R1和第一NMOS晶体管MN1给所述电容C1充电以得到充电电压VC(即节点VC的电压)。
所述控制信号产生电路210包括反相器INV1,依次串联于电源VDD和地节点之间的第二电流源I2和第二NMOS晶体管MN2。其中,所述第二NMOS晶体管MN2的漏极与所述第二电流源I2相连,其源极接地,所述第二电流源I2提供第二电流使得在所述第二NMOS晶体管MN2导通时,所述第二电流流经所述第二NMOS晶体管MN2。所述第二NMOS晶体管MN2的栅极与所述电阻R1和第一NMOS晶体管MN1之间的连接节点B相连,所述第二NMOS晶体管MN2和第二电流源I2之间的节点A与所述反相器INV1的输入端相连,所述反相器INV1的输出端输出控制信号CLK。
所述控制信号产生电路210基于所述连接节点B的电压产生并输出所述控制信号CLK。具体为:当所述第二NMOS晶体管MN2的栅极电压(即节点B的电压)与其源极电压(在本实施例中,所述电源电压等于接地电压即零电压)之间的差值小于所述第二NMOS晶体管MN2的阈值电压时,所述第二NMOS晶体管MN2截止,节点A输出高电平信号给所述反相器INV1的输入端,所述反相器INV1的输出端输出的控制信号CLK为低电平(即无效的控制信号);当所述第二MNOS晶体管MN2的栅极电压与其源极电压之间的差值大于所述第二NMOS晶体管MN2的阈值电压时,所述第二NMOS晶体管MN2导通,节点A输出低电平信号给所述反相器INV1的输入端,所述反相器INV2的输出端输出的控制信号CLK为高电平(即有效的控制信号)。
所述放电控制电路220基于所述控制信号CLK对电容C1进行放电控制。所述放电控制电路220在所述控制信号CLK有效时对所述电容C1进行放电,在所述控制信号CLK无效时禁止对电容C1进行放电。在图2所示的实施例中,所述放电控制电路220包括第三NMOS晶体管MN3,所述第三NMOS晶体管MN3的栅极为所述放电控制电路220的控制信号接收端,所述第三NMOS晶体管MN3的源极和漏极分别连接于所述电容C1的两端,所述第三NMOS晶体管MN3的衬底接地。所述第三NMOS晶体管MN3也可以替换为其他等效电子开关器件,比如,NPN(Negative-Positive-Negative)三极管。
以下详细阐述图2所示的改进型低压振荡器的工作过程。
在图2所示的实施例中,设置所述第一NMOS晶体管MN1的阈值电压和第二NMOS晶体管MN2阈值电压相同,且两者的沟道的宽度和长度也完全相同。
初始状态时,电容C1两端的电压差为零,由于所述电容C1的一端接地,且电容C1的电压(其等于节点VC的电压)等于输出端RAMP的电压,因此,初始状态时输出端RAMP的电压等于零。又由于此时所述第二NMOS晶体管MN2的栅极电压和其源极电压的差值(其等于节点B的电压)VGSN1–I1.R1,其小于第二NMOS晶体管MN2的阈值电压,因此,所述第二NMOS晶体管MN2截止,所述第一电流源I1对电容C1进行充电,并且节点A输出高电平信号给所述反相器INV1的输入端,所述反相器INV1的输出端输出的控制信号CLK为低电平,所述CLK信号传输给所述第三NMOS晶体管MN3的栅极,使第三NMOS晶体管MN3截止。也就是说,初始状态,所述第一电容C1的电压等于零,输出端RAMP的电压等于零,第三晶体管MN3截止,第一电流源I1开始对电容C1充电。
根据公式Q=CV可知,在电容一定的情况下,充电量与电压成正比,其中Q为充电电量,C为电容的电容值,V为电容两端的电压。也就是说,从初始状态起,随着第一电流I1对电容C1逐渐充电,电容C1上的电压VC不断升高,输出端Ramp电位逐渐升高,直到输出端Ramp的电压大于I1.R1时,节点D的电压大于VGSN1+I1.R1,节点B的电压大于VGSN1,即所述第二MNOS晶体管MN2的栅极电压与其源极电压之间的差值大于所述第二NMOS晶体管MN2的阈值电压,所述第二NMOS晶体管MN2导通,节点A由高电平翻转为低电平,所述反相器INV1的输出端输出的控制信号CLK为高电平,所述CLK信号传输给所述第三NMOS晶体管MN3的栅极,使第三NMOS晶体管MN3导通,由所述第三晶体管MN3对所述电容C1迅速放电。
由于MOS管对电容放电速度非常快,因此,电容C1的放电时间远远小于充电时间,放电结束时,所述电容C1两端的电压差为零,即电容C1的电压放电至零,输出端RAMP的电压等于零。当所述第一电容C1的电压放电至零时,如上所述,第三晶体管MN3截止,第一电流源I1再次对电容C1充电......,周而复始,电容C1反复被充电和放电,致使该振荡器的输出端RAMP的电压逐渐升高再迅速降低,进而在RAMP端形成锯齿波的振荡波形。
请参考图3所示,其为图2中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。该图横坐标表示时间,纵坐标表示电压,其中,锯齿波RAMP的上升阶段为第一电容C1的充电时间,下降阶段为第一电容C1的放电时间。根据上述工作原理,充电时间等于I2.R1.C1/I1,其中I1为电流源I1的电流值,I2为电流源I2的电流值,R1为电阻R1的电阻值,C1为电容C1的电容值,并且由上述分析容易得知所述锯齿波RAMP的峰值为I1.R1,峰谷为零。
综上所述,图2所示的振荡器也可以实现输出锯齿波RAMP信号。但是,其需要的最低工作电压为VGSN1+I1.R1+VDS_I1,其中VDS_I1为第一电流源I1的电压降,一般为一个处于饱和区PMOS管的源漏电压,可以设计VDS_I1为0.1V,VGSN1为第一NMOS晶体管MN1的栅源电压,对于一般5V的CMOS工艺中,VGSN1为0.7V,,如果设计I1.R1=0.1V,则图2所示的振荡器的最低工作电源电压为0.7V+0.1V+0.1V=0.9V。比图1中现有技术的振荡器的最低工作电源电压1.6V要低很多。此外,本图2所示的振荡器比图1所示的现有技术中的振荡器的电路结构更简单,其占用的芯片面积更小,从而降低芯片成本。
需要说明的是,第一电流源I1的电流值和第二电流源I2的电流值成预定比例,即可以设计第一电流源的电流值I1等于第二电流源的电流值I2,也可以设计第一电流源的电流值I1等于N.I2,N为自然数。为了减小电容C1的充电时间对第一电流源I1和第二电流源I2的影响,可以对第一电流源I1和第二电流源I2采取集成电路中常用的匹配技术,这样,所述第一电流源I1的电流值和第二电流源I2的电流值的比例可以被设计为一个不受温度,电源电压和工艺变化影响的常数,从而提高振荡器的振荡周期精度。
为了提高图2所示的振荡器的振荡周期精度,还可以进行如下改进。请参考图4所示,其为本实用新型在另一个实施例中的改进型低压振荡器的电路示意图。其与图2所示的振荡器的区别在于,将所述第一NMOS晶体管MN1的衬体改为与其源极相连。这样能消除衬偏效应对阈值电压的影响,使得第二NMOS晶体管MN2的栅源电压VGSN2与第一NMOS晶体管MN1的栅源电压VGSN1更匹配,从而使非理想因素对振荡器的振荡周期精度的影响更小。
请参考图5所示,其为本实用新型中采用PMOS晶体管的改进型低压振荡器的电路示意图;请参考图6所示,其为图5中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。由于其实质内容与上述采用NMOS晶体管的振荡器相同,因此,不再累述介绍。
在本实用新型中,“连接”、相连、“连”、“接”等表示电性相连的词语,如无特别说明,则表示直接或间接的电性连接。
需要指出的是,熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地,本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方式。