CN102200797B - 基准电压电路 - Google Patents

基准电压电路 Download PDF

Info

Publication number
CN102200797B
CN102200797B CN201110080233.3A CN201110080233A CN102200797B CN 102200797 B CN102200797 B CN 102200797B CN 201110080233 A CN201110080233 A CN 201110080233A CN 102200797 B CN102200797 B CN 102200797B
Authority
CN
China
Prior art keywords
reference voltage
mos transistor
grid
circuit
enhancement mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110080233.3A
Other languages
English (en)
Other versions
CN102200797A (zh
Inventor
铃木照夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102200797A publication Critical patent/CN102200797A/zh
Application granted granted Critical
Publication of CN102200797B publication Critical patent/CN102200797B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供电路规模小且具有电压有连续性的软起动功能的基准电压电路。一种基准电压电路，其中包括基准电压部和软起动电路，该基准电压部包括耗尽型MOS晶体管和第一增强型MOS晶体管，该软起动电路包括：第二增强型MOS晶体管，其栅极与第一增强型MOS晶体管的栅极及漏极连接，且漏极与基准电压电路的输出端子连接；MOS开关，其一个端子与基准电压部的输出端子连接，且另一端子与第二增强型MOS晶体管的漏极连接；以及恒流源和电容，它们在电源与接地间串联连接。

Description

基准电压电路
技术领域
本发明涉及基准电压电路，更具体涉及具有基准电压经过既定时间逐渐上升的软起动(soft start)功能的基准电压电路。
背景技术
一般，具有软起动功能的基准电压电路中，将从恒流源对电容器进行充电的充电期间设定为软起动时间。当被充电的电压超过既定电压时，开关被切换，进行从软起动电压到既定的基准电压的变换(例如，参照专利文献1)。
对传统的基准电压电路进行说明。图2是传统的基准电压电路的电路图。基准电压电路包括恒压源101和软起动电路。软起动电路包括比较器103、延迟电路104、恒流源102、电容C、电阻R和开关SW1～SW3。
恒流源102和电容C的接点，与基准电压电路的输出端子Vref连接。比较器103的非反相输入端子与输出端子Vref连接，而反相输入端子经由偏置电压Vos而与恒压源101的输出端子连接。比较器103的输出端子与开关SW2、恒流源102、和延迟电路104连接。延迟电路104的输出端子与开关SW3连接。
电容C从恒流源102接受恒流Ic的电流而被充电。比较器103比较从恒压源101的输出电压Vbgr减去既定的偏置电压Vos后的电压与恒流源102和电容C的接点的电压，输出与其比较结果对应的输出电压。若恒流源102和电容C的接点的电压高于从恒压源101的输出电压Vbgr减去期望的偏置电压Vos的电压，则开关SW2导通，且停止恒流源102的电流供给，而延迟电路104开始动作。当开关SW2导通时，从恒压源101经由电阻R而与RC的时间常数匹配地向电容C充电。延迟电路104的输出与开关SW3连接，自延迟电路104开始动作起经过既定时间后使开关SW3导通。如果开关SW3导通，恒压源101的输出电压Vbgr就直接与基准电压Vref连接。
对传统的基准电压电路的动作进行说明。
在开关SW1导通的状态下，基准电压电路停止动作，输出端子Vref的基准电压成为0V。
当开关SW1截止时，基准电压电路就开始动作。从恒流源102接受恒流Ic的电流，开始对电容C的恒流充电。此时，基准电压Vref按照恒流Ic和电容C的电容值，直线上升。若被充电到电容C的电压超过Vbgr-Vos，则比较器103的输出信号反相，因此开关SW2导通，恒流源102停止电流供给，延迟电路104开始动作。由于恒流源102停止电流供给，能够用恒流源101的输出电压Vbgr，经由电阻R而进行对电容C的充电。
自延迟电路104开始动作起经过既定时间之后，开关SW3会导通，从而恒流源101的输出电压Vbgr直接成为基准电压Vref。
专利文献1：日本特开2000-56843号公报
在传统的基准电压电路中，通过用开关进行切换，设定软起动期间和既定的Vref电压。这时，开关的切换信号，需要用于比较内部的基准电压和软起动电压的比较器和延迟电路，因此电路规模会变大。
而且，存在的问题是由于用开关切换软起动期间和基准电压输出期间，所以直线上升的基准电压不连续。
发明内容
本发明鉴于上述课题而成，提供具有在基准电压不产生不连续的软起动功能的基准电压电路。
为了解决上述课题，本发明的基准电压电路为如下的构成。
一种基准电压电路，具备基准电压部和软起动电路，该基准电压部包括耗尽型MOS晶体管和第一增强型MOS晶体管，其特征在于，软起动电路包括：第二增强型MOS晶体管，其栅极与所述第一增强型MOS晶体管的栅极及漏极连接，而漏极与基准电压电路的输出端子连接；MOS开关，其一个端子与基准电压部的输出端子连接，另一端子与所述第二增强型MOS晶体管的漏极连接；以及恒流源和电容，它们在电源与接地之间串联连接，通过用恒流源的电流对电容进行充电时的电压，使MOS开关逐渐导通，从而使基准电压逐渐上升。
(发明效果)
依据上述那样的本发明的基准电压电路，由于不需要用于生成开关SW的切换信号的比较器和延迟电路，能够削减电路规模。通过减小芯片尺寸，得到能够抑制制造成本而制作低价的制品的效果。
而且，在从软起动动作到稳定动作为止的期间，得到基准电压的输出连续。
再者，在基准电压电路的输出端子仅与MOS晶体管的栅极连接这样的情况下，软起动动作的基准电压的初始值也成为0V，因此能够进行稳定的软起动动作。
附图说明
图1是第一实施例的具有软起动功能的基准电压电路的电路图。
图2是传统的具有软起动功能的基准电压电路的电路图。
图3是第一实施例的具有软起动功能的基准电压电路的动作说明图。
图4是表示另一例第一实施例的具有软起动功能的基准电压电路的电路图。
图5是第二实施例的具有软起动功能的基准电压电路的电路图。
具体实施方式
以下，参照附图，对第一实施例的基准电压电路进行说明。
实施例1
图1是本发明的具有软起动功能的基准电压电路的电路图。
基准电压电路包括基准电压发生部和软起动电路。基准电压发生部具备耗尽型MOS晶体管20和第一增强型MOS晶体管21。软起动电路具备恒流源10、电容11、MOS开关12、和第二增强型MOS晶体管22。
耗尽型MOS晶体管20，其漏极与电源连接，且栅极与源极连接。第一增强型MOS晶体管21，其栅极与漏极连接，且源极接地。耗尽型MOS晶体管20的栅极和源极，与第一增强型MOS晶体管21的栅极和漏极连接，该连接点成为基准电压发生部的输出端子。
第二增强型MOS晶体管22，其栅极与第一增强型MOS晶体管21的栅极和漏极连接，且源极接地，而漏极与基准电压Vref的输出端子连接。MOS开关12在基准电压发生部的输出端子与第二增强型MOS晶体管22的漏极之间连接，是由节点N1的电压来控制导通/截止的MOS开关。
电容11将一侧连接到恒流源10，并将另一方接地。恒流源10和电容11的连接点，用于MOS开关12的控制信号。
接着，对基准电压电路的动作进行说明。
基准电压电路在被施加电源电压时，基准电压发生部和软起动电路如下进行动作。
耗尽型MOS晶体管20中，电流从漏极流入源极。流入耗尽型MOS晶体管20的电流，从第一增强型MOS晶体管21的漏极流入接地。然后，在基准电压发生部的输出端子产生的电压Vref1，由从第一增强型MOS晶体管21的漏极流入接地的电流来确定。
恒流源10使恒流Ic流动，从而开始对电容11的充电。这时，节点N1的电压，由于电容11没有被充分地充电而与接地电压相等。因而，MOS开关12截止。第二增强型MOS晶体管22中，栅极上被施加电压Vref1，但是，由于与漏极连接的MOS开关12截止，所以不会有漏极电流流过。因而，输出到基准电压电路的输出端子的基准电压Vref成为0V。
其后，如果继续电容11借助恒流Ic的充电且节点N1的电压上升，MOS开关12就会逐渐导通。因而，耗尽型MOS晶体管20的电流也开始在第二增强型MOS晶体管22中流过。由于在第二增强型MOS晶体管22中有电流开始逐渐流动，基准电压Vref逐渐上升，从而成为软起动动作。
其后，当电容11用恒流Ic来被充分充电时，MOS开关12就会完全导通，导通电阻成为充分小的能忽略不计程度的值。在此，在使第一增强型MOS晶体管21和第二增强型MOS晶体管22的尺寸相同的情况下，若MOS开关12完全导通，则在两个增强型MOS晶体管中有相同的电流流过，电压Vref1和基准电压Vref就会大致相等。通过将在第一增强型MOS晶体管21及第二增强型MOS晶体管22中流过相同的电流时的电压设为基准电压Vref，基准电压能够从软起动期间起维持连续性的状态到达基准电压Vref。
接着，参照图3所示的动作说明图，进行动作的说明。
在时间T0的定时被施加电源电压。在耗尽型MOS晶体管20与第一增强型MOS晶体管21的连接点产生电压Vref1。直到时间T1，节点N1的电压不会上升，因此MOS开关12截止，从而电压Vref1不会输出到基准电压电路的输出端子。然后，第二增强型MOS晶体管22导通，因此基准电压Vref成为0V。
从时间T1的定时起MOS开关12逐渐导通，开始有电流流入第二增强型MOS晶体管22，基准电压Vref逐渐上升。由于流入第一增强型MOS晶体管21的电流减少，电压Vref1下降。在时间T2的定时，流入第一增强型MOS晶体管21的电流和流入第二增强型MOS晶体管22的电流成为相同。但是，因为MOS开关12的导通电阻的影响而电压Vref1成为比基准电压Vref大的电流值。然后，在时间T3的定时，MOS开关12的导通电阻成为充分小的能忽略不计程度的值，因此电压Vref1和基准电压Vref会大致相等。
经以上操作，节点N1的电压逐渐上升而MOS开关12的导通电阻下降，并且电压Vref1逐渐下降，与之相反地，基准电压Vref逐渐上升，从而成为电压有连续性的软起动动作。
而且，在第二增强型MOS晶体管22的作用下，基准电压Vref的初始值成为0V，能够进行稳定的软起动动作。
再者，通过改变电容11和恒流源10的设定，能够任意地设定软起动期间。
此外，参照图1的电路，说明了本发明的基准电压电路的实施方式，但是如图4的电路那样，根据导通/截止(ONOFF)控制信号，也可以进行软起动动作。在图4的电路中，开关SW13、开关SW14、开关SW15受导通/截止控制信号的控制。即，当导通/截止控制信号从导通变为截止时，与图1的电路同样地进行软起动动作。
实施例2
图5是本发明的具有软起动功能的基准电压电路的第二实施方式的电路图。与图1不同之处是耗尽型MOS晶体管20和第一增强型MOS晶体管21被变更为耗尽型MOS晶体管501和增强型PMOS晶体管502、503和增强型MOS晶体管504这一点。
耗尽型MOS晶体管501中，栅极及源极被接地，而漏极与增强型PMOS晶体管502的漏极及栅极连接。增强型PMOS晶体管502中，源极与电源端子连接。增强型PMOS晶体管503中，栅极与增强型PMOS晶体管502的栅极连接，且漏极与增强型MOS晶体管504的漏极及栅极连接，而源极与电源端子连接。增强型MOS晶体管504中，栅极及漏极与MOS开关12及第二增强型MOS晶体管22的栅极连接，且源极被接地。
接着，对第二实施方式的基准电压电路的动作进行说明。若被施加电源电压，则有电流流入耗尽型MOS晶体管501，经由增强型PMOS晶体管502、503的电流镜而有电流流入增强型MOS晶体管504。然后，由于有电流流入增强型MOS晶体管504，所以在栅极和源极间产生电压Vref1，并且输入到MOS开关12及第二增强型MOS晶体管22的栅极。
恒流源10使恒流Ic流过而开始对电容11进行充电。此时，由于电容11没有被充分充电，所以节点N1的电压与接地电压相等。因而，MOS开关12截止。第二增强型MOS晶体管22中，栅极上被施加电压Vref1，但是，由于与漏极连接的MOS开关12截止，所以没有漏极电流流动。因而，输出到基准电压电路的输出端子的基准电压Vref成为0V。
其后，如果继续电容11借助恒流Ic的充电且节点N1的电压上升，则MOS开关12就会逐渐导通。因而，增强型PMOS晶体管503的电流也开始在第二增强型MOS晶体管22流动。由于在第二增强型MOS晶体管22中有电流开始逐渐流动，所以基准电压Vref逐渐上升，从而成为软起动动作。
其后，当电容11借助恒流Ic而被充分充电时，MOS开关12就会完全导通，导通电阻成为充分小的能够忽略不计程度的值。在此，在使增强型MOS晶体管504和第二增强型MOS晶体管22做成相同尺寸的情况下，若MOS开关12完全导通，则在两个增强型MOS晶体管中会流过相同的电流，电压Vref1和基准电压Vref成为大致相等。通过将在增强型MOS晶体管504及第二增加型MOS晶体管22中流过相同电流时的电压成为基准电压Vref，能够从软起动期间起基准电压维持连续性的状态达到基准电压Vref。
经以上的操作，节点N1的电压逐渐上升而MOS开关12的导通电阻下降，且电压Vref1逐渐下降，与之相反地，基准电压Vref逐渐上升，从而成为电压具有连续性的软起动动作。
而且，在第二增强型MOS晶体管22的作用下，基准电压Vref的初始值成为0V，能够进行稳定的软起动动作。
再者，通过改变电容11和恒流源10的设定，能够任意地设定软起动期间。
附图标记说明
10           恒流源
11           电容
12           MOS开关
20、501      耗尽型MOS晶体管
21、22、504  增强型MOS晶体管
101          恒压源
102          恒流源
103          比较器
104          延迟电路
502、503     增强型PMOS晶体管

Claims (1)

1.一种基准电压电路，具备基准电压部和软起动电路，该基准电压部包括耗尽型MOS晶体管和第一增强型MOS晶体管，所述耗尽型MOS晶体管的漏极与电源连接，栅极和源极与所述第一增强型MOS晶体管的栅极和漏极连接，所述第一增强型MOS晶体管的源极接地，其特征在于，
所述软起动电路包括：
第二增强型MOS晶体管，其栅极与所述第一增强型MOS晶体管的栅极及漏极连接，且漏极与所述基准电压电路的输出端子连接，源极接地；
MOS开关，其一个端子与所述基准电压部的输出端子连接，且另一端子与所述第二增强型MOS晶体管的漏极连接；以及
恒流源和电容，它们在电源与接地间串联连接，
利用由所述恒流源的电流来对所述电容进行充电时的电压，使所述MOS开关逐渐导通，从而使基准电压逐渐上升。
2．一种基准电压电路，具备基准电压部和软起动电路，该基准电压部包括：耗尽型MOS晶体管，其栅极及源极接地；第一增强型PMOS晶体管，其源极与电源端子连接，且栅极及漏极与所述耗尽型MOS晶体管的漏极连接；第二增强型PMOS晶体管，其栅极与所述第一增强型PMOS晶体管的栅极连接，且源极与电源端子连接；以及第一增强型NMOS晶体管，其栅极及漏极与所述第二增强型PMOS晶体管的漏极连接，源极接地，其特征在于，
所述软起动电路包括：
第二增强型NMOS晶体管，其栅极与所述第一增强型NMOS晶体管的栅极及漏极连接，且漏极与所述基准电压电路的输出端子连接，源极接地；
MOS开关，其一个端子与所述基准电压部的输出端子连接，且另一端子与所述第二增强型NMOS晶体管的漏极连接；以及
恒流源和电容，它们在电源与接地间串联连接，
利用由所述恒流源的电流来对所述电容进行充电时的电压，使所述MOS开关逐渐导通，从而使基准电压逐渐上升。
3．如权利要求1或2所述的基准电压电路，其特征在于，具备与所述恒流源和所述电容的连接部连接的第一起动开关。
4．如权利要求3所述的基准电压电路，其特征在于，具备与所述基准电压电路的输出端子连接的第二起动开关。
CN201110080233.3A 2010-03-23 2011-03-23 基准电压电路 Expired - Fee Related CN102200797B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010067067 2010-03-23
JP2010-067067 2010-03-23
JP2010244376A JP5695392B2 (ja) 2010-03-23 2010-10-29 基準電圧回路
JP2010-244376 2010-10-29

Publications (2)

Publication Number Publication Date
CN102200797A CN102200797A (zh) 2011-09-28
CN102200797B true CN102200797B (zh) 2015-01-28

Family

ID=44655703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110080233.3A Expired - Fee Related CN102200797B (zh) 2010-03-23 2011-03-23 基准电压电路

Country Status (5)

Country Link
US (1) US8373501B2 (zh)
JP (1) JP5695392B2 (zh)
KR (1) KR101489032B1 (zh)
CN (1) CN102200797B (zh)
TW (1) TWI503647B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609027B (zh) * 2012-03-29 2013-10-02 北京经纬恒润科技有限公司 一种带隙基准电压源电路
KR102053944B1 (ko) 2013-02-21 2019-12-11 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP6289083B2 (ja) * 2013-02-22 2018-03-07 エイブリック株式会社 基準電圧発生回路
KR102048230B1 (ko) 2014-01-28 2019-11-25 에스케이하이닉스 주식회사 온도센서
KR20150098434A (ko) 2014-02-20 2015-08-28 에스케이하이닉스 주식회사 전류생성회로 및 반도체장치
JP6442322B2 (ja) * 2015-02-26 2018-12-19 エイブリック株式会社 基準電圧回路および電子機器
JP6549008B2 (ja) * 2015-09-29 2019-07-24 エイブリック株式会社 ボルテージレギュレータ
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
JP7240075B2 (ja) * 2019-07-08 2023-03-15 エイブリック株式会社 定電圧回路
CN117007892B (zh) * 2023-09-26 2023-12-15 深圳市思远半导体有限公司 检测电路、电源管理芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194955B1 (en) * 1998-09-22 2001-02-27 Fujitsu Limited Current source switch circuit
US6348833B1 (en) * 1998-08-04 2002-02-19 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Soft starting reference voltage circuit
CN1435739A (zh) * 2002-01-29 2003-08-13 精工电子有限公司 基准电压电路和电子器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318363B2 (ja) * 1992-09-02 2002-08-26 株式会社日立製作所 基準電圧発生回路
US6198337B1 (en) * 1996-12-11 2001-03-06 A & Cmos Communications Device Inc. Semiconductor device for outputting a reference voltage, a crystal oscillator device comprising the same, and a method of producing the crystal oscillator device
JP4023991B2 (ja) * 2000-09-14 2007-12-19 株式会社リコー 基準電圧発生回路及び電源装置
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
JP4020182B2 (ja) * 2000-06-23 2007-12-12 株式会社リコー 基準電圧発生回路及び電源装置
JP5176433B2 (ja) * 2007-08-27 2013-04-03 株式会社リコー スイッチングレギュレータ及びそのスイッチングレギュレータを使用したｄｃ−ｄｃ変換装置
JP5082872B2 (ja) 2008-01-17 2012-11-28 ミツミ電機株式会社 ソフトスタート回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348833B1 (en) * 1998-08-04 2002-02-19 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Soft starting reference voltage circuit
US6194955B1 (en) * 1998-09-22 2001-02-27 Fujitsu Limited Current source switch circuit
CN1435739A (zh) * 2002-01-29 2003-08-13 精工电子有限公司 基准电压电路和电子器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-6968A 2002.01.11 *
JP特开平6-83467A 1994.03.25 *

Also Published As

Publication number Publication date
JP5695392B2 (ja) 2015-04-01
US8373501B2 (en) 2013-02-12
KR101489032B1 (ko) 2015-02-02
JP2011221982A (ja) 2011-11-04
TWI503647B (zh) 2015-10-11
TW201222195A (en) 2012-06-01
US20110234298A1 (en) 2011-09-29
CN102200797A (zh) 2011-09-28
KR20110106816A (ko) 2011-09-29

Similar Documents

Publication Publication Date Title
CN102200797B (zh) 基准电压电路
CN101795129B (zh) 上电复位电路
JP3338814B2 (ja) バンドギャップレファレンス回路
US9989984B2 (en) Reference voltage circuit
US8610509B2 (en) Flexible low current oscillator for multiphase operations
CN110299830B (zh) 电压产生器
CN109379071B (zh) 一种模拟开关电路
CN107947539B (zh) 开关电源驱动供电电路及开关电源
US20060028253A1 (en) Power-on reset circuit
JP3949027B2 (ja) アナログスイッチ回路
US8896277B2 (en) Voltage regulator
JPH08294267A (ja) 昇圧回路
US7315196B2 (en) Voltage generating circuit that produces internal supply voltage from external supply voltage
JP2008203098A (ja) タイマー回路
US9735682B1 (en) Step-down circuit
US20120306549A1 (en) Semiconductor integrated circuit
EP2482455A2 (en) Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device
CN107896099B (zh) 一种上电复位电路
US10008923B2 (en) Soft start circuit and power supply device equipped therewith
US9236857B2 (en) Voltage detection circuit
CN113014240B (zh) 一种信号开关管的控制电路以及模拟开关电路
CN113917967B (zh) 一种低功耗修调电路
CN203522645U (zh) 改进型低压振荡器
CN115694433A (zh) 振荡电路
US10186942B2 (en) Methods and apparatus for discharging a node of an electrical circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150128

Termination date: 20210323

CF01 Termination of patent right due to non-payment of annual fee