CN104714589A - 一种cmos片上直流负电压产生电路 - Google Patents

Abstract

本发明提供一种CMOS片上直流负电压产生电路，包括充电单元、时钟单元、电荷泵单元、输出单元和电荷存储单元；所述充电单元用于向所述电荷泵单元充电，所述时钟单元用于向所述电荷泵单元提供所需时钟信号，所述电荷泵单元用于产生幅度大小等于正电源电压的负脉冲电压，所述输出单元用于把所述电荷泵单元产生的负脉冲电压转换成直流负电压，该直流负电压的大小等于正电源电压，所述电荷存储单元用于存储被所述电荷泵单元带到负电位的电荷，同时使所述输出单元输出的直流负电压在CMOS芯片工作过程中保持稳定。本发明提供的CMOS片上直流负电压产生电路，很好地解决了在CMOS芯片单一直流正电源供电的情况下，在芯片内部产生直流负电压的问题。

Description

一种CMOS片上直流负电压产生电路

技术领域

本发明属于模拟/混合信号集成电路领域，具体涉及一种CMOS片上直流负电压产生电路。

背景技术

当今集成电路制造工艺—互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)工艺，其衬底为P型半导体。为了实现器件间的有效隔离，CMOS集成电路芯片衬底接最低电位—地电位，采用正电源电压供电。

随着CMOS工艺特征尺寸向着深亚微米(90nm以下)方面发展，芯片供电电压越来越低，甚至低于1V。在如此低的电源电压下，传统的模拟电路结构(如运放、电流源等)将不能正常工作。因此，为了使传统的模拟电路结构在深亚微米CMOS芯片极低电源电压下也能正常工作，必须在芯片内部对电源电压进行扩展，产生高于电源电压或者低于地电位的电压—负电压。

图1为现有技术中用于CMOS芯片内部扩展电源电压的电路，该电路由一对交叉耦合的NMOS晶体管N1和N2、一对电容C1和C2、一对用于产生反相时钟的反相器INV1和INV2构成。其中晶体管N1的栅极连接晶体管N2的源极，晶体管N2的栅极连接晶体管N1的源极，晶体管N1和N2的漏极均连接至正电源电压VCC，晶体管N1和N2的衬底端接地；电容C1的上极板连接晶体管N1的源极，电容C2的上极板连接晶体管N2的源极，电容C1的下极板连接反相器INV1的输出端，电容C2的下极板连接反相器INV2的输出端；反相器INV1的输出端连接反相器INV2的输入端，输入时钟CLK经过反相器INV1和INV2后，在反相器INV1和INV2的输出端产生一对反相的时钟。反相器INV1和INV2的供电电压也为VCC，所以反相器INV1和INV2输出的反相时钟高电平为VCC，低电平为地电位。

图1所示电路在输入时钟信号CLK驱动下工作。在不损失一般性的前提下，假设在初始态，电容C1和C2的上极板处于正电源电压电位VCC。当输入时钟CLK由高电平变为低电平时，反相器INV1的输出由低电平变为高电平，由于电容器的电荷保持功能，电容C1上极板将被泵到2倍于正电源电压的电位；与此同时，反相器INV2的输出由高电平变为低电平，电容C2的上极板被拉到地电位。此时，由于NMOS晶体管N1的栅电位低于其源漏电位，将处于截止态；这样，电容C1的上极板将保持在2倍于正电源电压电位，直到下一次时钟变换来临。同时，NMOS晶体管N2的栅电位高于其源漏电位，并达到了NMOS晶体管的阈值电压，晶体管N2将导通，并对电容C2充电，直到电容C2的上极板电位达到正电源电压VCC。

经过半个时钟周期后，外部输入时钟信号CLK发生翻转，由低电平变为高电平，反相器INV1的输出由高电平变为低电平，电容C1上极板电位重新被拉回正电源电压VCC；与此同时，反相器INV2的输出由低电平变为高电平，电容C2的上极板电位被泵到2倍于正电源电压电位。此时，由于NMOS晶体管N2的栅电位低于其源漏电位，将处于截止态；这样，电容C2的上极板将保持在2倍于正电源电压电位，直到下一次时钟变换来临。同时，NMOS晶体管N1的栅电位高于其源漏电位，并达到了NMOS晶体管的阈值电压，晶体管N1将导通，并对电容C1充电，补充在工作过程中损失的电荷，使电容C1的上极板电位总是达到正电源电压VCC。这样，在时钟CLK的驱动下，NMOS晶体管N1和N2的源极电位交替地被泵到2倍于正电源电压的电位。

本发明的发明人经过研究发现，图1所示的电路虽然能实现芯片内部电压范围的扩展，但是它只能产生高于电源电压的正电压，并且只能产生脉冲电压；而模拟电路单元通常需要直流电压，且在某些情况下需要直流负电压，可是现有电路却不能提供。

发明内容

针对现有技术存在的技术问题，本发明提供一种CMOS片上直流负电压产生电路，该电路能够解决现有CMOS模拟/混合集成电路内部不能提供直流负电压的问题。

为了实现上述目的，本发明采用如下技术方案：

一种CMOS片上直流负电压产生电路，包括充电单元、时钟单元、电荷泵单元、输出单元和电荷存储单元；其中，

所述充电单元，用于向所述电荷泵单元充电；

所述时钟单元，用于向所述电荷泵单元提供所需时钟信号；

所述电荷泵单元，用于产生幅度大小等于正电源电压的负脉冲电压；

所述输出单元，用于把所述电荷泵单元产生的负脉冲电压转换成直流负电压，该直流负电压的大小等于正电源电压；

所述电荷存储单元，用于存储被所述电荷泵单元带到负电位的电荷，同时使所述输出单元输出的直流负电压在CMOS芯片工作过程中保持稳定。

本发明提供的CMOS片上直流负电压产生电路，在外部时钟驱动下，先通过所述充电单元、时钟单元和电荷泵单元产生一幅度大小与CMOS芯片直流正电源电压相等的负脉冲电压，再通过所述输出单元电路把负脉冲电压转换成直流负电压，从而很好地解决了在CMOS芯片单一直流正电源供电的情况下，在芯片内部产生直流负电压的问题；从而进一步解决了在深亚微米CMOS工艺较低的电源电压供电下，传统的模拟电路结构不能正常工作的问题。

进一步，所述充电单元由一对交叉耦合的第一PMOS晶体管和第二PMOS晶体管构成，所述第一PMOS晶体管的源极连接第二PMOS晶体管的栅极，所述第二PMOS晶体管的源极连接第一PMOS晶体管的栅极，所述第一PMOS晶体管和第二PMOS晶体管的漏极均接地GND，所述第一PMOS晶体管和第二PMOS晶体管的衬底均连接直流正电源电压VCC，所述第一PMOS晶体管和第二PMOS晶体管的源极分别连接所述电荷泵单元，在电路工作过程中轮流给所述电荷泵单元充电。

进一步，所述时钟单元由一对串行连接的第一反相器和第二反相器构成，所述第一反相器的输入端接收外部时钟信号CLKIN，输出端连接所述第二反相器的输入端并输出第一时钟信号CK1；所述第二反相器的输出端输出第二时钟信号CK2，所述第一时钟信号CK1和第二时钟信号CK2均连接至所述电荷泵单元。

进一步，所述第一反相器和第二反相器具有相同的结构，均由一NMOS晶体管和PMOS晶体管构成，所述NMOS晶体管和PMOS晶体管的漏极连接到一起作为反相器的输出端，栅极连接到一起作为反相器的输入端，所述NMOS晶体管的源极和衬底连接到一起接地GND，所述PMOS晶体管的源极和衬底连接到一起接直流正电源电压VCC。

进一步，所述电荷泵单元由第一电容器和第二电容器构成，所述第一电容器的上极板连接所述时钟单元输出的第一时钟信号CK1，所述第二电容器的上极板连接所述时钟单元输出的第二时钟信号CK2，所述第一电容器的下极板连接所述充电单元中第一PMOS晶体管的源极，所述第二电容器的下极板连接所述充电单元中第二PMOS晶体管的源极。

进一步，所述第一电容器的上极板和下极板之间并联有第三PMOS晶体管，所述第二电容器的上极板和下极板之间并联有第四PMOS晶体管；所述第三PMOS晶体管的源极和栅极连接所述第一电容器的上极板，漏极连接所述第一电容器的下极板，衬底连接直流正电源电压VCC；所述第四PMOS晶体管的源极和栅极连接所述第二电容器的上极板，漏极连接所述第二电容器的下极板，衬底连接直流正电源电压VCC。

进一步，所述输出单元由一对交叉耦合的第一深阱NMOS晶体管和第二深阱NMOS晶体管构成，所述第一深阱NMOS晶体管的漏极连接所述第二深阱NMOS晶体管的栅极，所述第二深阱NMOS晶体管的漏极连接第一深阱NMOS晶体管的棚极，所述第一深阱NMOS晶体管的衬底与其源极连接在一起，所述第二深阱NMOS晶体管的衬底与其源极连接在一起，所述第一深阱NMOS晶体管的源极和第二深阱NMOS晶体管的源极连接在一起构成输出单元的输出端，输出直流负电压VD，所述第一深阱NMOS晶体管和第二深阱NMOS晶体管的漏极分别连接所述电荷泵单元。

进一步，所述电荷存储单元由一大容量电容器Co构成，所述电容器Co的上极板接地，下极板连接所述输出单元的输出端。

进一步，所述电荷泵单元由第三深阱NMOS晶体管和第四深阱NMOS晶体管构成，所述第三深阱NMOS晶体管的栅极连接所述时钟单元输出的第一时钟信号CK1，所述第四深阱NMOS晶体管的栅极连接所述时钟单元输出的第二时钟信号CK1，所述第三深阱NMOS晶体管的漏极、衬底和源极连接至所述充电单元中第一PMOS晶体管的源极，所述第四深阱NMOS晶体管的漏极、衬底和源极连接至所述充电单元中第二PMOS晶体管的源极；同时，

所述电荷存储单元由一大尺寸第五深阱NMOS晶体管构成，所述第五深阱NMOS晶体管的栅极接地，漏极、衬底和源极连接至所述输出单元的输出端。

附图说明

图1是现有技术提供的用于CMOS芯片内部扩展电源电压的电路结构示意图。

图2是本发明提供的CMOS片上直流负电压产生电路的原理结构示意图。

图3是本发明提供的CMOS片上直流负电压产生电路一实施例结构示意图。

图4是本发明提供的CMOS片上直流负电压产生电路工作时序示意图。

图5是本发明提供的CMOS片上直流负电压产生电路另一实施例结构示意图。

图6是本发明提供的CMOS片上直流负电压产生电路又一实施例结构示意图。

图中，1、充电单元；2、时钟单元；3、电荷泵单元；4、输出单元；5、电荷存储单元。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

请参考图2所示，本发明提供一种CMOS片上直流负电压产生电路，包括充电单元1、时钟单元2、电荷泵单元3、输出单元4和电荷存储单元5；其中，

所述充电单元1，用于向所述电荷泵单元3充电；

所述时钟单元2，用于向所述电荷泵单元3提供所需时钟信号；

所述电荷泵单元3，用于产生幅度大小等于正电源电压的负脉冲电压；

所述输出单元4，用于把所述电荷泵单元3产生的负脉冲电压转换成直流负电压，该直流负电压的大小等于正电源电压；

所述电荷存储单元5，用于存储被所述电荷泵单元3带到负电位的电荷，同时使所述输出单元4输出的直流负电压在CMOS芯片工作过程中保持稳定。

本发明提供的CMOS片上直流负电压产生电路，在外部时钟驱动下，先通过所述充电单元、时钟单元和电荷泵单元产生一幅度大小与CMOS芯片直流正电源电压相等的负脉冲电压，再通过所述输出单元电路把负脉冲电压转换成直流负电压，从而很好地解决了在CMOS芯片单一直流正电源供电的情况下，在芯片内部产生直流负电压的问题；从而进一步解决了在深亚微米CMOS工艺较低的电源电压供电下，传统的模拟电路结构不能正常工作的问题。

作为一具体实施例，请参考图3所示，所述充电单元1由一对交叉耦合的第一PMOS晶体管P1和第二PMOS晶体管P2构成，所述第一PMOS晶体管P1的源极连接第二PMOS晶体管P2的栅极，所述第二PMOS晶体管P2的源极连接第一PMOS晶体管P1的栅极，所述第一PMOS晶体管P1和第二PMOS晶体管P2的漏极均接地GND，所述第一PMOS晶体管P1和第二PMOS晶体管P2的衬底均连接直流正电源电压VCC，所述第一PMOS晶体管P1和第二PMOS晶体管P2的源极分别连接所述电荷泵单元3，在电路工作过程中轮流给所述电荷泵单元3充电。

请继续参考图3所示，所述时钟单元2由一对串行连接的第一反相器和第二反相器构成，所述第一反相器的输入端接收外部时钟信号CLKIN，输出端连接所述第二反相器的输入端并输出第一时钟信号CK1；所述第二反相器的输出端输出第二时钟信号CK2，所述第一时钟信号CK1和第二时钟信号CK2均连接至所述电荷泵单元。

具体地，作为一种实施方式，所述第一反相器和第二反相器具有相同的结构，均由一NMOS晶体管和PMOS晶体管构成，所述NMOS晶体管和PMOS晶体管的漏极连接到一起作为反相器的输出端，栅极连接到一起作为反相器的输入端，所述NMOS晶体管的源极和衬底连接到一起接地GND，所述PMOS晶体管的源极和衬底连接到一起接直流正电源电压VCC。由此可见，所述第一时钟信号CK1和第二时钟信号CK2是一对互相反相的时钟信号，并且所述第一时钟信号CK1和第二时钟信号CK2的高正平为正直流电源电压VCC，低电平为地GND。

请继续参考图3所示，所述电荷泵单元3由第一电容器C3和第二电容器C4构成，所述第一电容器C3的上极板连接所述时钟单元2输出的第一时钟信号CK1，所述第二电容器C4的上极板连接所述时钟单元2输出的第二时钟信号CK2，所述第一电容器C3的下极板连接所述充电单元1中第一PMOS晶体管P1的源极，所述第二电容器C4的下极板连接所述充电单元1中第二PMOS晶体管P2的源极。

作为一优选实施例，请参考图5所示，所述第一电容器C3的上极板和下极板之间并联有第三PMOS晶体管P3，所述第二电容器C4的上极板和下极板之间并联有第四PMOS晶体管P4；所述第三PMOS晶体管P3的源极和栅极连接所述第一电容器C3的上极板，漏极连接所述第一电容器C3的下极板，衬底连接直流正电源电压VCC；所述第四PMOS晶体管P4的源极和栅极连接所述第二电容器C4的上极板，漏极连接所述第二电容器C4的下极板，衬底连接直流正电源电压VCC。本实施例中，在所述第一电容器C3的上极板和下极板之间增加了保护晶体管P3，以及在所述第二电容器C4的上极板和下极板之间增加了保护晶体管P4，所述晶体管P3和晶体管P4作为二极管连接的PMOS晶体管，用于防止第一电容器C3和第二电容器C4的下极板在初始态处于过高的电位，以免电路在启动过程中出现闭锁情况，同时也提高了电路的启动速度。

请继续参考图3所示，所述输出单元4由一对交叉耦合的第一深阱NMOS晶体管N3和第二深阱NMOS晶体管N4构成，所述第一深阱NMOS晶体管N3的漏极连接所述第二深阱NMOS晶体管N4的栅极，所述第二深阱NMOS晶体管N4的漏极连接第一深阱NMOS晶体管N3的棚极，所述第一深阱NMOS晶体管N3的衬底与其源极连接在一起，所述第二深阱NMOS晶体管N4的衬底与其源极连接在一起，所述第一深阱NMOS晶体管N3的源极和第二深阱NMOS晶体管N4的源极连接在一起构成输出单元4的输出端，输出直流负电压VD，所述第一深阱NMOS晶体管N3和第二深阱NMOS晶体管N4的漏极分别连接所述电荷泵单元3，具体所述第一深阱NMOS晶体管N3的漏极连接所述电荷泵单元3中第一电容器3的下极板，所述第二深阱NMOS晶体管N4的漏极连接所述电荷泵单元3中第二电容器4的下极板。

请继续参考图3所示，所述电荷存储单元5由一大容量电容器Co构成，所述电容器Co的上极板接地，下极板连接所述输出单元4的输出端。本实施例中，所述大容量电容器Co用于存储被电荷泵单元3泵到负电位的电荷，同时稳定电压输出单元4输出的负电压。

作为又一具体实施例，请参考图6所示，所述电荷泵单元3由第三深阱NMOS晶体管N5和第四深阱NMOS晶体管N6构成，所述第三深阱NMOS晶体管N5的栅极连接所述时钟单元2输出的第一时钟信号CK1，所述第四深阱NMOS晶体管N6的栅极连接所述时钟单元2输出的第二时钟信号CK1，所述第三深阱NMOS晶体管N5的漏极、衬底和源极连接至所述充电单元1中第一PMOS晶体管P1的源极，所述第四深阱NMOS晶体管N6的漏极、衬底和源极连接至所述充电单元1中第二PMOS晶体管P2的源极；同时，所述电荷存储单元5由一大尺寸第五深阱NMOS晶体管N7构成，所述第五深阱NMOS晶体管N7的栅极接地，漏极、衬底和源极连接至所述输出单元4的输出端。本实施例中，在电路工作过程中，晶体管N5、N6、N7处于导通状态，这样，所述晶体管N5、N6、N7的栅极与它们的导电沟道间形成了极好的容性关系，能够代替电容工作；相比于图3所示的实施例电路，本实施例电路采用的器件类型更少，实际上只采用了PMOS和NMOS两种晶体管。这样，本实施例电路不仅可以在CMOS混合信号工艺条件下实现，甚至可以在不提供电容器件的数字CMOS工艺条件下实现。

为了使本领域的技术人员更加全面和清楚地理解本发明提供的CMOS片上直流负电压产生电路，以下将对本发明的工作原理进行详细介绍。为了便于说明，本发明把所述充电单元1、时钟单元2和电荷泵单元3所构成电路部分称作负脉冲电压产生电路，所述负脉冲电压产生电路的工作原理如下：

请参考图3和图4所示，所述负脉冲电压产生电路在外部时钟信号CLKIN的驱动下工作，在不损失一般性的情况下，假设所述外部时钟信号CLKIN初始电平为低电平GND。这样，所述时钟单元2的第一反相器输出的第一时钟信号CK1为高电平VCC，第二反相器输出的第二时钟信号CK2为低电平GND；所述电荷泵单元3的第一电容器C3的下极板电位V1和第二电容器C4的下极板电位V2不确定，但是它们之差不能大于PMOS晶体管的阈值电压，因为如果它们之差大于PMOS晶体管的阈值电压，所述充电单元1中的其中一个PMOS晶体管将导通并开始对电荷泵单元3相应电容器充电，使得它们之差小于或者等于PMOS晶体管的阈值电压。同样，在不损失一般性的情况下，假设所述电荷泵单元3的第一电容器C3的下极板和第二电容器C4的下极板的初始电位V1和V2相等，并处于所述直流正电源电压电位VCC。

请继续参考图3和图4所示，经过半个时钟周期后，所述外部时钟信号CLKIN发生翻转，由低电平变为高电平。所述第一时钟信号CK1由高电平变为低电平，使得所述第一电容器C3下极板电位V1由直流正电源电压电位VCC变为地电位GND；同时，所述第二时钟信号CK2由低电平变为高电平，使得所述第二电容器C4下极板电位V2由直流正电源电压电位VCC变为2倍于直流正电源电压电位2VCC。这时，所述充电单元1的第二PMOS晶体管P2开启，对所述第二电容器C4充电，直到所述第二电容器C4的下极板电位达到一个PMOS晶体管阈值电压电位。

请继续参考图3和图4所示，再经过半个时钟周期后，所述外部时钟信号CLKIN再次发生翻转，由高电平变为低电平。所述第一时钟信号CK1由低电平变为高电平，使得所述第一电容器C3下极板电位V1由地电位GND变为直流正电源电压电位VCC；同时，所述第二时钟信号CK2由高电平变为低电平，使得所述第二电容器C4下极板电位V2下降了一个直流正电源电压电位VCC，由一个PMOS晶体管阈值电压电位变为大小等于直流正电源电压减去一个PMOS晶体管阈值电压的负电位。这时，所述充电单元1的第一PMOS晶体管P1开启，对所述第一电容器C3充电，直到所述第一电容器C3的下极板电位达到地电位。

请继续参考图3和图4所示，又经过半个时钟周期后，所述外部时钟信号CLKIN再次发生翻转，由低电平变为高电平。所述第一时钟信号CK1由高电平变为低电平，使得所述第一电容器C3下极板电位V1由地电位变为大小等于直流正电源电压的负电位-VCC；同时，所述第二时钟信号CK2由低电平变为高电平，使得所述第二电容器C4下极板电位V2上升了一个直流正电源电压电位，再次回到一个PMOS晶体管阈值电压电位。这时，所述充电单元1的第二PMOS晶体管P2开启，对所述第二电容器C4充电，直到所述第二电容器C4的下极板电位达到地电位GND。

请继续参考图3和图4所示，还经过半个时钟周期后，所述外部时钟信号CLKIN再次发生翻转，由高电平变为低电平。所述第一时钟信号CK1由低电平变为高电平，使得所述第一电容器C3下极板电位V1上升了一个直流正电源电压VCC，回到地电位GND；同时，所述第二时钟信号CK2由高电平变为低电平，使得所述第二电容器C4下极板电位V2下降了一个直流正电源电压电位，达到大小等于直流正电源电压的负电位-VCC。自此以后，在外部时钟信号周期性驱动下，所述电荷泵单元3的第一电容器C3和第二电容器C4的下极板交替处于地电位GND和大小等于直流正电源电压的负电位-VCC。至此，本发明把所述第一电容器C3的下极板电压信号称作第一脉冲电压信号，所述第二电容器C4的下极板电压信号称作第二脉冲电压信号，且由前面的结构描述可知，它们分别被接入所述输出单元4的第一深阱NMOS晶体管N3和第二深阱NMOS晶体管N4。

下面将给出所述输出单元和电荷存储单元部分的工作原理：

由上面的分析可知，所述第一脉冲电压信号V1和第二脉冲电压信号V2交替处于地电位GND和大小等于直流正电源电压的负电位-VCC。当所述第一脉冲电压信号V1处于地电位GND，第二脉冲电压信号V2处于负电位-VCC时，所述输出单元4的第一深阱NMOS晶体管N3截止，第二深阱NMOS晶体管N4导通；第二脉冲电压信号V2通过第二深阱NMOS晶体管N4给所述电荷存储单元5的大容量电容Co充电。当所述第一脉冲电压信号V1处于负电位-VCC，第二脉冲电压信号V2处于地电位GND时，所述输出单元4的第一深阱NMOS晶体管N3导通，第二深阱NMOS晶体管N4截止；第一脉冲电压信号V1通过第一深阱NMOS晶体管N3给所述电荷存储单元5的大容量电容Co充电。就这样，所述第一负脉冲电压信号和第二负脉冲电压信号交替地给大容量电容Co充电，直到输出电压VD达到-VCC，具体请参考图4所示；之后，所述输出电压VD将一直保持在-VCC电位。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。

Claims (9)

1.一种CMOS片上直流负电压产生电路，其特征在于，包括充电单元、时钟单元、电荷泵单元、输出单元和电荷存储单元；其中，

所述充电单元，用于向所述电荷泵单元充电；

所述时钟单元，用于向所述电荷泵单元提供所需时钟信号；

所述电荷泵单元，用于产生幅度大小等于正电源电压的负脉冲电压；

所述输出单元，用于把所述电荷泵单元产生的负脉冲电压转换成直流负电压，该直流负电压的大小等于正电源电压；

所述电荷存储单元，用于存储被所述电荷泵单元带到负电位的电荷，同时使所述输出单元输出的直流负电压在CMOS芯片工作过程中保持稳定。

2.根据权利要求1所述的CMOS片上直流负电压产生电路，其特征在于，所述充电单元由一对交叉耦合的第一PMOS晶体管和第二PMOS晶体管构成，所述第一PMOS晶体管的源极连接第二PMOS晶体管的栅极，所述第二PMOS晶体管的源极连接第一PMOS晶体管的栅极，所述第一PMOS晶体管和第二PMOS晶体管的漏极均接地GND，所述第一PMOS晶体管和第二PMOS晶体管的衬底均连接直流正电源电压VCC，所述第一PMOS晶体管和第二PMOS晶体管的源极分别连接所述电荷泵单元，在电路工作过程中轮流给所述电荷泵单元充电。

3.根据权利要求1所述的CMOS片上直流负电压产生电路，其特征在于，所述时钟单元由一对串行连接的第一反相器和第二反相器构成，所述第一反相器的输入端接收外部时钟信号CLKIN，输出端连接所述第二反相器的输入端并输出第一时钟信号CK1；所述第二反相器的输出端输出第二时钟信号CK2，所述第一时钟信号CK1和第二时钟信号CK2均连接至所述电荷泵单元。

4.根据权利要求3所述的CMOS片上直流负电压产生电路，其特征在于，所述第一反相器和第二反相器具有相同的结构，均由一NMOS晶体管和PMOS晶体管构成，所述NMOS晶体管和PMOS晶体管的漏极连接到一起作为反相器的输出端，栅极连接到一起作为反相器的输入端，所述NMOS晶体管的源极和衬底连接到一起接地GND，所述PMOS晶体管的源极和衬底连接到一起接直流正电源电压VCC。

5.根据权利要求1所述的CMOS片上直流负电压产生电路，其特征在于，所述电荷泵单元由第一电容器和第二电容器构成，所述第一电容器的上极板连接所述时钟单元输出的第一时钟信号CK1，所述第二电容器的上极板连接所述时钟单元输出的第二时钟信号CK2，所述第一电容器的下极板连接所述充电单元中第一PMOS晶体管的源极，所述第二电容器的下极板连接所述充电单元中第二PMOS晶体管的源极。

6.根据权利要求5所述的CMOS片上直流负电压产生电路，其特征在于，所述第一电容器的上极板和下极板之间并联有第三PMOS晶体管，所述第二电容器的上极板和下极板之间并联有第四PMOS晶体管；所述第三PMOS晶体管的源极和栅极连接所述第一电容器的上极板，漏极连接所述第一电容器的下极板，衬底连接直流正电源电压VCC；所述第四PMOS晶体管的源极和栅极连接所述第二电容器的上极板，漏极连接所述第二电容器的下极板，衬底连接直流正电源电压VCC。

7.根据权利要求1所述的CMOS片上直流负电压产生电路，其特征在于，所述输出单元由一对交叉耦合的第一深阱NMOS晶体管和第二深阱NMOS晶体管构成，所述第一深阱NMOS晶体管的漏极连接所述第二深阱NMOS晶体管的栅极，所述第二深阱NMOS晶体管的漏极连接第一深阱NMOS晶体管的棚极，所述第一深阱NMOS晶体管的衬底与其源极连接在一起，所述第二深阱NMOS晶体管的衬底与其源极连接在一起，所述第一深阱NMOS晶体管的源极和第二深阱NMOS晶体管的源极连接在一起构成输出单元的输出端，输出直流负电压VD，所述第一深阱NMOS晶体管和第二深阱NMOS晶体管的漏极分别连接所述电荷泵单元。

8.根据权利要求1所述的CMOS片上直流负电压产生电路，其特征在于，所述电荷存储单元由一大容量电容器Co构成，所述电容器Co的上极板接地，下极板连接所述输出单元的输出端。

9.根据权利要求1所述的CMOS片上直流负电压产生电路，其特征在于，所述电荷泵单元由第三深阱NMOS晶体管和第四深阱NMOS晶体管构成，所述第三深阱NMOS晶体管的栅极连接所述时钟单元输出的第一时钟信号CK1，所述第四深阱NMOS晶体管的栅极连接所述时钟单元输出的第二时钟信号CK1，所述第三深阱NMOS晶体管的漏极、衬底和源极连接至所述充电单元中第一PMOS晶体管的源极，所述第四深阱NMOS晶体管的漏极、衬底和源极连接至所述充电单元中第二PMOS晶体管的源极；同时，

所述电荷存储单元由一大尺寸第五深阱NMOS晶体管构成，所述第五深阱NMOS晶体管的栅极接地，漏极、衬底和源极连接至所述输出单元的输出端。