CN201029064Y - 显示面板驱动器 - Google Patents
显示面板驱动器 Download PDFInfo
- Publication number
- CN201029064Y CN201029064Y CN200620121330.7U CN200620121330U CN201029064Y CN 201029064 Y CN201029064 Y CN 201029064Y CN 200620121330 U CN200620121330 U CN 200620121330U CN 201029064 Y CN201029064 Y CN 201029064Y
- Authority
- CN
- China
- Prior art keywords
- frequency
- reference signal
- signal
- vertical
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本实用新型涉及一种显示面板驱动器,其中在显示面板上由多条扫描线形成图像帧。该显示面板驱动器包括:驱动时序信号生成电路,用于根据要成为每一条扫描线的显示周期的基准的水平基准信号和要成为作为图像帧的显示周期的垂直周期的基准的垂直基准信号,来生成用于驱动显示面板的驱动时序信号;以及控制器,当垂直基准信号的频率已经改变时,其基于改变的垂直基准信号的频率,计算能够将一个垂直周期期间要显示的扫描线数目保持在预定数的水平基准信号的频率,并且控制水平基准信号的频率,使其与计算的频率相等。即使垂直基准信号的频率发生变化,本实用新型也能够保持在一个垂直周期期间显示的扫描线的数目恒定。
Description
技术领域
本实用新型涉及一种显示面板驱动器。
背景技术
目前已知根据外部设备提供的视频信号来在液晶显示面板上显示图像的液晶显示设备(参见日本专利申请未决公开第2004-151222号)。在这种液晶显示设备中,外部提供的视频信号被转换成数字信号,然后暂存在存储器中。然后,响应预定时序信号,从存储器中读出数据,并且将其提供给液晶显示面板的驱动器电路。驱动液晶显示面板所需的时序信号是根据内部生成的水平基准信号(用于规定组成图像帧的一条扫描线或水平线的显示周期的信号)和垂直基准信号(用于指定一个图像帧的垂直周期或显示周期的信号)生成的。
不过,在上述显示设备中,如果垂直基准信号的频率变化,则用于驱动液晶显示面板的驱动时序信号会发生不连续。结果,在一个垂直周期期间水平线(扫描线)的数目发生改变,从而导致无法稳定显示图像的问题。
可以将下述情况看作垂直基准信号的频率发生变化的例子。
当将外部图像信号(特别是诸如视频信号等运动图片)存储到存储器中(例如场存储器)并且根据预定时序信号从存储器中读出数据时,根据外部提供的垂直同步信号将数据写入存储器中。相反,根据基于与外部垂直同步信号异步的内部时钟生成的垂直基准信号,从存储器中读出数据。因此,在一些情况中,读数据的时序超过了写数据的时序,而其他情况中,写数据的时序超过了读数据的时序。在这种情况下,如果在写入帧和读出帧之间存在时滞(也就是在处理运动图片的情况下),会发生显示图像侧移的问题。为了处理这一问题,需要通过调整将数据写入存储器的时序和从存储器中读出数据的时序来抑制图像侧移的发生。已知一种调整方法,其中如下的垂直基准信号被切换成与外部视频信号同步的信号即外部提供的垂直同步信号,其中基于所述垂直基准信号来确定用于进行数据读取的时序信号和用于驱动液晶面板的时序信号。在这种情况下,当内部生成的垂直基准信号被切换成外部的垂直同步信号时,垂直基准信号的频率会发生变化。
此外,当在上述调整方法中将外部垂直同步信号用作垂直基准信号时,在作为外部设备的VTR(录像带记录器)上执行诸如快进播放和倒带播放等功能,来自VTR的同步信号(垂直同步信号)的频率发生改变,结果垂直基准信号的频率改变了。
实用新型内容
本实用新型的目的是提供一种显示面板驱动器,其能够解决上述问题并且即使垂直基准信号的频率发生变化也能够保持在一个垂直周期期间显示的扫描线的数目恒定。
为了实现上述目的,在本实用新型中,包括:驱动时序信号生成电路,用于根据要成为每一条扫描线的显示周期的基准的水平基准信号和要成为作为图像帧的显示周期的垂直周期的基准的垂直基准信号,来生成用于驱动显示面板的驱动时序信号;以及控制器,当垂直基准信号的频率已经改变时,其基于改变的垂直基准信号的频率,计算能够将一个垂直周期期间要显示的扫描线数目保持在预定数的水平基准信号的频率,并且控制水平基准信号的频率,使其与计算的频率相等;时钟生成器,用于生成时钟信号;第一分频器,用于对从所述时钟生成器提供的时钟信号的频率进行分频,以将分频的时钟信号作为水平基准信号输出;第二分频器,用于对从所述第一分频器提供的输出信号的频率进行分频;以及开关电路,其一个输入端子被提供有外部垂直同步信号,另一个输入端子被提供有来自第二分频器的输出信号,并且其有选择地输出所述输入端子中的一个来作为垂直基准信号,其中所述控制器当执行所述开关电路的输入端子之间的切换时,改变所述时钟生成器的振荡频率或者所述第一分频器的分频比率。
根据该结构,当垂直基准信号已经切换到外部垂直同步信号时,或者当来自VTR的同步信号(垂直同步信号)的频率改变时,控制器与频率变化一致地改变水平基准信号的频率,以便能够将一个垂直周期期间的扫描线数目一直保持在预定数量,而不引起用于驱动显示面板的驱动时序信号的任何不连续。
根据本实用新型,由于即使垂直基准信号的频率发生变化也能够将一个垂直周期期间的扫描线数目一直保持在预定数量,因此可以提供稳定的液晶面板驱动。
从参照用于解释本实用新型的例子的附图进行的如下讲述中,本实用新型的上述和其他目的、特征和优点将更加清楚。
附图说明
在附图中:
图1为框图,示出了作为本实用新型的一个实施例的液晶驱动电路的水平/垂直基准信号生成电路的结构;
图2为框图,示出了具有图1所示的水平/垂直基准信号生成电路的液晶驱动电路的整体结构;
图3为流程图,示出了图1所示的水平/垂直基准信号生成电路中执行的水平频率控制处理的程序;
图4是图表,解释了图1所示的水平/垂直基准信号生成电路中执行的水平频率控制处理;
图5A为时序图,示出了在垂直基准信号RVD的频率不发生变化的常规状态下的液晶驱动时序信号;
图5B为时序图,示出了当没有执行水平频率控制处理时,在垂直基准信号RVD的频率已经发生改变的情况下的液晶驱动时序信号;以及
图5C为时序图,示出了当执行水平频率控制处理时,垂直基准信号RVD的频率已经发生改变的情况下的液晶驱动时序信号。
具体实施方式
图1为框图,示出了作为本实用新型的一个实施例的液晶驱动电路的特征部件的水平/垂直基准信号生成电路的结构。图2为框图,示出了具有图1所示的水平/垂直基准信号生成电路的液晶驱动电路的整体结构。
首先,参照图2来讲述本实施例的液晶驱动电路的结构。如图2所示,本实施例的液晶驱动电路包括:视频信号处理电路201;缩放(分辨率转换)/FRC(帧速率转换器)电路202;同步分离/PLL电路205;水平/垂直基准信号生成电路206;以及液晶面板驱动电路207。
视频信号处理电路201被连接到用于提供来自外部设备(电视接收器、视频设备、计算机单元等)的视频信号(模拟RGB信号)的输入端子200,并且具有A/D转换器,用于将经由该输入端子200提供的视频信号转换成数字信号。已经通过视频信号处理电路201进行转换的视频数据被提供给缩放/FRC电路202。视频信号处理电路201的操作与同步分离/PLL电路205提供的***时钟是同步的。
缩放/FRC电路202具有用于存储来自视频信号处理电路201的视频数据的场存储器,并且通过控制该场存储器中数据的写和读来得到其频率和分辨率(像素数据的数目)适合于驱动液晶面板208的视频数据。
同步分离/PLL电路205被连接到外部地提供了同步信号(H/Vsync)的输入端子204,并且根据经由该输入端子204提供的同步信号(H/Vsync),生成适于驱动随后电路的同步信号和随后电路所需的***时钟。
水平/垂直基准信号生成电路206根据从同步分离/PLL电路205提供的同步信号,生成包括用于操作缩放/FRC电路202和液晶面板驱动电路207的基准信号的水平基准信号和垂直基准信号。
液晶面板驱动电路207根据包含来自水平/垂直基准信号生成电路206的水平基准信号和垂直基准信号的时序信号,来生成驱动液晶面板208所需的驱动时序信号,并且将来自缩放/FRC电路202的视频数据(数字信号)转换成适于在液晶面板208上显示的模拟视频信号。
在本实施例的液晶驱动电路中,通过视频信号处理电路201将经由输入端子200提供的视频信号转换成数字信号,然后通过缩放/FRC电路202将数字信号转换成其频率和分辨率(像素数据的数目)适于驱动液晶面板208的视频数据,以将其提供给液晶面板驱动电路207。在液晶面板驱动电路207中,在根据从水平/垂直基准信号生成电路206提供水平基准信号和垂直基准信号的时序来生成驱动时序信号的同时,将来自缩放/RCR电路202的视频数据转换成适于在液晶面板208上显示的模拟视频信号。根据通过该液晶面板驱动电路207生成的驱动时序信号来驱动液晶面板208,以便根据模拟视频信号将图像显示在液晶面板208上。在操作处理的该程序中,如果用于液晶面板208的驱动时序信号的垂直频率发生变化,则水平/垂直基准信号生成电路206响应变化的垂直频率来调整水平频率,以保持水平同步信号的数目(与所谓的线数或扫描线的数量相对应的数目)恒定。通过该结构,当液晶面板208的驱动时序信号的垂直频率变化时,可以抑制在驱动时序信号中发生任何不连续,以实现液晶面板208的稳定操作。
接下来参照图1来具体讲述作为本实用新型的液晶驱动电路的特征部件的水平/垂直基准信号生成电路206的结构。
参照图1,水平/垂直基准信号生成电路206包括时钟生成器101、水平基准生成电路102、垂直基准生成电路103、开关电路104、CPU105、频率检测电路106、液晶驱动时序信号生成电路/场存储器控制电路107和存储器108。
时钟生成器101生成振荡频率可变的信号处理时钟RCK。将从时钟生成器101输出的信号处理时钟RCK提供给水平基准生成电路102和液晶驱动时序信号生成电路/场存储器控制电路107。
水平基准生成电路102由用于将从时钟生成器101提供的信号处理时钟RCK除以M的1/M分频器形成,并且输出1/M分频器的输出来作为水平基准信号RHD。1/M分频器的分频比率(M值)是可变的。从水平基准生成电路102输出的水平基准信号RHD被提供给垂直基准生成电路103和液晶驱动时序信号生成电路/场存储器控制电路107。
垂直基准生成电路103由用于将从水平基准生成电路102提供的水平基准RHD除以N的1/N分频器形成,并且输出1/N分频器的输出来作为垂直基准信号VDR。1/N分频器的分频比率(N值)是固定的。
开关电路104的一个输入端子被提供有来自垂直基准生成电路103的垂直基准信号VDR,另一个输入端子被提供有作为外部垂直同步信号VDI的从图2所示的同步分离/PLL电路205提供的垂直同步信号Vsync。在开关电路104中,根据来自CPU 105的控制信号,选择这些输入端子中的一个。将来自开关电路104的输出作为垂直基准信号RVD提供给液晶驱动时序信号生成电路/场存储器控制电路107。
频率检测电路106检测来自同步分离/PLL电路205的外部垂直同步信号VDI的频率。液晶驱动时序信号生成电路/场存储器控制电路107根据信号处理时钟RCK、水平基准信号RHD和垂直基准信号RVD,生成用于在图2所示的缩放/FRC电路202中的场存储器中写入和读出数据的时序信号,并且生成驱动图2所示的液晶面板208所需的时序信号。
CPU 105执行时钟生成器101、水平基准生成电路102、垂直基准生成电路103、开关电路104和液晶驱动时序信号生成电路/场存储器控制电路107的操作控制(包括同步控制)。CPU 105还执行开关电路104的输入切换控制,并且执行根据伴随输入切换控制而发生的垂直基准信号RVD的频率变化来改变水平基准信号RHD的频率的处理(水平频率控制处理)。
存储器108存储水平频率控制处理所需的信息,诸如水平基准生成电路102的1/M分频器的分频比率的设定值M(可变)、垂直基准生成电路103的1/N分频器的分频比率的设定值N(固定)和时钟生成器101的振荡频率(信号处理时钟RCK的频率)等。在本实施例中,存储器108具有预先存储在其中作为默认值的1/M分频器和1/N分频器的分频比率的设定值M和N以及信号处理时钟RCK的频率。
在这种结构的水平/垂直基准信号生成电路206中,CPU 105控制开关电路104的输入端子之间的切换,以便抑制上述侧移的发生。具体地说,CPU 105周期性地控制如下状态之间的切换,即选择垂直基准信号VDR作为开关电路104的输入的第一状态和选择外部垂直同步信号VDI作为开关电路104的输入的第二状态之间的切换。
当执行上述状态切换控制(其中CPU 105控制开关电路104的输入端子之间的切换)时,改变垂直基准信号RVD的频率,结果水平基准信号RHD和垂直基准信号RVD变为异步,从而一个垂直周期期间的水平基准信号的数目,即线的数目(=“水平基准信号RHD”/“垂直基准信号RVD”)发生变化。为了解决这一问题,在本实施例中,当CPU 105执行状态切换控制(开关电路104的输入端子之间的切换)时,它还执行水平频率控制处理,用于根据伴随输入切换控制的垂直基准信号RVD的频率变化来改变水平基准信号RHD的频率。
图3示出了水平频率控制处理的处理程序。首先,根据存储在存储器108中的分频器的分频比率的设定值M和N以及根据信号处理时钟RCK的频率,计算当前的线数L并且将结果存储在存储器108中(步骤300)。随后,根据1/N分频器的分频比率的设定值N、信号处理时钟的频率、线数L和通过频率检测电路106检测到的外部垂直同步信号VDI的频率,来计算1/M分频器的分频比率M1(步骤301)。然后,确定是否已经进行了开关电路104的输入切换(在这种情况下,切换到外部垂直同步信号VDI)(步骤302)。如果该确定为“是”,则将1/M分频器的分频比率的设定值改为在步骤301计算的分频比率的设定值M1(步骤303)。
这里,当开关电路104的输入被切换成1/N分频器的输出时,可以并且应该使用存储在存储器108中的设定值M(默认)。
另外,虽然在图3中所示的处理中改变1/M分频器的分频比率的设定值以得到固定数目的线,但是也可以通过改变信号处理时钟RCK来得到固定数目的线。在这种情况下,在步骤301,根据存储在存储器108中的1/N分频器的分频比率的设定值N、1/M分频器的分频比率M1和线数L,以及通过频率检测电路106检测到的外部垂直同步信号VDI的频率,来计算信号处理时钟的频率。然后,在步骤303,将信号处理时钟的频率修改为计算的值。
接下来,结合具体数值实例来讲述本实施例的液晶驱动电路的操作。
在图4中,示出了四个状态即第一至第四状态中的信号处理时钟RCK、分频器的设定值(M,N)、水平基准信号RHD、垂直基准信号VDR,RVD、外部垂直同步信号VDI、线数(RHD/RVD)的数值的具体例子。
第一状态表示切换开关电路104的输入之前的状态,其中通过开关电路104已经选择了来自垂直基准生成电路103的输出(VDR)。信号处理时钟RCK被设定为75.8MHz,在水平基准生成电路102的1/M分频器设置的分频比率的设定值M被设定为1170,水平基准信号RHD被设定为64.8kHz,在垂直基准生成电路103的1/N分频器设置的分频比率的设定值N被设定为1080,来自垂直基准生成电路103的输出VDR被设定在60Hz,并且外部垂直同步信号VDI被设定在62.7Hz。在该第一状态中,由于已经通过开关电路104选择了来自垂直基准生成电路103的输出,因此垂直基准信号RVD为60Hz,并且线数(=RHD/RVD)为1080。
第二状态是在第一状态下在不执行任何水平频率控制处理的情况下选择外部垂直同步信号VDI来作为开关电路104的输入的状态。在该第二状态中,来自垂直基准生成电路103的垂直基准信号RVD的频率等于外部垂直同步信号VDI的频率,即为62.7Hz。结果,线数为1033。
第三状态表示在第一状态下开关电路104的输入被切换成外部垂直同步信号VDI并且执行水平频率控制处理的状态。在该第三状态中,CPU 105根据由频率检测电路106检测到的外部垂直同步信号VDI的频率,将用于水平基准生成电路102的分频比率的设定值M设定为1119。结果,水平基准信号RHD的频率为67.7kHz,并且一个垂直周期期间的水平基准信号的数目或线数(=RHD/RVD)为1080。这样,当垂直基准信号RVD的频率从60Hz变成62.7Hz时,通过将水平基准信号中的分频比率的设定值M从1170切换为1122,可以使一个垂直周期期间的水平基准信号线的数目保持恒定。
第四状态表示在第一状态下开关电路104的输入被切换成外部垂直同步信号VDI并且执行水平频率控制处理的状态。在该第四状态中,CPU 105根据由频率检测电路106检测到的外部垂直同步信号VDI的频率,将信号处理时钟RCK设定为79.2MHz。另外在这种情况下,与上述第三状态类似,水平基准信号RHD的频率为67.7kHz,并且一个垂直周期期间的水平基准信号线数(=RHD/RVD)为1080。这样,当垂直基准信号RVD的频率从60Hz变成62.7Hz时,通过将信号处理时钟RCK从75.8MHz切换成79.2MHz,可以使一个垂直周期期间的水平基准信号线的数目保持恒定。
从上述第一至第四状态可以知道,在本实施例的液晶驱动电路中,如果作为水平频率控制处理的结果,垂直基准信号RVD的频率变化,则可以使一个垂直周期期间的水平基准信号线的数目保持恒定,从而可以避免液晶驱动时序信号发生不连续。
图5A示出了垂直基准信号RVD的频率恒定的常规状态中的液晶驱动时序信号。图5B示出了当不执行水平频率控制处理时,在垂直基准信号RVD的频率已经改变的情况下的液晶驱动时序信号。图5C示出了当执行水平频率控制处理时,在垂直基准信号RVD的频率已经改变的情况下的液晶驱动时序信号。在图5A至5C中,时钟信号CLKY是在水平基准信号RHD的每一个周期进行重复转换的信号,并且与垂直方向的移位时钟相对应。如图5A所示,如此建立了常规状态,即在时钟信号CLKY的波形中不会发生不连续。
在不执行水平频率控制处理的情况下,如果垂直基准信号RVD的频率改变,则在时钟信号CLKY的波形中会发生不连续。例如,如图5B所示,如果与常规状态相比少了垂直基准信号RVD的一个RHD周期,则在时钟信号CLKY的波形中会发生不连续(在图5B中圈住的部分)。当在液晶面板驱动信号中发生不连续时,改变了一个垂直周期中的线数,从而不能执行稳定的图像显示。在本实施例中,如图5C所示,如果垂直基准信号RVD的频率改变,则作为水平频率控制处理的结果,可以在不引起时钟信号CLKY的波形发生任何不连续的情况下使一个垂直周期中的线数保持恒定。
如前所述,根据本实施例的液晶驱动电路,通过根据垂直基准信号的频率变化来调整时钟生成器101的振荡频率或者水平基准生成电路102的分频比率,可以在不引起液晶面板的驱动时序信号发生任何不连续的情况下使一个垂直周期中的线数保持恒定,从而可以实现液晶面板的稳定操作。
上述实施例的液晶驱动电路为本实用新型的一个例子,并且在必要时结构和操作可以适当地变化。例如,虽然在图1所示的电路中通过选择开关电路104的输入端子之间的切换可以改变垂直基准信号RVD的频率,但是垂直基准信号RVD的频率改变并不限于此。例如,当在作为外部设备的VTR中执行诸如快进播放/倒带播放等功能时,来自VTR的同步信号(外部垂直同步信号VDI)的频率发生变化,从而垂直基准信号RVD的频率改变。接下来讲述当外部垂直同步信号VDI的频率已经改变时的操作。
在通过开关电路104已经选择了外部垂直同步信号VDI的状态下,当由频率检测电路106检测到的外部垂直同步信号VDI的频率改变时,CPU 105根据频率变化来调整时钟生成器101的振荡频率或者在水平基准生成电路102设置的分频比率,从而一个垂直周期中的线数恒定。具体而言,当外部垂直同步信号VDI的频率从第一频率变成第二频率时,CPU 105根据第二频率计算时钟生成器101的振荡频率或者水平基准生成电路102的分频比率的设定值,以便得到固定的线数。然后CPU 105根据计算的结果来修改时钟生成器101的振荡频率或者水平基准生成电路102的分频比率。根据该方案,即使当外部垂直同步信号VDI的频率改变时,也可以在不引起液晶面板的驱动时序信号中发生任何不连续的情况下保持一个垂直周期期间的线数恒定。
在图1所示的结构中,频率检测电路106可以置于开关电路104的输出线上。
虽然以上的讲述是参照液晶显示设备进行的,但是本实用新型并不限于液晶显示设备,而是可以应用于任何类型的显示设备,只要在显示设备中显示面板的驱动时序信号是基于垂直基准信号和水平基准信号生成的即可。例如,本实用新型可以应用于诸如等离子显示器等其他显示器。
虽然已经使用特定术语讲述了本实用新型的优选实施例,但是这种讲述只是出于讲解的目的,并且应该理解,在不偏离权利要求的精神或范围的情况下可以进行修订和更改。
Claims (2)
1.一种用于显示面板的显示面板驱动器,其中在所述显示面板上由多条扫描线形成图像帧,所述显示面板驱动器包括:
驱动时序信号生成电路,用于根据要成为每一条扫描线的显示周期的基准的水平基准信号和要成为作为图像帧的显示周期的垂直周期的基准的垂直基准信号,来生成用于驱动显示面板的驱动时序信号;以及
控制器,当垂直基准信号的频率已经改变时,其基于改变的垂直基准信号的频率,计算能够将一个垂直周期期间要显示的扫描线数目保持在预定数的水平基准信号的频率,并且控制水平基准信号的频率,使其与计算的频率相等;
时钟生成器,用于生成时钟信号;
第一分频器,用于对从所述时钟生成器提供的时钟信号的频率进行分频,以将分频的时钟信号作为水平基准信号输出;
第二分频器,用于对从所述第一分频器提供的输出信号的频率进行分频;以及
开关电路,其一个输入端子被提供有外部垂直同步信号,另一个输入端子被提供有来自第二分频器的输出信号,并且其有选择地输出所述输入端子中的一个来作为垂直基准信号,
其中所述控制器当执行所述开关电路的输入端子之间的切换时,改变所述时钟生成器的振荡频率或者所述第一分频器的分频比率。
2.如权利要求1所述的显示面板驱动器,进一步包括:
频率检测电路,用于检测外部垂直同步信号的频率,
其中在已经通过所述开关电路选择了外部垂直同步信号的状态下,当所述频率检测电路检测到外部垂直同步信号的频率变化时,所述控制器改变所述时钟生成器的振荡频率或者所述第一分频器的分频比率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197577 | 2005-07-06 | ||
JP2005197577A JP4572144B2 (ja) | 2005-07-06 | 2005-07-06 | 表示パネル駆動装置および表示パネル駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201029064Y true CN201029064Y (zh) | 2008-02-27 |
Family
ID=37076031
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610094093.4A Expired - Fee Related CN100552754C (zh) | 2005-07-06 | 2006-06-22 | 显示面板驱动器和显示面板驱动方法 |
CN200620121330.7U Expired - Lifetime CN201029064Y (zh) | 2005-07-06 | 2006-06-23 | 显示面板驱动器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610094093.4A Expired - Fee Related CN100552754C (zh) | 2005-07-06 | 2006-06-22 | 显示面板驱动器和显示面板驱动方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7834866B2 (zh) |
EP (1) | EP1742193A3 (zh) |
JP (1) | JP4572144B2 (zh) |
CN (2) | CN100552754C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5288579B2 (ja) * | 2006-12-13 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 表示装置及び、コントローラドライバ |
JP5027047B2 (ja) * | 2008-04-25 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 映像信号処理装置 |
US8619932B2 (en) | 2010-09-15 | 2013-12-31 | Mediatek Inc. | Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof |
US9456364B2 (en) * | 2013-12-04 | 2016-09-27 | Aruba Networks, Inc. | Dynamically modifying scanning methods and/or configurations |
KR102105873B1 (ko) | 2014-04-11 | 2020-06-02 | 삼성전자 주식회사 | 디스플레이 시스템 |
US10895933B2 (en) * | 2019-03-14 | 2021-01-19 | Novatek Microelectronics Corp. | Timing control circuit and operation method thereof |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6052625B2 (ja) * | 1976-03-22 | 1985-11-20 | ソニー株式会社 | 記録済記録媒体及びその作製方法 |
CA1153103A (en) * | 1981-03-19 | 1983-08-30 | Northern Telecom Limited | Scrambling and unscrambling video signals in a pay tv system |
US4454543A (en) * | 1981-11-06 | 1984-06-12 | Oak Industries Inc. | Dynamic video scrambling |
US4594609A (en) * | 1983-06-30 | 1986-06-10 | Viewstar Inc. | Scrambling system for television video signal |
US4673981A (en) * | 1984-03-23 | 1987-06-16 | Massachusetts Institute Of Technology | Unrecordable video signals |
US4896337A (en) * | 1988-04-08 | 1990-01-23 | Ampex Corporation | Adjustable frequency signal generator system with incremental control |
US4914694A (en) * | 1988-04-11 | 1990-04-03 | Eidak Corporation | Modifying a television signal to inhibit recording/reproduction |
US5036216A (en) * | 1990-03-08 | 1991-07-30 | Integrated Circuit Systems, Inc. | Video dot clock generator |
US5325179A (en) * | 1991-08-01 | 1994-06-28 | Instant Replay, Inc. | Circuitry and method for converting 50 Hz, 312.5 line video composite signals into and from 60 Hz, 262.5 line video composite signals |
JPH05227453A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | 周波数自動調整装置 |
JP2835247B2 (ja) * | 1992-06-30 | 1998-12-14 | シャープ株式会社 | 液晶表示装置 |
JPH08140019A (ja) * | 1994-11-04 | 1996-05-31 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
JPH08234701A (ja) * | 1995-02-28 | 1996-09-13 | Sony Corp | 映像表示装置 |
KR0174152B1 (ko) * | 1996-07-02 | 1999-04-01 | 삼성전자 주식회사 | 디지털 디스플레이 모니터의 영상크기 조정장치 |
JPH1188716A (ja) * | 1997-09-03 | 1999-03-30 | Hitachi Ltd | ディスプレイ装置 |
US6549240B1 (en) * | 1997-09-26 | 2003-04-15 | Sarnoff Corporation | Format and frame rate conversion for display of 24Hz source video |
JP2000152121A (ja) * | 1998-11-13 | 2000-05-30 | Sony Corp | クロック生成回路、画像表示装置及び方法 |
JP2000305061A (ja) * | 1999-04-21 | 2000-11-02 | Denso Corp | マトリクス型液晶表示装置 |
JP2001078053A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | ドライブ信号発生装置 |
JP2000165782A (ja) * | 2000-01-01 | 2000-06-16 | Citizen Watch Co Ltd | 液晶駆動コントローラ |
US6316974B1 (en) * | 2000-08-26 | 2001-11-13 | Rgb Systems, Inc. | Method and apparatus for vertically locking input and output signals |
AU2001213313A1 (en) * | 2000-10-11 | 2002-04-22 | Sony Electronics Inc. | Adaptive synchronization mechanism for digital video decoder |
JP2002287689A (ja) * | 2001-03-27 | 2002-10-04 | Hitachi Ltd | 周波数変換装置及びこれを用いた映像表示装置 |
JP2002341851A (ja) * | 2001-05-16 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 表示デバイス制御装置 |
JP2004086146A (ja) | 2002-06-27 | 2004-03-18 | Fujitsu Display Technologies Corp | 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置 |
US7649824B2 (en) * | 2002-07-01 | 2010-01-19 | Panasonic Corporation | Optical storage medium control data region |
US7071996B2 (en) * | 2002-07-19 | 2006-07-04 | Sun Microsystems, Inc. | Synchronizing video formats with dissimilar timing |
JP2004151222A (ja) | 2002-10-29 | 2004-05-27 | Sharp Corp | 液晶表示制御装置および液晶表示装置 |
JP4487024B2 (ja) | 2002-12-10 | 2010-06-23 | 株式会社日立製作所 | 液晶表示装置の駆動方法および液晶表示装置 |
JP4310679B2 (ja) | 2002-12-19 | 2009-08-12 | カシオ計算機株式会社 | 表示駆動制御装置 |
JP2005027195A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 映像信号変換装置、表示装置及び映像信号変換方法 |
US7091967B2 (en) * | 2003-09-01 | 2006-08-15 | Realtek Semiconductor Corp. | Apparatus and method for image frame synchronization |
JP4508583B2 (ja) * | 2003-09-05 | 2010-07-21 | 三洋電機株式会社 | 液晶表示制御装置 |
JP2005099516A (ja) * | 2003-09-25 | 2005-04-14 | Sony Corp | 画像処理回路および画像表示装置 |
JP3886140B2 (ja) | 2004-08-09 | 2007-02-28 | 株式会社 日立ディスプレイズ | アクティブ・マトリクス型液晶表示装置 |
US7548233B1 (en) * | 2004-09-10 | 2009-06-16 | Kolorific, Inc. | Method and system for image scaling output timing calculation and remapping |
US7359007B2 (en) * | 2004-10-12 | 2008-04-15 | Mediatek Inc. | System for format conversion using clock adjuster and method of the same |
-
2005
- 2005-07-06 JP JP2005197577A patent/JP4572144B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-02 US US11/445,170 patent/US7834866B2/en not_active Expired - Fee Related
- 2006-06-02 EP EP06011504A patent/EP1742193A3/en not_active Ceased
- 2006-06-22 CN CN200610094093.4A patent/CN100552754C/zh not_active Expired - Fee Related
- 2006-06-23 CN CN200620121330.7U patent/CN201029064Y/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1742193A3 (en) | 2008-10-29 |
JP4572144B2 (ja) | 2010-10-27 |
US20070008264A1 (en) | 2007-01-11 |
US7834866B2 (en) | 2010-11-16 |
JP2007017604A (ja) | 2007-01-25 |
EP1742193A2 (en) | 2007-01-10 |
CN1892755A (zh) | 2007-01-10 |
CN100552754C (zh) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201029064Y (zh) | 显示面板驱动器 | |
CN101046941B (zh) | 用于驱动液晶显示器件的装置和方法 | |
US20050105001A1 (en) | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device | |
KR20090022297A (ko) | 디스플레이 제어 방법, 이를 이용한 디스플레이 장치 및디스플레이 시스템 | |
US7336303B2 (en) | Imaging device | |
US6967687B1 (en) | Display control apparatus and method | |
JP2002108288A (ja) | 液晶駆動方法および液晶駆動装置、液晶表示装置 | |
US7893951B2 (en) | Image display apparatus and image display method | |
US6567925B1 (en) | Image signal processing method and image signal processor | |
JP5106893B2 (ja) | 表示装置 | |
US6697119B2 (en) | Apparatus and method for converting frame rates of signals under different systems | |
JPS63123284A (ja) | テレビジヨン受像機 | |
US20050046757A1 (en) | Image signal processor circuit and portable terminal device | |
JP4729124B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JPH0773096A (ja) | 画像処理装置 | |
JPS63257785A (ja) | 走査周波数変換方式 | |
US6313831B1 (en) | Device for synchronizing a power drive signal of a monitor and a method therefor | |
US8325274B2 (en) | Video signal processing apparatus | |
JPH0795543A (ja) | 走査線補間装置 | |
JPH06233200A (ja) | 表示装置 | |
KR100516052B1 (ko) | 블랭크구간을이용한비디오패러미터의전송방법 | |
JPH10232662A (ja) | 走査線数変換装置 | |
JPH02179681A (ja) | ドットマトリックス型表示媒体の制御装置 | |
CN101194425A (zh) | 具有干扰补偿的信号处理 | |
JPH0294879A (ja) | 多画面表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Effective date of abandoning: 20091021 |
|
AV01 | Patent right actively abandoned |
Effective date of abandoning: 20091021 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |