CN1961422A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1961422A
CN1961422A CNA2005800059108A CN200580005910A CN1961422A CN 1961422 A CN1961422 A CN 1961422A CN A2005800059108 A CNA2005800059108 A CN A2005800059108A CN 200580005910 A CN200580005910 A CN 200580005910A CN 1961422 A CN1961422 A CN 1961422A
Authority
CN
China
Prior art keywords
conductive pattern
protuberance
conductive
circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800059108A
Other languages
English (en)
Other versions
CN100527393C (zh
Inventor
五十岚优助
高草木贞道
根津元一
草部隆也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1961422A publication Critical patent/CN1961422A/zh
Application granted granted Critical
Publication of CN100527393C publication Critical patent/CN100527393C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及一种电路装置及其制造方法，能够确保电流容量并能够形成微细的图案。该混合集成电路装置(10)具有形成在电路基板(16)的表面上的导电图案(18)和与导电图案(18)电气连接的电路元件(14)，导电图案(18)由第一导电图案(18A)和比第一导电图案厚的第二导电图案(18B)构成。并且，第二导电图案(18B)设有相对于图案的厚度方向突出的凸部(22)。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别是具有厚度不同的导电图案的电路装置及其制造方法。
背景技术
参照图10说明现有的混合集成电路装置的结构(例如参照特开平6-177295号公报(第4页、图1))。图10(A)是混合集成电路装置100的立体图，图10(B)是图10(A)的X-X′线剖面图。
现有的混合集成电路装置100具有下面的结构，即，由下述的结构构成混合集成电路装置100：矩形的基板106、设于基板106的表面的绝缘层107、形成在该绝缘层107上的导电图案108、固着在导电图案108上的电路元件104，电气连接电路元件104和导电图案108的金属细线105、与导电图案108电气连接的引线101。混合集成电路装置100整体由密封树脂102密封。密封树脂102密封的方法有利用热塑性树脂的注入模塑和利用热固性树脂的传递模塑。
但是，在上述这样的混合集成电路装置中，在安装大电流用功率类元件的混合集成电路基板(以下称为基板)和安装小信号类的元件的基板中，改变导电图案的膜厚。例如安装了功率类的元件的基板中，导电图案的厚度例如是100μm。而安装了小信号类的元件的基板中，导电图案的厚度是35μm。因此，根据被安装的元件而准备图案的厚度不同的基板会使成本上升。
另外，具有厚度是100μm左右的导电图案的基板中，厚的导电图案中不形成微细图案，所以存在不能将端子数多的LSI(Large Scale Integration：大规模集成电路)安装在安装基板上的问题。另外，具有厚度是35μm左右的薄的导电图案的基板上若安装功率类的元件，则薄的导电图案由于截面积小，所以存在不能确保充分的电流容量的问题。
发明内容
本发明是鉴于上述问题而研发的，其目的在于提供一种能够确保电路容量并可形成微细图案的电路装置及其制造方法。
本发明的电路装置具有形成在电路基板的表面的导电图案和与该导电图案电气连接的电路元件，所述导电图案由第一导电图案和比该第一导电图案厚的第二导电图案构成，所述第一导电图案和所述第二导电图案的表面实质上配置在同一水平面上，在所述第二导电图案的背面设置比所述第一导电图案的背面还要向厚度方向突出的凸部。
本发明的电路装置具有形成在电路基板的表面的导电图案和与该导电图案电气连接的电路元件，所述导电图案由第一导电图案和比该第一导电图案厚的第二导电图案构成，所述第一导电图案和所述第二导电图案的背面实质上配置在同一水平面上，在所述第二导电图案的表面设置比所述第一导电图案的表面还要向厚度方向突出的凸部。
本发明的电路装置具有形成在电路基板的表面的导电图案和与该导电图案电气连接的电路元件，所述导电图案由第一导电图案和比该第一导电图案厚的第二导电图案构成，在所述第二导电图案的表面和背面设置向厚度方向突出的凸部。
优选地，上述电路装置中，在所述凸部的周围形成与第一导电图案实质上膜厚相等的缘部。
优选地，上述电路装置中，所述缘部的宽度比所述第一导电图案的厚度宽。
优选地，上述电路装置中，所述凸部埋入形成在所述电路基板的表面的绝缘层中。
优选地，上述电路装置中，所述电路基板是金属基板、陶瓷基板、印刷基板或软片。
优选地，上述电路装置中，所述第一导电图案上连接第一电路元件，所述第二导电图案上连接电流容量比所述第一电路元件大的第二电路元件。
本发明的电路装置的制造方法中，准备表面设有向厚度方向突出的凸部的导电箔，以使所述凸部埋入设于电路基板的表面上的绝缘层的方式将所述导电箔粘接在所述电路基板上，通过局部除去未设置所述凸部的区域的所述导电箔，形成第一导电图案和包含所述凸部并比所述第一导电图案厚的第二导电图案。
本发明的电路装置的制造方法中，准备表面设有向厚度方向突出的凸部的导电箔，将所述导电箔的背面粘接在设于所述电路基板上的绝缘层上，通过局部除去未设置所述凸部的区域的所述导电箔，形成第一导电图案和包含所述凸部并比所述第一导电图案厚的第二导电图案。
本发明的电路装置的制造方法中，准备表面和背面设有向厚度方向突出的凸部的导电箔，以使所述凸部埋入设于电路基板的表面上的绝缘层的方式将所述导电箔粘接在所述电路基板上，通过局部除去未设置所述凸部的区域的所述导电箔，形成第一导电图案和包含所述凸部并比所述第一导电图案厚的第二导电图案。
优选地，上述电路装置的制造方法中，所述凸部的侧面是曲面。
优选地，上述电路装置的制造方法中，在所述凸部的周围以残存与所述第一导电图案相同厚度的缘部的方式构图所述导电箔。
优选地，上述电路装置的制造方法中，所述缘部的宽度比所述第一导电图案的厚度宽。
优选地，上述电路装置的制造方法中，通过蚀刻处理形成所述第一导电图案和所述第二导电图案。
附图说明
图1(A)是本发明的混合集成电路装置的立体图，图1(B)是本发明的混合集成电路装置的剖面图；
图2是本发明混合集成电路装置的立体图；
图3(A)是本发明的混合集成电路装置的剖面图，图3(B)是本发明的混合集成电路装置的剖面图，图3(C)是本发明的混合集成电路装置的剖面图；
图4(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图4(B)是说明本发明的混合集成电路装置的制造方法的剖面图，4(C)是说明本发明的混合集成电路装置的制造方法的剖面图，4(D)是说明本发明的混合集成电路装置的制造方法的剖面图，4(E)是说明本发明的混合集成电路装置的制造方法的剖面图，4(F)是说明本发明的混合集成电路装置的制造方法的剖面图；
图5(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图5(B)是说明本发明的混合集成电路装置的制造方法的剖面图，5(C)是说明本发明的混合集成电路装置的制造方法的剖面图，5(D)是说明本发明的混合集成电路装置的制造方法的剖面图，5(E)是说明本发明的混合集成电路装置的制造方法的剖面图；
图6(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图6(B)是说明本发明的混合集成电路装置的制造方法的剖面图，6(C)是说明本发明的混合集成电路装置的制造方法的剖面图，6(D)是说明本发明的混合集成电路装置的制造方法的剖面图，6(E)是说明本发明的混合集成电路装置的制造方法的剖面图，6(F)是说明本发明的混合集成电路装置的制造方法的剖面图；
图7(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图7(B)是说明本发明的混合集成电路装置的制造方法的剖面图，7(C)是说明本发明的混合集成电路装置的制造方法的剖面图，7(D)是说明本发明的混合集成电路装置的制造方法的剖面图，7(E)是说明本发明的混合集成电路装置的制造方法的剖面图；
图8(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图8(B)是说明本发明的混合集成电路装置的制造方法的剖面图；
图9是说明本发明的混合集成电路装置的制造方法的剖面图；
图10(A)是说明现有的混合集成电路装置的制造方法的立体图，10(B)是说明现有的混合集成电路装置的制造方法的剖面图。
具体实施方式
参照图1说明本发明的混合集成电路装置10的结构。图1(A)是混合集成电路装置10的立体图，图1(B)是图1(A)的X-X′线的剖面图。
本发明的混合集成电路装置10具有形成在电路基板16的表面上的导电图案18和与导电图案18电连接的电路元件14。另外，导电图案18由第一导电图案18A和比第一导电图案18A厚的第二导电图案18B构成。第二导电图案18B形成电流容量比第一导电图案18A大的结构。这样的各结构要素如下说明。
电路基板16从散热的意义上讲优选由金属或陶瓷等构成的基板。但是，也可以是软片或由树脂构成的印刷基板等，但只要基板的表面作过绝缘处理就可以。另外，作为电路基板16的材料，金属可以采用Al、Cu或Fe等，陶瓷可以采用Al2O3、AlN。此外也可以采用机械强度和散热性等优良的材料作为电路基板16。例如采用由Al构成的基板作为电路基板16的情况下，电路基板16的表面由绝缘层17覆盖。并且，绝缘层17的表面上形成导电图案18。即，通过绝缘层17使电路基板16和导电图案18绝缘。另外，由Al构成的电路基板16的表面作氧化铝处理。
参照图1(B)，为使从载置在电路基板16表面的电路元件14产生的热合宜地散出外部，使电路基板16的背面从密封树脂12露出外部。另外为提高装置整体的耐湿性，也可由密封树脂12将包括电路基板16的背面的整体密封。另外，也可以由壳材料密封电路基板16的表面。
电路元件14固着在导电图案18上，电路元件14和导电图案18构成规定的电气回路。作为电路元件14采用晶体管和二极管等有源元件或电容、电阻等无源元件。另外，功率类的半导体元件等的散热量大的，也可以经由由金属构成的散热片固着在电路基板16上。另外，也可将树脂密封型的电路装置安装在导电图案18上。在此，以正面朝上安装的有源元件等经由金属细线15而与导电图案18电气连接。
在本实施例中，电路元件14含有比较小的电流流动的第一电路元件14A和大电流流动的第二电路元件14B。
作为具体例子，例如LSI芯片、电容、电阻等可作为第一电路元件14A。背面与接地电位等电气连接的LSI芯片经由焊锡、导电性膏与导电图案18连接。另外，背面不被电气连接的LSI芯片经由绝缘性的粘接剂与导电图案18连接。电流容量小的第一电路元件14A固着在例如数十μm程度薄的第一导电图案18A上。
第二电路元件14B与形成例如数百μm程度厚的第二导电图案18B连接。作为第二电路元件14B可采用控制大电流的功率类的晶体管、例如功率MOS(Metal-Oxide Semiconductor：金属氧化物半导体)、IGBT(InsulatedGate Bipolar Transistor：绝缘栅双极晶体管)、晶闸管等。另外功率类IC也适合。该第二电路元件14B由于其芯片尺寸小，薄型化高功能，故热大量产生。
导电图案18由铜等金属构成，与基板16绝缘形成。另外，引线11导出的一边形成由导电图案18构成的焊盘。引线除了如所说明的在一边侧导出，也可以是至少从一边侧导出的。另外，导电图案18以绝缘层17为粘接剂粘接在电路基板16的表面。导电图案18由第一导电图案18A和比该第一导电图案18A厚的第二导电图案18B构成。并且，第一导电图案18A形成比第二导电图案18B窄的图案样模。
第一导电图案18A是薄的厚度数十μm程度的图案。作为第一导电图案18A的厚度在例如9μm～80μm左右之间选择。适于大批量生产水准的第一导电图案18A的厚度例如是30μm左右。若是该厚度的话，则可由湿蚀刻将图案间的间隔缩小至50μm左右。在此，图案间的间隔是指从邻接的图案的内侧的端部到端部间的距离。进而，若是该厚度，则由于图案的宽度也可窄至50μm左右，所以能够形成微细的图案。具体地，第一导电图案18A用作例如数毫安程度的电气信号通过的图案。例如，LSI元件的控制信号通过第一导电图案18A 。
第二导电图案18B是比上述第一导电图案18A厚的图案。第二导电图案18B的厚度在35μm～500μm左右间可以根据要求的电流容量进行选择。第二导电图案18B的厚度是100μm左右的情况下，可使图案间的间隔及其宽度形成为300μm左右。这样的第二导电图案18B的情况下，可通过50安培左右的电流。
绝缘层17形成在电路基板16的整个表面上，具有使导电图案18的背面和电路基板16的表面粘接的功能。另外，绝缘层17是将氧化铝等无机填充剂高度填充在树脂中而得的，热传递性优良。导电图案18的下端和电路基板16的表面间的距离(绝缘层17的最小厚度)可因其耐压而厚度变化，但是最好是50μm左右以上。
引线11固着在设于电路基板16的周边部上的焊盘上，具有例如与外部进行输入输出的功能。在此，在一边上设有多个引线11。引线11和焊盘间的粘接介由焊锡(焊料)等导电性粘接剂进行。
密封树脂12由采用热固性树脂的传递模制或采用热塑性树脂的注入模制形成。在此形成密封电路基板16及其表面形成的电气回路的密封树脂12，电路基板16的背面从密封树脂12露出。另外，模制的密封以外的密封方法也可适用于本实施例的混合集成电路装置，例如树脂的结合的密封、利用壳材料的密封等其他密封方法。
参照图2的立体图，说明电路基板16的表面上形成的导电图案18的具体的形状的一例。该中，省略密封整体的树脂。
如上所述，本实施例中，导电图案18可分为形成得薄的第一导电图案18A和形成得厚的导电图案18B。该图中，第一导电图案18A由实线表示，第二导电图案18B由阴影图样表示。即，小信号通过的图案可作为第一导电图案18A设计，大信号通过的图案可作为第二导电图案18B设计。在此，作为大信号例如可为进行扬声器、电机的驱动的信号。另外，作为小信号可以是例如向作为LSI元件的第一电路元件14A输入输出的信号、向作为开关元件的第二电路元件14B的控制端子输入的电气信号。
在此，与作为LSI元件的第一电路元件连接的图案由第一导电图案18A构成。LSI元件的信号处理中使用的电气信号是数毫安程度，所以厚度数十μm程度的第一导电图案18A中电流容量充分。另外，第一导电图案18A形成得微细，所以可采用端子数目多的LSI元件作为第一电路元件14A。
第二导电图案18B与作为功率晶体管等的第一电路元件14B的流入流出电极连接。即，基于介由第一导电图案18A输入的小信号，进行在第二导电图案18B中流动的大电流的开关动作。
参照图3，详细说明第二导电图案18B。图3(A)～(C)，表示第二导电图案18B的形状。
参照图3(A)，在此，局部设置凸部22，从而形成厚的第二导电图案18B。另外，设于第二导电图案18B的背面、在厚度方向上一体突出的凸部22埋入绝缘层17。另外，第一导电图案18A的上面、和第二导电图案18B的上面实质上位于同一平面上。
在此，第一导电图案18A的厚度为T1，第二导电图案18B的凸部22埋入绝缘层17的深度为T2，第二导电图案18B的最下部和电路基板16的表面的距离为T3。为使第一导电图案18A形成得微细，T1优选9μm～80μm左右。为确保第二导电图案18B的电流容量，T2优选35μm～500μm左右。即，第二导电图案18B的厚度比较于第一导电图案18A，仅增加T2的厚度。T3考虑到耐压性优选50μm～200μm。
现在说明第二导电图案18B局部埋入绝缘层17的优点。首先，第二导电图案18B的下面接近电路基板16的表面，所以从第二电路元件14B发出的热可经由第二导电图案18B和绝缘层17散出外部。本实施例中，使用高度填充有填充剂的绝缘层17。另外，为了提高散热性，在能够确保散热性的范围内绝缘层17薄的好。因此，第二导电图案18B局部埋入绝缘层17，可使第二导电图案18B和电路基板16的距离变短。这有助于提高装置整体的散热性。
另外，通过将第二导电图案18B埋入绝缘层17的结构，可增大第二导电图案18B的背面和绝缘层17的接触面积。因此，能够进一步提高散热性。凸部22例如是立方体，则实质上除了上面以外的各个面与绝缘层17接触。这样，由于实现了散热性的提高，所以也可实现省去散热片的结构。进而，第二导电图案18B局部埋入绝缘层17，则能够提高两者的粘接性。因此，能够提高第二导电图案18B的剥离强度。
由于第一导电图案18A不埋入绝缘层17，所以能够确保第一导电图案18A的背面和电路基板16的距离长。因此，能够降低第一导电图案18A和电路基板16间产生的寄生电容。因此，即使高频电气信号通过第一导电图案18A，也能够防止寄生电容引起的信号延迟等。
缘部18D是形成第二导电图案18B的周缘部的部位，其厚度与第一导电图案18A等同。缘部18D是通过蚀刻进行导电图案的制造而被设置的部位。具体地，导电图案18通过蚀刻构图时，为防止凸部22被蚀刻，凸部22的周围设有空余部。该空余部分作为缘部18D，位于凸部22的周围。缘部18D的宽度T4合适的是第一导电图案18A的厚度以上。作为一例，宽度T4合适的是100μm左右以上。这是因为进行导电图案18的构图是以各向同性进行的。为防止各向同性进行的蚀刻到达凸部22，缘部18D的宽度T4优选比第一导电图案18A的厚度宽。
参照图3(B)说明较厚形成第二导电图案18B的其他结构。在此，形成有具有厚度部分向上突出的凸部22的第二导电图案18B。因此，第二导电图案18B的剖面积大，能够确保大的电流容量。另外，由于厚度增加，能够减小过渡热阻。另外，第一和第二导电图案的底面位于同一平面上。
参照图3(C)，在此，第二导电图案18B的厚度部分向上方和下方这两方突出而较厚形成。即，第二导电图案18B的表面和背面形成有凸部22。因此，第二导电图案18B的厚度可形成得更厚，能够进一步扩大确保电流容量和减小过渡热阻的效果。另外，由多次蚀刻形成第二导电图案18B，能够减小缘部T4，并增厚图案。
如图4(D)、图5(C)、图6(D)所示，薄的图案和厚的图案一体形成的情况下，厚的图案也由薄的部分构图，则具有可一次性构图的优点。
其次，参照图4，说明上述混合集成电路装置的制造方法。
首先，参照图4说明图3(A)所示的剖面形状的导电图案18的制造方法。
参照图4(A)，准备导电箔20在其表面构图抗蚀剂21。作为导电箔20的材料可以采用以铜为主材料的金属、Fe和Ni的合金、或者以Al为主材料的材料。导电箔20的厚度因形成的导电图案18的厚度而不同。第二导电图案18B的厚度是数百μm程度，则采用此厚度以上的导电箔20。抗蚀剂21覆盖形成第二导电图案18B的部位。
参照图4(B)，其次，以抗蚀剂21为蚀刻掩模进行湿蚀刻，进行不形成抗蚀剂21的主面的蚀刻。由该蚀刻对没有被抗蚀剂21覆盖的区域的导电箔20的表面进行蚀刻，形成凹部23。在此，形成第一导电图案18A的区域形成得足够薄以能够进行微细的构图。具体地，导电箔20的厚度薄为9μm～80μm左右。在本工序中，由抗蚀剂21覆盖的部分成为以凸状突出的凸部22。本工序结束后剥离抗蚀剂21。
参照图4(C)和4(D)，将在表面设有绝缘层17的电路基板16和导电箔20粘接。具体地，将导电箔20粘接在电路基板16上以使凸部22埋入绝缘层17。该粘接以真空冲压进行，则能够防止因导电箔20和绝缘层17间的空气导致出现的空腔。另外，各向同性蚀刻形成的凸部22的侧面成为平滑的曲面。因此，导电箔20压入绝缘层17时，沿该曲面有树脂侵入，不出现未填充部分。因此，通过这样的凸部22的侧面形状也能够抑制空腔的产生。另外，通过将凸部22埋入绝缘层17能够提高导电箔20和绝缘层17的粘接强度。
另外，参照图4(C)的导电箔20的上面(图4(B)中下面)是平坦的，所以以整个面与作为压入夹具的抵接面抵接，能够以整个面均匀的力均等地进行加压。
参照图4(E)，其次进行在电路基板16上粘接的导电箔20的构图。具体地，形成与按照预定形成的第一和第二导电图案的形状切合的抗蚀剂21后，通过进行湿蚀刻进行构图。在此，覆盖与第二导电图案18B对应的区域的导电箔20的抗蚀剂21形成得比凸部22宽。这是为了防止下一工序的蚀刻使凸部22浸蚀。另外，考虑到形成抗蚀剂21时的掩模的错位，由上述结构能够可靠地利用蚀刻进行导电图案18的分离。
本工序中，通过构图除了凸部22以外的区域的导电箔20并对其局部除去，从而形成薄的第一导电图案18A和厚的第二导电图案18B。因此，将薄的部分的导电箔20构图成厚度例如是30μm左右，从而能够一并形成厚度不同的导电图案18。
参照图4(F)说明经由抗蚀剂21进行蚀刻后的、第一导电图案18A和第二导电图案18B的剖面。形成凹部23(参照图4(B))的区域的导电箔20其厚度是数十μm左右薄。因此，第一导电图案18A可微细地形成。在此，能够由一次蚀刻形成薄的第一导电图案18A和厚的第二导电图案18B。
缘部18D平面上包围凸部22形成。换言之，覆盖凸部22的上部的抗蚀剂21形成得比凸部22宽，从而形成缘部18D。这样，蚀刻第二导电图案18B时，可较宽地形成抗蚀剂21，从而能够稳定地进行蚀刻。即，湿蚀刻由于是各向同性的，导电图案18进行侧蚀刻，构图出的导电图案18B的侧面形成锥形。因此，这样较宽地进行蚀刻，能够防止因侧蚀刻使第二导电图案18被侵蚀。
即，凸部22若被侵蚀，则第二导电图案18B的剖面积变小，不能确保大的电流容量，进而散热性也降低。另外，由于抗蚀剂21是在某种程度上的误差的情况下形成的，所以由该结构，能够防止因该误差引起的凸部22的侵蚀。
参照图5说明上述混合集成电路装置的第二制造方法。
在此，说明形成图3(B)所示的第二导电图案18B的制造方法。在此的导电图案18的形成方法与参照图4说明的形成方法基本相同，所以仅以不同点为中心进行说明。
参照图5(A)～(C)，首先，将导电箔20粘接在涂敷在电路基板16的表面上的绝缘层17上。在此，导电箔20厚的状态下进行粘压，所以能够防止粘压工序中导电箔20的褶皱的发生。并且，形成厚的第二导电图案18的区域由抗蚀剂21覆盖后，进行导电箔20的表面的蚀刻。通过该蚀刻，能够足够薄化形成薄的第一导电图案18A的区域的导电箔20。该蚀刻结束后，剥离抗蚀剂21。
参照图5(D)，其次在导电箔20的表面涂敷新的抗蚀剂21后，进行抗蚀剂21的构图以形成第一和第二导电图案。在此也是，覆盖凸部22的抗蚀剂21比凸部22更宽地被覆盖以形成上述的缘部18D。即，以自凸部22的侧面向薄的部分延伸的方式涂敷抗蚀剂21。
参照图5(E)，其次介由抗蚀剂21进行蚀刻，从而形成第一和第二导电图案。由于形成缘部18D，所以凸部22不被蚀刻，而能够进行稳定的构图。该蚀刻结束后，抗蚀剂21被剥离。
参照图6，说明混合集成电路装置的第三制造方法。在此，说明形成图3(C)所示的第二导电图案18B的制造方法。在此的导电图案18的形成方法也与参照图4说明的形成方法基本相同，所以以不同的地方为中心说明。
参照图6(A)和6(B)，预定形成第二导电图案18B的导电箔20的表面上形成抗蚀剂21，进行蚀刻。由该蚀刻，形成凸部22。设有凹部23的区域的导电箔20的厚度比预定形成的第一导电图案18A厚。而且以面抵接压入夹具的同时进行粘压，所以能够抑制粘压工序中的导电箔的褶皱发生。
参照图6(C)和6(D)，其次将形成凸部22的区域的表面由抗蚀剂21覆盖。并且，进行蚀刻。本工序中的蚀刻的目的是在导电箔20的两面形成凸部22；以及，薄化设有凹部23的区域的导电箔20。本工序结束后，剥离抗蚀剂21。
参照图6(E)和6(F)，在导电箔20的表面涂敷新的抗蚀剂21后，进行抗蚀剂21的构图来形成第一和第二导电图案。在此，覆盖凸部22的抗蚀剂21也是攀过凸部22将其覆盖。本工序中，导电箔20的两主面上形成凸部22，从而较厚形成第二导电图案18B。
参照图7说明混合集成电路装置的第四制造方法。在此，说明形成图3(C)所示的第二导电图案18B的制造方法。
参照图7(A)和7(B)，首先，在形成第二导电图案18B的预定的区域所对应的导电箔20的表面和背面上形成抗蚀剂21。并且，导电箔20的表面和背面进行蚀刻，在两主面上形成凸部22。因此，通过一次蚀刻可在导电箔20的两主面上形成凸部22。
参照图7(C)和7(E)，将导电箔20粘接在电路基板16上以使凸部22埋入绝缘层17后，进行导电图案18的构图。该方法与参照图6所说明的一样，所以其说明省略。以上是关于构图导电图案18的工序的说明。从第一到第四制造方法中形成的混合集成电路基板如图8所示在所希望的部位配置电路元件，将电路元件电气连接在导电图案18上。
参照图8(A)，首先，经由焊锡和导电膏等将电路元件14固着在导电图案(岛区域)18。在此，进行小电流的处理的第一电路元件14A固着在第一导电图案18A上。并且，流动大电流、发热量大的第二电路元件14B固着在第二导电图案18B上。第一导电图案18A能够形成微细的图案，所以作为第一电路元件14A可采用LSI元件等端子数多的元件。第二导电图案18B形成得足够厚，所以作为第二电路元件18B可采用进行大电流的处理的功率晶体管、LSI等。在此，构成一个混合集成电路装置的多个单元24形成在一张电路基板16上，可一并进行小片接和或引线接合。
参照图8(B)，介由金属细线15进行电路元件14和导电图案18的电气连接。本实施例中，第二导电图案18B的厚度部分埋入绝缘树脂17，从而第一导电图案18A和第二导电图案18B的上面形成同一高度。因此，进行第二电路元件14B的电气连接时，可使用数十μm左右的细线。以往，配置在散热片等的上部的晶体管与导电图案18的高低差大。该高低差有时甚至例如是2mm左右。因此，引线因自重而垂下，为不与小片和散热片短路，使用腰部强的粗线。本实施例中，相当于散热片的第二导电图案18B和第一导电图案18A为同一面，所以没必要使用腰部强的粗线。在此，细线一般是指其直径80μm左右的金属细线。
上述工序结束后，进行各单元24的分离。各单元的分离可利用采用冲压机的冲切、划线、弯曲等进行。之后，将引线11固着在各单元的电路基板16上。
参照图9，进行各电路基板16的树脂密封。在此，利用采用热固性树脂的传递模制进行密封。即，上型模30A和下型模30B构成的模型30内收纳电路基板16后，使两型模抵接，固定引线11。并且，在型腔31内密封树脂，从而进行树脂密封工序。以上的工序中，制造图1所示的混合集成电路装置。
现有的混合集成电路基板中，导电图案全部形成同一膜厚，所以需要大电流的部分形成宽度宽的图案，另外地采用散热片。但是，本申请中，厚的第二图案18B可与薄的第一图案18A形成在同一电路基板上。因此，厚的第二导电图案18B确保散热性和电流容量。而且通过设置薄的第一导电图案18A可安装小信号的部件。
例如由Al构成的电路基板16的情况，第二导电图案18B上形成的凸部22通过埋入覆盖电路基板16的表面的绝缘层17，可提高散热性。这时由于第二导电图案18B上固着的电路元件产生的热介由埋入绝缘层17的凸部22而良好地传给基板16。绝缘层17上混入填充剂，则进一步提高散热性。
根据本发明，可在一个电路基板的表面形成厚度不同的导电图案。因此，要求电流容量的导电图案可形成得厚，通过比较小的电流的位置的导电图案可形成得薄。而且微细的导电图案也可提高配线密度。根据上述内容，可根据要求的电流容量而在一个电路基板上形成图案样模不同的导电图案。
另外，在形成得厚的第二导电图案上固着通过大电流的第二电路元件，从而可积极地将从第二电路元件发出的热排出外部。特别是如图4、6和7所示，在绝缘层埋入导电图案背面的一部分的导电图案由于其背面的凸部由绝缘树脂覆盖，所以可介由绝缘层提高导热。

Claims (15)

1.一种电路装置，其特征在于，具有形成在电路基板的表面的导电图案和与该导电图案电气连接的电路元件，所述导电图案由第一导电图案和比该第一导电图案厚的第二导电图案构成，所述第一导电图案和所述第二导电图案的表面实质上配置在同一水平面上，在所述第二导电图案的背面设置比所述第一导电图案的背面还要向厚度方向突出的凸部。
2.一种电路装置，其特征在于，具有形成在电路基板的表面的导电图案和与该导电图案电气连接的电路元件，所述导电图案由第一导电图案和比该第一导电图案厚的第二导电图案构成，所述第一导电图案和所述第二导电图案的背面实质上配置在同一水平面上，在所述第二导电图案的表面设置比所述第一导电图案的表面还要向厚度方向突出的凸部。
3.一种电路装置，其特征在于，具有形成在电路基板的表面的导电图案和与该导电图案电气连接的电路元件，所述导电图案由第一导电图案和比该第一导电图案厚的第二导电图案构成，在所述第二导电图案的表面和背面设置向厚度方向突出的凸部。
4.如权利要求1～3任一权利要求所述的电路装置，其特征在于，在所述凸部的周围形成与第一导电图案实质上膜厚相等的缘部。
5.如权利要求4所述的电路装置，其特征在于，所述缘部的宽度比所述第一导电图案的厚度宽。
6.如权利要求1或3所述的电路装置，其特征在于，所述凸部埋入形成在所述电路基板的表面的绝缘层中。
7.如权利要求1或3所述的电路装置，其特征在于，所述电路基板是金属基板、陶瓷基板、印刷基板或软片。
8.如权利要求1或3所述的电路装置，其特征在于，所述第一导电图案上连接第一电路元件，所述第二导电图案上连接电流容量比所述第一电路元件大的第二电路元件。
9.一种电路装置的制造方法，其特征在于，
准备表面设有向厚度方向突出的凸部的导电箔，
以使所述凸部埋入设于电路基板的表面上的绝缘层的方式将所述导电箔粘接在所述电路基板上，
通过局部除去未设置所述凸部的区域的所述导电箔，形成第一导电图案和包含所述凸部并比所述第一导电图案厚的第二导电图案。
10.一种电路装置的制造方法，其特征在于，
准备表面设有向厚度方向突出的凸部的导电箔，
将所述导电箔的背面粘接在设置在所述电路基板的表面上的绝缘层上，
通过局部除去未设置所述凸部的区域的所述导电箔，形成第一导电图案和包含所述凸部并比所述第一导电图案厚的第二导电图案。
11.一种电路装置的制造方法，其特征在于，
准备表面和背面设有向厚度方向突出的凸部的导电箔，
以使所述凸部埋入设于电路基板的表面上的绝缘层的方式将所述导电箔粘接在所述电路基板上，
通过局部除去未设置所述凸部的区域的所述导电箔，形成第一导电图案和包含所述凸部并比所述第一导电图案厚的第二导电图案。
12.如权利要求9～11任一权利要求所述的电路装置的制造方法，其特征在于，所述凸部的侧面是曲面。
13.如权利要求9～11任一权利要求所述的电路装置的制造方法，其特征在于，在所述凸部的周围以残存与所述第一导电图案相同厚度的缘部的方式构图所述导电箔。
14.如权利要求13所述的电路装置的制造方法，其特征在于，所述缘部的宽度比所述第一导电图案的厚度宽。
15.如权利要求9～11任一权利要求所述的电路装置的制造方法，其特征在于，通过蚀刻处理形成所述第一导电图案和所述第二导电图案。
CNB2005800059108A 2004-02-24 2005-02-18 电路装置及其制造方法 Expired - Fee Related CN100527393C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004048259 2004-02-24
JP048259/2004 2004-02-24

Publications (2)

Publication Number Publication Date
CN1961422A true CN1961422A (zh) 2007-05-09
CN100527393C CN100527393C (zh) 2009-08-12

Family

ID=34879504

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800059108A Expired - Fee Related CN100527393C (zh) 2004-02-24 2005-02-18 电路装置及其制造方法

Country Status (5)

Country Link
US (1) US7714232B2 (zh)
JP (1) JP4785139B2 (zh)
CN (1) CN100527393C (zh)
TW (1) TWI309962B (zh)
WO (1) WO2005081311A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111148378A (zh) * 2020-01-09 2020-05-12 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711792B2 (ja) * 2005-09-26 2011-06-29 三洋電機株式会社 回路装置
JP4725581B2 (ja) * 2005-09-27 2011-07-13 パナソニック株式会社 放熱配線基板とそれを用いた電気機器
JP2007250698A (ja) * 2006-03-14 2007-09-27 Furukawa Electric Co Ltd:The メタルコアプリント配線板の製造方法
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP2013149947A (ja) * 2011-12-19 2013-08-01 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
DE102012206973B4 (de) * 2012-04-26 2021-02-18 Ledvance Gmbh Verfahren zum erzeugen von leiterbahnen und substrat
JP2014220304A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置
CN104717849A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
CN105208789B (zh) * 2015-09-18 2018-05-11 深圳诚和电子实业有限公司 一种电池电路板的制作方法
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール
JP2024054433A (ja) * 2021-02-16 2024-04-17 株式会社フジクラ 配線板の製造方法、及び、フレキシブルプリント配線板
EP4273928A1 (en) * 2022-05-02 2023-11-08 Infineon Technologies AG A semiconductor package comprising power and logic on a single ceramic plate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260198A (ja) * 1987-04-17 1988-10-27 古河電気工業株式会社 多層回路板の製造方法
JP2664408B2 (ja) * 1988-04-18 1997-10-15 三洋電機株式会社 混成集積回路の製造方法
JPH0631734Y2 (ja) * 1988-10-13 1994-08-22 ローム株式会社 印刷配線基板
JP2715576B2 (ja) 1989-07-26 1998-02-18 松下電工株式会社 プリント配線板の製法
JPH07105461B2 (ja) * 1990-08-03 1995-11-13 三菱電機株式会社 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JPH06334311A (ja) 1993-05-18 1994-12-02 Yazaki Corp 回路体の製造方法
JP3231982B2 (ja) * 1995-10-30 2001-11-26 京セラ株式会社 配線基板及びその製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2001177022A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP4172893B2 (ja) * 2000-01-11 2008-10-29 電気化学工業株式会社 金属ベース回路基板の製造方法
JP4411720B2 (ja) * 2000-02-02 2010-02-10 パナソニック株式会社 熱伝導基板とその製造方法
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP4459406B2 (ja) 2000-07-27 2010-04-28 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板製造方法
JP2002198619A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 回路基板
DE10205592B4 (de) 2002-02-11 2008-01-03 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeugs für Leiterplatten

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111148378A (zh) * 2020-01-09 2020-05-12 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法
CN111148378B (zh) * 2020-01-09 2021-04-06 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法

Also Published As

Publication number Publication date
TWI309962B (en) 2009-05-11
US7714232B2 (en) 2010-05-11
US20080106875A1 (en) 2008-05-08
JP4785139B2 (ja) 2011-10-05
TW200539758A (en) 2005-12-01
CN100527393C (zh) 2009-08-12
JPWO2005081311A1 (ja) 2007-08-02
WO2005081311A1 (ja) 2005-09-01

Similar Documents

Publication Publication Date Title
CN1961422A (zh) 电路装置及其制造方法
KR100728856B1 (ko) 회로 장치 및 그 제조 방법
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
CN101253627B (zh) 电路装置及其制造方法
CN1926928A (zh) 电路装置及其制造方法
CN1705104A (zh) 电路装置及其制造方法
CN1674277A (zh) 电路装置
CN101556946B (zh) 形成半导体封装件的方法及其结构
CN104637832B (zh) 半导体装置及其制造方法
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
CN115985868A (zh) 具有双侧冷却的功率模块封装
JP2008140954A (ja) 放熱配線基板とその製造方法並びにこれを用いた発光モジュール
CN1705107A (zh) 电路装置
CN1832659A (zh) 电路装置及其制造方法
CN1705106A (zh) 电路装置及其制造方法
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
CN1645600A (zh) 混合集成电路装置及其制造方法
CN1705085A (zh) 电路装置的制造方法
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
JP2003068978A (ja) 半導体装置及びその製造方法
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
CN101819955B (zh) 具有增强散热性的半导体封装结构
CN106876350B (zh) 功率模块及其制造方法
US20210035879A1 (en) Encapsulated package with carrier, laminate body and component in between

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20220218