CN111148378B - 一种局部厚铜板的制作方法 - Google Patents

一种局部厚铜板的制作方法 Download PDF

Info

Publication number
CN111148378B
CN111148378B CN202010021108.4A CN202010021108A CN111148378B CN 111148378 B CN111148378 B CN 111148378B CN 202010021108 A CN202010021108 A CN 202010021108A CN 111148378 B CN111148378 B CN 111148378B
Authority
CN
China
Prior art keywords
copper
layer
semi
manufacturing
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010021108.4A
Other languages
English (en)
Other versions
CN111148378A (zh
Inventor
张霞
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN202010021108.4A priority Critical patent/CN111148378B/zh
Publication of CN111148378A publication Critical patent/CN111148378A/zh
Application granted granted Critical
Publication of CN111148378B publication Critical patent/CN111148378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明适用于电路板技术领域,提供了一种局部厚铜板的制作方法,包括:提供至少一个基板,每一所述基板包括绝缘基层和设于所述绝缘基层至少一侧的铜层;减铜处理:对所述铜层的一部分进行减铜处理并形成薄铜区,铜层的其他部分形成厚铜区,所述厚铜区的铜层厚度大于所述薄铜区的铜层厚度;以及制作线路:在所述薄铜区和/或所述厚铜区上形成线路图形,得到至少一个芯板;该方法无需电镀处理,相对于现有电镀加厚方式而言,能够避免厚铜区的铜层厚度不均匀的问题,进一步可保证后续线路图形的制作的均匀性以及线宽的精度,保证芯板的功能。

Description

一种局部厚铜板的制作方法
技术领域
本发明属于线路板技术领域,特别涉及一种局部厚铜板的制作方法。
背景技术
局部厚铜是指在同一块线路板内同时存在普通的薄铜区和厚铜区的设计,而普通厚铜板就是在同一层线路内只有一种铜厚设计。两种铜厚的存在导致线路板表面有一定的高度差,在铜面制作、线路制作、压合制作时等都具有一定的困难,容易出现缺胶、蚀刻均匀性差、线宽精度达不到等问题。
目前,通常都是通过电镀加厚的方法实现局部厚铜。当铜厚数值较大时,特别是当厚铜区铜的厚度大于或等于140微米,厚铜区和薄铜区高度差大于等于105微米时,由于存在较大的高度差,所以在加厚过程中可能出现镀铜均匀性差等问题,在压合过程中还可能存在边缘干膜无法压紧的问题。
发明内容
本发明实施例的目的在于提供一种局部厚铜板的制作方法,旨在解决现有的局部厚铜制作时存在的镀铜均匀性差的技术问题。
本发明实施例是这样实现的,一种局部厚铜板的制作方法,包括:
提供至少一个基板,每一所述基板包括绝缘基层和设于所述绝缘基层至少一侧的铜层;
减铜处理:对所述铜层的一部分进行减铜处理并形成薄铜区,所述铜层的其他部分形成厚铜区,所述厚铜区的铜层厚度大于所述薄铜区的铜层厚度;以及
制作线路:在所述薄铜区和/或所述厚铜区上形成线路图形,得到至少一个芯板。
在一个实施例中,所述减铜处理的步骤中包括至少一次控深蚀刻处理和至少一次减铜液处理:对所述铜层的一部分进行至少一次控深蚀刻处理,然后将所述铜层浸入减铜液,直至所述薄铜区的铜层厚度的公差满足要求。
在一个实施例中,所述控深蚀刻处理中,对所述铜层的一部分进行至少一次控深蚀刻处理,直至所述薄铜区的铜层厚度的公差为+15微米;将所述铜层浸入减铜液,直至所述薄铜区的铜层厚度的公差为±2.5微米。
在一个实施例中,所述制作线路的步骤中,在所述铜层上对应所述线路图形的区域印刷形成抗蚀层,在所述抗蚀层和所述铜层上依次形成感光膜和底片,对所述感光膜进行曝光、显影,并对暴露的部分所述铜层进行蚀刻,以形成所述线路图形。
在一个实施例中,所述抗蚀层由防焊油墨经丝印方式制作而成。
在一个实施例中,所述线路图形形成于所述薄铜区和所述厚铜区;所述底片上对应所述薄铜区和厚铜区交接的区域设有至少一个通孔,所述制作线路的步骤中,对暴露的部分所述铜层的蚀刻于真空环境中进行。
在一个实施例中,所述通孔的直径为0.5毫米~1.0毫米。
在一个实施例中,所述局部厚铜板的制作方法还包括:
热压合:将多个所述芯板依次层叠,在多个所述芯板的最外两侧分别设置铜箔,且在每相邻两个所述芯板之间、所述芯板与所述铜箔之间均设置半固化层,进行热压合,得到多层局部厚铜板。
在一个实施例中,所述半固化层包括至少一个第一半固化片和至少一个第二半固化片,其中,所述第一半固化片上对应所述线路图形的厚铜部设有开槽,所述第二半固化片设于所述第一半固化片的远离所述厚铜部的一侧。
在一个实施例中,所述开槽的边缘与所述厚铜部的边缘的距离大于0.1mm;所述半固化层包括多个第一半固化片和至少一个所述第二半固化片,且多个所述第一半固化片的高度之和与所述厚铜部和薄铜部的铜层厚度之差的差值的绝对值小于或等于所述第一半固化片的厚度的二分之一。
本发明实施例提供的局部厚铜板的制作方法,其有益效果在于:
通过对铜层的部分区域进行减铜处理来得到薄铜区和厚铜区,无需电镀处理,相对于现有电镀加厚方式而言,能够避免厚铜区的铜层厚度不均匀的问题,进一步可保证后续线路图形的制作的均匀性以及线宽的精度,保证芯板的功能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的局部厚铜板的制作方法的步骤流程图;
图2是基板的结构示意图;
图3是步骤S2的示意图;
图4是基板在步骤S3中的蚀刻之前的结构示意图;
图5是底片上的通孔与铜层的对应关系示意图;
图6是芯板的结构示意图;
图7是多层局部厚铜板的层叠结构示意图;
图8是四层局部厚铜板的压合状态示意图;
图9是六层局部厚铜板的压合状态示意图。
图中标记的含义为:
1-基板,11-绝缘基层,12-铜层,121-厚铜区,122-薄铜区;
2-芯板,20-线路图形,21-厚铜部,22-薄铜部;
3-抗蚀层;4-底片,40-通孔;
5-铜箔;6、6’-半固化层,61-第一半固化片,610-开槽,62-第二半固化片;
7、7’-多层局部厚铜板。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为了说明本发明所述的技术方案,以下结合具体附图及实施例进行详细说明。
请参阅图1,本发明实施例提供一种局部厚铜板的制作方法,包括:
步骤S1,提供基板1:将母板分隔为多个基板1,每一基板1包括绝缘基层11和设于绝缘基层11的至少一侧的铜层12,如图2所示;这里,基板1上的铜层12的厚度根据后续所要得到的芯板2上的铜层的最大厚度进行选取;
步骤S2,减铜处理:对铜层12的一部分进行减铜处理,形成薄铜区122,铜层12上未被进行减铜处理的部分作为厚铜区121,厚铜区121的铜层厚度大于薄铜区122的铜层厚度;以及
步骤S3,制作线路图形20:在薄铜区122和/或厚铜区121上形成线路图形20,由此,得到至少一个芯板2,如图6所示。
本发明实施例提供的局部厚铜板的制作方法,其通过对铜层12的部分区域进行减铜处理来得到薄铜区122,铜层12的未作减铜处理的部分则形成厚铜区121,无需电镀处理,相对于现有电镀加厚方式而言,能够避免厚铜区121的铜层厚度不均匀的问题,进一步可保证后续线路图形20的制作的均匀性以及线宽的精度,保证芯板2的功能。
根据本发明的一个实施例,步骤S2中包括至少一次控深蚀刻处理和至少一次减铜液处理,其中,控深蚀刻处理用于对铜层12进行第一次处理,用于将铜层12的厚度快速地降低,减铜液处理用于对铜层12进行第二次处理,用于将铜层12的厚度较为精确地控制在所需要的厚度范围内。
可选地,步骤S2中包括多次控深蚀刻处理。通过调整控深蚀刻的工艺参数,可以控制控深蚀刻的速度,以便于控制该控深蚀刻中铜层12所去除的厚度。
具体地,一次控深蚀刻的步骤为:在铜层12上对应薄铜区122的区域形成感光膜层,并在感光膜层上设置曝光底片,对感光膜层进行曝光和显影后,薄铜区122对应的区域暴露出来,然后对暴露的部分进行蚀刻,以去除部分厚度。
在具体应用中,该控深蚀刻可以为真空蚀刻。并且,在真空蚀刻设备内,喷嘴的压力可最大调整至1.0千克/平方厘米,该控深蚀刻的最大速度不超过7.2微米/分钟,以能够控制蚀刻的速度和深度。
在具体应用中,减铜液处理中,通过选择合适的减铜液,可以控制减铜速度,例如,在一个可选实施例中,减铜液处理的速度最大为5微米/分钟,以能够较为精确地控制薄铜区122的厚度。
根据本发明的一个实施例,在减铜处理中,先对铜层12的一部分进行控深蚀刻处理,直至薄铜区122的铜层厚度在目标厚度+20mm内,也即薄铜区122的铜层厚度的公差为+20微米,可选地,直至薄铜区122的铜层厚度在目标厚度+15微米内,也即薄铜区122的铜层厚度的公差为+15微米。然后将经过了多次控深蚀刻处理后的铜层12浸入减铜液,直至薄铜区122的铜层厚度在目标厚度±2.5微米内,也即薄铜区122的铜层12厚度的公差为±2.5微米。
根据本发明的一个实施例,步骤S1中所提供的基板1为双层基板,其绝缘基层11的两侧均设有铜层12。步骤S2中,每一基板1的两层铜层12均进行减铜处理,在每一铜层12上均形成厚铜区121和薄铜区122。
其中,可选地,在步骤S2中,对每一基板1的两个铜层12进行控深蚀刻处理时,其两侧的铜层12均进行多次控深蚀刻,且两侧的铜层12交替进行控深蚀刻,直至两侧的铜层12上薄铜区122的铜层厚度的公差均为+15微米。
至此,得到了所需厚度的厚铜区121和薄铜区122,如图3所示。
根据本发明的一个实施例,步骤S3具体包括:
步骤S31,在每一铜层12上形成一层感光膜(未图示),然后,在感光膜上设置底片4,如图4所示,在底片4的上方通过紫外光照射的方式曝光感光膜;以负型感光膜为例,感光膜上对应线路图形20的部分被曝光并发生聚合反应,对应线路图形20以外的部分未被曝光并未发生聚合反应;
步骤S32,显影,利用显影液将未发生聚合反应的感光膜部分显影并去除,暴露出铜层12上对应线路图形20以外的区域;
步骤S33,蚀刻,通过蚀刻液将铜层12上所暴露的部分蚀刻,被感光膜所覆盖并保护的部分得以保留下来,形成线路图形20。
其中,步骤S33中,铜层12上所暴露并被蚀刻去除的部分可以位于薄铜区122,也可以位于厚铜区121,还可以同时位于薄铜区122和厚铜区121。线路图形20同时形成于薄铜区122和厚铜区121。
如图6所示,线路图形20包括厚铜部21和薄铜部22,其中,厚铜部21为厚铜区121的一部分(指在长度和宽度方向上,非高度方向上),薄铜部22为薄铜区122的一部分(指在长度和宽度方向上,非高度方向上),芯板2包括绝缘基层11,以及设置在绝缘基层11的两侧的线路图形20。
由于薄铜区122和厚铜区121之间存在高度差,在步骤S31中形成感光膜时,可能会存在感光膜与铜层12的表面结合力较差的问题,进而导致蚀刻时薄铜区122和厚铜区121的交接区因渗蚀而造成线路图形20的品质异常。因此,根据本发明的一个实施例,在步骤S31中,在形成感光膜之前,还包括在铜层12上对应线路图形20的区域印刷形成抗蚀层3,该抗蚀层3贴合在铜层12的表面上,抗蚀层3与铜层12之间能够具有较好的结合力,感光膜形成于该抗蚀层3上,感光膜与抗蚀层3之间可以有较好的结合力,进而保证感光膜能够与铜层12之间具有较好的结合力,防止蚀刻液的渗蚀;并且,抗蚀层3还可以进一步对铜层12上的非蚀刻区域进行保护,防止渗蚀,保证线路图形20的品质。
具体地,该抗蚀层3的材料可以为防焊油墨,且可以通过丝印的方式制作而成抗蚀层3。
根据本发明的一个实施例,底片4上对应薄铜区122和厚铜区121的交接区域设有至少一个通孔40,如图5所示。进一步地,在步骤S31中,还包括提供真空曝光机,将设置有底片4的基板1置入真空曝光机的真空腔内。这样的好处是,当在真空腔内时,由于通孔40的设置,底片4上的任意位置,尤其是对应薄铜区122和厚铜区121交接处的区域,均能够较好地贴合在铜层12上,进而可以保证所曝光的区域的精度,保证线路图形20的线宽的精确度,保证线路图形20的功能。
可选地,通孔40的直径为0.5毫米~1.0毫米。当然,根据实际操作需要,在其他可选实施例中,通孔40的尺寸可以有其他数值。
根据本发明的一个实施例,请参阅图1,该局部厚铜板的制作方法还包括:
步骤S4,热压合:将多个芯板2依次层叠,且在每相邻两个芯板2之间设置半固化层6,在多个芯板2的最外两侧分别设置铜箔5,以及在铜箔5与芯板2之间设置半固化层6,如图7所示,然后将该层叠结构进行热压合;在高温环境和高压环境下,半固化层6熔融并流动后填充在一个芯板2的铜层12与另一个芯板2的铜层12之间,以及一个芯板2的铜层12与外侧的铜箔5之间,得到多层局部厚铜板7和7’,如图8和图9所示。
根据本发明的一个实施例,请结合参阅图7,半固化层6包括至少一个第一半固化片61和至少一个第二半固化片62,其中,第一半固化片61上对应线路图形20的厚铜部21设有开槽610,在将半固化层6与芯板2进行层叠时,开槽610朝向芯板2的线路图形20设置,以使厚铜部21在高度上至少部分收容于开槽610内。如此,可以减少因厚铜部21和薄铜部22的高度差而导致半固化层6熔化后无法完全充填的问题,减少压合空洞。
其中,开槽610的边缘与厚铜部21的边缘的距离为大于0.1毫米,以使厚铜部21能够顺利且在长度和宽度方向上完全地进入开槽610内。可选地,开槽610的边缘与厚铜部21的边缘的距离还小于0.3毫米,以使得第一半固化片61上的开槽610不至于过大而影响其填充。
图8示出一多层局部厚铜板7,其为四层,包括一个芯板2以及两个铜箔5,其中,该芯板2的一侧与一个铜箔5之间设有半固化层6,该芯板2的另一侧与另一个铜箔5之间也设有半固化层6。
在图8中,由于两个半固化层6均是其中一侧朝向线路图形20,另一侧朝向铜箔5,因此,两个半固化层6均可以包括至少一个第一半固化片61(图8中仅示出一个)和第二半固化片62,第二半固化片62相对于第一半固化片61更靠近铜箔5设置。
其中,可选地,该半固化层6包括多个第一半固化片61。第一半固化片61的数量根据厚铜部21和薄铜部22的高度之差确定,以使得多个第一半固化片61能够尽量在高度方向上收容厚铜部21即可。开槽610为贯穿第一半固化片61的两个表面的通孔形式。
具体地,设厚铜部21和薄铜部22的高度之差为H,一个第一半固化片61的厚度为L,则对应一芯板2其中一侧的图像线路20的第一半固化片61的数量取H/L的整数部分N或者取H/L的整数部分N+1,以使得对应一个线路图形20的第一半固化片61的高度之和与厚铜部21和薄铜部22的高度之差的差值控制在±L/2微米之内。
例如,高度差H为200微米,L取值为70微米,H/L=2.85,其整数部分N为2。当第一半固化片61的数量为2时,不能使得对应一个线路图形20的第一半固化片61的高度之和与厚铜部21和薄铜部22的高度之差的差值在±35微米以内,则调整第一半固化片61的数量的数值为N+1,即第一半固化片61的数量为3,此时可以实现对应一个线路图形20的多个第一半固化片61的高度之和与厚铜部21和薄铜部22的高度之差的差值在±35微米以内。当然,此处仅作示例,在其他可选实施例中,根据第一半固化片61的厚度L的不同和厚铜部21和薄铜部22的高度差H的不同,对应每一线路图形20的第一半固化片61的数量可以为其他数值。
图9示出一多层局部厚铜板7’,其为六层,包括两个芯板2以及两个铜箔5。其中,两个芯板2之间设有半固化层6’,由于该半固化层6’的两侧均需要收容厚铜部21,因此,该半固化层6’包括至少一个第二半固化片62和设于该第二半固化片62的每一侧的多个第一半固化片61(图9中仅示出一个),每一侧的多个第一半固化片61的数量根据第一半固化片61的厚度L的不同和厚铜部21和薄铜部22的高度差H进行选取,例如,每一侧可以有3个半固化片,不再赘述。并且,每一个芯板2与铜箔5之间也设有半固化层6,由于该半固化层6仅有一侧需要收容厚铜部21,因此,其多个第一半固化片61可以仅设置于第二半固化片62的一侧,此时,多个第一半固化片61的数量根据第一半固化片61的厚度L的不同和厚铜部21和薄铜部22的高度差H进行选取,如可以为3个,不再赘述。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种局部厚铜板的制作方法,其特征在于,包括:
提供至少一个基板,每一所述基板包括绝缘基层和设于所述绝缘基层至少一侧的铜层;
减铜处理:对所述铜层的一部分进行减铜处理并形成薄铜区,所述铜层的其他部分形成厚铜区,所述厚铜区的铜层厚度大于所述薄铜区的铜层厚度;以及
制作线路:在所述薄铜区和/或所述厚铜区上形成线路图形,得到至少一个芯板;
所述制作线路的步骤中,在所述铜层上对应所述线路图形的区域印刷形成抗蚀层,在所述抗蚀层和所述铜层上依次形成感光膜和底片,对所述感光膜进行曝光、显影,并对暴露的部分所述铜层进行蚀刻,以形成所述线路图形;
所述底片上对应所述薄铜区和厚铜区交接的区域设有至少一个通孔,所述制作线路的步骤中,对暴露的部分所述铜层的蚀刻于真空环境中进行;
在所述制作线路步骤中,还包括真空曝光机,将设置有底片的基板置入真空曝光机的真空腔内。
2.如权利要求1所述的局部厚铜板的制作方法,其特征在于,所述减铜处理的步骤中包括至少一次控深蚀刻处理和至少一次减铜液处理:对所述铜层的一部分进行至少一次控深蚀刻处理,然后将所述铜层浸入减铜液,直至所述薄铜区的铜层厚度的公差满足要求。
3.如权利要求2所述的局部厚铜板的制作方法,其特征在于,所述控深蚀刻处理中,对所述铜层的一部分进行至少一次控深蚀刻处理,直至所述薄铜区的铜层厚度的公差为+15微米;将所述铜层浸入减铜液,直至所述薄铜区的铜层厚度的公差为±2.5微米。
4.如权利要求1所述的局部厚铜板的制作方法,其特征在于,所述抗蚀层由防焊油墨经丝印方式制作而成。
5.如权利要求1所述的局部厚铜板的制作方法,其特征在于,所述通孔的直径为0.5毫米~1.0毫米。
6.如权利要求1至5中任一项所述的局部厚铜板的制作方法,其特征在于,所述局部厚铜板的制作方法还包括:
热压合:将多个所述芯板依次层叠,在多个所述芯板的最外两侧分别设置铜箔,且在每相邻两个所述芯板之间、所述芯板与所述铜箔之间均设置半固化层,进行热压合,得到多层局部厚铜板。
7.如权利要求6所述的局部厚铜板的制作方法,其特征在于,所述半固化层包括至少一个第一半固化片和至少一个第二半固化片,其中,所述第一半固化片上对应所述线路图形的厚铜部设有开槽,所述第二半固化片设于所述第一半固化片的远离所述厚铜部的一侧。
8.如权利要求7所述的局部厚铜板的制作方法,其特征在于,所述开槽的边缘与所述厚铜部的边缘的距离大于0.1mm;所述半固化层包括多个第一半固化片和至少一个所述第二半固化片,且多个所述第一半固化片的高度之和与所述厚铜部和薄铜部的铜层厚度之差的差值的绝对值小于或等于所述第一半固化片的厚度的二分之一。
CN202010021108.4A 2020-01-09 2020-01-09 一种局部厚铜板的制作方法 Active CN111148378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010021108.4A CN111148378B (zh) 2020-01-09 2020-01-09 一种局部厚铜板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010021108.4A CN111148378B (zh) 2020-01-09 2020-01-09 一种局部厚铜板的制作方法

Publications (2)

Publication Number Publication Date
CN111148378A CN111148378A (zh) 2020-05-12
CN111148378B true CN111148378B (zh) 2021-04-06

Family

ID=70524185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010021108.4A Active CN111148378B (zh) 2020-01-09 2020-01-09 一种局部厚铜板的制作方法

Country Status (1)

Country Link
CN (1) CN111148378B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112165783A (zh) * 2020-09-23 2021-01-01 黄石星河电路有限公司 一种用减铜方式制作单面局部凸铜工艺
CN112654169A (zh) * 2020-11-09 2021-04-13 龙南骏亚柔性智能科技有限公司 一种弯折要求柔性线路板制作方法
CN114641133A (zh) * 2020-12-16 2022-06-17 深南电路股份有限公司 局部厚铜结构加工方法、局部厚铜电路板及加工方法
CN112822856A (zh) * 2020-12-30 2021-05-18 厦门柔性电子研究院有限公司 一种改善皱折的薄型双面柔性电路板的制作方法
CN117460144A (zh) * 2022-08-29 2024-01-26 中兴通讯股份有限公司 印刷电路板、电子设备及印刷电路板制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1961422A (zh) * 2004-02-24 2007-05-09 三洋电机株式会社 电路装置及其制造方法
CN100336424C (zh) * 2001-04-19 2007-09-05 吉尔科技新加坡有限公司 印刷电路板
CN102427670A (zh) * 2011-11-08 2012-04-25 汕头超声印制板(二厂)有限公司 一种印刷电路板的减薄铜层方法
CN103002660A (zh) * 2011-09-13 2013-03-27 深南电路有限公司 一种线路板及其加工方法
CN103974561A (zh) * 2013-01-24 2014-08-06 深南电路有限公司 一种超厚铜电路板bga的制作方法
CN104717850A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN108834323A (zh) * 2018-06-15 2018-11-16 深圳崇达多层线路板有限公司 一种精细阶梯线路的制作方法
CN109252165A (zh) * 2018-08-09 2019-01-22 苏州纳勒电子科技有限公司 一种减铜组合物及包含有该组合物的减铜液的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) * 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336424C (zh) * 2001-04-19 2007-09-05 吉尔科技新加坡有限公司 印刷电路板
CN1961422A (zh) * 2004-02-24 2007-05-09 三洋电机株式会社 电路装置及其制造方法
CN103002660A (zh) * 2011-09-13 2013-03-27 深南电路有限公司 一种线路板及其加工方法
CN102427670A (zh) * 2011-11-08 2012-04-25 汕头超声印制板(二厂)有限公司 一种印刷电路板的减薄铜层方法
CN103974561A (zh) * 2013-01-24 2014-08-06 深南电路有限公司 一种超厚铜电路板bga的制作方法
CN104717850A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN108834323A (zh) * 2018-06-15 2018-11-16 深圳崇达多层线路板有限公司 一种精细阶梯线路的制作方法
CN109252165A (zh) * 2018-08-09 2019-01-22 苏州纳勒电子科技有限公司 一种减铜组合物及包含有该组合物的减铜液的制备方法

Also Published As

Publication number Publication date
CN111148378A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN111148378B (zh) 一种局部厚铜板的制作方法
US7371970B2 (en) Rigid-flex circuit board system
US7002080B2 (en) Multilayer wiring board
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
US7937833B2 (en) Method of manufacturing circuit board
KR100797698B1 (ko) 고밀도 인쇄회로기판 제조방법
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
US4372804A (en) Method for making multilayer printed wiring board
JP2004335989A (ja) スタック型ビアホール付きビルドアッププリント配線板およびその作製方法
US20140321084A1 (en) Printed circuit board including electronic component embedded therein and method for manufacturing the same
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
CN114222434B (zh) 一种阶梯线路的制作方法及线路板
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US7278205B2 (en) Multilayer printed wiring board and production method therefor
US9402318B2 (en) Printed wiring board
JP5079344B2 (ja) 多層フレキシブルプリント配線板の製造方法
CN211531434U (zh) 阶梯型电路板
JPH1032371A (ja) 複合回路基板およびその製造方法
JP4926676B2 (ja) 多層プリント配線板の製造方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JP4633457B2 (ja) リジットフレキシブルプリント配線板の製造方法
KR100871030B1 (ko) 저항 내장형 인쇄회로기판의 제조방법
JPH10313152A (ja) 回路基板
KR20070119916A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant