CN1959946A - 半导体装置的封装设计方法及制造方法和布局设计工具 - Google Patents

半导体装置的封装设计方法及制造方法和布局设计工具 Download PDF

Info

Publication number
CN1959946A
CN1959946A CNA2006101433636A CN200610143363A CN1959946A CN 1959946 A CN1959946 A CN 1959946A CN A2006101433636 A CNA2006101433636 A CN A2006101433636A CN 200610143363 A CN200610143363 A CN 200610143363A CN 1959946 A CN1959946 A CN 1959946A
Authority
CN
China
Prior art keywords
package
design method
layout
waveform
package design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101433636A
Other languages
English (en)
Other versions
CN100547750C (zh
Inventor
瀬古公一
德永真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1959946A publication Critical patent/CN1959946A/zh
Application granted granted Critical
Publication of CN100547750C publication Critical patent/CN100547750C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种设计封装的半导体装置的封装设计方法，该封装包括提供有布线图案的封装基板、安装于封装基板上的芯片以及覆盖封装基板和芯片的密封树脂，所述布线图案包括外部连接端子和与所述芯片连接的内部连接端子，所述方法包括：设定封装的容许噪声值；在封装基板与芯片间连接的信息的基础上设计封装布局；以及基于封装布局的设计过程中得到的封装布局数据，执行封装布局数据的优化，使得噪声量保持在预先设定的范围内。

Description

半导体装置的封装设计方法及制造方法和布局设计工具
技术领域
本发明涉及一种半导体装置的封装设计方法、执行封装设计的布局设计工具以及使用该方法制造半导体装置的方法。
背景技术
半导体装置的公知封装设计方法中，核对与LSI的预定端子连接的外部连接端子、例如凸点的位置和与电连接到例如凸点的外部连接端子的基板侧端子连接的引脚的位置，实施连接方法的检查，然后执行布线过程。近年来，布线过程自动化，但是它不能将工具应用到所有布线。因此，为了抑制布线噪声，设计工程师检查了各信号线的状态并设定布线路径和布线宽度，使得各布线上寄生的电阻、电容和电感以均匀的方式彼此接近。
然而，为了电阻、电容和电感优化的目的，需要个别且反复地修正电阻、电容和电感，修正方法使用基于经验的技术秘诀。因此，对于新的因素或者未预料到的规范，不能完全抑制噪声，这造成一个问题，即，必须使用外部安装的电路解决由新的因素或者未预料到的规范引起的噪声。
这里，噪声指理想波形与信号波形之间的差异，出现的原因是寄生在信号线上的电阻、电容和电感，且差异的类型包括过冲(overshoot)、下冲(undershoot)、回转(slue)等。回转是指信号波形的倾斜。
图11是流程图，示出了现有技术中的封装设计方法。图11中，参考数字107表示确定布线路径和布线宽度的步骤，参考数字102表示布局设计步骤，参考数字103表示布局信息取出步骤，参考数字105表示布局修正步骤，参考数字109表示L·C·R优化检查步骤，参考数字108表示L·C·R核对步骤，以及参考数字106表示设计完成步骤。
公知的封装设计方法中，首先，在确定布线路径和布线宽度的步骤107中实施布线的检查，然后在布局设计步骤102中执行布线过程。此时，基于工程师的经验实施布线检查。
然后，在布局信息取出步骤103中取出寄生在信号线上的电阻、电容和电感，然后在L·C·R核对步骤108中核对其数值。这里，L表示电感，C表示电容，以及R表示电阻。此时，如果预期值和取出值彼此差异大，则实施检查，使得电阻、电容和电感中每一个可以在L·C·R优化检查步骤109中得以优化，然后在布局修正步骤105中按照检查结果修正布线布局。
此后，执行布局设计步骤102，接着在布局信息取出步骤103中取出寄生成分的信息，然后在L·C·R核对步骤108中核对电阻、电容和电感的值。通过重复执行上述过程，L·C·R核对步骤108中信号线的各值处于容许水平以内，从而实现噪声可被抑制的封装设计。以下举出专利文件1作为例子。
[专利文件1]JP-A-2001-94014
半导体装置的公知封装设计方法中，在布信号线时，设计工程师应检查各信号线的状态、预测各信号线上寄生的电阻、电容和电感，并设定布线路径、布线宽度、布线长度，使得各信号线的寄生成分以均匀的方式彼此接近。
然而，公知方法中，优化寄生在信号线上的电阻、电容和电感的装置个别修正电阻、电容和电感。结果是，例如，即使电阻、电容和电感中的一个被优化，其余的不易被优化。因此，需要将基于经验的技术诀窍用于优化，但是具有相应技术的设计工程师有限。这造成一个问题，即，由工具等带来的过程自动化和由过程简化带来的流程效率改善变得不可能。另外，由于封装所需的布线数量随着LSI的电路尺寸增大每年增加，设计所需的时间也由于布局修正次数增加而增加。
另外，由于LSI具有高性能，输入和输出信号需要高频率。这种情况下，布局不仅被修正，而且用于去除不需要的高频成分的滤波器经常被安装在封装中以防止信号噪声。
图12是流程图，示出了专利文件1中设计封装的封装设计方法，其中安装了滤波器。图12中，参考数字110表示滤波器***步骤。
近年来，要求输入和输出信号也具有高频率。因此，即使得到如同L·C·R核对步骤108中寄生在布线上的电阻、电容和电感的值的期望值，经常出现预料不到的噪声，引起产品误动作。这种情况下，通过优化寄生成分的方式修正布局，和在封装中安装去除不需要的高频成分的滤波器，防止了噪声引起的误动作。
然而，由于需要准备封装中的其他电路，因此需要附加过程，元件价格增加。另外，由于出现所安装的滤波器引起的电阻、电容和电感，可能需要修正偏离期望值的错误。即使在这种情况下，由于增加了其他过程和元件价格增加，问题出现。
发明内容
鉴于现有技术中存在的不足完成了本发明，本发明的目的是提供一种能够抑制信号线上的噪声并防止电路误动作的半导体装置的封装设计方法。发明中，不需要安装用于防止噪声的元件，节省了产品制造成本。另外，本发明的另一目的是通过减少重复过程的数量减少开发过程的数量。
为了实现发明的以上目的，按照本发明的一方面，封装设计方法的特征在于：验证时核对理想信号波形与预测信号波形间的差异；执行原因分析和优化；以及引入抑制信号噪声的设计流程。
也就是说，按照本发明的方面，提供一种封装设计方法，该封装包括提供有布线图案的封装基板、安装于封装基板上的芯片以及覆盖封装基板和芯片的密封树脂，所述布线图案包括外部连接端子和与所述芯片连接的内部连接端子，所述方法包括：
设定封装的容许噪声值；
基于封装基板与芯片间的连接信息设计封装布局；以及基于在封装布局的设计过程中得到的封装布局数据执行封装布局数据的优化，使得噪声量保持在预先设定的范围内。
在上述方法中，预先设定封装内的容许噪声值，并设计布局使得整个封装的噪声保持在设定值以内。因此，即使在安装了滤波器等的情况下，可以考虑整个封装的噪声信息执行封装布局设计。结果是，由于可执行布局设计而没有附加元件例如滤波器，因此简单的布局设计能够高速进行。
进一步，封装设计方法中，优选地，布局数据优化的执行过程包括：分析输入封装的数据和输出封装的数据；以及基于在分析过程中得到的分析结果修正布局数据。
发明中，由于基于输入封装的数据和输出封装的数据的分析结果修正布局数据，可非常简单地执行其中整个封装引起的噪声处于容许范围以内的布局设计。结果是，可低成本地获得高可靠的封装。另外，即使需要改变安装于封装中的LSI芯片，通过改变输入数据能够易于修正，这使得可实现高可靠的封装设计。
而且，封装设计方法中，优选地，分析过程包括比较输入内部连接端子的输入波形和从外部连接端子输出的输出波形并验证输入波形和输出波形。
并且，分析过程包括核对理想波形与输入和输出波形之间的差异。
发明中，比较输入内部连接端子的输入波形和从外部连接端子输出的输出波形，然后验证输入波形和输出波形。因此，通过计算理想波形与输入和输出波形间的差异和执行布局修正，使得输入和输出波形接近理想波形，可高精度实施修正。另外，执行原因分析并随后基于分析结果进行修正会是可能的。
而且，封装设计方法中，优选地，容许噪声值的设定进一步包括设定布线限制。
发明中，由于预先设定布线限制以及容许噪声值，可更有效地实现期望布局设计。
而且，封装设计方法中，优选地，除分析结果外还基于芯片电路信息进行优化的执行过程。
发明中，由于考虑到芯片的电路信息以及分析结果，即使需要改变芯片时也可在非常短的时间内修正封装布局。
而且，封装设计方法中，优选地，优化的执行过程包括除分析结果外还基于芯片电路信息的模拟结果修正封装布局数据。
发明中，由于基于芯片的电路信息的模拟结果修正封装布局数据，可独立分析芯片和封装，然后可基于芯片和封装的分析结果修正封装。
而且，封装设计方法中，优选地，封装布局数据包括布线图案的宽度信息和布线图案的配置信息。
发明中，由于考虑到布线图案的宽度信息和布线图案的配置信息，可高精度实现高可靠的封装设计。
而且，封装设计方法中，优选地，封装布局数据包括外部连接端子的位置信息和外部连接端子的尺寸信息。
发明中，由于考虑到外部连接端子、例如焊料球的位置信息和外部连接端子的尺寸信息，可高精度实现高可靠的封装设计。
而且，封装设计方法中，优选地，容许噪声值的设定过程包括设定相对于信号波形的容许过冲值。
而且，封装设计方法中，优选地，容许噪声值的设定过程包括设定相对于信号波形的容许下冲值。
而且，封装设计方法中，优选地，容许噪声值的设定过程包括设定相对于信号波形的容许回转值。
而且，封装设计方法中，优选地，封装布局的设计过程包括基于封装基板与芯片间的连接信息和密封树脂的信息设计封装布局。
发明中，可有效执行高精度的封装设计。
而且，封装设计方法中，优选地，封装布局的设计过程进一步包括基于安装在封装上的附加元件的信息设计封装布局。
发明中，即使当附加元件例如滤波器安装于封装基板上时，可有效执行考虑附加元件的布局设计。
而且，封装设计方法中，优选地，附加元件是形成于封装基板上的滤波器。
另外，按照本发明的另一方面，提供一种用于执行上述半导体装置的封装设计方法的布局设计工具。
发明中，可利用简单的构成有效执行封装设计。例如，设计工具包括CPU、RAM、输入接口、显示接口、以及输入和输出接口，它们通过总线彼此连接从而可执行其间的数据通信。
另外，按照本发明的又一方面，提供一种使用上述半导体装置的封装设计方法制造半导体装置的方法。
发明中，在执行封装设计的布局设计时，设定相对于信号的噪声容许值，在验证时核对理想信号波形与预测信号波形间的差异，并准备原因分析和优化的设计流程。于是，可实现基于布线信息的总体优化，不需分别对应寄生电阻、寄生电容和寄生电感。另外，通过设计流程优化，可防止后过程中的重复过程，基于工具或过程自动化执行过程，并且由于过程的简化而改善流程效率。
发明中，通过使用上述的封装设计方法，可实现其中噪声被抑制在容许值以内的封装设计。例如，可抑制产品由于噪声误动作。另外，由于在前过程中执行优化以及在后过程中执行布线过程和核对布线结果的过程，可抑制重复过程数量的增加。另外，由于自动化成为可能，不取决于设计工程师的受限数量，通过过程简化可提高设计效率。
附图说明
通过参考附图详细描述其优选的示范性实施例，本发明的上述目的和优点变得更显见，其中：
图1是流程图，示出了按照发明第一实施例的封装设计方法；
图2是流程图，示出了发明第一实施例中布局设计的详细内容；
图3是流程图，示出了发明第一实施例中执行SIM和核对噪声量与波形的详细内容；
图4是流程图，示出了发明第一实施例中设定容许噪声值和限制的详细；
图5是流程图，示出了发明第二实施例中设定容许噪声值和限制的详细；
图6是流程图，示出了发明第三实施例中设定容许噪声值和限制的详细；
图7是流程图，示出了发明第四实施例中设定容许噪声值和限制的详细；
图8是示出实现按照发明实施例的设计方法的设计工具的视图；
图9A是示出实现按照发明实施例的设计方法的半导体装置的封装的视图；
图9B是示出实现按照发明实施例的设计方法的半导体装置的封装的视图；
图10是示出噪声容许值的说明性视图；
图11是示出现有技术中封装设计方法的流程图；以及
图12是示出现有技术中滤波器安装于其中的封装的设计的封装设计方法的流程图。
具体实施方式
第一实施例
此后，说明发明的第一实施例。
该方法中，如图1所示，设计封装的布局，取出布局信息，基于布局信息执行模拟以及核对噪声量和波形(步骤104)，在模拟后修正布局(修正步骤105)，以及在布局设计步骤102中将修正的数据加入布局设计数据。于是，通过以集中方式执行优化，实现了封装布局设计。
在解释布局设计前，说明封装、其噪声以及其容许值。
图9A是解释性视图，示出了从封装底面看到的布线例子，图9B是沿着图9A的A-A线的剖面视图。图9A中，参考数字118表示凸点，参考数字119表示引脚(焊料球)，参考数字120表示信号线。通常，引脚119从陶瓷基板111的底表面伸出，在基板111的上表面上形成信号线120的图案，通孔112介于引脚119和信号线120之间。另外，凸点118连接到LSI芯片203的焊盘201，树脂封装113形成为围绕整个LSI芯片200。
凸点118用于连接安装的LSI的焊盘和封装的信号线。凸点118按照封装类型和LSI焊盘的配置状态设置于最合适的地方。引脚119用于封装的信号线、外部电路和端子的相互连接。引脚119按照封装安装于其上的基板的状态设置于最合适的地方。信号线120用于电连接凸点118和引脚119。
由于封装引起的噪声主要决定于整个封装的配置、信号线120和凸点118，即使取决于整个封装内的部署出现封装引起的噪声，这里仅仅考虑整个封装的配置、信号线120和凸点118。
另外，预先设定容许噪声值，在设定容许噪声值之前说明容许噪声值的定义。图10是示出容许噪声值的设定的说明性视图。图10中，参考数字121表示VDD，参考数字122表示VSS，参考数字123表示过冲信号，参考数字124表示下冲信号，参考数字125表示回转，参考数字126表示信号波形，参考数字132表示理想波形。过冲123是由于布线上寄生电阻、电容和电感的效应而使信号波形126暂时升高到预定水平以上的现象，下冲124是信号波形126暂时下落到预定水平以下的现象。由于过冲123和下冲124的值的增加引起产品误动作，定义上限和下限，以便核对过冲123和下冲124的值在范围以内。另外，回转125指信号波形126的输入与输出间的差异造成波形扭曲。如果回转125变大，产品的工作时序偏离，引起产品误动作。另外，回转125的增大是例如由于电流消耗增加容易发生电迁移的故障的原因。由于这个原因，核对回转125。
接下来，详细说明按照发明实施例的封装设计方法。图1是流程图，示出了发明实施例中的封装设计方法。图1中，参考数字101表示设定容许噪声值和限制的步骤，参考数字102表示布局设计步骤，参考数字103表示布局信息取出步骤，参考数字104表示执行模拟(此后，称为‘SIM’)和核对噪声量与波形的步骤，参考数字105表示布局修正步骤，参考数字106表示设计完成步骤。
发明中，首先，在设定容许噪声值和限制的步骤101中，设定相对于信号的噪声临界值，并决定每个信号线按照其限制设计。这里，容许噪声值指过冲、下冲或回转的容许值，由于信号线上寄生电阻、电容和电感的效应，相对于理想信号波形出现过冲、下冲或回转，由设计工程师设定容许噪声值。另外，设计限制指基于预定规则执行布线过程时基于规则的值，设计工程师设定布线宽度、布线距离等。
然后，布局设计步骤102中，按照限制布信号线。布信号线之后，在布局信息取出步骤103中取出各信号线上寄生的电阻、电容和电感值。执行SIM和核对噪声量与波形的步骤104中，使用可在布局信息取出步骤103中得到的信息，核对信号中出现的噪声量和信号波形的倾斜。在出现噪声值等于或大于在设定容许噪声值和限制的步骤101中设定的容许值的情况下，执行布局修正步骤105，其中修正布线路径、布线宽度或布线长度，在布局信息取出步骤103中取出寄生成分的信息，然后在执行SIM和核对噪声量与波形的步骤104中判断各布线上相对于信号的噪声量是否在容许极限以内。通过上述过程，完成设计。
这里，执行SIM的意思是对于已经执行了布局设计的布线执行验证。
另外，由于在执行SIM和核对噪声量与波形的步骤104中核对了封装的各布线上的信号中是否存在具有等于或大于容许值的值的噪声，不需要在L·C·R核对步骤108和L·C·R优化检查步骤109中单独调整寄生在信号线上的电阻、电容和电感，这不同于现有技术。因此，可省略L·C·R上的优化过程，这在现有技术中需要大量过程。因此，可减少过程数量和提高开发效率。另外，由于通过将噪声抑制在容许极限以内防止了误动作，可提高半导体装置的可靠性。
图2是流程图，示出了布局设计步骤102的详细。图2中，参考数字1021表示核对始点和终点的步骤，参考数字1022表示布线路径检查步骤，参考数字1023表示核对布线复杂性的步骤，以及参考数字1024表示布线路径决定步骤。
参考示出布局设计步骤102的详细内容的流程图，首先，在核对始点和终点的步骤1021中，核对了布线过程于其间执行的始点和终点，接着假定通过连接始点和终点得到的线。接下来，在布线路径检查步骤1022中，检查布线的近似位置，从而考虑满足布线上的布局限制。在核对布线复杂性的步骤1023中，可执行布线过程的封装内的部分被分成预定数量的区域，并基于布线路径检查步骤1022的结果，比较可穿过每个区域的布线的数量和预定穿过每个区域的布线的数量。由于布线复杂性，在某个部分中，可穿过该部分的布线的数量少于预定穿过该部分的布线的数量，出现布线的短路，则再次改变路径。过程返回到布线路径检查步骤1022，以便执行布线路径的改变。如果判断全部布线可以被布线，在布线路径决定步骤1024中决定各信号线将要被放置的部分。由于检查信号线的方法已被用于LSI的内部布线，可简单地检查封装设计中的信号线。
图3是流程图，示出了执行SIM和核对噪声量与波形的步骤104的详细内容。图3中，参考数字1041表示核对项目确认步骤，参考数字1042表示SPICE-SIM步骤，以及参考数字1043表示结果比较和核对步骤。
核对项目确认步骤1041中，在设定容许噪声值和限制的步骤101中设定的噪声限制的内容被核对并依次核对设定项目。SPICE-SIM步骤1042中，基于布局信息取出步骤103中得到的信息，执行对于信号的SPICE验证。
这里，SPICE(simulation program with integrated circuit emphasis)验证指关于电路工作的工业标准验证方法，是公知的验证方法。基于布局信息取出步骤103中得到的信息，通过给信号线建模和设定输入信号，可验证信号波形。
接下来，在结果比较和核对步骤1043中，将验证结果与核对项目确认步骤1041中已设定的值比较和核对。此时，如果结果在容许极限以上，过程进行到考虑对策的布局修正步骤105。如果结果在容许极限以内，在设计完成步骤106中完成设计。
图4是涉及发明第一实施例的解释，它是流程图，示出了设定容许噪声值和限制的步骤101的详细内容。设定关于在验证结果基础上得到的波形的容许过冲值。图4中，参考数字1011表示过冲值设定步骤，参考数字1012表示布线限制设定步骤，以及参考数字102表示布局设计步骤。
过冲值设定步骤1011中，设定基于验证结果得到的波形的过冲的上限，然后在布线限制设定步骤1012中，执行信号线上的限制。此后，过程进行到布局设计步骤102，并然后遵循图1示出的设计流程。
第二实施例
图5是涉及发明第二实施例的解释，它是流程图，示出了设定容许噪声值和限制的步骤101的详细内容。设定关于在验证结果基础上得到的波形的容许下冲值。图5中，参考数字1013表示下冲值设定步骤。
下冲值设定步骤1013中，设定基于验证结果得到的波形的下冲的下限，然后在布线限制设定步骤1012中，执行信号线上的限制。此后，过程进行到布局设计步骤102，并然后遵循图1示出的设计流程。
第三实施例
接下来，说明发明的第三实施例。
图6是涉及发明第三实施例的解释，它是流程图，示出了设定容许噪声值和限制的步骤101的详细内容。设定关于在验证结果基础上得到的波形的容许回转值。图6中，参考数字1014表示回转值设定步骤。
回转值设定步骤1014中，设定基于验证结果得到的波形的回转的上限，然后在布线限制设定步骤1012中，执行信号线上的限制。此后，过程进行到布局设计步骤102，并然后遵循图1示出的设计流程。
第四实施例
接下来，说明发明的第四实施例。
图7是涉及发明第四实施例的解释，它是流程图，示出了设定容许噪声值和限制的步骤101的详细内容。设定关于在验证结果基础上得到的波形的多个容许噪声值。图7中，参考数字1015表示多个噪声值的设定步骤。
设定多个噪声值的步骤1015中，设定关于在验证结果基础上得到的波形的下冲、过冲和回转中每一个的值，然后在布线限制设定步骤1012中，执行信号线上的限制。此后，过程进行到布局设计步骤102，并然后遵循图1示出的设计流程。
上述实施例中，已经设定关于下冲、过冲和回转中每一个的容许值。然而，不必为下冲、过冲和回转中每一个设定容许值。另外，发明不限于上述方法。设计工程师可任意改变容许值。
下面，将说明实现设计方法的装置(设计工具)。
图8是示出在执行发明的设计环境中使用的工具的视图。设计工具801包括CPU 802、RAM 803、输入接口804、显示接口805以及输入和输出接口806。CPU 802、RAM 803、输入接口804、显示接口805以及输入和输出接口806通过总线810相互连接，从而可于其间执行数据通信。输入接口804连接至输入装置807，从输入装置807接收设计工程师的输入。输入装置807的例子包括键盘或鼠标。另外，显示接口805连接至显示装置808，设计工程师通过该显示装置808可读取布局数据等。显示装置808的例子包括CRT显示器或液晶监视器。输入和输出接口806连接至HDD(hard diskdrive，硬盘驱动)809。在HDD 809中，以程序存储了执行按照发明实施例的封装设计方法的封装设计工具。
封装设计工具可以是单独的工具或者与另一工具、例如半导体芯片的设计工具结合的工具。另外，封装设计期间的设计数据或最终得到的设计数据如果需要被存储在HDD 809中。
基于使用者从输入接口804输入的指示，CPU 802使得以程序存储于HDD 809中的封装设计工具被处理。程序的处理中，使用RAM 803作为工作区域，以必要的时序写入或读取数据。设计工程师不指示RAM 803中数据的写入和读取，而是按照HDD 809中存储的程序执行RAM 803中数据的写入和读取。通过使用上述工具，执行按照第一至第三实施例中任意一个的流程。
而且，设计工程师可通过显示装置808核对进程信息。最终产生的数据输出到HDD 809，于是完成封装设计。
工业实用性
如上所述，在按照发明实施例的封装设计方法中，设定关于信号波形的容许噪声值和布线限制，核对理想波形与验证时的预测波形之间的差异，因而执行最佳设计流程。结果是，不使用现有技术中单独优化布线上寄生的电阻、电容和电感的方法，可基于布线信息防止噪声。而且，可防止现有技术中重复执行后过程中的修正。另外，没有设计工程师的有限数量，可通过自动化或者过程简化提高流程效率。此外，可减少安装用于防止噪声的元件的数量。
因此，可减少半导体装置的开发过程的数量，由于防止误动作而提高可靠性，以及降低元件成本。
尽管已经图示和说明了特定的优选实施例，本领域技术人员明了，可基于发明的教导进行各种变化和改变。显然这些变化和改变落在所附权利要求书限定的发明的精神、范围和意图内。
本发明基于2005年11月4日提交的日本专利申请第2005-321169号，其全文引入供参考。

Claims (17)

1.一种半导体装置的封装设计方法，该封装包括提供有布线图案的封装基板、安装于所述封装基板上的芯片以及覆盖所述封装基板和所述芯片的密封树脂，所述布线图案包括外部连接端子和与所述芯片连接的内部连接端子，所述方法包括：
设定封装的容许噪声值；
基于所述封装基板与所述芯片间的连接信息设计封装布局；以及
基于在封装布局的设计过程中得到的封装布局数据执行封装布局数据的优化，使得噪声量保持在预先设定的范围内。
2.按照权利要求1的封装设计方法，其中执行布局数据优化的过程包括：
分析输入所述封装的数据和输出所述封装的数据；以及
基于在分析过程中得到的分析结果修正布局数据。
3.按照权利要求2的封装设计方法，其中分析过程包括比较输入所述内部连接端子的输入波形和从所述外部连接端子输出的输出波形并验证所述输入波形和所述输出波形。
4.按照权利要求3的封装设计方法，其中分析过程包括核对理想波形与所述输入和输出波形之间的差异。
5.按照权利要求1的封装设计方法，其中容许噪声值的设定进一步包括设定布线限制。
6.按照权利要求2的封装设计方法，其中分析过程包括比较输入所述内部连接端子的输入波形和从所述外部连接端子输出的输出波形并验证所述输入波形和所述输出波形；以及
其中，除分析结果外还基于所述芯片上电路信息进行优化的执行过程。
7.按照权利要求3的封装设计方法，其中优化的执行过程包括除分析结果外还基于所述芯片上的电路信息的模拟结果修正封装布局数据。
8.按照权利要求1的封装设计方法，其中所述封装布局数据包括布线图案的宽度信息和布线图案的配置信息。
9.按照权利要求1的封装设计方法，其中所述封装布局数据包括所述外部连接端子的位置信息和所述外部连接端子的尺寸信息。
10.按照权利要求1的封装设计方法，其中容许噪声值的设定过程包括设定关于信号波形的容许过冲值。
11.按照权利要求1的封装设计方法，其中容许噪声值的设定过程包括设定关于信号波形的容许下冲值。
12.按照权利要求1的封装设计方法，其中容许噪声值的设定过程包括设定关于信号波形的容许回转值。
13.按照权利要求1的封装设计方法，其中封装布局的设计过程包括基于所述封装基板与所述芯片间的连接信息和所述密封树脂的信息设计封装布局。
14.按照权利要求13的封装设计方法，其中封装布局的设计过程进一步包括基于安装在所述封装上的附加元件的信息设计封装布局。
15.按照权利要求14的封装设计方法，其中所述附加元件是形成于所述封装基板上的滤波器。
16.一种用于执行按照权利要求1的半导体装置的封装设计方法的布局设计工具。
17.一种使用按照权利要求1的半导体装置的封装设计方法制造半导体装置的方法。
CNB2006101433636A 2005-11-04 2006-11-06 半导体装置的封装设计方法及制造方法和布局设计工具 Expired - Fee Related CN100547750C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP321169/05 2005-11-04
JP2005321169A JP2007128339A (ja) 2005-11-04 2005-11-04 半導体装置のパッケージ設計方法、これを実施するためのレイアウト設計ツール及びこれを用いた半導体訴追の製造方法

Publications (2)

Publication Number Publication Date
CN1959946A true CN1959946A (zh) 2007-05-09
CN100547750C CN100547750C (zh) 2009-10-07

Family

ID=38004275

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101433636A Expired - Fee Related CN100547750C (zh) 2005-11-04 2006-11-06 半导体装置的封装设计方法及制造方法和布局设计工具

Country Status (3)

Country Link
US (1) US7565637B2 (zh)
JP (1) JP2007128339A (zh)
CN (1) CN100547750C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108983074A (zh) * 2018-08-09 2018-12-11 珠海格力智能装备有限公司 电路板的检测方法和装置
CN110162820A (zh) * 2018-02-14 2019-08-23 三星电子株式会社 电子装置及制造半导体芯片的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211909B2 (ja) * 2008-07-22 2013-06-12 富士通株式会社 リードフレーム設計支援装置、リードフレーム設計支援方法およびリードフレーム設計支援プログラム
JP5360786B1 (ja) * 2012-06-07 2013-12-04 国立大学法人 筑波大学 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
CN114547854B (zh) * 2022-01-13 2023-03-31 芯和半导体科技（上海）股份有限公司 一种芯片封装电磁建模***、方法和装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
JPH10254916A (ja) * 1997-03-11 1998-09-25 Mitsubishi Electric Corp 回路シミュレーション結果の期待波形比較装置
US6208497B1 (en) * 1997-06-26 2001-03-27 Venture Scientifics, Llc System and method for servo control of nonlinear electromagnetic actuators
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
US6915249B1 (en) * 1998-05-14 2005-07-05 Fujitsu Limited Noise checking method and apparatus
US6820046B1 (en) * 1999-01-19 2004-11-16 Texas Instruments Incorporated System for electrically modeling an electronic structure and method of operation
EP1085572A3 (en) * 1999-09-16 2006-04-19 Texas Instruments Incorporated Low pass filter integral with semiconductor package
US6405348B1 (en) * 1999-10-27 2002-06-11 Synopsys, Inc. Deep sub-micron static timing analysis in the presence of crosstalk
US6694503B2 (en) * 2000-02-03 2004-02-17 Gakkohojin Ritsumeikan Processing device and method of processing material with ultraviolet light or light of shorter wavelength than ultraviolet light
US6834380B2 (en) * 2000-08-03 2004-12-21 Qualcomm, Incorporated Automated EMC-driven layout and floor planning of electronic devices and systems
JP4021900B2 (ja) * 2000-11-27 2007-12-12 松下電器産業株式会社 Ｌｓｉの設計支援方法
US6975977B2 (en) * 2001-03-28 2005-12-13 Sun Microsystems, Inc. Low-complexity, high accuracy model of a CPU anti-resonance system
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP3731515B2 (ja) 2001-09-13 2006-01-05 株式会社日立製作所 半導体装置および半導体装置を用いた電子装置の設計支援方法
JP2003150660A (ja) * 2001-11-14 2003-05-23 Nec Corp クロック周波数変調回路を有する電子機器の設計方法
US6687881B2 (en) * 2002-02-14 2004-02-03 Sun Microsystems, Inc. Method for optimizing loop bandwidth in delay locked loops
JP4256712B2 (ja) * 2003-04-18 2009-04-22 川崎マイクロエレクトロニクス株式会社 端子配置装置および端子配置方法
US7359843B1 (en) * 2003-09-19 2008-04-15 Cadence Design Systems, Inc. Robust calculation of crosstalk delay change in integrated circuit design
JP4972270B2 (ja) * 2003-11-19 2012-07-11 独立行政法人科学技術振興機構 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
JP4065242B2 (ja) * 2004-01-06 2008-03-19 松下電器産業株式会社 電源ノイズを抑えた半導体集積回路の設計方法
US20050232066A1 (en) * 2004-04-19 2005-10-20 Matsushita Electric Industrial Co., Ltd. Method for characterizing cells with consideration for bumped waveform and delay time calculation method for semiconductor integrated circuits using the same
US7231618B2 (en) * 2004-04-22 2007-06-12 Optimal Corporation Fringe RLGC model for interconnect parasitic extraction
TWI295098B (en) * 2005-08-19 2008-03-21 Via Tech Inc Method for analyzing power distribution system and related techniques
US7412668B1 (en) * 2006-01-30 2008-08-12 Xilinx, Inc. Integrated system noise management—decoupling capacitance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162820A (zh) * 2018-02-14 2019-08-23 三星电子株式会社 电子装置及制造半导体芯片的方法
CN110162820B (zh) * 2018-02-14 2024-01-09 三星电子株式会社 电子装置及制造半导体芯片的方法
CN108983074A (zh) * 2018-08-09 2018-12-11 珠海格力智能装备有限公司 电路板的检测方法和装置

Also Published As

Publication number Publication date
JP2007128339A (ja) 2007-05-24
US20070105271A1 (en) 2007-05-10
US7565637B2 (en) 2009-07-21
CN100547750C (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
CN1906495A (zh) 分析电路性能特性的方法与***
US9552452B2 (en) Method and apparatus for flip chip packaging co-design and co-designed flip chip package
CN1271705C (zh) 半导体集成电路的设计方法
CN1959946A (zh) 半导体装置的封装设计方法及制造方法和布局设计工具
CN1291478C (zh) 集成电路布线设计装置和方法
US20110012260A1 (en) Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit
CN1771500A (zh) 印刷布线板、程序、记录介质、印刷布线板设计设备及cad***
US7269521B2 (en) Method for analyzing power distribution system and related techniques
CN1649129A (zh) 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法
CN1783095A (zh) 增强陶瓷集成电路封装中配电***的方法及设备
JP2009217622A (ja) 電子回路基板の電源雑音解析装置と方法並びにプログラム
CN1222909C (zh) 一种flash芯片的加载方法和jtag控制器
CN1378286A (zh) 可读存储介质和电路部件验证及集成电路装置的制造方法
CN1199273C (zh) 半导体装置及其设计方法和设计装置
CN101076866A (zh) 配置集成电路的***和方法
CN1523672A (zh) 半导体集成电路器件
CN1549670A (zh) 一种检查一致性的方法与装置
CN1300731C (zh) 半导体集成电路及其设计方法
CN108828382A (zh) 多芯片集成测试方法
CN1945827A (zh) 半导体装置
CN1536641A (zh) 半导体集成电路装置及其制造方法
US8484840B2 (en) Leading wiring method, leading wiring program, and leading wiring apparatus
JP4966697B2 (ja) 電磁障害ノイズ解析方法及び半導体集積回路
CN1298047C (zh) 双极型集成电路设计的有效验证和电网络一致性比较方法
JP2014074974A (ja) ターゲットインピーダンスの決定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20121106