CN1271705C - 半导体集成电路的设计方法 - Google Patents

半导体集成电路的设计方法 Download PDF

Info

Publication number
CN1271705C
CN1271705C CNB031584098A CN03158409A CN1271705C CN 1271705 C CN1271705 C CN 1271705C CN B031584098 A CNB031584098 A CN B031584098A CN 03158409 A CN03158409 A CN 03158409A CN 1271705 C CN1271705 C CN 1271705C
Authority
CN
China
Prior art keywords
trigger
delay
mentioned
time
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031584098A
Other languages
English (en)
Other versions
CN1492497A (zh
Inventor
岩西信房
佐藤和弘
石桥典子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1492497A publication Critical patent/CN1492497A/zh
Application granted granted Critical
Publication of CN1271705C publication Critical patent/CN1271705C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体集成电路的设计方法，可以不减少元件布置所需要的有效面积和电源焊盘以外所使用的焊盘数量，而且不增加处理时间，就能减少IR下降对时序的影响和IR下降自身，可以进行近似实际工作的时序仿真。在触发器驱动能力改变步骤，将任意触发器置换成所具有的延迟时间比从因电源布线的电阻成分引起电源电压产生压降的状态转变至理想电源的状态的时间大的触发器。由此，仅限定触发器来预先制作考虑IR下降的延迟库，可以减少库制作时间，且提高延迟计算步骤的延迟时间计算精度，进一步通过置换成驱动能力低的触发器，可以减少面积。

Description

半导体集成电路的设计方法
技术领域
本发明涉及半导体集成电路的设计方法，特别涉及对应因半导体集成电路中的电源布线的电阻成分引起的压降(以下称为IR下降)来抑制时序的技术、使IR下降的影响减小的电路设计方法。
背景技术
进来，各种物理现象随着大规模集成电路(LSI)的大规模化、低功率化而变得越来越明显。因此，如果在设计阶段不考虑这些物理现象就进行设计，就会存在虽然仿真时可以工作，但实际的制品不能工作的现象。特别是，由电源布线的电阻成分引起的IR下降这种现象，在电源电压高的0.25um规则的时代几乎没有问题，但随着微细化的发展，电源电压下降到1.8V、1.5V、1.0V，就不能忽略了。
图11A是模式地示出LSI的IR下降量的分布的等电压图。在图11A中，电源焊盘(pad)(未图示)配置在LSI的外周部分，所以LSI的中央部分的区域1101距离电源焊盘远，IR下降量变大。相反，距离电源焊盘近的区域1100的IR下降量变小。
另外，在同步设计中，IR下降量的表现是显著的。这是因为在同步设计中，与时钟信号同步，全部的触发器(flip-flop)同时工作，所以向这些触发器供给电源的电源布线流过大的电流，产生IR下降。
图11B是表示周期时间与IR下降量的关系的图。如图11B所示，在时钟信号CK上升的时刻，IR下降量变大，随着时间的经过而接近理想电源。
接着，对产生IR下降量时存在怎样的影响进行说明。
如果产生IR下降，则供给构成LSI的单元的电源供给量减少，所以单元的动作变迟，时序发生变动。但是，在现在的时序设计中，电源是理想电源，也就是说是以不发生IR下降为前提进行时序设计的。为此，如果发生该IR下降所引起的时序变动，则会发生在验证阶段时序没有问题的LSI制成实际制品时时序发生错误的情况。
所以，在以往就努力进行着不引起IR下降的电源设计。具体来说，尝试如图12A所示，增加电源焊盘1200的数量来增加电源布线的数量，或者如图12B所示，通过进行网格布线来增大供给LSI中央部的电源供给量，避免IR下降。
作为其他的方法，认为当然会引起IR下降而预测IR下降引起的时序变动，存入计算该时序时所使用的延迟库，在设计时使用该延迟库来进行设计。这种考虑方法有两种途径。
一种是在进行版图设计(layout)后分析IR下降，根据该IR下降进行延迟计算来进行时序验证的方法。图13是该设计方法的流程图。
在版图设计步骤S1300，不考虑IR下降进行版图设计，输出版图1300。然后，在IR下降分析步骤S1301，从版图1300对构成LSI的全部单元计算IR下降量1301。然后，在延迟计算步骤S1302，使用通过各种电源电压特性化(characterized)的考虑IR下降的延迟库1302和每个单元的IR下降量1301，进行延迟计算。在此，在制作考虑IR下降的延迟库1302时，不知道引起多少IR下降，所以需要用多种电源电压对延迟进行特性化。然后，在时序验证步骤S1303，使用考虑IR下降的延迟信息1303进行时序验证，判断时序间是否配合。
另外，其他方法还有预先决定LSI的IR下降量，以达到该IR下降量的方式进行版图设计，并进行延迟计算、时序验证的方法。这种方法例如是预定引起50mV的IR下降，然后以达到该IR下降量的方式进行版图设计。图14是该设计方法的流程图。
在考虑IR下降的版图设计步骤S1400，以达成预定的IR下降量的方式生成考虑IR下降的版图S1400。然后，在延迟计算步骤S1401，从用预定的IR下降量特性化的考虑IR下降的延迟库1401和考虑IR下降的版图1400，进行延迟计算，输出考虑IR下降的延迟信息1303，在时序验证步骤S1303进行时序验证。
在上述现有的设计方法中，存在以下问题。
首先，在以控制IR下降量的方式进行电源布线和增加电源焊盘数量的电源布线设计中，所需要的电源布线的数量较多，存在元件布置所需要的有效面积变少的问题，还存在由电源焊盘的数量增加而导致不作为电源使用的焊盘的数量减少的问题。
另外，在分析IR下降以对每个单元使用该IR下降量进行延迟计算的图13所示的设计方法中，在生成考虑IR下降的延迟库1302时，需要对所有单元进行能考虑到的各种电源电压下的特性化，存在延迟库的生成时间变长的问题。
另外，在决定预定IR下降量来生成版图的图14所示的设计方法中，存在难以对所有单元按照同一IR下降量进行操作的问题。
发明内容
本发明是鉴于上述问题而提出来的，其目的在于提供一种半导体集成电路的设计方法，可以不减少元件布置所需要的有效面积和电源焊盘以外所使用的焊盘数量，而且不增加处理时间，就能减少IR下降对时序的影响和IR下降自身，可以进行近似实际工作的时序仿真。
为了达成上述目的，本发明的第1方案的半导体集成电路的设计方法，该半导体集成电路具备基本元件和对基本元件之间进行连接的布线，其特征在于具有以下步骤：第1时序验证步骤，计算基本元件和布线的延迟时间总和，来验证触发器间的时序；间隙分类步骤，从通过第1时序验证步骤输出的时序报告中，提取路径始点和终点的触发器、构成路径的单元的延迟时间和建立时间、及关于周期时间的间隙；触发器驱动能力改变步骤，将任意触发器，置换成所具有的延迟时间比从因电源布线的电阻成分引起电源电压产生压降的状态转变至理想电源的状态的时间大的触发器；版图修改步骤，使通过置换而改变的网表反映到版图上；延迟计算步骤，从只有考虑了压降的触发器的延迟库、以及在理想电源的状态下制作的延迟库，计算延迟时间；及第2时序验证步骤，使用延迟计算步骤的输出、即延迟信息来进行时序验证。
为了达成上述目的，本发明的第2方案的半导体集成电路的设计方法，该半导体集成电路具备基本元件和对基本元件之间进行连接的布线，其特征在于具有以下步骤：第1时序验证步骤，计算基本元件和布线的延迟时间总和，来验证触发器间的时序；间隙分类步骤，从通过第1时序验证步骤输出的时序报告中，提取路径始点和终点的触发器、及路径的关于周期时间的间隙；触发器正负改变步骤，将间隙比周期时间的1/2大的路径的末端的、在时钟信号的上升沿动作的触发器，置换成在时钟信号的下降沿动作的触发器，使由电源布线的电阻成分引起的压降量均匀化；版图修改步骤，使通过置换而改变的网表反映到版图上；延迟计算步骤，从与均匀化的压降量相对应的延迟库，计算延迟时间；及第2时序验证步骤，使用延迟计算步骤的输出、即延迟信息来进行时序验证。
为了达成上述目的，本发明的第3方案的半导体集成电路的设计方法，该半导体集成电路具备基本元件和对基本元件之间进行连接的布线，其特征在于具有以下步骤：第1时序验证步骤，计算基本元件和布线的延迟时间总和，来验证触发器间的时序；间隙分类步骤，从通过第1时序验证步骤输出的时序报告中，提取路径始点和终点的触发器、及路径的关于周期时间的间隙；触发器置换步骤，将间隙接近零的路径的终端的触发器，置换成所具有的延迟时间与触发器的建立时间和延迟时间和间隙的合计时间相同的缓冲器；版图修改步骤，使通过置换而改变的网表反映到版图上；延迟计算步骤，从在理想电源的状态下制作的延迟库，计算延迟时间；及第2时序验证步骤，使用延迟计算步骤的输出、即延迟信息来进行时序验证。
附图说明
图1是示出本发明实施例1的半导体集成电路的设计方法的处理步骤的流程图。
图2A是示出执行图1所示FF驱动能力改变步骤S0102之前的电路构成的电路图。
图2B是示出图2A所示电路构成的、关于周期时间的IR下降量和各主要元件的路径延迟时间的图。
图3是示出图1所示间隙表0101的内容例的图。
图4A是示出执行图1所示FF驱动能力改变步骤S0102之后的电路构成的电路图。
图4B是示出图4A所示电路构成的、关于周期时间的IR下降量和各主要元件的路径延迟时间的图。
图5是示出本发明实施例2的半导体集成电路的设计方法的处理步骤的流程图。
图6A是示出执行图5所示FF正负改变步骤S0501之前的电路构成的电路图。
图6B是示出图6A所示电路构成的、关于时钟信号CK的IR下降量的图。
图6C是示出图5所示间隙表0500的内容例的图。
图7A是示出执行图5所示FF正负改变步骤S0501之后的电路构成的电路图。
图7B是示出图7A所示电路构成的、关于时钟信号CK的IR下降量的图。
图8是示出本发明实施例3的半导体集成电路的设计方法的处理步骤的流程图。
图9A是示出执行图8所示FF置换步骤S0801之前的电路构成的电路图。
图9B是示出图9A所示电路构成的、关于时钟信号CK的IR下降量的图。
图9C是示出图8所示间隙表0800的内容例的图。
图10A是示出执行图8所示FF置换步骤S0801之后的电路构成的电路图。
图10B是示出图10A所示电路构成的、关于时钟信号CK的IR下降量的图。
图11A是示意性示出现有例的IR下降量的分布的等电压图。
图11B是示出现有例的关于时钟信号CK的IR下降量的图。
图12A是示出现有电源布线方法的一例的俯视图。
图12B是示出现有电源布线方法的另一例的俯视图。
图13是示出现有考虑IR下降的设计方法的处理步骤的流程图。
图14是示出另一个现有考虑IR下降的设计方法的处理步骤的流程图。
具体实施方式
以下，参照附图对本发明的实施例进行说明。
(实施例1)
图1是示出本发明实施例1的半导体集成电路的设计方法的处理步骤的流程图。在图1中，首先，在第1时序验证步骤S0100，输入网表、延迟信息和限制来进行时序验证，输出所有触发器间的路径(path)的时序报告0100。在此，所谓网表例如是verilog网表，所谓延迟信息是指SDF(标准延迟格式)，所谓限制是指记载了时序的定义和错误路径、多个周期路径的指定等的时序限制文件。另外，在输出的时序报告0100中，记载着从始点的触发器到终点的触发器的各单元的延迟时间、布线延迟时间、间隙(slack)。该时序报告0100是使用市场销售的静态时序验证工具的任何工具都能简单输出的信息。
例如，如图2A所示，对从触发器(FF)0200连接至布线0205、单元0201、布线0206、单元0202、布线0207、单元0203、布线0208、触发器(FF)0204的电路进行说明。与图2A的各主要元件相对应的延迟时间，如图2B所示，是延迟时间0212、延迟时间0216、延迟时间0213、延迟时间0217、延迟时间0214、延迟时间0218、延迟时间0215、延迟时间0219时，计算触发器0204的建立时间0220与全部这些延迟时间的总和，作为从触发器0200到触发器0204的路径的延迟时间，生成时序报告0100(图1)。另外，对周期时间0209计算间隙0221作为上述路径的延迟时间的余裕度。间隙0221的值如果是正的值则表示时序间配合的状态，如果是负值则表示时序间不配合的状态。
关于此时的周期时间0209的IR下降量0210如图2B所示。
由于在时钟信号CK输入与时钟同步的触发器的瞬间，所有的触发器动作，所以在输入了时钟信号CK时，IR下降量0210最大地变动，与时间的经过一起向理想电源恢复。图2B的情况，发生IR下降，到电源成为理想状态为止的迁移时间0211中动作的是触发器0200(延迟时间0212)、布线0205(延迟时间0216)和单元0201(延迟时间0213)。
返回到图1，接着，在间隙分类步骤S0101，由通过第1时序验证步骤S0100输出的时序报告0100仅取得需要的信息，作为间隙表0101输出。图3所示是间隙表0101的内容例示。图3中的用语的意义如下。
·Start Point：始点的触发器名和端子名
·End Point：终点的触发器名和端子名
·Through Point：中途点的触发器名和端子名
·Value：路径的间隙
·Start FF type：始点的触发器的驱动能力
·Start FF delay：始点的触发器的延迟时间
·cellx type：构成路径的单元的驱动能力(x是各单元所固有的自然数)
·cellx delay：构成路径的单元的延迟时间
·wirex delay：构成路径的布线延迟时间(x是各布线所固有的自然数)
·End FF setup：终点的触发器的建立时间
接着，在FF驱动能力改变步骤S0102，将驱动路径的触发器0200(图2A)置换成驱动能力低(即延迟时间大)的触发器，改变网表，作为网表修改文件0102输出。在置换触发器的步骤中，具体如图4所示，将图2A所示的延迟时间0212的触发器0200置换成触发器0400，该触发器0400具有比延迟时间0212大的延迟时间0401(图4B)。此时，在触发器0400的延迟时间0401和触发器0200的延迟时间0212之间，存在下式(1)所示的关系。
    延迟时间0401＞延迟时间0212    ……(1)
通过该触发器的置换而使延迟时间增大，结果如图4B所示，在IR下降发生的状态(迁移时间0211之间)下，工作的仅有触发器0400，这以后的单元在理想电源下动作。
然后，在版图修改步骤S0103，按照网表修改文件0102修改版图，作为版图0103输出。由于在该修改中改变成驱动能力低的触发器，所以触发器自身的面积必然变小，LSI整体的面积不增大，而且几乎不改变布线位置就能进行修改。
然后，在延迟计算步骤S0104，从修改后的版图0103中提取电阻、电容成分后，通过读入考虑IR下降的延迟库0104和理想电源延迟库0105，来进行延迟计算，输出延迟信息0106。其中，在考虑IR下降的延迟库0104中，元件类别只记载了触发器。另外，在理想电源延迟库0105中，记载着触发器以外的全部单元的类别的信息。在FF驱动能力改变步骤S0102中，在引起了IR下降的状态下，只有触发器动作，所以也可以制作仅触发器考虑IR下降影响的延迟库。相反，触发器以外的单元全都仅在理想电源状态下动作，所以也可以用理想电源制作延迟库。
最后，在第2时序验证步骤S0105，通过置换触发器，确认是否发生了新的时序错误。如果在第2时序验证步骤S0105发生了时序错误，则通过调整触发器以外的单元的延迟时间来实现时序的收敛。
如以上所作的说明，使触发器的延迟时间增加，在发生IR下降的时间带仅触发器工作。在发生IR下降时触发器以外的单元动作的情况(像图2A和图2B这样的情况)下，需要制作考虑过IR下降的延迟库，进行时序验证。但是，根据本实施例，仅限定触发器来预先制作考虑IR下降的延迟库则会变得更好，可以减少库制作时间。
另外，通过使用考虑IR下降的延迟库0104，提高触发器的延迟计算精度，而且其他单元可以使用理想电源延迟库0105高精度地进行延迟计算，所以能够更接近实际制品地进行仿真。
再有，在本实施例的触发器置换中，驱动能力越低则单个触发器的面积越小，所以不会减小元件布置所需要的有效面积。另外，由于使全部触发器的延迟时间增大，所以具有不易产生保持错误的优点。
(实施例2)
图5是示出本发明实施例2的半导体器集成电路的设计方法的处理步骤的流程图。另外，在图5中，与图1所示的实施例1的构成相同的部分附带相同符号。
本实施例与实施例1的不同之处在于，将间隙分类步骤S0101、FF驱动能力改变步骤S0102、间隙表0101、网表修改文件0102、以及考虑IR下降的延迟库0104，分别置换成间隙分类步骤S0500、FF正负改变步骤S0501、间隙表0500、网表修改文件0501、考虑IR下降的延迟库S0502这点，以及删除理想电源延迟库0105这点，上述FF正负改变步骤S0501将在时钟信号的上升沿动作的触发器置换成在其下降沿动作的触发器。
在图5中，在间隙分类步骤S0500，从在第1时序验证步骤S0100生成的时序报告0100中提取信息，作为间隙表0500输出。在此，图6C示出了间隙表0500的内容例。图6C的用语的意义如下。
·Start Point：作为路径始点的触发器及其端子名
·End Point：作为路径终点的触发器及其端子名
·Through Point：确定路径用的路径中途的单元名及其端子名
·Value：路径的间隙
如图6A所示，对具有从触发器0600到触发器0601的路径和从触发器0601到触发器0602的路径的情况进行说明。在图6A中，触发器0600、0601、0602都是在时钟信号(CK)0603(图6B)的上升沿动作的触发器，以下称为正触发器(FF(posedge))。这种构成的情况，关于时钟信号CK的IR下降量0604如图6B所示。全部由正触发器构成的电路的情况，全部的触发器在时钟信号CK的上升沿时动作，由此IR下降量变成最大。
然后，在FF正负改变步骤S0501中，通过间隙表0500提取间隙比时钟周期的1/2大的路径，将位于该路径终点的触发器如图7A所示，置换成在时钟信号CK的下降沿动作的触发器0700(以下将这样动作的触发器称作负触发器(FF(negedge))，作为网表修改文件0501输出。对所有路径执行FF正负改变步骤S501，降正触发器置全部置换成负触发器。但是，在正触发器和负触发器的数量相同的时刻，停止置换处理。
然后，在版图修改步骤S0103，按照网表修改文件0501修改版图，作为版图0103输出。
然后，在延迟计算步骤0104，从修改后的版图中提取电阻、电容成分后，通过读入考虑IR下降的延迟库0502进行延迟计算，输出延迟信息0106。在考虑IR下降的延迟库0502中记载了包括触发器在内的所有单元的延迟计算所需要的信息。在FF正负改变步骤S0501，将在时钟信号CK的上升沿工作的触发器置换成在其下降沿工作的互发器，由此如图7B所示，IR下降量0701相对时钟信号CK均匀(为了比较用虚线表示置换前的IR下降量0604)。此时，包含触发器在内的所有单元在发生相同程度的IR下降量的状态下动作。由此，预先对所有的单元假定发生相同的IR下降量而制成的是考虑IR下降的延迟库0502。
最后，在第2时序验证步骤S0105，通过置换触发器，确认是否发生新的时序错误。此时，从触发器0600至触发器0700的路径，用周期时间的一半执行时序检查，从触发器0700至触发器0602的路径，用周期时间的1.5倍执行时序检查。列举具体的数字进行说明，则在周期时间是10ns的情况，前者的路径用5ns检查，后者的路径用15ns检查。二者路径的合计在置换触发器的前后不发生变化，是20ns。
如上所述，根据本实施例，通过将正触发器改变成负触发器，如图7B所示，在时钟信号的下降沿时也发生IR下降，通过使正触发器和负触发器的数量接近相同，IR下降量的时间变化从时钟信号的上升沿到下降沿变小。其结果，生成对时序验证用的延迟时间进行计算时所使用的延迟库时，如果对所有的单元考虑某一一定的IR下降量，则可以精度良好地进行延迟计算，可以更接近实际动作地进行仿真。
另外，在具有如图6B所示的IR下降量的情况，由于每个单元的IR下降量不同，所以需要对所有的每个单元计算不同的IR下降量，使用它进行延迟计算，但是根据本发明，由于IR下降量的时间变化变小，所以仅选择任意一个单元进行IR下降量的计算，该IR下降量就能适用于所有的单元，所以减少了处理时间。
(实施例3)
图8是示出本发明实施例3的半导体集成电路的设计方法的处理步骤的流程图。另外，在图8中，对于与图1所示的实施例1的构成相同的部分附带相同的标号。
本实施例与实施例1的不同在于，将间隙分类步骤S0101、FF驱动能力改变步骤S0102、间隙表0101、以及网表修改文件0102，分别置换成间隙分类步骤S0800、将触发器置换成缓冲器的FF正负改变步骤S0801、间隙表0800、网表修改文件0801、以及考虑IR下降的延迟库S0502这点，还有删除考虑IR下降的延迟库S0104和理想电源延迟库0105，将触发器置换成缓冲器而增加了时序限制0802。
在图8中，在间隙分类步骤S0800，从第1时序验证步骤S0100所生成的时序报告0100中提取信息，作为间隙0800输出。在此，图9C所示为间隙0800的内容例。图9C的用语的意义如下。
·Start Point：作为路径始点的触发器及其端子名
·End Point：作为路径终点的触发器及其端子名
·Through Point：用于确定路径的路径中途的单元名和端子名
·Value：路径的间隙
如图9A所示，对有关具有从触发器0900至触发器0901的路径和从触发器0901至触发器0902的路径的情况进行说明。由于触发器0900、0901、0902全部都是在时钟信号(CK)0903(图9B)的上升沿动作的触发器，所以如图9B所示，IR下降量904在时钟信号CK上升沿时变为最大。
然后，在FF置换步骤S801，从间隙表0800中依次提取间隙接近零的路径，将处于该终点的触发器0901置换成图10A所示的缓冲器1000。此时，缓冲器1000的延迟时间按照下式(2)计算。
缓冲器1000的延迟时间＝(触发器0901的建立时间)+(间隙)+(触发器0901的延迟时间)……(2)
从间隙接近零的触发器依次进行置换，但是如果间隙变大，则由式(2)看出缓冲器1000的延迟时间变大，所以不可能置换所有的触发器。因此，可以测算预先置换的缓冲器1000的延迟时间的最大值，进行置换直至能够满足式(2)。
在FF置换步骤S801，触发器消失，所以不能进行通常的时序验证。因此，对从触发器0900至触发器0902的路径，在时钟信号CK的2个周期以内增加时序限制，作为增加时序限制0802输出，该时序限制为数据是否从触发器0900传输至触发器0902。
然后，在版图修改步骤S0103，按照网表修改文件0801修改版图，作为版图0103输出。
然后，在延迟计算步骤S0104，从修改后的版图中提取电阻、电容成分后，进行延迟计算，输出延迟信息0106。
最后，在第2时序验证步骤S0105，通过触发器的置换，确认是否发生了新的时序错误。
如上所述，根据本实施例，从间隙接近零的触发器依次置换成缓冲器，由此使与时钟信号同步动作的触发器的数量变少，可以对更实际的动作进行仿真。
另外，由于减少触发器，与该触发器连接的时钟布线消失，可以减小面积。再有，由于在构成上缓冲器的晶体管的数量比触发器少，所以缓冲器单体的面积比触发器小，能够减小电路整体的面积。
如以上所作的说明，根据本发明可以提供一种半导体集成电路的设计方法，不会减少元件布置所需要的有效面积和电源焊盘以外可以使用的焊盘数量，而且不会使处理时间增加，可以减小IR下降和时序的影响，还能减小IR下降量自身，可以进行接近实际动作的仿真，对IR下降具有强的耐性。

Claims (4)

1.一种半导体集成电路的设计方法，该半导体集成电路具备基本元件和对上述基本元件之间进行连接的布线，其特征在于具有以下步骤：
第1时序验证步骤，计算上述基本元件和上述布线的延迟时间总和，来验证触发器间的时序；
间隙分类步骤，从通过上述第1时序验证步骤输出的时序报告中，提取路径始点和终点的触发器、及关于周期时间的间隙；
触发器改变步骤，用基本元件置换产生了因IR下降而引起的时序变动的触发器；
版图修改步骤，使通过上述置换而改变的网表反映到版图上；
延迟计算步骤，从考虑了压降的置换的延迟库，计算延迟时间；及
第2时序验证步骤，使用上述延迟计算步骤的输出、即延迟信息来进行时序验证。
2.如权利要求1所述的半导体集成电路的设计方法，其中，
在上述间隙分类步骤，还提取构成上述路径的单元的延迟时间和建立时间；
在上述触发器改变步骤中，上述基本元件是所具有的延迟时间比从因电源布线的电阻成分引起电源电压产生压降的状态转变至理想电源的状态的时间大的触发器；
在上述延迟计算步骤中，从只有考虑了压降的触发器的延迟库、以及在理想电源的状态下制作的延迟库，计算延迟时间。
3.如权利要求1所述的半导体集成电路的设计方法，其中，
在上述触发器改变步骤中，上述触发器是上述间隙比上述周期时间的1/2大的路径的末端的、在时钟信号的上升沿动作的触发器，上述基本元件是在时钟信号的下降沿动作的触发器，而使由电源布线的电阻成分引起的电源电压的压降量均匀化；
在上述延迟计算步骤中，从与上述均匀化的压降量相对应的延迟库，计算延迟时间。
4.如权利要求1所述的半导体集成电路的设计方法，其中，
在上述触发器改变步骤中，上述触发器是上述间隙接近零的路径的终端的触发器，上述基本元件是所具有的延迟时间与上述触发器的建立时间和延迟时间和上述间隙的合计时间相同的缓冲器；
在上述延迟计算步骤中，从在理想电源的状态下制作的延迟库，计算延迟时间。
CNB031584098A 2002-09-10 2003-09-09 半导体集成电路的设计方法 Expired - Fee Related CN1271705C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP264627/2002 2002-09-10
JP2002264627A JP4108418B2 (ja) 2002-09-10 2002-09-10 半導体集積回路の設計方法

Publications (2)

Publication Number Publication Date
CN1492497A CN1492497A (zh) 2004-04-28
CN1271705C true CN1271705C (zh) 2006-08-23

Family

ID=31986536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031584098A Expired - Fee Related CN1271705C (zh) 2002-09-10 2003-09-09 半导体集成电路的设计方法

Country Status (5)

Country Link
US (1) US6988254B2 (zh)
JP (1) JP4108418B2 (zh)
KR (1) KR100517537B1 (zh)
CN (1) CN1271705C (zh)
TW (1) TW200404233A (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038233A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法
JP2005149313A (ja) * 2003-11-18 2005-06-09 Toshiba Corp 半導体集積回路の設計方法および半導体集積回路
TWI316787B (en) * 2005-04-13 2009-11-01 Via Tech Inc Method for optimizing critical path timing in a logic synthesis flow and data processing system
US7418689B2 (en) * 2005-04-27 2008-08-26 International Business Machines Corporation Method of generating wiring routes with matching delay in the presence of process variation
US7956594B2 (en) * 2005-07-05 2011-06-07 Freescale Semiconductor, Inc. Device and method for compensating for voltage drops
JP4558612B2 (ja) * 2005-09-02 2010-10-06 富士通セミコンダクター株式会社 半導体集積回路のレイアウト設計方法
US8065646B2 (en) * 2005-09-07 2011-11-22 Freescale Semiconductor, Inc. Method and a computer readable medium for performing static timing analysis of a design of an integrated circuit
WO2007057725A1 (en) 2005-11-15 2007-05-24 Freescale Semiconductor, Inc. Device and method for compensating for voltage drops
US20080005709A1 (en) * 2006-06-30 2008-01-03 International Business Machines Corporation Verification of logic circuits using cycle based delay models
JP4769687B2 (ja) * 2006-10-30 2011-09-07 富士通セミコンダクター株式会社 タイミング検証方法、タイミング検証装置及びタイミング検証プログラム
US7546560B2 (en) * 2006-12-06 2009-06-09 Lsi Corporation Optimization of flip flop initialization structures with respect to design size and design closure effort from RTL to netlist
US8185369B2 (en) * 2007-01-08 2012-05-22 Infineon Technologies Ag Method and apparatus for characterizing properties of electronic devices depending on device parameters
US7802216B2 (en) * 2007-09-13 2010-09-21 Rapid Bridge Llc Area and power saving standard cell methodology
US7913213B2 (en) * 2008-04-10 2011-03-22 Oracle America, Inc. Tool and method for automatically identifying minimum timing violation corrections in an integrated circuit design
JP2010066871A (ja) * 2008-09-09 2010-03-25 Nec Electronics Corp 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
WO2010140216A1 (ja) * 2009-06-02 2010-12-09 富士通セミコンダクター株式会社 設計支援方法、設計支援装置、設計支援プログラム、および半導体集積回路
US8407540B2 (en) * 2009-07-06 2013-03-26 Arm Limited Low overhead circuit and method for predicting timing errors
US8713506B2 (en) * 2011-02-24 2014-04-29 Lsi Corporation System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same
US9141753B2 (en) 2011-12-01 2015-09-22 Freescale Semiconductor, Inc. Method for placing operational cells in a semiconductor device
US8826195B2 (en) * 2012-06-05 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Layout modification method and system
CN103699710B (zh) * 2013-11-18 2016-05-18 北京时代民芯科技有限公司 一种基于脉冲激光的集成电路fib快速定位方法
JP6317603B2 (ja) * 2014-03-12 2018-04-25 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
US11663388B1 (en) 2019-12-20 2023-05-30 Ansys, Inc. DVD simulation using microcircuits
US11531794B1 (en) 2019-12-20 2022-12-20 Ansys, Inc. Voltage drop analysis using local circuit representation
US10990731B1 (en) * 2019-12-20 2021-04-27 Ansys, Inc. Dynamic voltage drop analysis with improved coverage
CN112287569B (zh) * 2020-12-29 2021-03-23 芯华章科技股份有限公司 用于仿真逻辑***设计的方法、电子设备及存储介质
CN116090399B (zh) * 2023-04-06 2023-06-16 中国人民解放军国防科技大学 基于数据输出端建立时间裕量的触发器转换方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090150A (en) 1991-12-28 2000-07-18 Nec Corporation Method of designing clock wiring and apparatus for implementing the same
US6028993A (en) 1997-01-10 2000-02-22 Lucent Technologies Inc. Timed circuit simulation in hardware using FPGAs
JPH10327047A (ja) 1997-05-22 1998-12-08 Sony Corp 半導体集積回路およびその設計方法
JP3175653B2 (ja) 1997-07-18 2001-06-11 日本電気株式会社 クロストークエラー改善方式及び方法
US6099580A (en) * 1998-02-11 2000-08-08 Monterey Design Systems, Inc. Method for providing performance-driven logic optimization in an integrated circuit layout design
JP2002073714A (ja) 2000-09-05 2002-03-12 Pfu Ltd タイミング解析装置、ネットリスト変更方法および記録媒体
US6453443B1 (en) * 2001-04-16 2002-09-17 Taiwan Semiconductor Manufacturing Company Method for cell modeling and timing verification of chip designs with voltage drop
US7103863B2 (en) * 2001-06-08 2006-09-05 Magma Design Automation, Inc. Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system
CN100378734C (zh) * 2001-08-29 2008-04-02 英芬能技术公司 集成电路芯片设计
JP4104354B2 (ja) * 2002-03-13 2008-06-18 富士通株式会社 電源配線の電圧降下による影響を緩和した集積回路のレイアウト方法とそのプログラム
US6910194B2 (en) * 2002-07-19 2005-06-21 Agilent Technologies, Inc. Systems and methods for timing a linear data path element during signal-timing verification of an integrated circuit design
US6976235B2 (en) * 2002-09-18 2005-12-13 Sun Microsystems, Inc. Region-based voltage drop budgets for low-power design
US6971079B2 (en) * 2002-09-18 2005-11-29 Sun Microsystems, Inc. Accuracy of timing analysis using region-based voltage drop budgets

Also Published As

Publication number Publication date
JP4108418B2 (ja) 2008-06-25
KR100517537B1 (ko) 2005-09-28
CN1492497A (zh) 2004-04-28
JP2004102725A (ja) 2004-04-02
KR20040023488A (ko) 2004-03-18
US6988254B2 (en) 2006-01-17
TW200404233A (en) 2004-03-16
US20040049752A1 (en) 2004-03-11

Similar Documents

Publication Publication Date Title
CN1271705C (zh) 半导体集成电路的设计方法
CN1917371A (zh) 用于优化可编程逻辑器件性能的装置和方法
CN1130829C (zh) 逻辑合成方法、半导体集成电路和运算电路
JP4528659B2 (ja) クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム
CN1779686A (zh) 确定缓冲器***的方法和***
CN1959684A (zh) 混合信号电路模拟器
US11238202B2 (en) Verifying glitches in reset path using formal verification and simulation
CN1858751A (zh) 印刷电路板电源完整性仿真的方法
CN1251326C (zh) 电路部件的验证方法及其集成电路装置的制造方法
CN1523660A (zh) 集成电路设计的双向技术***
CN1539113A (zh) 层次集成电路设计和分析***中对子模块设计的表达
CN1906617A (zh) 用于在集成电路芯片内的电压岛上执行电源布线的方法和设备
CN102664142B (zh) 对现有版图填充冗余多晶硅条阵列的***方法
CN1199273C (zh) 半导体装置及其设计方法和设计装置
CN1577731A (zh) 半导体制造***
CN1916922A (zh) 半导体集成电路及其设计方法
CN1300731C (zh) 半导体集成电路及其设计方法
CN1701511A (zh) 半导体装置
JP2006329824A (ja) 回路シミュレーション方法
CN1637423A (zh) 延迟库生成方法和延迟库生成装置
CN1945827A (zh) 半导体装置
CN1959946A (zh) 半导体装置的封装设计方法及制造方法和布局设计工具
CN1204893A (zh) 接口电路和设定其确定电平的方法
CN1207680C (zh) 电路仿真装置和电路仿真方法
US20220171912A1 (en) Poly-bit cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823

Termination date: 20120909