JP5211909B2 - リードフレーム設計支援装置、リードフレーム設計支援方法およびリードフレーム設計支援プログラム - Google Patents

Description

この発明は、リードフレーム構造のパッケージにおけるリードフレームの設計を支援するリードフレーム設計支援装置、リードフレーム設計支援方法およびリードフレーム設計支援プログラムに関する。

近年、低コスト化の要求とともに、電気特性的に厳しいＱＦＰ（Quad Flat Package）パッケージでも高速インターフェイスを搭載しなければならない状況である。また、ＡＳＩＣ（Application Specific Integrated Circuit）のテクノロジが向上に伴い、ＬＳＩ（Large Scale Integration）のダイサイズが小さくなっているがパッケージサイズは変わらない現状がある。この結果、パッケージのリードフレームが以前よりも長くなってしまうために、ＱＦＰパッケージの電気特性的がより厳しくなっている。

従来のＱＦＰパッケージのノイズ削減方法としては、図１１に例示するようにノイズを低減するための部品をパッケージが搭載されるＰＣＢ基板に追加する、あるいはパッケージの材料を変更することでノイズ低減を図る手法がある。

特開平７−１８３４４８号公報

ところで、上記した従来の技術では、ノイズを低減するための部品をＰＣＢ基板上に追加するため、部品点数が増加するという課題があった。また、リードフレーム構造パッケージの材料を変更するので、既存の材料以外のものを使う結果、コスト高になるという課題があった。

そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、リードフレームの形状を調整することで電気特性をコントロールし、ノイズを低減して波形品質の向上を図るとともに、リードフレーム構造パッケージのコストを安価にすることを目的とする。

上述した課題を解決し、目的を達成するため、この装置は、分布定数単位長に応じて区切られたリードフレームごとに、信号波形品質に基づいて、配線幅をそれぞれ決定することを要件とする。

開示の装置は、波形品質の向上を図るとともに、リードフレーム構造パッケージのコストを安価にするという効果を奏する。

以下に添付図面を参照して、この発明に係るリードフレーム設計支援装置、リードフレーム設計支援方法およびリードフレーム設計支援プログラムの実施例を詳細に説明する。

以下の実施例では、実施例１に係るリードフレーム設計支援装置の構成および処理の流れを順に説明し、続いて実施例１による効果を説明する。なお、以下では、ＰＣＢ基板で使用されるリードフレーム構造のＱＦＰパッケージの設計を支援するための装置に本発明を適用する例を説明する。

［リードフレーム設計支援装置の構成］
まず最初に、図１〜図６を用いて、実施例１に係るリードフレーム設計支援装置１０の構成および動作を説明する。図１は、実施例１に係るリードフレーム設計支援装置１０の構成を示すブロック図である。図２〜図４は、波形品質向上に向けて配線幅が変更されたパッケージ配線の例を示す図である。図５−１および図５−２は、波形品質向上に向けた配線幅の決定処理について具体的に説明するための図である。図６は、リードフレームの形状が単位長あたりでコントロールされたパッケージ基板を示す図である。

図１に示すように、実施例１のリードフレーム設計支援装置１０は、入力部１１、出力部１２、制御部１３を備える。以下にこれらの各部の処理を説明する。

入力部１１は、パッケージのリードフレームの長さなどの各種情報を入力するものであり、キーボードやマウスなど有する。また、出力部１２は、実施例１による配線幅決定処理により決定されたリードフレームの配線幅などを表示するものであり、モニタ（若しくはディスプレイ、タッチパネル）やスピーカを有する。

制御部１３は、リードフレーム設計支援プログラムなど各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらのプログラムやデータによって種々の処理を実行する。制御部１３は、信号波形測定部１３ａ、分布定数算出部１３ｂ、リードフレーム分割算出部１３ｃ、配線幅決定部１３ｄを有する。

信号波形測定部１３ａは、信号波形の遷移時間を測定する。信号波形測定部１３ａは、信号波形の遷移時間を測定する方法として、オシロスコープで線路上を伝播する信号波形の遷移時間を実測、もしくは回路シミュレーションモデルで出力される信号波形の遷移時間を測定する。信号波形測定部１３ａは、測定された遷移時間を後述する分布定数算出部１３ｂに通知する。ここでは、信号波形の遷移時間として、信号波形の立ち上げり時間または立下り時間を測定する。

分布定数算出部１３ｂは、測定された信号波形の遷移時間を基に、分布定数単位長を算出する。分布定数算出部１３ｂは、信号波形の遷移時間に信号が伝播する信号線路長を基に、信号線路の適切な分布定数単位長を決定し、後述するリードフレーム分割算出部１３ｃに通知する。信号線路の分布定数単位長は、以下の式により算出される。
分布定数単位長＝遷移時間／線路の伝播遅延

例えば、信号波形の立ち上げり時間または立下り時間が５０ｐｓであって、パッケージ線路の伝播遅延が６．５ｎｓ／ｍである場合には、分布定数算出部１３ｂは、分布定数単位長として５０［ｐｓ］／６．５［ｎｓ／ｍ］＝７．６９ｍｍを算出する。

ここで、算出された７．６９ｍｍが信号波形の遷移時間に信号が伝播する信号線路長、即ち分布定数単位長となる。つまり、信号の立ち上げり時間または立下り時間が５０ｐｓの場合には、７．６９ｍｍ以下の単位で線長幅をコントロールする必要がある。つまり、分布定数単位長以上で線長幅をコントロールしてしまうと、信号波形を適切に制御できず、例えば、Ｏｖｅｒｓｈｏｏｔ許容値およびＵｎｄｅｒｓｈｏｏｔ許容値に収まるように信号波形を制御できない。これに対して、リードフレーム設計支援装置１０では、分布定数単位長を単位としてリードフレームを分割するので、信号波形をよりきめ細かくコントロールすることができる。

リードフレーム分割算出部１３ｃは、分布定数単位長でパッケージのリードフレームを区切り、リードフレームの分割数を算出する。上記の例を用いて説明すると、パッケージのリードフレーム長が２１ｍｍである場合には、リードフレーム分割算出部１３ｃは、リードフレーム長２１ｍｍを分布定数単位長７．６９ｍｍで割って、「２１ｍｍ／７．６９ｍｍ≒３」を算出する。これにより、リードフレームの効果的な分割数が３分割以上であることが判る。

配線幅決定部１３ｄは、算出された分割数で区切られたリードフレームの分割単位ごとに、信号波形品質に基づいて、配線幅をそれぞれ算出する。配線幅算出部１３ｄは、リードフレーム分割算出部１３ｃによって算出された分割数で区切られたリードフレームの区間ごとに、波形品質向上に向けた配線幅を決定し、決定された配線幅のイメージを出力部１２から出力する。

波形品質向上に向けた配線幅調整の例として、図２乃至図４に配線トポロジを示す。図２乃至図４は、ＰＣＢ伝送路によって互いに接続された、対向するＬＳＩのパッケージが示されている。なお、実施例１では、図２乃至図４の図示左側のパッケージ配線（図示「ＰＫＧ」）、言い換えればリードフレームの配線幅を制御しているものとする。ここで、例えば、配線幅決定部１３ｄは、図２に例示するように、分割単位毎にリードフレームの配線幅をＰＣＢ伝送路に近づくにつれて次第に細くすることで、パッケージ抵抗成分を上げる。

また、配線幅決定部１３ｄは、配線幅調整の例として、図３に例示するように、分割単位毎にリードフレームの配線幅をＰＣＢ伝送路に近づくにつれて次第に太くすることで、パッケージ抵抗成分を下げる。また、配線幅決定部１３ｄは、図４に例示するように、分割単位毎にリードフレームの配線幅が太い部分と細い部分とを繰り返し、パッケージ内の特性インピーダンス調整を実施してもよい。

ここで、図５−１および図５−２を用いて波形品質向上に向けた配線幅の決定処理について具体的に説明する。図５−１は、３種類の配線トポロジを示す。（Ａ）は、パッケージ配線幅を変えない場合の配線トポロジを示す。（Ｂ）は、配線の一部、図５−１ではＰＣＢ伝送路中にダンピング抵抗を配置した場合の配線トポロジを示す。（Ｃ）は、パッケージ配線の配線幅を部分的に変更した場合の配線トポロジを示しており、特に配線幅を分割単位で次第に細くしてパッケージ抵抗成分を上げている例を示している。

また、図５−２は、図５−１に示した各配線トポロジにおける信号波形を示している。なお、図５−２に示す信号波形Ａは図５−１に示す配線トポロジＡに対応する。同様に、信号波形Ｂは配線トポロジＢに、信号波形Ｃは配線トポロジＣにそれぞれ対応する。また、図５−２には、各信号波形と比較されるＯｖｅｒｓｈｏｏｔ許容値とＵｎｄｅｒｓｈｏｏｔ許容値との二つの許容値が示されている。信号が許容値を超える場合には、信号波形の品質保証に問題があると判定される。

図５−２に示すように、配線トポロジＡでは、一点鎖線で示される信号波形ＡがＯｖｅｒＳｈｏｏｔ許容値およびＵｎｄｅｒＳｈｏｏｔ許容値を大きく超えているため、波形品質保証に問題がある。

また、ダンピング抵抗を配置した配線トポロジＢでは、点線で示される信号波形ＢがＯｖｅｒＳｈｏｏｔ許容値およびＵｎｄｅｒＳｈｏｏｔ許容値の範囲内に収まり、波形品質が向上するが、部品点数が増えてコスト高となる。

このような配線トポロジＢに対して、実施例１により決定された、３分割されたリードフレームの配線幅が細くなるように調整された配線トポロジＣでは、パッケージ抵抗成分を上げている。この結果、実線で示される信号波形Ｃは、信号波形Ｂと同様にＯｖｅｒＳｈｏｏｔ許容値およびＵｎｄｅｒＳｈｏｏｔ許容値の範囲内に収まり波形品質を向上させることが可能であるとともに、配線トポロジＣは配線トポロジＢと比較して部品点数を増やさずコストを低減することができる。

つまり、リードフレーム設計支援装置１０では、波形品質を向上できるリードフレーム配線幅を導き出し、図６に例示するようなリードフレームの形状が単位長ごとにコントロールされたパッケージ基板を設計させる。つまり、図６に示す例では、パッケージ基板は、ダイ（ＤＩＥ）に設置された複数のパッド（Ｐａｄ）がボンディングワイヤ（Ｂｏｎｄｉｎｇ Ｗｉｒｅ）を介して各リードフレームと接続されている。そして、各リードフレームは、リードフレーム設計支援装置１０によって個別に算出された形状および幅を有している。なお、図６における点線は、分布定数単位の分割線を示している。

［リードフレーム設計支援装置による処理］
次に、図７を用いて、実施例１に係るリードフレーム設計支援装置１０による処理を説明する。図７は、実施例１に係るリードフレーム設計支援装置１０の処理動作を示すフローチャートである。

同図に示すように、リードフレーム設計支援装置１０は、信号波形の遷移時間を測定する（ステップＳ１０１）。そして、リードフレーム設計支援装置１０は、測定された遷移時間を基に、分布定数単位長を算出する（ステップＳ１０２）。続いて、リードフレーム設計支援装置１０は、分布定数単位長でリードフレームを区切り、リードフレームの分割数を算出する（ステップＳ１０３）。

その後、リードフレーム設計支援装置１０は、算出された分割数で区切られたリードフレームごとに、信号波形品質に基づいて、分布定数単位長ごとの配線幅をそれぞれ算出する（ステップＳ１０４）。具体的には、リードフレーム設計支援装置１０は、算出された分割数で区切られたリードフレームの区間ごとに、波形品質向上に向けた配線幅を決定する。例えば、リードフレーム設計支援装置１０は、分割単位毎にリードフレームの配線幅をＰＣＢ伝送路に近づくにつれて次第に細くすることで、パッケージ抵抗成分を上げる（図２参照）。

[実施例１の効果]
上述してきたように、リードフレーム設計支援装置１０は、信号波形の遷移時間を測定し、測定された遷移時間を基に、分布定数単位長を算出し、算出された分布定数単位長でリードフレームを区切り、リードフレームの分割数を算出する。そして、リードフレーム設計支援装置１０は、算出された分割数で区切られたリードフレームごとに、信号波形品質に基づいて、配線幅をそれぞれ決定する。このため、図９に例示するように、従来のパッケージ基板のリードフレームの形状が一定であるのに比して、実施例１のリードフレーム設計支援装置１０では、波形品質的に向上できるリードフレーム線幅を導き出すとともに、リードフレームの形状を単位長あたりでコントロールさせる結果、ノイズを低減して波形品質の向上を図ることが可能である。

さらに、図８に例示するように、リードフレーム設計支援装置１０では、従来のＰＣＢ基板に設けられていたダンピング抵抗等の部品を削除することができるので、部品点数を減らしてコストを安価にすることも可能である。

また、実施例１によれば、リードフレーム設計支援装置１０は、信号波形の遷移時間として、信号波形の立ち上げり時間または立下り時間を測定するので、信号波形の立ち上げり時間または立下り時間から信号波形の遷移時間を測定することが可能である。

また、実施例１によれば、リードフレーム設計支援装置１０は、抵抗を大きくする場合には、配線幅を細くするように決定する。このため、例えばＯｖｅｒＳｈｏｏｔ許容値およびＵｎｄｅｒＳｈｏｏｔ許容値を大きく超えているような場合には、抵抗を大きくしてＯｖｅｒＳｈｏｏｔ許容値およびＵｎｄｅｒＳｈｏｏｔ許容値の範囲内に収まり波形品質を向上させることが可能である。

また、実施例１によれば、リードフレーム設計支援装置１０は、抵抗を小さくする場合には、配線幅を太くするように決定するので、抵抗を大きくして波形品質を向上させることが可能である。

また、実施例１によれば、リードフレーム設計支援装置１０は、インピーダンスを調整する場合には、配線幅が太い部分と細い部分を繰り返すように決定するので、インピーダンスをコントロールして波形品質を向上させることが可能である。

さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。

（１）システム構成等
図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、信号波形測定部１３ａと分布定数算出部１３ｂを統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

（２）プログラム
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをコンピュータで実行することによって実現することができる。そこで、以下では、図１０を用いて、上記の実施例と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図１０は、リードフレーム設計支援プログラムを実行するコンピュータを示す図である。

図１０に示すように、リードフレーム設計支援装置としてのコンピュータ６００は、ＨＤＤ６１０、ＲＡＭ６２０、ＲＯＭ６３０およびＣＰＵ６４０をバス６５０で接続して構成される。

そして、ＲＯＭ６３０には、上記の実施例と同様の機能を発揮するリードフレーム設計支援プログラム、つまり、図１０に示すように、信号波形測定プログラム６３１、分布定数算出プログラム６３２、リードフレーム分割算出プログラム６３３、配線幅決定プログラム６３４が予め記憶されている。なお、プログラム６３１〜６３４については、図１に示したリードフレーム設計支援装置の各構成要素と同様、適宜統合または分散してもよい。

そして、ＣＰＵ６４０が、これらのプログラム６３１〜６３４をＲＯＭ６３０から読み出して実行することで、図１０に示すように、各プログラム６３１〜６３４は、信号波形測定プロセス６４１、分布定数算出プロセス６４２、リードフレーム分割算出プロセス６４３、配線幅決定プロセス６４４として機能するようになる。各プロセス６４１〜６４４は、図１０に示した制御部１３は、信号波形測定部１３ａ、分布定数算出部１３ｂ、リードフレーム分割算出部１３ｃ、配線幅決定部１３ｄにそれぞれ対応する。

そして、ＣＰＵ６４０は、ＨＤＤ６１０に対して各種データを登録するとともにＨＤＤ６１０から各種データを読み出してＲＡＭ６２０に格納し、ＲＡＭ６２０に格納されたデータに基づいて処理を実行する。

以上の実施例１〜２を含む実施形態に関し、更に以下の付記を開示する。

（付記１）信号波形の遷移時間を測定する信号波形測定手段と、
前記信号波形測定手段によって測定された前記遷移時間を基に、分布定数単位長を算出する分布定数算出手段と、
前記分布定数算出手段によって算出された前記分布定数単位長でリードフレームを区切り、当該リードフレームの分割数を算出する分割算出手段と、
前記分割数算出手段によって算出された分割数で区切られたリードフレームごとに、信号波形品質に基づいて、配線幅をそれぞれ決定する配線幅決定手段と、
を備えることを特徴とするリードフレーム設計支援装置。

（付記２）前記信号波形測定手段は、前記信号波形の遷移時間として、信号波形の立ち上げり時間または立下り時間を測定することを特徴とする付記１に記載のリードフレーム設計支援装置。

（付記３）前記配線幅決定手段は、抵抗を大きくする場合には、前記配線幅を細くするように決定することを特徴とする付記１または２に記載のリードフレーム設計支援装置。

（付記４）前記配線幅決定手段は、抵抗を小さくする場合には、前記配線幅を太くするように決定することを特徴とする付記１または２に記載のリードフレーム設計支援装置。

（付記５）前記配線幅決定手段は、インピーダンスを調整する場合には、前記配線幅が太い部分と細い部分を繰り返すように決定することを特徴とする付記１または２に記載のリードフレーム設計支援装置。

（付記６）信号波形の遷移時間を測定する信号波形測定ステップと、
前記信号波形測定ステップによって測定された前記遷移時間を基に、分布定数単位長を算出する分布定数算出ステップと、
前記分布定数算出ステップによって算出された前記分布定数単位長でリードフレームを区切り、当該リードフレームの分割数を算出する分割算出ステップと、
前記分割数算出ステップによって算出された分割数で区切られたリードフレームごとに、信号波形品質に基づいて、配線幅をそれぞれ決定する配線幅決定ステップと、
を含んだことを特徴とするリードフレーム設計支援方法。

（付記７）前記信号波形測定ステップは、前記信号波形の遷移時間として、信号波形の立ち上げり時間または立下り時間を測定することを特徴とする付記６に記載のリードフレーム設計支援方法。

（付記８）前記配線幅決定ステップは、抵抗を大きくする場合には、前記配線幅を細くするように決定することを特徴とする付記６または７に記載のリードフレーム設計支援方法。

（付記９）前記配線幅決定ステップは、抵抗を小さくする場合には、前記配線幅を太くするように決定することを特徴とする付記６または７に記載のリードフレーム設計支援方法。

（付記１０）前記配線幅決定ステップは、インピーダンスを調整する場合には、前記配線幅が太い部分と細い部分を繰り返すように決定することを特徴とする付記６または７に記載のリードフレーム設計支援方法。

（付記１１）信号波形の遷移時間を測定する信号波形測定手順と、
前記信号波形測定手順によって測定された前記遷移時間を基に、分布定数単位長を算出する分布定数算出手順と、
前記分布定数算出手順によって算出された前記分布定数単位長でリードフレームを区切り、当該リードフレームの分割数を算出する分割算出手順と、
前記分割数算出手順によって算出された分割数で区切られたリードフレームごとに、信号波形品質に基づいて、配線幅をそれぞれ決定する配線幅決定手順と、
をコンピュータに実行させることを特徴とするリードフレーム設計支援プログラム。

（付記１２）前記信号波形測定手順は、前記信号波形の遷移時間として、信号波形の立ち上げり時間または立下り時間を測定することを特徴とする付記１１に記載のリードフレーム設計支援プログラム。

（付記１３）記配線幅決定手順は、抵抗を大きくする場合には、前記配線幅を細くするように決定することを特徴とする付記１１または１２に記載のリードフレーム設計支援プログラム。

（付記１４）前記配線幅決定手順は、抵抗を小さくする場合には、前記配線幅を太くするように決定することを特徴とする付記１１または１２に記載のリードフレーム設計支援プログラム。

（付記１５）前記配線幅決定手順は、インピーダンスを調整する場合には、前記配線幅が太い部分と細い部分を繰り返すように決定することを特徴とする付記１１または１２に記載のリードフレーム設計支援プログラム。

実施例１に係るリードフレーム設計支援装置１０の構成を示すブロック図である。 波形品質向上に向けた配線幅の一例を示す図である。 波形品質向上に向けた配線幅の一例を示す図である。 波形品質向上に向けた配線幅の一例を示す図である。 波形品質向上に向けた配線幅の決定処理について具体的に説明するための図である。 波形品質向上に向けた配線幅の決定処理について具体的に説明するための図である。 リードフレームの形状が単位長あたりでコントロールされたパッケージ基板を示す図である。 実施例１に係るリードフレーム設計支援装置１０の処理手順を説明するためのフローチャートである。 実施例１に係るリードフレーム設計支援装置１０の効果を説明するための図である。 実施例１に係るリードフレーム設計支援装置１０の効果を説明するための図である。 リードフレーム設計支援プログラムを実行するコンピュータを示す図である。 従来技術を説明するための図である。

符号の説明

１０ リードフレーム設計支援装置
１１ 入力部
１２ 出力部
１３ 制御部
１３ａ 信号波形測定部
１３ｂ 分布定数算出部
１３ｃ リードフレーム分割算出部
１３ｄ 配線幅決定部

Claims (7)

1. リードフレーム長が入力された集積回路のリードフレームを伝播する信号の信号波形の遷移時間を測定する信号波形測定手段と、
   前記信号波形測定手段によって測定された前記遷移時間を、所定単位長の当該リードフレームを前記信号が伝播する速さである当該リードフレームの伝播遅延で除算した値である分布定数単位長を算出する分布定数算出手段と、
   前記分布定数算出手段によって算出された前記分布定数単位長でリードフレームを区切り、当該リードフレームの分割数を算出する分割数算出手段と、
   前記分割数算出手段によって算出された分割数で区切られたリードフレームごとに、リードフレームを伝播する信号の電圧値の信号波形が所定範囲内に収まるように配線幅をそれぞれ決定する配線幅決定手段と、
   を備えることを特徴とするリードフレーム設計支援装置。
2. 前記信号波形測定手段は、前記信号波形の遷移時間として、信号波形の立ち上がり時間または立下り時間を測定することを特徴とする請求項１に記載のリードフレーム設計支援装置。
3. 前記配線幅決定手段は、抵抗を大きくする場合には、前記配線幅を細くするように決定することを特徴とする請求項１または２に記載のリードフレーム設計支援装置。
4. 前記配線幅決定手段は、抵抗を小さくする場合には、前記配線幅を太くするように決定することを特徴とする請求項１または２に記載のリードフレーム設計支援装置。
5. 前記配線幅決定手段は、インピーダンスを調整する場合には、前記配線幅が太い部分と細い部分を繰り返すように決定することを特徴とする請求項１または２に記載のリードフレーム設計支援装置。
6. リードフレーム設計支援装置が、
   リードフレーム長が入力された集積回路のリードフレームを伝播する信号の信号波形の遷移時間を測定する信号波形測定ステップと、
   前記信号波形測定ステップによって測定された前記遷移時間を、所定単位長の当該リードフレームを前記信号が伝播する速さである当該リードフレームの伝播遅延で除算した値である分布定数単位長を算出する分布定数算出ステップと、
   前記分布定数算出ステップによって算出された前記分布定数単位長でリードフレームを区切り、当該リードフレームの分割数を算出する分割数算出ステップと、
   前記分割数算出ステップによって算出された分割数で区切られたリードフレームごとに、リードフレームを伝播する信号の電圧値の信号波形が所定範囲内に収まるように配線幅をそれぞれ決定する配線幅決定ステップと、
   を実行することを特徴とするリードフレーム設計支援方法。
7. リードフレーム長が入力された集積回路のリードフレームを伝播する信号の信号波形の遷移時間を測定する信号波形測定手順と、
   前記信号波形測定手順によって測定された前記遷移時間を、所定単位長の当該リードフレームを前記信号が伝播する速さである当該リードフレームの伝播遅延で除算した値である分布定数単位長を算出する分布定数算出手順と、
   前記分布定数算出手順によって算出された前記分布定数単位長でリードフレームを区切り、当該リードフレームの分割数を算出する分割数算出手順と、
   前記分割数算出手順によって算出された分割数で区切られたリードフレームごとに、リードフレームを伝播する信号の電圧値の信号波形が所定範囲内に収まるように配線幅をそれぞれ決定する配線幅決定手順と、
   をコンピュータに実行させることを特徴とするリードフレーム設計支援プログラム。

Images