CN1536641A - 半导体集成电路装置及其制造方法 - Google Patents

半导体集成电路装置及其制造方法 Download PDF

Info

Publication number
CN1536641A
CN1536641A CNA2004100323926A CN200410032392A CN1536641A CN 1536641 A CN1536641 A CN 1536641A CN A2004100323926 A CNA2004100323926 A CN A2004100323926A CN 200410032392 A CN200410032392 A CN 200410032392A CN 1536641 A CN1536641 A CN 1536641A
Authority
CN
China
Prior art keywords
chip
integrated circuit
characteristic
adjusting device
conductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100323926A
Other languages
English (en)
Other versions
CN1312752C (zh
Inventor
濑上雅博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1536641A publication Critical patent/CN1536641A/zh
Application granted granted Critical
Publication of CN1312752C publication Critical patent/CN1312752C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种制造具有多片芯片安装于其上的半导体集成电路装置的方法，半导体集成电路装置制成组件。该制造方法包括安装包含设有特性调整装置7的芯片101和未设特性调整装置7的芯片在内的多片芯片的过程、把这些芯片制成组件以形成半导体集成电路装置1的过程、以及随后用于通过使用特性调整装置7调整具有特性调整装置7的芯片101的特性和不具有特性调整装置7的芯片102的特性的过程。按照本发明的一种制造半导体集成电路装置的方法可以使模拟特性达到产品技术规范的高精度，并且能减少检验过程所需的时间。

Description

半导体集成电路装置及其制造方法
技术领域
本发明涉及半导体集成电路装置及其制造方法。
发明背景
半导体集成电路装置，如其中含有微调电路在内的半导体集成电路装置现已得到广泛应用，以便实现适当的操作，譬如设置电子电路功能/工作参数以及微调来自参考电压发生电路的输出电压。
附图1示出其中含有此类微调电路在内的半导体集成电路装置的配置。特别是图1示出了组成此半导体集成电路装置的芯片的电路配置。
由图1中标号30所示的半导体集成电路装置包括根据外部输入的数字信号来输出模拟信号的芯片301(IC芯片)。虽然未示出，但此芯片安装在一基片上，且带有安装在其上面的芯片301的基片制成组件以形成半导体集成电路装置30。
如图1所示，此芯片301包括数字电路32、第一模拟电路33、通信装置(串行通信装置)34、存储器装置35和模拟调整装置36。
数字电路32处理由外部输入的数字数据，以输出数字信号，第一模拟电路33通过合适的装置如D/A(数一模)转换器来转换由数字电路32所输入的数字信号，以提供模拟信号。
通信装置34控制存储器装置35以在其中写入信息，也根据由外部所输入的信息(数据)或命令来控制存储器装置35予以断开。串行通信装置34根据串行协议诸如I2C(集成电路间协议)而加以控制。
存储器装置35保持由前述串行通信装置34所输出的信息，包括可烧断的齐纳二极管或由激光束来断开的该类熔体(fuse-element)。
模拟调整装置根据从上述存储器35所输入的信息产生一信号来调整第一模拟电路33。
在具有此类配置的芯片301中，串行通信装置34、存储器装置35和模拟调整装置36组成一特性调整装置37(所谓微调电路)。如，在制造过程中的用于调整特性的过程(检验过程)中，特性调整装置37微调第一模拟电路33的特性。
[引用专利参考文献1]
日本公开特许平8-204582
尽管在图1的上述情况下，半导体集成电路装置30由单个芯片301组成，但建议用多个片芯片来构成一个半导体集成电路装置(即，多片半导体集成电路装置)。
由多个芯片组成的多片半导体集成电路装置的建议是基于以下设想提出的，即，多片半导体集成电路装置能输出大电压，即，所谓的大幅度电压，而这是单片组成的半导体集成电路装置不能输出的。
显示器装置如液晶显示器装置和功率装置如马达可以是一种连接于此半导体集成电路装置的输出侧的负载，它需要大幅度电压，来驱动。
图2示出由多片芯片组成的半导体集成电路装置(多片半导体集成电路装置)的电路配置。尤其是，图2示出组成半导体集成电路装置的多片芯片的电路配置。
此外，图2示出多片半导体集成电路装置的电路配置，如由二片芯片(第一芯片401和第二芯片402)组成的所谓二合一型多片半导体集成电路装置40。
多片半导体集成电路装置40包括如上所述的第一芯片401和第二芯片402。虽未示出，但第一芯片和第二芯片401，402安装在同一基片上，和带有安装在其上面的第一和第二芯片401、402的基片制成为组件以形成多片半导体集成电路装置40。
第一芯片401适于根据数字输入产生模拟信号。而第二芯片402适于放大或变换由第一芯片401输入的模拟信号的电位以输出变换后的模拟信号，以根据所驱动的负载取得模拟特性。
第一芯片401包含与图1所示的芯片301相似的数字电路42、第一模拟电路43、通信装置(串行通信装置)44、存储器装置45和第一模拟调整装置46。
如上所述，数字电路42适于处理由外部所输入的数字数据以输出一数字信号。第一模拟电路43适于通过合适的装置如D/A(数一模)转换器把由数字电路42所输入的数字信号转换为模拟信号。
串行调整装置44适于根据如上所述的由外部所输入的信息或命令来控制将信息写入存储器装置45并控制存储器装置45的断开。串行调整装置44是在上述的一系列协议如，I2C(集成电路间协议)的控制下进行工作。
存储器装置45保持由上述串行通信装置44所输出的信息，并输出来自串行通信装置44的信息至第一模拟调整装置46。存储器装置45包含一可烧断的齐纳二极管(zapping Zener diode)或一种可由激光束加以断开的熔体，如上所述。
如上所述，模拟调整装置46根据由前述存储器装置45所输入所信息产生一信号以调整第一模拟电路43。
按照具有此类配置的第一芯片401，在制造过程中用于调整特性的过程(检验过程)中，此过程以后再述，对第一模拟电路43予以微调。
另一方面，第二芯片402包含第二模拟电路53、通信装置(串行通信装置)54、存储器装置55、第二模拟调整装置56和参考电压/电流发生装置58。
第二模拟电路53适于放大或变换模拟信号的电位并驱动负载，以获得基于产品技术规范的特性的模拟信号。参考电压/电流发生装置58适于产生输出至外部的模拟信号的参考电压或参考电流。
当至输出侧的模拟特性是基本特性时，人们习惯在芯片输出侧设置参考电压/电流发生电路。
串行通信装置54、存储器装置55、和第二模拟调整装置56是与第一芯片401的相似，故不需详述。
按照具有此类配置的第二芯片402，在制造过程中用于调整特性的过程(检验过程)中，此过程以后再述，对第二模拟电路53的特性加以微调。
在具有此类配置的第一和第二芯片401、402分别由检验过程进行检验后，第一和第二芯片401、402制成为组件以形成多芯片半导体集成电路装置40。
在第一芯片401检验过程中，如第一模拟电路43的特性由上述的设在第一芯片401中的串行通信装置44、存储器装置45和第一模拟调整装置47等组成的特性调整装置47来进行微调。
在第二芯片402的检验过程中，例如，第二模拟电路53的特性由设在第二芯片402中的串行通信装置54、存储器装置55、和第二模拟调整装置56等组成的特性调整装置57来进行微调。
然而，按照上述的制造过程，因为带有第一和第二芯片401、402安装在其上面的基片是在分开进行用于进行此类微调处理的检验过程后，再制成组件以形成多片半导体集成电路装置40，故难以取得成品技术规范的高精度模拟特性。
更具体地，当带有第一和第二芯片401、402安装在其上面的基片制成组件，并用树脂模盘技术(resin mold technique)形成多片半导体集成电路装置40时，例如，用于模拟电路中的元件特性由于模盘应力而发生波动，因此在多片半导体集成电路装置40，如上述的具有复杂形状的多片集成电路装置中的第一和第二模拟电路43，53的特性也会发生波动。
更具体地，因为带有安装在其上面的第一和第二芯片的基片是在特性以如上所述的方式通过合适的方法如微调处理加以调整后，再制成组件以形成多片半导体集成电路装置40，如果上述基片制成组件，并使用树脂模盘技术形成上述多片半导体集成电路装置40，则虽然特性已经调整，但如此制造的多片半导体集成电路装置40的模拟特性会因模盘应力而发生复杂多变的波动。
在半导体集成电路装置制成为成品之前，模拟特性的波动是不可预测的。因而，如上所述，要取得成品技术规范的高精度模拟特性是相当困难的。
在前述检验过程时的微调处理中，因为第一和第二模拟电路43、44是由分别设置在第一和第二芯片401、402的特性调整装置47、57来分别加以微调的，所以微调处理所需的时间就增加，与此同时，检验过程所需的时间也增加了。
那么，例如，当半导体集成电路装置是由三个以上芯片组成时，则微调处理所需的时间就增加很多。在这种情况下，检验过程所需的时间也增加了，这样，多片半导体集成电路装置40的制造成本也不可避免地增加了。
此外，特别是，因为根据所驱动的负载，需要第二芯片402具有高的耐受压，故而不可避免地要增加元件诸如晶体管的尺寸。在这种趋势下，当第二芯片402是通过在基片上安装大量的部件诸如模拟调整装置54、存储器装置55和串行通信装置56等来构成时，第二芯片402的面积增加得相当多，因而作为多片半导体集成电路装置40的芯片面积也增加了。
结果，这种多片半导体集成电路装置40的制造成本增加，因此，在多片集成电路装置40仍处于基片状态的条件下，微调芯片402，要取得高于调整参考电压值时所取得的精度是困难的。
发明内容
鉴于前述方面，本发明的目的是提供一种具有能调整多片芯片特性、配置简单的半导体集成电路装置。
本发明是另一目的是提供一种制造半导体集成电路装置的方法，该装置能使模拟特性具有如成品技术规范的高精度，且此方法还能减少检验过程所需的时间。
按照本发明一个方面，提供一种具有多片芯片的半导体集成电路装置，且此装置制成组件。此半导体集成电路装置包括只设在多片芯片中的一片芯片上的特性调整装置用于调整多片芯片的特性。
按照上述的本发明，在具有多片芯片安装在其上面并制成组件的半导体集成电路装置中，只在多片芯片中的一个部分的芯片设有特性调整装置用来调整多片芯片的特性，所以不是一片芯片外，而是其它未设有特性调整装置的芯片的特性也可由设在一个部分的芯片上的特性调整装置来加以调整。
又，因为组成半导体集成电路装置的多片芯片中，除了一部分的芯片外，未设有特性调整装置，所以此半导体集成电路装置在配置方面得以简化。
按照本发明另一方面，提供一种制造带有多片芯片安装于其上的半导体集成电路装置且此装置制成如组件的方法。该制造方法包括安装包含设有特性调整装置的芯片和不设特性调整装置的芯片在内的多片芯片并把这些芯片制成为组件以形成半导体集成电路装置的过程，以及通过使用特性调整装置来调整设有特性调整装置的芯片的特性和不设特性调整装置的芯片的特性的过程。
按照上述本发明，制造具有多片芯片的半导体集成电路装置并将此装置制成组件的方法包括：安装包含设有特性调整装置的芯片和其上未设调整装置的芯片在内的多片芯片以使它们制成组件来形成半导体集成电路装置的过程，以及随后的调整设有特性调整装置的芯片和未设特性调整装置的芯片的特性的过程，例如当这些芯片采用树脂模盘技术(resin mold technique)制成为组件，并形成半导体集成电路装置时，即使有关特性由于模盘应力之类的影响而发生波动，这种特性的波动也可在随后的芯片特性调整过程中加以调整。
更具体的，不论在芯片制成为组件时所产生的如模盘应力(mold stress)的影响如何，仍可取得半导体集成电路装置产品的高精度特性。
此外，与由在每个芯片上设有特性调整装置来调整各自的特性的情况相比较，调整特性所需的时间可以减少。
附图简述
图1所示的示意方块图是现有技术的半导体集成电路装置的电路配置；
图2所示的示意方块图是现有技术的由多片芯片组成的多片半导体集成电路装置的电路配置；
图3所示的示意方块图是本发明一实施例的多片半导体集成电路装置的电路配置；和
图4是在解释按照本发明一实施例制造多片半导体集成电路装置的制造方法时作为参考的流程图。
具体实施方式
下面将参照附图描述本发明一实施例的半导体集成电路装置和制造此类半导体集成电路装置的方法。
图3示出按照本发明一实施例的半导体集成电路装置。
特别是，图3示出按照本发明组成半导体集成电路装置的多片芯片的电路配置。
由图3中标号1一般标示的半导体集成电路装置是由2片芯片组成的半导体集成电路装置(第一芯片101和第二芯片102)，即，所谓“二合一”型多片半导体集成电路装置1。虽未示出，这些第一和第二芯片101、102是安装在同一基片上，例如，带有安装在其上面的第一芯片和第二芯片的基片制成为组件以形成多片半导体集成电路装置1。
如图3所示，第一芯片101适于根据来自外部的数字输入来输出模拟信号，第二芯片102适于放大或变换由第一芯片101所输出的模拟信号的电位作为模拟信号。
第一芯片101包括数字电路2，用于处理由外部输入的数字数据以输出数字信号，第一模拟电路3通过合适的装置如D/A(数一模)转换器用于把由数字电路2所输入的数字信号转换为模拟信号。
在第一芯片101中，第一模拟电路3的特性在制造过程中的微调处理中加以调整(即，微调)，此过程以后再述，即，在特性调整的过中(所谓检验过程)。
另一方面，第二芯片102包括第二模拟电路13，用于放大或变换由第一芯片101的第一模拟电路3所输入的模拟信号的电位，以及参考电压/电流发生电路18，用于产生输出至外部的模拟输出的参考电压或参考电流，还包括第三模拟电路23。
在第二芯片102中，在制造过程中所执行的微调处理中对第二模拟电路13的特性加以调整(即，微调)，此过程以后再述，即，在特性调整的过程中(所谓“检验过程”)。
然后，按照本实施例，特别的是，在第一和第二芯片101、102中，只有第一芯片101设有所谓特性调整装置7，用于调整第二芯片的第二模拟电路13的特性以及第一芯片的第一模拟电路3的特性。
更具体地，在由多片芯片组成的半导体集成电路装置中，并不是每个芯片都设有特性调整装置7，按照本实施例，只有一片芯片设有特性调整装置7。
在只设置在第一芯片101中的特性调整装置7包括通信装置(串行通信装置)4、存储器装置5和模拟电路调整装置6，并在如上所述的制造过程中微调第一芯片101的第一模拟电路3的模拟特性和第二芯片102的第二模拟电路13的模拟特性。
串行通信装置4在存储器装置5写入信息，这方面以后再述，并根据由外部输入的信息(数据)或命令来控制存储器装置5的断开操作。此串行通信装置4是在一系列协议如I2C(集成电路间协议)的控制下进行工作的。
存储器装置5保持由前述串行通信装置4所写入于其中的信息或把写入的信息输出至模拟调整装置6，以后再述。
例如，此存储器装置5包括至少一个熔体来在电气上断开自己，断开熔体的功率是受控制的，例如以便在制造第一芯片101过程中处于元件的额定值范围内，所以第一芯片101的其他元件特性不会受到损害。此存储器装置5具有的另一功能是试验性地输出调整信息而不改变熔体的状态。
模拟调整装置6根据由前述存储器装置5所输出的信息输出一信号以调整第一模拟电路3的特性和第二模拟电路13的特性。
由特性调整装置7所产生的输出(即，由模拟电路调整装置6所产生的输出)用于调整安装在第一芯片101上的第一模拟电路3的特性和调整安装在第二芯片102上第三模拟电路23和参考电压/电流发生装置18的特性。在此情况下，模拟调整装置6根据(正比例地)由参考电压/电流发生装置18所产生的参考电压/电流而产生输出，由此模拟调整装置6所产生的输出用于调整第一模拟电路3的特性。
又，由模拟调整装置6所产生的输出通过第一模拟电路3用于调整第二芯片102的第二模拟电路13的特性。
按照本实施例的多片半导体集成电路装置1，在组成多片半导体集成电路装置的第一和第二芯片中，因为只有第一芯片101设有特性调整装置7，用于调整设在第一芯片101的第一模拟电路3的特性、设在第二芯片102上第二模拟电路13的特性、第三模拟电路23的特性和参考电压/电流发生装置18的特性，所以与第一和第二芯片各自设有特性调整装置的半导体集成电路装置相比较，第二芯片102在配置上得以简化。
虽然因为要求第二芯片具有高的耐受压而不可避免的使第二芯片增加其元件的尺寸，但从第二芯片102中除去特性调整装置，因此第二芯片在配置上可简单化，第二芯片的面积也减小了。
因此，有可能减小半导体集成电路装置的面积。
尽管按照上述实施例，数字电路2是安装在多片半导体集成电路装置的第一芯片101上，但数字电路2并不总是需要安装在第一芯片101上。
尽管除了第二模拟电路13之外，如上所述，第三模拟电路23安装在第二芯片102上，但第三模拟电路不总是需要安装在第二芯片102上。
接下来，下面将参照图4的流程图来描述按照本发明一实例的制造半导体集成电路装置的方法。
在此实例中，让我们来描述制造具有图3所示的配置的由芯片101、102所组成的多片半导体集成电路装置的情况。
就图4而言，让我们从带有特性调整装置7的芯片(第一芯片101)和不带有特性调整装置7的芯片(第二芯片102)已经形成的阶段来开始叙述此制造方法。
参照图4，在操作开始后，首先，在第1步，带有特性调整装置7的第一芯片和不带特性调整装置7的第二芯片安装在同一基片上。
第一和第二芯片101、102在助如用于调整特性的微调处理的检验过程中，在它们可微调的范围内已作了检验，此过程以后再述。换言之，在后面所述的检验过程中，只有那些应当微调的芯片被安装在基片上。
如图4所示，在第2步，第一和第二芯片101、102安装于其上的基片被制成组件以形成多片半导体集成电路装置1。
更具体地，具有第一和第二芯片101、102安装在其上面的基片通过芯片键合附着到组件的引线支架上。然后，在第一和第二芯片101、102的电极通过引线键合互连至引线上后，此基片通过树脂模盘技术制成为组件以形成多片半导体集成电路装置1。
然后，按照本实例，特别是，在如上所述的半导体集成电路装置1已形成后，控制进入步骤3，在此，进行诸如用于调整特性的微调处理等检验程序。
更具体地，如上所述，在组成多片半导体集成电路装置1的第一和第二芯片中，将要微调的第一和第二模拟电路3、13由微调处理进行微调(细调)。
在此情况下，按照本实施例，第一芯片101的第一模拟电路3和第二芯片的第二模拟电路13都通过使用由串行通信装置4、存储器装置5和模拟调整装置6等所组成的特性调整装置7来加以微调。
更具体地，在只设在第一芯片101的特性调整装置7中，调整信息(存储器编程数据)根据由外部输入至第一芯片的数字数据通过串行通信装置4和存储器装置5输入至模拟调整装置6，这样，来自第二芯片102的模拟输出的误差可落在所希望的值内。之后，如果调整信息确定了，则，进行诸如断开相应的熔体的微调处理，信息被写入存储器装置5中。
根据输入至模拟调整装置6的调整信息，由模拟调整装置6所产生的输出用于调整安装在第一芯片101上第一模拟电路的特性，也用于调整第三模拟电路23的特性和安装在第二芯102上参考电压/电流发生装置18的特性。在此情况下，模拟调整装置6根据(成正比例地)由参考电压/电流发生装置18所产生的模拟参考电压产生输出，此模拟调整装置6所产生的输出用于微调第一模拟电路3。
此外，由模拟调整装置6所产生的输出用于通过第一模拟电路3来微调在第二芯片102上的第二模拟电路13。
之所以只设在第一芯片101的特性调整装置7能够在微调第一芯片101第一模拟电路3的同时微调第二芯片102上设有的第二模拟电路，其原因是，不象第一模拟电路3具有产生模拟信号的功能，第二模拟电路13具有放大或变换来自第一模拟电路3的输出的电位的功能，所以在第二模拟电路13的特性中，必须调整的误差(必须加以微调的误差)可转换成第一模拟电路3的误差。因而多片半导体集成电路装置1的设计要使得由第二模拟电路13所调整的误差范围可包括第一模拟电路3的误差和第二模拟电路13的误差的总量。
对设在第一和第二芯片101、102的第一和第二模拟电路3、13的微调处理完成后，此检验程序也结束。
之后，多片半导体集成电路装置1将由合适的测试如特性测试进行进一步测试。
按照本实施例的上述半导体集成电路装置的制造方法，因为在带有第一芯片和第二芯片101、102安装于其上面的基片制成为组件以形成多片半导体集成电路装置1产品之后，对设在第一和第二芯片101、102的第一和第二模拟电路进行微调，例如，当在上述基片制成组件以形成多片半导体集成电路装置1的过程中使用树脂模盘技术时，即使有关特性受到诸如模盘应力的影响而波动，这些特性的波动可在随后的过程，譬如调整特性的过程中得以调整。
换言之，不管基片在制成组件时所产生的模盘应力如何影响，仍可取得作为成品所形成的半导体集成电路装置的高精度的特性。
又，因为第一芯片101上第一模拟电路3的模拟特性和第二芯片102上第二模拟电路13的模拟特性都由只设在第一芯片101的特性调整装置7来进行微调，所以，与在各个第一和第二芯片上进行微调理的情况相比较，微调处理所需的时间可以减少。
因为微调处理所需时间可以减少，如上所述，所以用于进行微调处理的检验过程所需的时间也可减少。
例如，当半导体集成电路装置由许多片芯片组成时，则微调处理所需的时间可显著减少，因此，检验过程所需的时间也减少相当多。
尽管以上描述的是具有数字数据从外部输入至第一芯片101和模拟数据从第二芯片输出的这种配置的多片半导体集成电路装置1，但本发明不限于此，具有上述配置的多片半导体集成电路装置1可以改进为具有模拟数据从外部输入至第二芯片102而数字数据由第一芯片101输出的一种配置的半导体集成电路装置。
尽管以上只描述了由2片芯片组成的半导体集成电路装置，但本发明不限于此，组成半导体集成电路装置的芯片数量不限于2片，而是可以在3片以上。此外，当半导体集成电路装置由很多芯片组成时，一些芯片(可能是多片芯片)可设有特性调整装置。
按照本发明的半导体集成电路装置，因为只有多片芯片中一些芯片设有特性调整装置，故与每个芯片都设有特性调整装置的情况相比较，此半导体集成电路装置在配置上可简化。结果，有可能可取得尺寸减小的半导体集成电路装置。
特别是，因为由于需要高耐受压而要增加元件尺寸的芯片可以除去特性调整装置，故它能减小芯片面积。
又，按照本发明的半导体集成电路装置的制造方法，即使当特性由诸如模盘应力的影响而变化时，作为半导体集成电路装置成品，不论诸如制模应力的影响如何，仍可取得高精度特性。
又，例如，与在每个芯片上调整特性的情况相比较，则用于调整特性所需的时间能减少。结果，制造半导体集成电路装置所需的时间也能减少。
又，当半导体集成电路装置由许多片芯片组成时，则调整特性所需的时间可以减少相当多。因而，能够显著地减少制造半导体集成电路装置所需的时间。
在参照附图描述本发明较佳实例后，可以理解，本发明不限于该确定的实施例，各种变化和改进在其中都可由本行业技术人员在不脱离如所附权利说明书中限定的本发明的精神和范围条件下都可加以实施。

Claims (6)

1.一种具有多片芯片的半导体集成电路装置，所述装置制成组件，其特征在于，它包括：
特性调整装置，只设在所述多片芯片中的一片芯片上，用于调整所述多片芯片的特性。
2.如权利要求1所述的半导体集成电路装置，其特征在于，所述特性调整装置包括通信装置、存储器装置和调整装置，所述通信装置根据由外部输入的信息来控制所述存储器装置，所述存储器装置保持由所述通信装置所输入的所述信息并输出所述信息至所述调整装置，所述调整装置根据由所述存储器装置所输出的所述信息输出调整特性的信号。
3.如权利要求2所述的半导体集成电路装置，其特征在于，所述存储器装置包括至少一个熔体。
4.一种制造具有多片芯片安装于其上并制成组件的半导体集成电路装置的方法，其特征在于，包括以下步骤：
一种用于安装包括设有特性调整装置的芯片和未设所述调整装置的芯片在内的多片芯片，并把所述芯片制成组件以形成半导体集成电路装置的过程；和
一种用于通过使用所述特性调整装置来调整具有所述特性调整装置的芯片特性和不具有所述特性调整装置的芯片的特性。
5.如权利要求4所述的制造半导体集成电路装置的方法，其特征在于，所述特性调整装置包括通信装置、存储器装置和调整装置，所述通信装置根据由外部输入的信息来控制所述存储器装置，所述存储器装置保持由所述通信装置所输入的所述信息并输出所述信息至所述调整装置，所述调整装置根据由所述存储器装置所输出的所述信息来输出调整特性的信号。
6.如权利要求5所述的制造半导体集成电路装置的方法，其特征在于，所述存储器装置包括至少一个熔体。
CNB2004100323926A 2003-04-03 2004-04-02 半导体集成电路装置及其制造方法 Expired - Fee Related CN1312752C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003100751 2003-04-03
JP2003100751A JP3948430B2 (ja) 2003-04-03 2003-04-03 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
CN1536641A true CN1536641A (zh) 2004-10-13
CN1312752C CN1312752C (zh) 2007-04-25

Family

ID=33095249

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100323926A Expired - Fee Related CN1312752C (zh) 2003-04-03 2004-04-02 半导体集成电路装置及其制造方法

Country Status (4)

Country Link
US (1) US20040199890A1 (zh)
JP (1) JP3948430B2 (zh)
KR (1) KR20040088379A (zh)
CN (1) CN1312752C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4958257B2 (ja) * 2006-03-06 2012-06-20 オンセミコンダクター・トレーディング・リミテッド マルチチップパッケージ
JP4990028B2 (ja) * 2007-05-23 2012-08-01 ラピスセミコンダクタ株式会社 半導体集積回路装置
US7962887B2 (en) * 2008-06-16 2011-06-14 International Business Machines Corporation Self-learning of the optimal power or performance operating point of a computer chip based on instantaneous feedback of present operating environment
US8219956B2 (en) * 2009-01-30 2012-07-10 Active-Semi, Inc. Analog tile selection, placement, configuration and programming tool
US9003340B2 (en) 2009-01-30 2015-04-07 Active-Semi, Inc. Communicating configuration information across a programmable analog tile to another tile
US8341582B2 (en) * 2009-01-30 2012-12-25 Active-Semi, Inc. Programmable analog tile configuration tool
US8225260B2 (en) * 2009-01-30 2012-07-17 Active-Semi, Inc. Programmable analog tile placement tool
US8079007B2 (en) * 2009-01-30 2011-12-13 Active-Semi, Inc. Programmable analog tile programming tool
CN113459805B (zh) 2016-03-25 2023-12-15 康明斯有限公司 基于车辆工作循环调整车辆操作参数的***和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493338B1 (en) * 1997-05-19 2002-12-10 Airbiquity Inc. Multichannel in-band signaling for data communications over digital wireless telecommunications networks
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
US6480131B1 (en) * 2000-08-10 2002-11-12 Rosemount Inc. Multiple die industrial process control transmitter
US6614267B2 (en) * 2000-12-01 2003-09-02 Kabushiki Kaisha Toshiba Electronic circuit device and hybrid integrated circuit with an ASIC and an FPGA
KR100393214B1 (ko) * 2001-02-07 2003-07-31 삼성전자주식회사 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치
JP4339534B2 (ja) * 2001-09-05 2009-10-07 富士通マイクロエレクトロニクス株式会社 メモリチップとロジックチップとを搭載し，メモリチップの試験を可能にした半導体装置

Also Published As

Publication number Publication date
JP2004311595A (ja) 2004-11-04
US20040199890A1 (en) 2004-10-07
KR20040088379A (ko) 2004-10-16
JP3948430B2 (ja) 2007-07-25
CN1312752C (zh) 2007-04-25

Similar Documents

Publication Publication Date Title
CN1230986C (zh) 降低抖动的混合信号集成电路器件
CN1223980C (zh) 驱动信号发生装置和图像显示装置
CN1536641A (zh) 半导体集成电路装置及其制造方法
CN1677867A (zh) Pll频率合成器电路及其频率调谐方法
CN1797604A (zh) 半导体存储器装置的校正电路及其操作方法
CN1881584A (zh) 半导体集成电路装置、电子部件安装板和布局设计方法
CN1487671A (zh) 锁相环时钟生成电路和时钟生成方法
CN1835232A (zh) 多芯片型半导体装置及其制造方法
CN1794459A (zh) 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路
CN1469548A (zh) 变换信号逻辑电平的电平变换电路
CN101040290A (zh) 半导体组件的晶粒跟踪装置及其测试设备
CN1279536A (zh) 输出缓冲器电路
CN1493881A (zh) 电感值测量方法
CN1916922A (zh) 半导体集成电路及其设计方法
CN1667943A (zh) 函数产生电路和用于函数产生电路的温度特性控制方法
CN1154000A (zh) 函数发生电路
CN1418009A (zh) 以频率扩散时钟为基准处理输入图像信号的图像处理装置
CN1551068A (zh) 半导体集成电路器件
CN1410859A (zh) 具有时钟信号传送线的半导体集成电路器件
CN1748192A (zh) 通过数据线校准时钟发生器单元的时钟频率的***和方法
CN100338876C (zh) 电路装置
CN1299350C (zh) 集成电路的布图设计装置、布图设计方法
CN1728150A (zh) 一种实现模拟集成电路相对精度模型的方法
CN1725629A (zh) 低频时钟信号产生方法及低频时钟信号产生装置
CN1835100A (zh) 用于光驱的多基准功率的功率控制装置及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee