CN1956190A - 层叠型半导体模块 - Google Patents

层叠型半导体模块 Download PDF

Info

Publication number
CN1956190A
CN1956190A CNA2006101086043A CN200610108604A CN1956190A CN 1956190 A CN1956190 A CN 1956190A CN A2006101086043 A CNA2006101086043 A CN A2006101086043A CN 200610108604 A CN200610108604 A CN 200610108604A CN 1956190 A CN1956190 A CN 1956190A
Authority
CN
China
Prior art keywords
semiconductor
terminal
chip
semiconductor substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101086043A
Other languages
English (en)
Inventor
川端毅
福田敏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1956190A publication Critical patent/CN1956190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种层叠型半导体模块。该层叠型半导体模块(100)，通过在第1半导体基板(111)搭载有第1半导体芯片(112)的第1半导体装置(110)上，层叠在第2半导体基板(151)的上面搭载有第2半导体芯片(152)的第2半导体装置(150)而构成。在第1半导体基板之上设置有第1连接用端子(116)，在第1半导体基板的下面设置有外部连接用端子(118)。在第2半导体基板下面的与第2半导体芯片对置的区域设置有第2连接用端子(156)。通过导电性连接部件(180)连接第1连接用端子和第2连接用端子。由此，不仅可对每个半导体装置的可靠性进行确认，且在层叠时和层叠后难以产生连接不良，实现了高可靠性。

Description

层叠型半导体模块
技术领域
本发明涉及一种在第1半导体装置上层叠第2半导体装置而构成立体的层叠型半导体模块的结构，特别涉及其安装结构。
背景技术
随着对包括移动电话机或数码照相机等的各种电子设备的小型化以及高性能化的要求，一直引人注目的有使在半导体基板上搭载有电子部件、尤其是1个或多个半导体芯片的半导体装置彼此层叠而构成的层叠型半导体模块。
层叠型半导体模块通过使半导体装置彼此层叠，能够使电路基板上的占有面积大幅度减少。而且，由于各半导体芯片在搭载于半导体基板之前，已经通过实施筛选试验而仅将确认为优质产品的进行利用，能够较易保证作为模块的可靠性。
但是，在形成有布线的半导体基板之上搭载半导体芯片的方法，由于在将半导体芯片搭载于半导体基板之际，半导体基板容易发生翘曲，所以，所层叠的半导体装置之间的连接可靠性变差。并且，还存在着难以搭载不同种芯片的问题。
对于该问题，作为第1现有例公开了其结构为，具备：第1半导体基板；第1半导体芯片，搭载于该第1半导体基板上；第2半导体基板；第2半导体芯片，搭载于该第2半导体基板上；突出电极，将第2半导体基板和第1半导体基板连接使得第2半导体基板保持在第1半导体芯片上；和封固材料，其以包括该突出电极的配置区域的方式而封固第2半导体芯片(例如，参照专利文献1)。
由此，封固第2半导体芯片的封固材料不仅对第2半导体基板中突出电极的配置区域进行加固，而且能够对在第1半导体基板上层叠了第2半导体基板时的半导体层叠模块的高度增大进行抑制。并且，还可以使搭载有第2半导体芯片的第2半导体基板的翘曲减低。因此，如上所述，半导体装置彼此层叠而构成的半导体模块，可以抑制第1半导体基板和第2半导体基板之间的连接可靠性变差，同时可以实现节省搭载有半导体芯片的区域的空间。
另外，作为第2现有例公开了其结构为：在多个半导体芯片层叠而构成的层叠型模块中，各半导体芯片不仅在与层叠方向垂直的上面具备安装之际所使用的安装用端子和用于检查质量的检查用端子，而且在与层叠方向垂直的下面具备与邻接的其他半导体芯片的安装用端子连接的安装用焊盘(pad)、和与检查用端子电导通的检查用焊盘(例如，参照专利文献2)。
在这样构成的层叠型模块中，通过使层叠的半导体芯片的检查用端子与安装完毕的半导体芯片的检查用焊盘接合，从与安装完毕的半导体芯片的检查用焊盘电导通的检查用端子输入检查用信号而进行检查。在检查结为良好的情况下，在安装完毕的半导体芯片的同一平面、即在与层叠方向垂直的平面上使检查完毕的层叠半导体芯片相对基板平行移动，并通过使层叠的半导体芯片的安装用端子与安装完毕的半导体芯片的安装用焊盘连接而进行层叠。
由此，能够在层叠之前容易地对层叠的各半导体芯片进行质量检查。而且，由于无需将层叠的各半导体芯片搭载于半导体基板，所以，能够使整体尺寸减小；并且，由于不需要用于将半导体芯片搭载于半导体基板的工时，所以，能够减少制造所需的时间或人手，还可以使层叠模块的成品率提高。
【专利文献1】特开2004-281919号公报
【专利文献2】特开2004-281633号公报
在所述第1现有例中，连接第2半导体装置和第1半导体装置的突出电极(焊锡球状凸块(ball bump))，位于第2半导体基板的背面侧，与半导体芯片搭载区域相比还位于外周区域，即连接得与封固材料的配置区域相当。因此，在半导体芯片尺寸大或搭载了多个的情况下，第2半导体基板和第1半导体基板的形状也变大，使得焊锡球状凸块配置在较宽区域。由此，在施加有来自外部的碰撞或热应力等之际，容易发生连接不良，易于导致第1现有例的半导体装置可靠性降低。
而且，在第2现有例中，是在半导体基板上直接层叠半导体芯片的构成，并且，需要对半导体芯片设置支柱(pier)。因此，在与现有的半导体芯片进行比较时，芯片面积增大。并且，需要对半导体芯片进行形成支柱的加工处理，使半导体芯片的制造工序变得复杂。由于这些，导致存在着半导体芯片的成本增加的课题。进而，也难以对层叠之前的半导体芯片进行筛选试验来充分确认其可靠性。
发明内容
本发明的目的在于，解决所述问题，不仅对层叠的半导体装置进行各自的可靠性确认，而且在层叠时以及层叠后，即使施加由外部负荷或热应力等引起的负荷也难以产生连接不良，从而，提供一种可靠性高的层叠型半导体模块。
本发明所涉及的层叠型半导体模块，将在第1半导体基板搭载有第1半导体芯片的第1半导体装置之上，层叠了在第2半导体基板的上面搭载有第2半导体芯片的第2半导体装置而构成的层叠型半导体模块作为对象，在第1半导体基板的上面设置有第1连接用端子，并且，在第1半导体基板的下面设置有外部连接用端子，在第2半导体基板的下面的与第2半导体芯片对置的区域设置有第2连接用端子，第1连接用端子和第2连接用端子通过导电性连接部件连接。
通过采用这样的构成，由于第2连接用端子在第2半导体基板的下面，设置与搭载有第2半导体芯片的区域对置的区域，所以，在通过导电性连接部件将第2连接用端子与第1半导体基板的第1连接用端子连接之际，可以防止由于作为刚体的第2半导体芯片的特性而引起的第2半导体基板甚至层叠型半导体模块中翘曲的发生。
而且，在本发明所涉及的层叠型半导体模块中，优选第1半导体芯片搭载于第1半导体基板的中央部；优选第2半导体芯片搭载于第2半导体基板的中央部。
这样，如果第1半导体芯片搭载配置在形成有第1连接用端子的第1半导体基板上面的中央区域，则由于能够使外部连接用突起电极以格栅阵列状配置在第1半导体基板的整个面，所以，能够使外部连接用突起电极的配置间距增大。而且，如果第1半导体芯片配置在设置有外部连接用突起电极的第1半导体基板下面的中央区域，则由于在第1半导体基板的形成有第1连接用端子的面上不存在第1半导体芯片，所以，可以增大用于和第2连接用端子连接的第1连接用端子的配置自由度。并且，如果第2半导体芯片设置在第2半导体基板的中央区域，则第2连接用端子也设置在该区域。即，形成有第2连接用端子的区域，是在隔着半导体基板而对置的面上搭载有半导体芯片，且为第2半导体基板的中央区域。因此，即使外部负荷或热应力等的负荷起作用，也可以减小施加于连接部的应力，抑制连接不良的产生，由此，可以大幅度改善连接可靠性。
而且，在本发明所涉及的层叠型半导体模块中，优选搭载有第2半导体芯片的区域，比搭载有第1半导体芯片的区域大。
这样，作为刚体的第2半导体芯片的搭载区域增大，在增加第2连接用端子的配置自由度的同时，还可以配置多个第2连接用端子。
而且，在本发明所涉及的层叠型半导体模块中，第2半导体芯片优选由配置在同一平面上的多个半导体芯片构成；或者也可以优选由层叠的多个半导体芯片构成。这样，在第2半导体芯片由多个芯片构成的情况下，可以通过倒装法(flip chip)方式、引线接合(wire bonding)方式以及TAB(Tape Automated Bonding)方式中的至少一种方式或至少两种方式的组合，将第2半导体芯片安装倒第二半导体基板上。
如果采用这种安装方式，例如若在第2半导体基板上通过利用了凸块的倒装法方式来安装半导体晶片，则可以得到低阻抗的传送线路。或者，若通过例如引线接合方式来进行安装，则可以简化第2半导体基板的布线图案构成，而且，由于能够利用通用的安装机器，所以，可以获得高成品率且低成本的层叠型半导体模块。另外，若通过TAB方式来搭载半导体芯片，则不仅能够容易地进行立体布线，而且，也能容易进行与倒装法方式或引线接合方式等组合的安装。并且，通过使半导体芯片的安装方式采用倒装法方式、引线接合方式以及TAB方式中任意两种方式的组合，能够在狭小的区域高密度地安装半导体芯片。
而且，在本发明所涉及的层叠型半导体模块中，也可以设置用于对第2半导体装置和第2半导体芯片进行粘接和封固的树脂。
如果采用这种构成，则由于以树脂覆盖的搭载了第2半导体芯片的区域，对半导体芯片的刚性附加了树脂的刚性，所以，可以进一步抑制通过导电性连接部件使第2连接用端子与第1半导体基板的第1连接用端子连接之际所产生的翘曲。例如，在通过引线接合方式安装第2半导体芯片的情况下，由于直至引线部都设置有保护树脂，所以，可进一步附加由保护树脂而产生的刚性。另外，第2连接用端子设置在对置的第2半导体芯片的搭载区域，也可以是第2连接用端子的一部分设置在用于将第2半导体芯片粘接和封固于第2半导体装置的树脂区域；在通过倒装法方式安装第2半导体芯片的情况下，也可以积极地形成由树脂而构成的焊脚凸缘(fillet)。
而且，在本发明所涉及的层叠型半导体模块中，第2连接用端子以格栅阵列状配置在与第2半导体芯片的周缘区域相当的区域，并通过导电性连接部件连接同样配置成格栅阵列状的第1连接用端子，其进行连接的导电性连接部件的形状可为球状体、柱状体、半球体、吊锺状等形状，其材料可以是具有导电性的物质或凸块。
如果采用该构成，则可以实现小型、薄型且高密度层叠的层叠型半导体模块。这样，通过将第1半导体装置和第2半导体装置进行连接，可以层叠由不同种封装构成的半导体装置。
而且，在本发明所涉及的层叠型半导体模块中，第1半导体装置的外部连接用突起电极，也可以由导电性球体、柱状体或形成在第1半导体装置的外部连接用端子面上的电镀凸块或引线凸块构成，并以格栅阵列状配置在第1半导体基板上。
如果采用该构成，则能够对电子设备的电路基板进行可靠性良好的连接，而且，由于能够减小电路基板中的占有面积，所以，可以使电路基板更加高功能化、小型化、薄型化。
并且，在本发明所涉及的层叠型半导体模块中，也可以使第1半导体基板和第2半导体基板为相同大小；而且，还可以在第2半导体基板的搭载有第2半导体芯片的面上再搭载电子部件。
如果采用该构成，不仅能够充分确保搭载于第2半导体基板的半导体芯片的搭载区域，而且，还能够在第2半导体芯片的附近区域配置电阻、电容器、以及感应器等电子部件，由此，能够更有效地抑制第2半导体芯片的电噪声。这样，通过在第2半导体基板上搭载电子部件，使得电路基板上不需安装这些电子部件，能够进一步使电路基板高功能化。
而且，在本发明所涉及的层叠型半导体模块中，第1半导体基板以及第2半导体基板的基体材料，可以从玻璃环氧树脂、聚酰亚胺树脂、芳香族聚酰胺树脂，氧化铝陶瓷、氮化铝陶瓷、玻璃以及石英中选择出的1种而构成。
如果采用该构成，由于通过第1半导体基板和第2半导体基板由相同材料制成，可以使热膨胀系数相同，所以，可以使由热应力而引起的影响大幅度降低，从而，能够实现高可靠性的层叠型半导体模块。
根据本发明所涉及的层叠型半导体模块，不仅可以对层叠的各半导体装置的可靠性进行确认，而且在层叠时以及层叠后，即使施加由外部负荷或热应力而引起的负荷也难以产生连接不良，使可靠性提高。
附图说明
图1是第1实施方式所涉及的层叠型半导体模块的剖视图。
图2是从第2半导体装置侧观察到的第1实施方式的层叠型半导体模块的俯视图。
图3是第1实施方式的第1变形例的层叠型半导体模块的俯视图。
图4是第1实施方式的第2变形例的层叠型半导体模块的俯视图。
图5是第2实施方式所涉及的层叠型半导体模块的剖视图。
图6是从第2半导体装置侧观察到的第2实施方式的层叠型半导体模块的俯视图。
图7是第2实施方式的第1变形例的层叠型半导体模块的俯视图。
图8是第3实施方式所涉及的层叠型半导体模块的剖视图。
图9是第4实施方式所涉及的层叠型半导体模块的剖视图。
图中：100、100A、100B-层叠型半导体模块，110-第1半导体装置，111-第1半导体基板，112-第1半导体芯片，115-贯通导体，116-第1连接用端子，117-芯片连接用端子，118-外部连接用端子，119-外部连接用突起电极，121-芯片连接用突起电极，122-树脂，150、150B-第2半导体装置，151-第2半导体基板，152、152A-第2半导体芯片，155-贯通导体，156-第2连接用端子，157-芯片连接用端子，158-内部支柱(inner pier)，159-内层布线，160、160B-表层布线，161-芯片连接用突起电极，162-树脂，171-电子部件，180-导电性连接部件，200、200A-层叠型半导体模块，210-第1半导体装置，211-第1半导体基板，212-第1半导体芯片，215-贯通导体，216-第1连接用端子，217-芯片连接用端子，218-外部连接用端子，219-外部连接用突起电极，221-芯片连接用突起电极，222-树脂，250-第2半导体装置，251-第2半导体基板，252、252A、252B-第2半导体芯片，255-贯通导体，256-第2连接用端子，257-芯片连接用端子，258-内部支柱，259-内层布线，260-表层布线，261、261A、261B-芯片连接用突起电极，262-树脂，280-导电性连接部件，300-层叠型半导体模块，310-第1半导体装置，311-第1半导体基板，312-第1半导体芯片，315-贯通导体，316-第1连接用端子，317-芯片连接用端子，318-外部连接用端子，319-外部连接用突起电极，321-芯片连接用突起电极，322-树脂，350-第2半导体装置，351-第2半导体基板，352-第2半导体芯片，355-贯通导体，356-第2连接用端子，357-芯片连接用端子，358-内部支柱，359-内层布线，360-表层布线，361-芯片连接用突起电极，362-树脂，380-导电性连接部件，400-层叠型半导体模块，410-第1半导体装置，411-第1半导体基板，412、412A、412B-第1半导体芯片，415-贯通导体，416-第1连接用端子，417-芯片连接用端子，418-外部连接用端子，419-外部连接用突起电极，421-芯片连接用突起电极，422-树脂，423-引线(wire lead)，424-保护树脂，450-第2半导体装置，451-第2半导体基板，452、452A、452B-第2半导体芯片，455-贯通导体，456-第2连接用端子，457-芯片连接用端子，461-芯片连接用突起电极，462-树脂，463-引线，464-保护树脂，480-导电性连接部件。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。但是，本发明并非限定于以下的各实施方式。另外，在各个附图中，各厚度或长度等在附图的制成上与实际的形状不同。而且，半导体芯片的电极、半导体基板的各连接用端子、内层布线以及表层布线的个数以及形状也与实际不同，采用了易于图示的个数以及形状。并且，对于相同的要素，也有省略其说明的情况。
(第1实施方式)
图1表示本发明第1实施方式所涉及的层叠型半导体模块100的剖视结构；图2表示层叠型半导体模块100的俯视结构。
层叠型半导体模块100构成为，在第1半导体基板111搭载有第1半导体芯片112的第1半导体装置110上，层叠了在第2半导体基板151的上面搭载有第2半导体芯片152的第2半导体装置150。
在具有多层布线结构的第1半导体基板111的上面的中央部，设置有配置第1半导体芯片112的区域；在第1半导体基板111的内部，设置有从上面延伸到下面的多个贯通导体115。在第1半导体基板111的上面，设置有用于连接第2半导体装置150的第1连接用端子116和用于连接第1半导体芯片112的芯片连接用端子117；这些第1连接用端子116以及芯片连接用端子117与贯通导体115的上端连接。第1连接用端子116在第1半导体芯片112的周边区域配置成格栅阵列状。而且，外部连接用端子118在第1半导体基板111的下面设置成格栅阵列状，且该外部连接用端子118与贯通导体115的下端连接。在外部连接用端子118的下面，设置有用于将层叠型半导体模块100连接到电路基板(未图示)的外部连接用突起电极119。所谓格栅阵列状是指，效仿作为表面安装型封装的一种即BGA(Ball Grid Array)而呈矩阵状的配置状态，但是，这里是由配置在平面上的多条线(line)构成的配置状态。
另外，设置在第1半导体基板111的上面的第1连接用端子116以及芯片连接用端子117，与设置在下面的外部连接用端子118的连接，也可以代替通过贯通导体115的连接，而通过由内部支柱(未图示)、内层布线(未图示)以及形成在第1半导体基板111的上面和下面的表层布线(未图示)等构成的布线图案来连接。
并且，对于第1连接用端子116、芯片连接用端子117以及外部连接用端子118的布线图案，虽然省略了图示，但是也可以采用第1连接用端子116位于布线图案的中间的连接，即，采用按芯片连接用端子117、第1连接用端子116以及外部连接用端子118的顺序串联连接的布线图案。通过采用这样的构成，由于在对第1半导体装置110进行电气检查的同时，还能够对第1连接用端子116的导通不良进行检查，所以，能够仅层叠确认为优质产品的第1半导体装置110。因此，作为层叠构成的模块可实现高成品率。
作为第1半导体基板111的基体材料，可以使用玻璃环氧树脂、聚酰亚胺树脂、芳香族聚酰胺树脂，氧化铝陶瓷、氮化铝陶瓷、玻璃或石英等，但是在能够低价制作多层布线结构方面优选利用树脂基体材料。
外部连接用突起电极119由导电性球状或柱状体，或形成在外部连接用端子118的面上的电镀凸块或引线凸块构成，并被配置在以格栅阵列状设置在第1半导体基板111的外部连接用端子118上。另外，在电镀凸块的情况下，其形状可以是多边柱状、角锥台状、或圆锥台状等。在导电性球体的情况下，可以例如通过焊剂(flux)将锡(Sn)类焊锡球体粘接固定在第1半导体基板111的外部连接用端子118，在与电路基板(未图示)连接时，也可以同时与外部连接用端子118连接。另外，代替锡类焊锡球体，也可以利用导电性的树脂球体。
在第1半导体芯片112中配置在形成有电路的面的周缘部的电极端子(未图示)之上，设置有用于在第1半导体基板111的芯片连接用端子117上进行倒装法安装的芯片连接用突起电极121。另外，该第1半导体芯片112，利用硅单晶基板并通过公知方法形成电路，且在安装前进行研磨而变薄。但是，根据模块构成，也可以不进行研磨，或不是硅单晶基板，而是化合物半导体基板或SOI基板等。
而且，第1半导体芯片112和第1半导体基板111，通过填充在两者间隙之间的树脂122而连接封固，作为树脂122的材料，能够利用例如绝缘性粘合薄膜(NCF)、各向异性导电薄膜(ACF)或液状树脂等。在使用液状树脂的情况下，只要在将芯片连接用突起电极121和芯片连接用端子117连接之后，填充液状树脂即可。另外，各向异性导电薄膜(ACF)能够对芯片连接用突起电极121和第1半导体基板111的芯片连接用端子117进行电连接。
第2半导体基板151具有与第1半导体基板111相同的多层布线结构，在其上面设置有配置第2半导体芯片152的区域，且在第2半导体基板151的内部设置有从上面延伸至下面的多个贯通导体155。在第2半导体基板151的下面设置有用于和第1半导体装置110连接的第2连接用端子156、在其上面设置有用于连接第2半导体芯片152的芯片连接用端子157；第2连接用端子156与贯通导体155的下端连接、芯片连接用端子157与贯通导体155的上端连接。第2连接用端子156在第2半导体基板151的下面，设置在与搭载有第2半导体芯片152的区域隔着第2半导体基板151而对置的区域，并以格栅阵列状配置在与第2半导体芯片152的周缘区域相当的区域。即，在第2半导体装置150中，第2连接用端子156隔着第2半导体基板151设置在搭载有第2半导体芯片152的区域内。
另外，作为替代设置在第2半导体基板151的下面的第2连接用端子156和设置在上面的芯片连接用端子157，通过贯通导体155而连接，也可以通过由内部支柱158、内层布线159以及形成在第2半导体基板151的上面以及下面的表层布线160等构成的布线图案来进行连接。
第2半导体基板151的基体材料，优选利用与第1半导体基板111相同的基体材料。通过利用相同基体材料来形成半导体基板，由于可使热膨胀系数相同并能使热应力降到最小值，所以，能够大幅提高半导体装置的可靠性。
在第1实施方式中，第2半导体芯片152的搭载面积，比第1半导体芯片112的搭载面积要大。而且，在配置于第2半导体芯片152下面的电路的周缘部的电极端子(未图示)之上，形成有用于在第2半导体基板151的芯片连接用端子157上进行倒装法安装的芯片连接用突起电极161。第2半导体芯片152朝向第2半导体基板151的安装方法和第2半导体芯片152的形成方法，与第1半导体芯片112相同。
而且，第2半导体芯片152和第2半导体基板151，由填充于两者间隙之间的树脂162连接封固，该树脂材料是与第1半导体芯片112的情况相同。
利用上述的构成部件，第1半导体装置110通过芯片连接用突起电极121，将第1半导体芯片112与第1半导体基板111的芯片连接用端子117连接，并向第1半导体基板111和第1半导体芯片112的间隙注入树脂122，通过进行加热、加压而将二者粘接封固。接着，在第1半导体基板111的外部连接用端子118的面上设置外部连接用突起电极119。由此，可以制作第1半导体装置110。另外，在利用各向异性导电薄膜(ACF)作为树脂122时，在将各向异性导电膜粘贴在第1半导体基板111的芯片连接用端子117的形成区域之后，对第1半导体芯片112进行定位，然后，如果进行加压、加热，则能够同时进行连接和封固。另外，第2半导体装置150的制作方法，除了外部连接用端子118以及外部连接用突起电极119的制作以外，与第1半导体装置110的制作方法相同。
通过使如此制作的第1半导体装置110的形成有第1连接用端子116的面与第2半导体装置150的形成有第2连接用端子156的面对置，并通过导电性连接部件180使第1连接用端子116和第2连接用端子156连接，由此，构成了层叠型半导体模块100。
导电性连接部件180在本实施方式中由具有导电性的柱状体构成，但是，其形状不限定于柱状体，也可以是多边柱状、角锥台状、或圆锥台状。而且，也可以代替具有导电性的柱状体而利用导电性球体，例如可以利用锡类焊锡球体或树脂球体。在导电性连接部件180利用导电性树脂球体时，通过导电性粘合剂等在第1连接用端子116上预先固定导电性树脂球体，并定位第2连接用端子156，通过使导电性粘合剂固化，使得第1半导体装置110与第2半导体装置150连接。另外，导电性连接部件180除了可以使用具有导电性的柱状体或导电性球体以外，还能够利用焊锡球体。在利用焊锡球体时，通过加热焊锡球体，使其熔化而能焊锡连接第1半导体装置110和第2半导体装置150。
在这样构成的层叠型半导体模块100中，由于第2半导体装置150的第2连接用端子156，设置在与搭载有第2半导体芯片152的区域隔着第2半导体基板151而对置的第2半导体基板151的下面，所以，与第2连接用端子156连接的导电性连接部件180以及与导电性连接部件180连接的第1连接用端子116，也配置在第2半导体基板151的搭载有第2半导体芯片152的区域。而且，由于第2半导体芯片152的搭载区域位于第2半导体基板151的中央部，所以，第1半导体装置110和第2半导体装置150的连接部分位于中央区域。因此，能够抑制第2半导体基板151的翘曲，在通过导电性连接部件180连接第1连接用端子116之际，难以产生由翘曲引起的连接不良。并且，即使层叠型半导体模块100因温度变化而产生热变形，也会由于能够使施加在位于中央区域的连接部的热应力变小，而能够大幅度地改善作为层叠型半导体模块100的可靠性。
而且，由于分别搭载于形成层叠型半导体模块100的第1半导体装置110以及第2半导体装置150的第1半导体芯片112和第2半导体芯片152，通过倒装法方式搭载于各基板，所以，可以实现小型且薄型的层叠型半导体模块100。
另外，本实施方式所涉及的层叠型半导体模块100，例如第1半导体芯片112是控制存储器的控制用IC；第2半导体芯片152是适于作为存储器的存储器模块。而且，代替控制用IC，也可以将第1半导体芯片112作为DSP(digital signal processor)。或者，也可以在将第1半导体芯片112作为DSP、将第2半导体芯片152作为摄像元件的摄像模块中使用。这样，通过层叠半导体装置，使其能够适用于需要小型且薄型的各种模块。
并且，在本实施方式中，使第2半导体芯片152制成为图2所示的正方形状，但是本发明并非限定于这样的形状，例如，也可以是如图3所示的长方形状。图3表示本实施方式的第1变形例所涉及的层叠型半导体模块100A的俯视构成。
层叠型半导体模块100A，其第2半导体装置150的第2半导体芯片152A是长方形状。由此，第2半导体基板151的芯片连接用端子(未图示)的配置位置的一部分，与图1以及图2所示的层叠型半导体模块100不同，而导电性连接部件180以及第1连接用端子116的配置位置也与层叠型半导体模块100不同；但除此以外，其构成与层叠型半导体模块100相同。如图3所示，在层叠型半导体模块100A中，导电性连接部件180不仅形成在第2半导体芯片152A的搭载区域，还形成在与形成有树脂162的区域相对的区域。这样，即使连接第1半导体装置110和第2半导体装置150的导电性连接部件180的配置区域的一部分，形成在与树脂162隔着第2半导体基板151而相对的区域，也可以获得与层叠型半导体模块100相同的效果。
图4表示本实施方式的第2变形例所涉及的层叠型半导体模块100B的剖面构成。层叠型半导体模块100B，其特征在于，在第2半导体装置150B的第2半导体基板151上，不仅安装有第2半导体芯片152，而且在其周边区域还安装有由无源部件等构成的电子部件171。
随之，对第2半导体基板151的表层布线160B，也变更成与图1所示的层叠型半导体模块100不同的图案形状。并且，为了安装电子部件171，还对第2半导体基板151的布线构成与第1半导体基板111的布线构成等进行了局部变更(未图示)。
这样，在第2半导体基板151上安装电子部件，不仅能够获得与层叠型半导体模块100相同的效果，而且，通过安装例如防止噪声等所利用的电容器芯片(chip condenser)等电子部件171，可以减少一般电路基板安装所要求的电子部件的部件数。因此，可以进一步实现高性能、小型且薄型的层叠型半导体100B。
另外，在该第1实施方式中，采用了对第1半导体芯片112以及第2半导体芯片152都通过倒装法方式进行安装的构成，但是，例如也可以分别通过引线接合方式或TAB方式来进行安装。而且，也可以使第1半导体芯片112和第2半导体芯片152的安装方式分别通过其他的方式来进行。
(第2实施方式)
图5表示本发明第2实施方式所涉及的层叠型半导体模块200的剖面结构；图6表示层叠型半导体模块200的俯视结构。
层叠型半导体模块200构成为，在第1半导体基板211搭载有第1半导体芯片212的第1半导体装置210之上，层叠了在第2半导体基板251的上面搭载有第2半导体芯片252的第2半导体装置250。第2实施方式的特征在于，第2半导体芯片252由配置在同一面上的多个半导体芯片构成。
在具有多层布线结构的第1半导体基板211的上面的中央部，设置有配置第1半导体芯片212的区域；在第1半导体基板211的内部，设置有从上面延伸到下面的多个贯通导体215。在第1半导体基板211的上面，设置有用于与第2半导体装置250连接的第1连接用端子216和用于连接第1半导体芯片212的芯片连接用端子217；这些第1连接用端子216以及芯片连接用端子217，与贯通导体215的上端连接。第1连接用端子216以格栅阵列状配置在第1半导体芯片212的周围区域。而且，用于与电路基板连接的外部连接用端子218以格栅阵列状设置在第1半导体基板211的下面，且该外部连接用端子218与贯通导体215的下端连接。在外部连接用端子218的下面，设置有用于将层叠型半导体模块200与电路基板(未图示)连接的外部连接用突起电极219。
与第1实施方式相同，设置在第1半导体基板211的上面的第1连接用端子216以及芯片连接用端子217，与设置在下面的外部连接用端子218的连接，可以代替由贯通导体115实现的连接，而通过由内部支柱(未图示)、内层布线(未图示)以及表层布线(未图示)等构成的布线图案来连接。由此，第1连接用端子216、芯片连接用端子217以及外部连接用端子218的布线图案也与第一实施方式相同，可以采用使第1连接用端子216位于布线图案的中间来进行连接，由于在对第1半导体装置210进行电气检查的同时，能够对第1连接用端子216的导通不良进行检查，所以，可以只层叠确认为优质产品的第1半导体装置210。因此，作为层叠构成的模块能够实现高成品率。
而且，作为第1半导体基板211的基体材料，可以利用玻璃环氧树脂、聚酰亚胺树脂、芳香族聚酰胺树脂，氧化铝陶瓷、氮化铝陶瓷、玻璃以及石英等，但是在能够低价制作多层布线结构方面与第1实施方式相同，优选利用树脂基体材料。并且，外部连接用突起电极219的形状与材料，也与第1实施方式相同。
在配置于第1半导体芯片212中形成有电路的面的周缘部的电极端子(未图示)之上，设置有用于在第1半导体基板211的芯片连接用端子217上进行倒装法安装的芯片连接用突起电极221。另外，第1半导体芯片212与第1实施方式相同，利用硅单晶基板并通过公知方法形成电路，且进行研磨等加工得较薄。但是，根据模块构成，也可以不进行研磨而利用，或可以不是硅单晶基板，而是化合物半导体基板或SOI基板等。用于连接和封固第1半导体芯片212和第1半导体基板211间隙的树脂222的材料，也与第1实施方式相同。
第2半导体基板251与第1半导体基板211相同具有多层布线结构，在其上面设置有配置2个第2半导体芯片252(252A以及252B)的区域，并在第2半导体基板251的内部设置有从上面延伸至下面的多个贯通导体255。在第2半导体基板251的下面，设置有用于和第1半导体装置210连接的第2连接用端子256；在上面设置有用于和第2半导体芯片252连接的芯片连接用端子257；第2连接用端子256与贯通导体255的下端连接，芯片连接用端子257与贯通导体255的上端连接。第2连接用端子256在第2半导体基板251的下面，设置在与搭载有第2半导体芯片252的区域隔着第2半导体基板251而相对的区域，并以格栅阵列状配置在与第2半导体芯片252的周缘区域相当的区域。
另外，设置在第2半导体基板251的下面的第2连接用端子256和设置在其上面的芯片连接用端子257，通过贯通导体255连接，代替该连接方法，也可以通过由内部支柱258、内层布线259以及表层布线260等构成的布线图案来连接。
并且，第2半导体基板251的基体材料，优选利用与第1半导体基板211相同的基体材料。由于通过利用相同基体材料来形成半导体基板，能使热膨胀系数相同并能使热应力降到最小值，所以，可大幅提高半导体装置的可靠性。
在第2实施方式中，第2半导体芯片252由第2半导体芯片252A以及第2半导体芯片252B这2块半导体芯片构成，这2块半导体芯片在第2半导体基板251的上面的大致中央区域，被配置成相互具有最小的间隙。另外，第2半导体芯片252也与第1半导体芯片212相同，通过公知的方法而形成。
第2半导体芯片252和第2半导体基板251的间隙以及第2半导体芯片252A和252B的间隙，都由在两者的间隙中填充的树脂262粘接和封固，使得第2半导体芯片252A和252B经由树脂262而连续性配置。此时，第2半导体芯片252A和252B总共的占有区域，比第1半导体芯片212的占有区域要大，第2半导体基板251和第1半导体基板211是几乎相同的大小。另外，树脂262的材料与第1半导体装置210中所利用的树脂222相同，也与第1实施方式的相同。
而且，第2半导体芯片252A和252B，在配置于两者下面的电路周缘部的电极端子(未图示)上，分别设置有用于在第2半导体基板251的芯片连接用端子257上进行倒装法安装的芯片连接用突起电极261(261A以及261B)。
利用了上述构成部件的第1半导体装置210的制作方法以及第2半导体装置250的制作方法，与第1实施方式相同；通过利用导电性连接部件280使第1半导体装置210的第1连接用端子216和第2半导体装置250的第2连接用端子256连接，而构成层叠型半导体模块200的方法，也与第1实施方式相同。
在这样构成的层叠型半导体模块200中，如图5以及图6所示，第2连接用端子256，以格栅阵列状设置在与平面状搭载有第2半导体芯片252A以及252B的区域隔着第2半导体基板251而对置对的第2半导体基板251的下面。由于通过采用这样的构成能够减少翘曲，所以，在将第2半导体装置250层叠在第1半导体装置210的情况下，就难以产生连接不良。并且，由于即使层叠型半导体模块200受到温度变化，也能够使热应力变小，所以，难以产生连接部的连接不良，可实现高可靠性的模块。
另外，在本实施方式中，对第2半导体芯片252由1块芯片252A以及另1块芯片252B这两块芯片构成的例子进行了说明，但是，本发明不限定于2块半导体芯片，也可以由3块以上构成第2半导体芯片252。而且，在第2半导体基板251上，可以不仅搭载第2半导体芯片252，还可以搭载其他的电子部件。
而且，在本实施方式中，导电性连接部件280设置在第2半导体芯片252的搭载区域，但是，也可以如图7所示，还包括树脂262的区域内。图7表示本实施方式的第1变形例所涉及的层叠型半导体模块200A的俯视构成。这样，导电性连接部件280设置成其一部分从第2半导体芯片252的占有区域露出，该露出是隔着第二半导体基板251形成有树脂262的区域内。另外，第2半导体基板251与第1半导体基板211(未图示)是大致相同的形状，除了由导电性连接部件280的配置位置不同而引起的第1连接用端子216和第2连接用端子256的配置场所不同以外，与本实施方式的层叠型半导体模块200是相同的构成。
另外，在第2实施方式中，对第1半导体芯片212以及第2半导体芯片252都采用了通过倒装法方式进行安装的构成，但是，也可以分别通过例如引线接合方式进行安装，还可以通过TAB方式进行安装。或者，也可以分别通过其他的方式来进行第1半导体芯片212和第2半导体芯片252的安装方式。并且，也可以分别通过其他的方式对第2半导体芯片252A和252B进行安装。
(第3实施方式)
图8表示本发明第3实施所涉及的层叠型半导体模块300的剖面结构。
层叠型半导体模块300构成为，在第1半导体基板311的下面搭载有第1半导体芯片312的第1半导体装置310上，层叠有在第2半导体基板351的上面搭载有第2半导体芯片352的第2半导体装置350。第3实施方式的特征在于，第1半导体芯片312配置在第1半导体基板311的下面。
在具有多层布线结构的第1半导体基板311的下面的中央部，设置有配置第1半导体芯片312的区域；在第1半导体基板311的内部，设置有从上面延伸到下面的多个贯通导体315。在第1半导体基板311的上面，设置有用于与第2半导体装置350连接的第1连接用端子316，其与贯通导体315的上端连接。而且，在第1半导体基板311的下面，设置有用于连接第1半导体芯片312的芯片连接用端子317、和用于与电路基板连接的外部连接用端子318；这些连接用端子317和外部连接用端子318与贯通导体315的下端连接。外部连接用端子318以格栅阵列状配置在第1半导体芯片312的周边，在外部连接用端子318的下面，设置有用于将层叠型半导体模块300与电路基板(未图示)连接的外部连接用突起电极319。
和第1实施方式相同，设置在第1半导体基板311的上面的第1连接用端子316和设置在下面的芯片连接用端子217、以及外部连接用端子318的连接，可以代替贯通导体315，而通过由内部支柱(未图示)、内层布线(未图示)以及表层布线(未图示)等构成的布线图案，分别使必要的端子彼此连接。由此，与第1实施方式相同，能够使第1半导体装置310的电气检查和第1连接用端子316的导通不良检查同时进行，从而可以仅层叠确认为优质产品的第1半导体装置310，由此，作为层叠构成的模块可实现高成品率。
第2半导体基板351与第1半导体基板311相同具有多层布线结构，在其上面设置有配置第2半导体芯片352的区域，且在第2半导体基板351的内部设置有从上面延伸至下面的多个贯通导体355。在第2半导体基板351的下面，设置有用于与第1半导体装置310连接的第2连接用端子356；在其上面设置有用于连接第2半导体芯片352的芯片连接用端子357；第2连接用端子356与贯通导体355的下端连接，芯片连接用端子357与贯通导体355的上端连接。第2连接用端子356在第2半导体基板351的下面，设置在与搭载有第2半导体芯片352的区域隔着第2半导体基板351而对置的区域，并以格栅阵列状配置在与第2半导体芯片352的周缘区域相当的区域。
另外，设置在第2半导体基板351的下面的第2连接用端子356和设置在其上面的芯片连接用端子357，通过贯通导体355连接，代替该连接方法，也可以通过由内部支柱358、内层布线359以及表层布线360等构成的布线图案来连接。
第1半导体基板311和第2半导体基板351的基体材料与第1实施方式相同，以使第1半导体基板311和第2半导体基板351的基体材料相同为佳。由于通过利用相同基体材料来形成半导体基板，能使热膨胀系数相同并能使热应力降到最小值，所以，可大幅提高半导体装置的可靠性。
为了在形成有电极端子(未图示)的面上分别倒装法安装第1半导体基板311以及第2半导体基板351，在第1半导体芯片312以及第2半导体芯片352中，设置有芯片连接用突起电极321以及芯片连接用突起电极361，其中，所述电极端子配置在形成有电路的面的周缘部。而且，第1半导体芯片312和第1半导体基板311的间隙、以及第2半导体芯片352和第2半导体基板351的间隙，分别由在两者的间隙中填充的树脂322以及树脂362粘接和封固，这些树脂322以及树脂362的材料与第1实施方式相同。
利用了上述构成部件的第1半导体装置310以及第2半导体装置350的制作方法，与第1实施方式相同；通过利用导电性连接部件380使第1半导体装置310的第1连接用端子316和第2半导体装置350的第2连接用端子356连接，构成层叠型半导体模块300的方法，也与第1实施方式相同。
这样构成的层叠型半导体模块300，由于导电性连接部件380形成在与搭载有第2半导体芯片352的区域隔着第2半导体基板351而对置的第2半导体基板351的下面，所以，使得翘曲减少。因此，在将第2半导体装置350层叠在第1半导体装置310的情况下，难以产生连接不良。并且，由于即使该层叠型半导体模块300受到温度变化，也能够使施加于连接部的热应力变小，所以，难以产生连接部的连接不良，由此，实现了模块的高可靠性。
而且，由于第1半导体芯片312搭载在与第1半导体基板311的外部连接用端子318相同的面上，而非搭载在与第2半导体装置350的连接面上，所以，可以使通过导电性连接部件380将第2半导体装置350层叠于第1半导体装置310的作业工序容易进行。并且，由于没有对配置第1连接用端子316的位置进行制约，所以，可以使设计的自由度大幅度扩大。
而且，在第2半导体装置350的第2半导体基板351上，不仅可以安装第2半导体芯片352，还可以安装其他的电子部件。这样，可以实现更高功能的层叠型半导体模块300。并且，第二半导体芯片352也可以由多个半导体芯片构成。
另外，在第3实施方式中，第1半导体芯片312以及第2半导体芯片352都采用了通过倒装法方式进行安装的构成，但是，也可以分别通过例如引线接合方式进行安装，还可以通过TAB方式进行安装。或者，也可以分别通过其他的方式来进行第1半导体芯片312和第2半导体芯片352的安装方式。
(第4实施方式)
图9表示本发明的第4实施方式所涉及的层叠型半导体模块400的剖面结构。层叠型半导体模块400构成为：在第1半导体基板411搭载有第1半导体芯片412的第1半导体装置410之上，层叠有在第2半导体基板451的上面搭载有第2半导体芯片452的第2半导体装置450。第4实施方式的特征在于，多个半导体芯片层叠的第2半导体芯片452搭载于第2半导体基板451的同时，多个半导体芯片层叠的第1半导体芯片412也搭载于第1半导体基板411。
在具有多层布线结构的第1半导体基板411的上面，设置有配置第1半导体芯片412的区域；在第1半导体基板411的内部，设置有从上面延伸到下面的多个贯通导体415。在第1半导体基板411的上面，设置有用于与第2半导体装置450连接的第1连接用端子416、和用于连接第1半导体芯片412的芯片连接用端子417；这些第1连接用端子416以及芯片连接用端子417与贯通导体415的上端连接。第1连接用端子416以格栅阵列状配置在第1半导体芯片412的周边区域。而且，在第1半导体基板411的下面，以格栅阵列状设置有用于与电路基板(未图示)连接的外部连接用端子418，该外部连接用端子418与贯通导体415的下端连接。在外部连接用端子418的下面，设置有用于将层叠型半导体模块400与电路基板(未图示)连接的外部连接用突起电极419。
和第1实施方式相同，设置在第1半导体基板411的上面的第1连接用端子416以及芯片连接用端子417，和设置在下面的外部连接用端子418的连接，代替贯通导体415的连接，也可以通过由内部支柱(未图示)、内层布线(未图示)以及表层布线(未图示)等构成的布线图案来连接。由此，第1连接用端子416、芯片连接用端子417以及外部连接用端子418的布线图案也与第1实施方式相同，可以使第1连接用端子416位于布线图案的中间来进行连接；由于在对第1半导体装置410进行电气检查的同时，也能对第1连接用端子416的导通不良进行检查，所以，可以仅层叠确认为优质产品的第1半导体装置410。因此，作为层叠构成的模块可实现高成品率。
在第4实施方式中，第1半导体芯片412由第1半导体芯片412A和第1半导体芯片412B这2块半导体芯片构成，并且，这2块半导体芯片层叠在第1半导体基板411的上面。在配置于第1半导体芯片412A下面的电路周缘部的电极端子(未图示)之上，形成有用于将第1半导体芯片412A倒装法安装在位于第1半导体基板411上面的芯片连接用端子417上的芯片连接用突起电极421。第1半导体基板411和第1半导体芯片412A通过填充在两者间隙之间的树脂422而被粘接和封固；第1半导体芯片412A和第1半导体芯片412B利用粘合剂，使第1半导体芯片412B粘接固定在第1半导体芯片412A之上。利用引线(wire lead)423以引线接合方式使第1半导体基板411的芯片连接用端子417和第1半导体芯片412B的电极端子(未图示)连接，并设置有用于保护第1半导体芯片412B和引线423的保护树脂424。
第2半导体基板451与第1半导体基板411相同具有多层布线结构，在其上面设置有配置第2半导体芯片452的区域，且在第2半导体基板451的内部设置有从上面延伸至下面的多个贯通导体455。在第2半导体基板451的下面，设置有用于与第1半导体装置410连接的第2连接用端子456；在其上面设置有用于连接第2半导体芯片452的芯片连接用端子457；第2连接用端子456与贯通导体455的下端连接，芯片连接用端子457与贯通导体455的上端连接。第2连接用端子456在第2半导体基板451的下面，设置在与搭载有第2半导体芯片452的区域隔着第2半导体基板451而对置的区域，并且以格栅阵列状配置在与第2半导体芯片452的周缘区域相当的区域。
另外，虽然未图示，但是设置在第2半导体基板451的下面的第2连接用端子456和设置在上面的芯片连接用端子457的连接，也可以代替贯通导体455而通过由内部支柱(未图示)、内层布线(未图示)以及表层布线(未图示)等构成的布线图案来连接，这与第1实施方式相同。
在第4实施方式中，第2半导体芯片452由第2半导体芯片452A和第2半导体芯片452B这2块半导体芯片构成，这2块半导体芯片层叠在第2半导体基板451的上面。在配置于第2半导体芯片452A下面的电路周缘部的电极端子(未图示)之上，形成有用于将第2半导体芯片452A倒装法安装在位于第2半导体基板451上面的芯片连接用端子457的芯片连接用突起电极461。第2半导体基板451和第2半导体芯片452A通过填充在两者间隙之间的树脂462而被粘接和封固；第2半导体芯片452A和第2半导体芯片452B利用粘合剂，在第2半导体芯片452A之上粘接固定第2半导体芯片452B。利用引线463以引线接合方式使第2半导体基板451的芯片连接用端子457和第2半导体芯片452B的电极端子(未图示)连接，并设置有用于保护第2半导体芯片452B和引线463的保护树脂464。而且，在第2半导体基板451可以不只安装第2半导体芯片452，还可以安装另外其他的电子部件。
在本实施方式中，虽然如图9所示，使层叠于第2半导体芯片452A之上的第2半导体芯片452B形成为比第2半导体芯片452A大的形状，但是也可以使第2半导体芯片452A较大，需要使第2半导体芯片452A和第2半导体芯片452B中得至少一方，比第1半导体芯片412的占有面积大。不过，在第2半导体芯片452A和452B不具有相同形状的情况下，只要将第2半导体芯片452A和452B中较大的一方作为第2半导体芯片452的搭载区域，并在与其周缘区域隔着第2半导体基板451而对置的区域将第2连接用端子456配置成格栅阵列状即可。
第1半导体基板411和第2半导体基板451的基体材料，可以利用玻璃环氧树脂、聚酰亚胺树脂、芳香族聚酰胺树脂，氧化铝陶瓷、氮化铝陶瓷、玻璃以及石英等，但是在能够低价制作多层布线结构方面优选利用树脂基体材料。并且，通过利用相同基体材料来形成第1半导体基板411的基体材料和第2半导体基板451的基体材料，可使热膨胀系数相同并能使热应力降到最小值，由此，能够大幅提高半导体装置的可靠性。
而且，第1半导体芯片412A和第1半导体芯片412B，没有必要是分别形成在相同硅单晶基板上的半导体元件，也可以是一方利用硅基板，而另一方利用化合物半导体基板。并且，还可以利用SOI基板。对此，第2半导体芯片452A和第2半导体芯片452B也同样。
利用了上述构成部件的第1半导体装置410以及第2半导体装置450的制作方法，与第1实施方式相同；通过利用导电性连接部件480使第1半导体装置410的第1连接用端子416和第2半导体装置450的第2连接用端子456连接，来构成层叠型半导体模块400的方法，也与第1实施方式相同。另外，导电性连接部件480的材料以及连接法也与第1实施方式相同。
这样构成的层叠型半导体模块400，通过搭载于第1半导体基板411的第1半导体芯片412和搭载于第2半导体基板451上的第2半导体芯片452，分别是将2块半导体芯片层叠而构成的，能够进一步实现高功能的模块。而且，作为这样的构成，在通过导电性连接部件480将第1半导体装置410和第2半导体装置450连接的情况下，也能够使翘曲引起的连接不良难以产生。并且，由于即使层叠型半导体模块400受到温度变化，也能够减小连接部上所产生的热应力，所以，使得连接部处难以产生连接不良，从而，实现了高可靠性的层叠型半导体模块。
另外，在本实施方式中，第1半导体芯片412以及第2半导体芯片452，都采用了在层叠时对成为下部的各自的半导体芯片通过倒装法方式、对成为上部的半导体芯片通过引线接合方式进行安装的构成，但是，本发明不限定于此，也可以分别对成为下部的半导体芯片通过倒装法方式、对成为上部的半导体芯片通过TAB方式进行安装。或者，对上部下部得半导体芯片都通过TAB方式进行安装。而且，也可以分别通过其他的方式来进行第1半导体芯片412和第2半导体芯片452的安装方式。
工业上的可利用性
本发明的层叠型半导体模块，能够减小由2个半导体装置层叠时或层叠型半导体模块向电路基板搭载时所产生的热应力而引起的翘曲，由此，能够防止连接不良。并且，即使对模块施加温度变化，也难以产生由热应力引起的连接部的连接不良，可实现高可靠性的模块，因此，适用于移动电话机与数码相机等的电子设备领域。

Claims (5)

1、一种层叠型半导体模块，在第1半导体基板搭载有第1半导体芯片的第1半导体装置之上，层叠了在第2半导体基板的上面搭载有第2半导体芯片的第2半导体装置而构成，
在所述第1半导体基板的上面设置有第1连接用端子，并且，在所述第1半导体基板的下面设置有外部连接用端子；
在所述第2半导体基板的下面的与所述第2半导体芯片对置的区域设置有第2连接用端子；
通过导电性连接部件连接所述第1连接用端子和所述第2连接用端子。
2、根据权利要求1所述的层叠型半导体模块，其特征在于，
所述第1半导体芯片搭载于所述第1半导体基板的中央部。
3、根据权利要求1或2所述的层叠型半导体模块，其特征在于，
搭载有所述第2半导体芯片的区域，比搭载有所述第1半导体芯片的区域大。
4、根据权利要求1或2所述的层叠型半导体模块，其特征在于，
所述第2半导体芯片由配置在同一平面上的多个半导体芯片构成。
5、根据权利要求1或2所述的层叠型半导体模块，其特征在于，
所述第2半导体芯片由层叠的多个半导体芯片构成。
CNA2006101086043A 2005-10-27 2006-07-25 层叠型半导体模块 Pending CN1956190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005313186 2005-10-27
JP2005313186A JP4512545B2 (ja) 2005-10-27 2005-10-27 積層型半導体モジュール

Publications (1)

Publication Number Publication Date
CN1956190A true CN1956190A (zh) 2007-05-02

Family

ID=37995211

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101086043A Pending CN1956190A (zh) 2005-10-27 2006-07-25 层叠型半导体模块

Country Status (4)

Country Link
US (3) US7667313B2 (zh)
JP (1) JP4512545B2 (zh)
KR (1) KR20070045894A (zh)
CN (1) CN1956190A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064163A (zh) * 2010-04-02 2011-05-18 日月光半导体制造股份有限公司 堆栈封装组件
CN102160177A (zh) * 2008-09-18 2011-08-17 国立大学法人东京大学 半导体装置的制造方法
CN102347320A (zh) * 2010-07-21 2012-02-08 台湾积体电路制造股份有限公司 装置及其制造方法
CN103109367B (zh) * 2010-07-19 2016-02-10 德塞拉股份有限公司 可堆叠的模塑微电子封装
CN105720049A (zh) * 2014-12-15 2016-06-29 英特尔公司 负鼠晶片封装叠加设备

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411293B2 (en) * 2005-09-27 2008-08-12 Kingston Technology Corporation Flash memory card
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP5175482B2 (ja) * 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
US7948095B2 (en) * 2008-02-12 2011-05-24 United Test And Assembly Center Ltd. Semiconductor package and method of making the same
JP5220438B2 (ja) * 2008-02-26 2013-06-26 シャープ株式会社 半導体装置パッケージ積層体
JP5543094B2 (ja) * 2008-10-10 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 低ノイズ半導体パッケージ
JP5185062B2 (ja) * 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
JP5259369B2 (ja) * 2008-12-16 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR101586495B1 (ko) * 2009-01-09 2016-01-19 삼성전자주식회사 인터포저 및 집적회로 칩 내장 인쇄회로기판
US8310835B2 (en) 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
US9922955B2 (en) * 2010-03-04 2018-03-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming package-on-package structure electrically interconnected through TSV in WLCSP
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI467735B (zh) * 2010-12-31 2015-01-01 矽品精密工業股份有限公司 多晶片堆疊封裝結構及其製法
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
FR2974234A1 (fr) * 2011-04-14 2012-10-19 St Microelectronics Grenoble 2 Assemblage de dispositifs a composants semiconducteurs empiles
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US9437512B2 (en) * 2011-10-07 2016-09-06 Mediatek Inc. Integrated circuit package structure
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
CN103412781B (zh) * 2013-08-27 2016-08-10 信利光电股份有限公司 一次性可编程芯片的烧录方法
KR102258101B1 (ko) * 2014-12-05 2021-05-28 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20170034957A (ko) * 2015-09-21 2017-03-30 에스케이하이닉스 주식회사 플렉서블윙 배선기판을 포함하는 반도체 패키지
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US9842829B2 (en) * 2016-04-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
CN107978576B (zh) * 2016-10-21 2023-07-28 恩智浦美国有限公司 封装半导体器件的衬底互连结构
US10622340B2 (en) 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
WO2018098647A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路多芯片层叠封装结构以及方法
TWI697077B (zh) * 2017-01-24 2020-06-21 美商通用電機股份有限公司 功率電子封裝及其製造方法
IL250305B (en) * 2017-01-26 2021-02-28 Vishay Israel Ltd Electronic component with flexible terminal

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533284B2 (ja) * 1996-04-24 2004-05-31 新光電気工業株式会社 半導体装置用基板及びその製造方法並びに半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
JP3668074B2 (ja) * 1999-10-07 2005-07-06 松下電器産業株式会社 半導体装置およびその製造方法
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP3744771B2 (ja) * 2000-05-10 2006-02-15 三洋電機株式会社 半導体装置の製造方法
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
DE10258765B4 (de) * 2002-12-16 2006-02-09 Wacker Construction Equipment Ag Frequenzumformer mit Lüfterkühlung
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP2004281633A (ja) 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2004281919A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3951966B2 (ja) * 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
JP4343777B2 (ja) * 2004-06-16 2009-10-14 大日本印刷株式会社 電子部品内蔵ウエハ
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
US7265442B2 (en) * 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160177A (zh) * 2008-09-18 2011-08-17 国立大学法人东京大学 半导体装置的制造方法
CN102160177B (zh) * 2008-09-18 2015-01-21 国立大学法人东京大学 半导体装置的制造方法
CN102064163A (zh) * 2010-04-02 2011-05-18 日月光半导体制造股份有限公司 堆栈封装组件
TWI419304B (zh) * 2010-04-02 2013-12-11 Advanced Semiconductor Eng 堆疊封裝組件
CN103109367B (zh) * 2010-07-19 2016-02-10 德塞拉股份有限公司 可堆叠的模塑微电子封装
CN102347320A (zh) * 2010-07-21 2012-02-08 台湾积体电路制造股份有限公司 装置及其制造方法
TWI413233B (zh) * 2010-07-21 2013-10-21 Taiwan Semiconductor Mfg 三維積體電路及其製造方法
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8669174B2 (en) 2010-07-21 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
CN102347320B (zh) * 2010-07-21 2014-06-18 台湾积体电路制造股份有限公司 装置及其制造方法
CN105720049A (zh) * 2014-12-15 2016-06-29 英特尔公司 负鼠晶片封装叠加设备

Also Published As

Publication number Publication date
US20100096739A1 (en) 2010-04-22
US20070096334A1 (en) 2007-05-03
KR20070045894A (ko) 2007-05-02
US7667313B2 (en) 2010-02-23
US8159061B2 (en) 2012-04-17
JP4512545B2 (ja) 2010-07-28
JP2007123520A (ja) 2007-05-17
US20100148342A1 (en) 2010-06-17
US8008766B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
CN1956190A (zh) 层叠型半导体模块
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1183593C (zh) 半导体装置
US8692366B2 (en) Apparatus and method for microelectromechanical systems device packaging
CN101080958A (zh) 部件内置模块及其制造方法
CN1665027A (zh) 半导体器件
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1835229A (zh) 半导体器件和制造半导体器件的方法
KR101695846B1 (ko) 적층형 반도체 패키지
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1516898A (zh) 半导体装置及其制造方法
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
JP2008071953A (ja) 半導体装置
CN1452245A (zh) 半导体器件及其制造方法
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1835661A (zh) 配线基板的制造方法
CN1901178A (zh) 继电板及具有继电板的半导体器件
CN1897241A (zh) 半导体器件及其制造方法
CN1790706A (zh) 多层构成半导体微型组件
CN1531085A (zh) 半导体器件
CN1815733A (zh) 半导体装置及其制造方法
CN1577840A (zh) 半导体器件的堆叠封装
KR20070076084A (ko) 스택 패키지와 그 제조 방법
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070502