CN1904981A - 显示驱动电路 - Google Patents

显示驱动电路 Download PDF

Info

Publication number
CN1904981A
CN1904981A CNA2006100752189A CN200610075218A CN1904981A CN 1904981 A CN1904981 A CN 1904981A CN A2006100752189 A CNA2006100752189 A CN A2006100752189A CN 200610075218 A CN200610075218 A CN 200610075218A CN 1904981 A CN1904981 A CN 1904981A
Authority
CN
China
Prior art keywords
signal
circuit
output
mentioned
drive signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100752189A
Other languages
English (en)
Other versions
CN1904981B (zh
Inventor
今吉崇博
石政恒宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1904981A publication Critical patent/CN1904981A/zh
Application granted granted Critical
Publication of CN1904981B publication Critical patent/CN1904981B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

本发明的目的在于抑制具有空白控制功能的显示驱动电路的峰值电流。显示数据D1～Dn被数据锁存器(11)锁存，施加给由空白信号/BLK进行门控制的AND门电路(121)～(12n)。AND门电路(121)～(12n)的输出信号分别被具有不同的延迟时间τ1～τn的延迟电路(131)～(13n)延迟后，施加给驱动器(141)～(14n)，并作为驱动信号Q1～Qn供给显示器。施加给各驱动器(141)～(14n)的信号S1～Sn的变化时间因延迟电路(131)～(13n)而分散，因此，流过这些驱动器(141)～(14n)的电流i1～in的时间也分散，电流i1～in的总和∑i表示平缓的时间的变化，峰值电流值减小。

Description

显示驱动电路
技术领域
本发明涉及驱动荧光显示管或液晶显示器等的显示驱动电路，特别涉及具有空白控制功能的显示驱动电路中的峰值电流抑制技术。
背景技术
【专利文献1】特开平5-110266号公报
图2是表示上述专利文献1记载的现有的驱动电路的结构图。
该驱动电路是点亮驱动LED(发光二极管)或荧光显示管等的电路，所以，由4位移位寄存器1、4位的数据锁存器2、4个AND(逻辑积)门3、FF(触发器)4和输出端子Q0～Q3构成。移位寄存器1是与时钟信号CLK同步串行输入数据信号DATA并并行转换后作为4位的输出信号进行输出的电路。数据锁存器2是如下电路：当锁存信号LAT为‘H’电平时，取入移位寄存器1的4位输出信号并进行输出，当锁存信号LAT为‘L’电平时，保持原样继续输出该取入的信号。
FF4是如下电路：与时钟信号CLK同步输入空白信号BLK，并作为控制信号CON输出。4个AND门3是取得数据锁存器2输出的4位的信号和控制信号CON的逻辑积，并且，从输出端子Q0～Q3输出。
在该驱动电路中，串行输入的数据信号DATA在时钟信号CLK的上升沿取入到移位寄存器1中，从该移位寄存器1的所有的位并行输出。在锁存信号LAT为‘H’的期间，移位寄存器1的输出信号被锁存到数据锁存器2中，并供给各AND门3。另一方面，为了控制输出，所供给的空白信号BLK与时钟信号CLK无关可以在任意时刻变化，但可以通过FF4变换成与时钟信号CLK同步的控制信号CON。
当控制信号CON为‘L’时，因AND门3处于OFF状态，故输出端子Q0～Q3的输出信号始终是‘L’。当控制信号CON变成‘H’时，因AND门3处于ON状态，故数据锁存器2的输出信号经该AND门3传送给输出端子Q0～Q3。
控制信号CON因与时钟信号CLK同步变化，故输出端子Q0～Q3的输出信号的变化实际上比时钟信号CLK的时刻滞后相当于电路延迟的时间。因此，在输出端子Q0～Q3的输出信号变化的过渡状态下，流过开关电流，即使信号线上产生噪声，该噪声和时钟信号CLK的时刻也不重叠。因此，可以防止因输出变化时的开关电流引起的误动作，可以防止移位寄存器1在时钟信号CLK的上升沿时刻取入错误的数据信号DATA。
但是，在上述驱动电路中，输出端子Q0～Q3的输出信号随着控制信号CON的变化一起变化。因此，当与输出端子Q0～Q3连接的LED或荧光显示管等的负载大时，各负载电路中的开关电流重叠，开关动作时从电源流出的电流的峰值非常大，引起电源电压的瞬间下降。因此，有产生误动作之虞。
发明内容
本发明的目的在于抑制具有空白控制功能的显示驱动电路的峰值电流。
本发明的显示驱动电路的特征在于，包括：多个门电路，与从多个保持电路输出的显示数据对应设置，按照暂时使显示停止用的空白信号，控制所对应的显示数据的输出；驱动电路，按照上述门电路的输出信号，输出用来驱动显示器的驱动信号；延迟电路，在相邻的上述驱动信号中，使相对一个驱动信号的另一个驱动信号的延迟量，大于等于上述显示数据从上述保持电路输出到作为上驱动信号输出为止的布线的延迟量。
在本发明中，利用延迟电路，使按照空白信号一齐对显示数据的输出进行控制的门电路的输出信号，延迟不同的时间，并施加给驱动电路。由此，因各驱动电路的动作时刻分散，这些驱动电路的开关电流的峰值位置相互错开，故流过各驱动电路的电流的总和随时间的变化比较平缓，峰值电流减小。因此，具有能够抑制电源电压的变动、消除误动作的效果。
附图说明
图1是表示本发明的实施例1的显示驱动电路的结构图。
图2是现有的驱动电路的结构图。
图3是表示图1的动作的信号波形图。
图4是表示本发明的实施例2的显示驱动电路的结构图。
图5是表示本发明的实施例3的延迟缓冲器的结构图。
具体实施方式
设置在该显示驱动电路中的延迟电路由前级反相器和后级反相器构成，该前级反相器是将多个利用控制信号控制其动作的CMOS反相器并联连接构成的，使所输入信号反相并输出，该后级反相器再将前级反相器的输出信号反相并输出。
通过参照附图对下面的最佳实施例进行说明，可以更彻底地理解本发明的上述及其他的目的和新的特征。但是，附图是专门为了解说而设的，本发明的范围并不限于此。
【实施例1】
图1是表示本发明的实施例1的显示驱动电路的结构图。
该显示驱动电路是驱动荧光显示管或液晶显示器等的显示驱动电路，具有保持电路(例如，数据锁存器)11，按照锁存信号LAT取入并行提供的n个显示数据D1、D2、...Dn。数据锁存器11在锁存信号LAT为‘H’时，并行取入显示数据D1～Dn并输出，当该锁存信号LAT为‘L’时，原样地保持‘H’期间所取入的信号，并持续输出。
数据锁存器11的输出侧与由公共的空白信号/BLK进行门控制的AND门121、122、...12n连接。即，AND门121～12n在空白信号/BLK为‘L’时，不管数据锁存器11的输出如何，始终输出‘L’，当空白信号/BLK为‘H’时，保持原样地输出数据锁存器11的输出信号。
AND门121～12n的输出侧分别与具有不同延迟时间为τ1、τ2、...τn的延迟电路131、132、...13n连接。这里，延迟时间τ1～τn例如具有τ1＜τ2＜...＜τn的关系，且最短的延迟时间τ1也比因AND门12或周围的布线引起的信号传输的延迟大。
分别从延迟电路131、132、...13n输出的信号S1、S2、...Sn施加给驱动器141、142、...14n，从这些驱动器141～14n向未图示的显示器输出驱动信号Q1、Q2、...Qn。
图3是表示图1的动作的信号波形图。下面，参照图3说明图1的动作。
在图3的时刻t0，数据锁存器11保持n个显示数据Da(“Da1”、“Da2”、...“Dan”)，锁存信号LAT变成‘L’，空白信号/BLK变成‘H’，停止各延迟电路131～13n的延迟动作。在该状态下，AND门121～12n打开，从数据锁存器11输出的显示数据“Da1”～“Dan”分别从延迟电路131～13n输出，作为信号S1～Sn。进而，信号S1～Sn施加给驱动器141～14n，并作为驱动信号Q1～Qn供给显示器。
在时刻t1，空白信号/BLK从‘H’变为‘L’，其后，显示数据从Da切换到Db(“Db1”、“Db2”、...“Dbn”)。在该时刻，因锁存信号LAT还是‘L’，故数据锁存器11保持的显示数据也不变。另一方面，因AND门121～12n被空白信号/BLK关闭，故从这些AND门121～12n输出的信号全变成‘L’。
从时刻t1延迟时间τ1之后，从延迟电路131输出的信号S1变成‘L’。此后，同样，从时刻t1分别延迟时间τ2、τ3、...τn之后，从延迟电路132、133、...13n输出的信号S2、S3、...Sn依次变成‘L’。
在施加给数据锁存器11的n个显示数据Da完全切换到Db，并且，最后的信号Sn变成‘L’之后，即在时刻t2，锁存信号LAT变成‘H’。由此，数据锁存器11保持的显示数据从Da变成Db。但是，在该时刻，因空白信号/BLK是‘L’，故AND门121～12n维持关闭状态。
在时刻t3，空白信号/BLK变成‘H’，锁存信号LAT变成‘L’。由此，从数据锁存器11输出的显示数据Db被固定，同时，AND门121～12n打开。
从时刻t3延迟时间τ1之后，从延迟电路131输出的信号S1变成“Db1”。此后，同样，从时刻t1分别延迟时间τ2、τ3、...τn之后，从延迟电路132、133、...13n输出的信号S2、S3、...Sn依次变成“Db2”、“Db3”、...“Dbn”。
然后，该状态持续一定期间，在时刻t4，显示数据变成Dc，进行和时刻t1同样的动作。
这里，施加给各驱动器141～14n的信号S1～Sn的变化时刻分别被具有不同的延迟时间τ1～τn的延迟电路131～13n分散。因此，各驱动器141～14n的开关电流的峰值位置因延迟时间τ1～τn的关系而移动。因此，流过驱动器141～14n的电流i1～in的总和∑i表示平缓的时间的变化，峰值电流值减小。
如上所述，该实施例1的显示驱动电路具有延迟电路131～13n，当显示数据D1～Dn一齐变化时，分别在不同的时刻将基于这些显示数据D1～Dn的显示用信号S1～Sn施加给驱动器141～14n。由此，在开关动作时，可以使从电源流出的电流的峰值分散，抑制峰值电流，缓和电源电压的瞬间下降，具有能够消除误动作的优点。
并且，本发明不限于上述实施例1，可以有各种各样的变形。作为这样的变形例，例如有下面的例子。
(1)可以使用NOR门或其他逻辑门代替AND门121～12n。
(2)延迟电路131的延迟时间τ1也可以是0，即，可以省略该延迟电路131。
(3)延迟电路131～13n的延迟时间τ1～τn不必具有τ1＜τ2＜...＜τn的关系。可错开时刻以使驱动器141～14n不同时进行开关动作。
(4)延迟时间τ1～τn不必全是不同的值。在不引起误动作的程度上，可以分散驱动器141～14n的开关电流。
【实施例2】
图4是表示本发明的实施例2的显示驱动电路的结构图。对和图1中的要素相同的要素付与同一符号。
该显示驱动电路去掉了图1中的延迟电路131～13n，使AND门121～12n的输出侧与驱动器141～14n连接，同时，利用由级联连接电路(cascade connection circuit)结构相同的延迟缓冲器151、152、...15n-1而构成的延迟电路，使加给该AND门121～12n的空白信号/BLK依次延迟。即，对AND门121施加空白信号/BLK。对AND门122施加利用延迟缓冲器151使空白信号/BLK延迟时间τ后的信号。对AND门123施加利用延迟缓冲器151和152使空白信号/BLK延迟时间2τ后的信号。以下同样，对最后的AND门12n施加利用延迟缓冲器151～15n-1使空白信号/BLK延迟时间(n-1)τ后的信号。其余的结构和图1相同。
该显示驱动电路的动作和图1大致相同。
当显示数据D1～Dn不变时，锁存信号LAT为‘L’，空白信号/BLK变成‘H’，各延迟电路缓冲器151～15n的输出信号全是‘H’，AND门121～12n打开。因此，从数据锁存器11输出的显示数据D1～Dn经AND门121～12n分别作为信号S1～Sn输出。信号S1～Sn施加给驱动器141～14n，将驱动信号Q1～Qn供给显示器。
当显示数据D1～Dn变化时，在该变化之前，空白信号/BLK从‘H’变为‘L’，然后，显示数据D1～Dn开始变化。但是，在该时刻，因锁存信号LAT还是‘L’不变，故数据锁存器11保持的显示数据也不变。另一方面，因空白信号/BLK为‘L’，AND门121关闭，故从该AND门121输出的信号S1变成‘L’。
当空白信号/BLK变成‘L’之后，延迟时间τ，延迟缓冲器151的输出信号变成‘L’。由此，从AND门122输出的信号S2变成‘L’。以下相同，每经过时间τ，延迟缓冲器152、153、...15n-1的输出信号依次变成‘L’。由此，在时间(n-1)τ之后，从AND门123～12n输出的信号S3~Sn全变成‘L’。
在施加给数据锁存器11的显示数据D1～Dn完全切换且最后的信号Sn变成‘L’之后，锁存信号LAT变成‘H’。由此，数据锁存器11保持的显示数据D1~Dn变化。但是，在该时刻，因空白信号/BLK是‘L’，故AND门121～12n维持关闭状态。
其次，空白信号/BLK变成‘H’，锁存信号LAT变成‘L’。由此，从数据锁存器11输出的显示数据D1～Dn被固定，同时，AND门121打开。而且，从AND门121输出与变化后的显示数据D1对应的信号S1，并施加给驱动器141。
在空白信号/BLK变成‘H’之后，延迟时间τ，延迟缓冲器151的输出信号变成‘H’。由此，从AND门122输出与变化后的显示数据D2对应的信号S2。以下相同，每经过时间τ，延迟缓冲器152、153、...15n-1的输出信号依次变成‘H’。由此，从AND门123～12n依次输出与变化后的显示数据对应的信号S3~Sn。
这里，施加给各驱动器141～14n的信号S1～Sn的变化时刻，因被延迟缓冲器151～15n-1各延迟时间τ而被分散。因此，各驱动器141～14n的开关电流的峰值位置分散，且流过这些驱动器141～14n的电流i1～in的总和∑i表示平缓的时间的变化，峰值电流值减小。
如上所述，该实施例2的显示驱动电路具有延迟缓冲器121～12n-1，当显示数据D1～Dn一齐变化时，分别在不同的时刻将基于这些显示数据D1～Dn的显示用信号S1～Sn施加给驱动器141～14n。由此，可以得到和实施例1同样的优点。此外，因各延迟缓冲器121～12n-1的延迟时间相同，故具有比实施例1的具有不同的延迟时间的延迟电路131～13n更容易设计的优点。
并且，本发明不限于上述实施例2，可以是各种变形。作为这样的变形例，例如有下面的例子。
(5)虽然对每一个驱动器141～14n都设置延迟缓冲器15，但当开关电流的峰值小时，也可以以每2个输出或每3个输出为单位设置延迟缓冲器15。
【实施例3】
图5是表示本发明的实施例3的延迟缓冲器的结构图。
该延迟缓冲器是取代图3中的延迟缓冲器151～15n-1而设置的电路，基本上是级联连接2级反相器的电路。前级的反相器将2个反相器并联连接，利用控制信号对其中1个反相器进行电路分离，由此，可以控制延迟时间。
即，该延迟缓冲器具有第1CMOS反相器，该反相器由在电源电位VDD与节点N1之间串联连接的PMOS(P沟道MOS晶体管)21、22、串联连接在该节点N1与接地电位GND之间的NMOS(N沟道MOS晶体管)23、24构成。在开关用的NMOS24和PMOS21的栅极分别施加控制信号CON和利用反相器25使该控制信号CON反相后的控制信号/CON。此外，在PMOS22和NMOS23的栅极施加延迟信号/BLKi。
由NMOS27和PMOS26构成的第2反相器与该第1CMOS反相器并联连接。PMOS26的源极与电源电位VDD连接，漏极与节点N1连接。NMOS27的漏极与节点N1连接，源极与接地电位GND连接。而且，对NMOS27和PMOS26的栅极加空白信号/BLKi。
进而，节点N1与由PMOS28和NMOS29构成的后级反相器连接。PMOS28的源极与电源电位VDD连接，漏极与节点N2连接。NMOS29的漏极与节点N2连接，源极与接地电位GND连接。PMOS28和NMOS29的栅极与作为前级反相器的输出侧的节点N1连接。而且，从节点N2输出空白信号/BLKi+1。
在该延迟缓冲器中，当控制信号CON为‘L’时，NMOS24和PMOS21处于OFF状态，第1反相器与电源电位VDD以及接地电位GND断开。由此，空白信号/BLKi在第2反相器中反转，进而经后级反相器反转，作为空白信号/BLKi+1输出。这时的延迟时间是第2反相器和后级反相器的延迟时间之和。
当控制信号CON是‘H’时，NMOS24和PMOS21处于ON状态，第1反相器与第2反相器并联连接。由此，并联连接的前级反相器的驱动能力变大，延迟时间之和变短。
如上所述，该实施例3的延迟缓冲器可以通过控制信号CON控制延迟时间，所以，通过使用该延迟缓冲器去代替图4中的延迟缓冲器14，具有可以在电路动作时动态地控制延迟时间的优点。
并且，本发明不限于上述实施例3，可以是各种变形。作为这样的变形例，例如有下面的例子。
(6)虽然利用控制信号CON控制第1反相器的动作，但是，与第2反相器并联设置多个反相器，利用与多个反相器对应的多个控制信号分别控制其动作，可以从多个延迟时间中选择所希望的延迟时间。

Claims (5)

1.一种显示驱动电路，其特征在于，包括：
多个门电路，与从多个保持电路输出的显示数据对应设置，按照使显示暂时停止用的空白信号控制所对应的显示数据的输出；
驱动电路，按照上述门电路的输出信号，输出用来驱动显示器的驱动信号；
延迟电路，在相邻的上述驱动信号中，使相对一个驱动信号的另一个驱动信号的延迟量大于等于上述显示数据从上述保持电路输出到作为上驱动信号输出为止的布线的延迟量。
2.如权利要求1记载的显示驱动电路，其特征在于，
上述延迟电路设置在上述门电路和上述驱动电路之间，同时，与上述驱动信号对应具有多种延迟量。
3.如权利要求1记载的显示驱动电路，其特征在于，
上述延迟电路设置在上述门电路的前级。
4.如权利要求1～3的任何一项记载的显示驱动电路，其特征在于，
上述驱动信号相对1个基准的上述驱动信号具有各种不同的延迟量。
5.如权利要求1～4的任何一项记载的显示驱动电路，其特征在于，
上述延迟电路具有：
前级的反相器，将利用控制信号控制其动作的多个CMOS反相器并联连接构成，使所输入信号反转并输出；
后级的反相器，进而将上述前级的反相器的输出信号反转并输出。
CN2006100752189A 2005-06-16 2006-04-14 显示驱动电路 Expired - Fee Related CN1904981B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005176512A JP4871533B2 (ja) 2005-06-16 2005-06-16 表示駆動回路
JP2005176512 2005-06-16
JP2005-176512 2005-06-16

Publications (2)

Publication Number Publication Date
CN1904981A true CN1904981A (zh) 2007-01-31
CN1904981B CN1904981B (zh) 2010-10-06

Family

ID=37572897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100752189A Expired - Fee Related CN1904981B (zh) 2005-06-16 2006-04-14 显示驱动电路

Country Status (4)

Country Link
US (1) US8203545B2 (zh)
JP (1) JP4871533B2 (zh)
KR (1) KR101277552B1 (zh)
CN (1) CN1904981B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782316A (zh) * 2017-02-22 2017-05-31 芯颖科技有限公司 驱动装置及数据输出方法
CN112687223A (zh) * 2020-12-28 2021-04-20 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
CN112687224A (zh) * 2020-12-28 2021-04-20 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907110B2 (en) * 2007-04-04 2011-03-15 Atmel Corporation Display controller blinking mode circuitry for LCD panel of twisted nematic type
KR101422081B1 (ko) * 2007-08-28 2014-07-23 삼성전자주식회사 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
JP6718996B2 (ja) * 2019-01-17 2020-07-08 ラピスセミコンダクタ株式会社 表示デバイスのドライバ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61255395A (ja) * 1985-05-08 1986-11-13 沖電気工業株式会社 Ｅｃｄドライブ回路
JPH05110266A (ja) * 1990-12-19 1993-04-30 Nec Corp ドライバ回路
US5397942A (en) * 1991-08-23 1995-03-14 Nec Corporation Driver circuit for a plurality of outputs
JPH05346770A (ja) * 1992-06-15 1993-12-27 Rohm Co Ltd 液晶ドライブ回路
JPH0822267A (ja) * 1994-07-04 1996-01-23 Hitachi Ltd 液晶駆動回路と液晶表示装置
DE19540146B4 (de) * 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
JPH08321773A (ja) * 1995-05-26 1996-12-03 Hitachi Ltd 半導体集積回路
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3426520B2 (ja) * 1998-12-08 2003-07-14 富士通株式会社 表示パネルの駆動方法及び表示装置
JP3049050B1 (ja) * 1999-03-31 2000-06-05 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とその制御方法
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
US6868504B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Interleaved delay line for phase locked and delay locked loops
JP2003008424A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置のノイズ低減回路
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
TW200401261A (en) * 2002-06-12 2004-01-16 Koninkl Philips Electronics Nv Image display system having an analog display for displaying matrix signals
CN100562940C (zh) * 2002-07-02 2009-11-25 旺宏电子股份有限公司 一种改良的感测放大器
JP4425556B2 (ja) * 2003-03-28 2010-03-03 シャープ株式会社 駆動装置およびそれを備えた表示モジュール
KR100646940B1 (ko) * 2003-12-15 2006-11-17 주식회사 하이닉스반도체 낮은 첨두 전류치를 가지는 리프레시 제어기
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782316A (zh) * 2017-02-22 2017-05-31 芯颖科技有限公司 驱动装置及数据输出方法
CN106782316B (zh) * 2017-02-22 2019-05-24 芯颖科技有限公司 驱动装置及数据输出方法
CN112687223A (zh) * 2020-12-28 2021-04-20 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
CN112687224A (zh) * 2020-12-28 2021-04-20 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
CN112687223B (zh) * 2020-12-28 2022-06-03 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
CN112687224B (zh) * 2020-12-28 2022-06-03 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置

Also Published As

Publication number Publication date
JP2006352554A (ja) 2006-12-28
KR20060131615A (ko) 2006-12-20
JP4871533B2 (ja) 2012-02-08
CN1904981B (zh) 2010-10-06
KR101277552B1 (ko) 2013-06-21
US8203545B2 (en) 2012-06-19
US20060284863A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1904981A (zh) 显示驱动电路
JP6216071B2 (ja) 自己修復型ゲート駆動回路
CN101523730B (zh) 减少组件的数模解码器和方法
JP6316437B2 (ja) 走査駆動回路及び有機発光表示装置
CN100479019C (zh) 扫描驱动电路及使用该电路的有机发光显示器
KR101818384B1 (ko) Goa회로구조
US20100134041A1 (en) Led string driver with shift register and level shifter
CN101437341B (zh) 有机发光二极管驱动器
CN109961745B (zh) 一种goa电路
JP6570639B2 (ja) 走査駆動回路
EP2390868A1 (en) LED driving device and driving system thereof
KR101849571B1 (ko) 게이트 구동회로
CN110610678B (zh) 驱动电路及显示装置
CN112820234B (zh) 一种移位寄存电路和显示装置
CN1819009A (zh) 液晶显示栅极驱动电路及面板充电时间调整方法
WO2020015091A1 (zh) Goa电路及包括其的显示面板和显示装置
CN1917089A (zh) 动态移位寄存器以及其禁止电路
KR20060087796A (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
CN1975905A (zh) 相位调整电路
CN1707599A (zh) 液晶显示设备及信号发送***
KR100246536B1 (ko) 과도전류방지용고전압구동회로
CN1841932A (zh) 缓冲器和有机发光显示器及采用该缓冲器的数据驱动电路
JP4790895B2 (ja) 有機ｅｌ表示装置の駆動方法および駆動装置
CN1956489A (zh) 三值脉冲发生电路
CN1901007A (zh) 集成型有源OLED的全p沟道P－SiTFT屏上驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131125

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo port area, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

CF01 Termination of patent right due to non-payment of annual fee