CN1897464A - 时钟发生器,利用其的无线接收机,功能***和传感*** - Google Patents

时钟发生器,利用其的无线接收机,功能***和传感*** Download PDF

Info

Publication number
CN1897464A
CN1897464A CNA2006101017170A CN200610101717A CN1897464A CN 1897464 A CN1897464 A CN 1897464A CN A2006101017170 A CNA2006101017170 A CN A2006101017170A CN 200610101717 A CN200610101717 A CN 200610101717A CN 1897464 A CN1897464 A CN 1897464A
Authority
CN
China
Prior art keywords
signal
digital signal
clock
analog
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101017170A
Other languages
English (en)
Inventor
崔明秀
上野武司
山路隆文
板仓哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1897464A publication Critical patent/CN1897464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种时钟发生器，具有锁相环以接收来自共享的参考信号源的参考信号并分别生成频率不同的时钟信号，所述时钟发生器包括响应于在所述参考信号的相位和反馈信号的相位之间的相位差生成电压信号的相位比较器，由来自所述相位比较器的电压信号控制的VCO；以及在所述VCO的输出和反馈信号的输入之间的反馈回路中级联的分频器组，并且所述时钟发生器从所述分频器组的每一个输出取出时钟信号。

Description

时钟发生器，利用其的无线接收机，功能***和传感***
技术领域
本发明涉及时钟发生器，利用同样的时钟发生器的无线接收机，功能***和传感***。
背景技术
包括数字电子电路的功能单元所必须的时钟信号通常由锁相环(PLL)生成。所述PLL，正如众所周知的，包括相位比较器，压控振荡器(VCO)和低通滤波器作为主要的组件。所述相位比较器对参考信号的相位与反馈信号的相位进行比较，以生成对应于在两个信号之间的相位差的电压信号。所述VCO输出具有由经由所述低通滤波器从所述相位比较器供应的电压信号控制的频率的信号。来自所述VCO的输出信号被供应到所述相位比较器的反馈信号输入。
在日本专利公开公告2004-356801(在下文中，称为专利文献1)的第四页和图1中公开了一种用于生成将被供应给一个功能单元的具有不同频率的多个时钟信号的时钟发生器。所述时钟发生器由PLL以及在所述PLL的反馈回路之外级联到所述VCO的输出的分频器组实现，并且从所述分频器组的每一个分频器输出频率不同的时钟信号。
另一方面，在包括多个功能单元的***中，共享的时钟发生器通常将具有不同频率的多个时钟信号分别分配给每一个功能单元。
然而，当所述共享的时钟发生器将所述时钟信号分配给设置于不同的集成电路(IC)芯片上的多个功能单元时，为了将高频时钟信号分配给每个功能单元，需要在所述芯片之外布线，以将所述时钟信号传送到所述功能单元的每一个。结果，由于必须以高速驱动在所述芯片之外的长线，电力消耗的增加和电磁干扰(EMI)噪声的出现成为问题。
通过将每一个时钟发生器置于具有安装于其上的各功能单元的所述IC芯片上，以及通过在基板上对PLL进行用于向所述PLL供应低频参考信号的布线，来解决所述问题。然而，在专利文献1中描述的这种将时钟发生器置于具有安装于其上的各功能单元的所述芯片上的布置，取决于所述分频器组的初始状态，可能使得由各时钟信号发生器生成的时钟信号的相位互相相反。在***中，例如，在多个功能单元协作以获得特定功能的***中，不希望有这种时钟信号的倒相现象。
发明内容
本发明的目的是提供一种时钟发生器，其不需要布置用于分配时钟信号的长线并且还能够产生彼此同相的具有相同频率的时钟信号，以及利用所述时钟发生器的无线接收机、功能***和传感***。
作为本发明的一个方面，提供了一种时钟发生器，其具有多个PLL，以通过接收来自共享的参考信号源的参考信号，来分别生成频率不同的多个时钟信号。并且所述PLL的每一个包括：相位比较器，其对参考信号的相位与反馈信号的相位进行比较，以响应于在所述参考信号和所述反馈信号之间的相位差生成电压信号，压控振荡器，其输出信号在频率上受电压信号控制，反馈回路，其被置于所述压控振荡器的输出和所述相位比较器的反馈信号的输入之间，第一分频器，其在所述反馈回路中被连接到所述压控振荡器，以输出第一时钟信号，第二分频器，其被连接到所述第一分频器以输出第二时钟信号；第一输出端子，其取出所述第一时钟信号，以及第二输出端子，其取出所述第二时钟信号。
附图说明
图1是关于本发明第一实施例的时钟发生器的框图；
图2A到2D是时间图，示出了图1中的时钟发生器的运行；
图3是关于第二实施例的时钟发生器的框图；
图4A到4E是时间图，示出了图3中的时钟发生器的运行；
图5是关于本发明第三实施例的***的框图；
图6是框图，示出了时钟生成单元的例子；
图7是框图，示出了所述时钟生成单元的另一个例子；
图8是关于本发明第四实施例的传感***的框图；以及
图9是关于本发明第五实施例的无线接收机的框图。
具体实施方式
(第一实施例)
图1示出了关于本发明第一实施例的时钟发生器10。时钟发生器10具有参考信号源11和多个(n个)锁相环(PLL)12-1到12-n。参考信号源11生成具有相对低频率和高频率精度的参考信号(在下文中，称为参考时钟信号)，成为被生成的时钟信号的参考。参考信号源11采用高精度的振荡器，例如，温度补偿晶体振荡器(TCXO)。
PLL 12-1到12-n每一个都具有相位比较器(PC)13-1到13-n，低通滤波器(LPF)14-1到14-n以及VCO 15-1到15-n。来自所述参考信号源的参考时钟信号被分别输入到PC 13-1到13-n的每一个的一个输入(参考信号输入)。反馈信号被分别输入到PC 13-1到13-n的每一个的另一个输入(反馈信号输入)。
VCO 15-1到15-n的各个输出分别与反馈回路中的每一个分频器组D1到Dm级联，后者一直连接到PC 13-1到13-n的各个反馈信号输入。在PLL 12-i(i＝1到n)中，输出端子P0-i(i＝1到n)被分别连接到VCO 15-i的各个输出并且输出端子P1-i到Pm-i被分别连接到分频器组D1到Dm的各个输出。这些PLL 12-i的输出端子P0-i与P1-i到Pm-i输出从时钟发生器10生成的频率不同的多个时钟信号。
接下来，将描述时钟发生器10的运行。PLL 12-i这样运行，从而使得在来自所述参考信号源的参考时钟信号和从末级分频器Dm输出的反馈信号之间的相位和频率互相一致。在此，假定分频器组D1到Dm响应于输入信号的上升沿改变状态。
图2A、B和C示出了此刻从参考信号源11输出的所述参考时钟信号和在输出端子Pm-i到P(m-1)-i的时钟信号的时间图。然而，图2A到2D分别示出了分频器组D1到Dm的每一个进行二分频的情况。
在PLL 12-i的相位同步状态的情况下，即，当所述参考时钟信号和所述反馈信号的相位和频率互相一致时，所述参考信号和在输出端子Pm-i的所述时钟信号的相位和频率互相一致，如图2A和2B中所示。在输出端子Pm-i的时钟信号响应于在输出端子P(m-1)-i的时钟信号的上升沿变化。于是，可以认为，在输出端子P(m-1)-i的时钟信号的状态只在图2C中示出，其示出了这样的情况，即所述时钟信号的上升沿与图2B中所示的在输出端子Pm-i的时钟信号的上升沿一致，并且所述状态不能变成图2D中的状态，其与图2C中的状态相反。
在下文中，由于以类似的方式唯一地确定了在输出端子P(m-2)-i，P(m-3)-i，...，P0-i的时钟信号的相位，在PLL 12-i的输出端子Pj-i(j＝0到m)的频率和相位互相一致。于是，从输出端子Pj-i能够得到与所述参考时钟信号相位同步的具有任意频率的多个时钟信号。在其中分频器组D1到Dm响应于所述输入信号的下降沿改变它们的状态的情况与此相同。
通过考虑将时钟发生器10应用到包括了在分离的IC芯片上布置的多个功能单元的***中，每一个PLL 12-i被置于具有分别安装在其上的各个功能单元的所述IC芯片上。参考信号源11被置于与所述IC芯片上的位置不同的位置，并且经由所述芯片外的导线向PLL 12-i分配参考时钟信号。由于以这种方式通过所述芯片外的导线的信号为具有相对低频的参考时钟信号，不需要以高速来驱动所述芯片外的所述导线。因此，时钟信号发生器10能够抑制在以高速驱动所述芯片外的导线时发生的电力消耗的增加和EMI噪声的出现。
如上所述，不论分频器组D1到Dm的初始状态为何，从PLL 12-i的各输出端子Pj-i(i＝1到n，j＝0到m)输出的时钟信号的频率互相一致，并且具有相同频率的时钟信号的相位也互相一致。于是，时钟发生器10可以使得从PLL 12-i的输出端子Pj-i分配给各个功能单元的具有相同频率的所述时钟信号能够互相同相。优选地，例如，在通过多个功能单元的协作获得特定功能的***中，供应给各个功能单元的具有相同频率的时钟信号的相位如上所述互相一致。
(第二实施例)
关于图3中所示的本发明第二实施例的时钟发生器20包括：参考信号源21，PLL 22-1到22-n，分频器组D1到Dm以及复位信号源27。PLL 22-1具有PC 23-1、低通滤波器24-1、VCO 25-1以及分频器26-1。分频器组D1到Dm被级联到PLL 22-1的输出(VCO 25-1的输出)。PLL 22-2到22-n如PLL 22-1一样构成，并且分频器组D1到Dm被分别级联到PLL22-2到22-n(VCO 25-2到25-n)的输出。
来自参考信号源21的参考时钟信号被分别输入到PC 23-1到23-n的每一个的一个输入(参考信号输入)。反馈信号被输入到PC 23-1到23-n的每一个的另一个输入(反馈信号输入)。VCO 25-i的输出连接到输出端子P0-i，并且分频器组D1到Dm的输出分别连接到输出端子P1-i到Pm-i。通过来自复位信号源27的复位信号设置分频器组D1到Dm的初始状态。
在此，假定分频器组D1到Dm响应于输入信号的上升沿改变它们的状态。在这种情况下，图4A-4E示出了来自参考信号源21的参考时钟信号，来自PLL 22-i的分频器26-i的输出信号以及在输出端子P0-i和P1-i的时钟信号的时间图。图4A-4E示出了分频比为“4”并且分频器组D1到Dm的各个分频比为“2”的情况作为例子。
在PLL 22-i(i＝1到n)的锁相状态下，如图4A和4B所示，来自参考信号源21的参考信号和在分频器26-i的输出的时钟信号在相位和频率上互相一致。在分频器26-i的输出的所述时钟信号响应于在输出端子P0-i的上升沿发生变化。于是，至于在输出端子P0-i的时钟信号的状态，只考虑图4C的情况，其中上升沿与图4B中所示的在分频器26-i的输出的时钟信号一致，以及可能考虑与图4C相反的状态。这样，不论分频器D1到Dm的初始状态如何，从PLL 22-i输出的时钟信号在频率和相位上一致。
进一步地，通过获得在输出端子P1-i的时钟信号的状态，依照分频器D1的初始状态，考虑图4D和4E中所示的两种情况。然而，如果通过利用复位信号对分频器D1的所述初始状态进行复位，来降低来自分频器D1的输出的电平，则只考虑图4D中的情况。以类似的方式，关于输出端子P2-i，P3-i，...，通过将分频器组D2到Dm的所有初始状态置于相同状态，可以唯一地确定在输出端子Pm-i的时钟信号的状态。
以这种方式，在PLL 22-i的输出端子Pi-i(j＝0到m)的各个时钟信号的频率和相位互相一致。因此，时钟发生器20能够从输出端子P0-i和P1-i取出相位同步的具有任意频率的多个时钟信号。分频器组D1到Dm依赖于所述输入信号的下降沿而改变它们的状态的情况与此相同。
通过考虑将时钟发生器20应用到包括了在分离的IC芯片上布置的多个功能单元的***中，PLL 22-i和级联到PLL 22-i的输出的分频器组D1到Dm被分别安排在具有安装在其上的各个功能单元的IC芯片上。参考信号源21被置于与具有安装在其上的各个功能单元的所述IC芯片上的位置不同的位置，以经由所述芯片外的导线将所述参考信号分配给PLL 22-i。
作为这种方式，由于通过所述芯片外的导线的信号为具有相对低频的参考信号，所述导线不需要以高速驱动。复位信号源27也可以被置于与具有安装在其上的各个功能单元的所述IC芯片上的位置不同的位置。复位信号源27可以在任何时间生成用以使得分频器组D1到Dm的初始状态复位的复位信号，并且通过在所述芯片之外的所述导线将它们供应给分频器D1到Dm。因此，根据图2中的时钟发生器20，时钟发生器20能够抑制在以高速驱动所述芯片之外的所述导线时出现的所述电力消耗的增加和所述EMI噪声的发生。
(第三实施例)
接下来，说明关于利用时钟发生器的***的第三实施例。图5示出了关于本发明第三实施例的功能***30。功能***30包括多个功能单元32-1到32-n，以及用于各个功能单元32-1到32-n的共享的数字信号处理单元36。功能单元32-1到32-n被分别安装在，例如，分离的IC芯片上。
功能单元32-1到32-n具有将输入的模拟信号转换到数字信号的模数(A/D)转换器33-1到33-n，对来自A/D转换器33-1到33-n的输出信号进行分样(decimate，时间稀释)的分样单元34-1到34-n以及时钟生成单元35-1到35-n。分样单元34-1到34-n从样本序列提取在数字信号处理单元36进行处理所必须的样本，其中所述样本序列是由A/D转换器33-1到33-n输出的数字信号。换句话说，分样单元34-1到34-n对在数字信号处理单元36进行处理所必须的样本之外的样本进行稀释(thin out)。可以采用过采样型A/D转换器作为A/D转换器33-1到33-n。
数字信号处理单元36对来自分样单元34-1到34-n的数字信号进行特定的数字信号处理，以生成处理输出37。相应于***功能30的预期使用确定数字信号处理单元36的处理内容。
以图6或图7中所示的方式构成时钟生成单元35-i(i＝1到n)。图6中所示的时钟生成单元35-i基本上类似于包括在图1所示的时钟发生器10中的PLL 12-i(i＝1到n)，并分别包括PC 13-i(i＝1到n)，LPF 14-i(i＝1到n)，VCO 15-i(i＝1到n)以及分频器组D1和D2。也就是说，图6所示的每一个时钟生成单元35-i具有在图1所示的PLL 12-i的反馈回路中的分频器组D1到Dm的两级(m＝2)。从信号源31将参考信号供应给时钟生成单元35-i的每一个。
VCO 15-i的输出连接到输出端子P0-i，并且分频器组D1和D2的输出分别连接到输出端子P1-i和P2-i。在这种情况下，如第一实施例中所描述的，在时钟生成单元35-i的输出端子Pj-i(j＝1，2)的时钟信号的频率和相位互相一致。从输出端子P1-i输出的时钟信号被供应给图5中的A/D转换器33-i作为采样时钟。从输出端子P2-i输出的时钟信号被供应给图5中的分样单元34-i作为用于确定所述分样的定时信号。
另一方面，图7中所示的时钟生成单元35-i(i＝1到n)基本上类似于图3中所示的时钟发生器20，并分别包括各自具有LPF 24-i(i＝1到n)，VCO 25-i(i＝1到n)以及分频器组D1和D2的PLL，其中分频器组D1和D2与各PLL的输出端子级联。也就是说，图7中所示的生成单元35-i具有图1中所示的分频器组D1到Dm的两级(m＝2)。将来自信号源31的参考信号供应给每一个PLL。复位信号源39供应复位信号，以复位分频器组D1到Dm到初始状态。
VCO 25-i的输出连接到输出端子P0-i，并且分频器组D1和D2的输出分别连接到输出端子Pj-i(j＝1，2)。在这种情况下，如第二实施例中所描述的，在输出端子Pj-i(j＝1，2)的时钟信号的频率和相位互相一致。从输出端子P1-i输出的时钟信号被供应给图5中的A/D转换器33-i作为采样时钟。从输出端子P2-i输出的时钟信号被给出到图5中的分样单元34-i作为确定分样的定时的定时信号。
如上所述，在图5的所述功能***中，通过从图6或图7所示的时钟生成单元35-i的输出端子P1-i和P2-i，将所述时钟信号分别提供给A/D转换器33-i和分样单元34-i，所述功能***能够对在功能单元32-i的采样和分样的每个定时进行同步。通过在具有分别安装于其上的功能单元32-i的芯片上布置时钟生成单元35-i并且在基板上向生成单元35-i传送低频参考时钟信号，所述功能***能够抑制在以高速驱动所述芯片之外的导线时出现的电力消耗的增加和EMI噪声的发生。
(第四实施例)
图8示出了利用时钟发生器的关于本发明第四实施例的传感***40。传感***40具有多个传感单元42-1到42-n以及它们共享的数字信号处理单元46。传感单元42-1到42-n包括：检测物理量以输出模拟信号的传感器43-1到43-n，将从传感器43-1到43-n输出的模拟信号转换成数字信号的A/D转换器44-1到44-n，对从A/D转换器44-1到44-n输出的数字信号进行分样的分样单元45-1到45-n以及时钟生成单元35-1到35-n。传感单元42-1到42-n被分别置于分离的IC芯片上。
作为传感器43-1到43-n的检测目标的物理量不被特别地限制，并且它们可以包括：例如，图像、声音、温度、压力和湿度等。作为图像传感器，例如，一维或二维成像装置是可用的。作为声音传感器，例如，麦克风阵列是可用的。数字信号处理单元46对输入的数字信号进行数字信号处理，以获得诸如图像数据和声音数据的处理输出47。
在图6或图7中详细示出了生成单元35-i(i＝1到n)。于是，通过将来自生成单元35-i的输出端子P1-i和P2-i的时钟信号分别供应给A/D转换器44-i和分样单元45-i，***40能够对来自传感器43-i(i＝1到n)的输出信号的采样和分样的每个定时进行同步。
进一步地，即使当传感单元42-i(i＝1到n)位于互相分离的位置，通过将生成单元35-i分别布置在具有传感单元42-i的IC芯片上，以及通过在基板上传送低频参考信号到生成单元35-i，***40能够抑制在以高速驱动所述芯片之外的导线时出现的电力消耗的增加和EMI噪声的发生。
(第五实施例)
图9示出了关于本发明第五实施例的无线接收机50。接收机50包括多个接收单元52-1到52-n以及它们共享的数字信号处理单元57。接收单元52-1到52-n被分别置于分离的IC芯片上。接收单元52-1到52-n包括接收天线53-1到53-n、RF块54-1到54-n、A/D转换器55-1到55-n、分样单元56-1到56-n以及时钟生成单元35-1到35-n。
接收天线53-1到53-n接收RF信号以输出模拟接收信号。由RF块54-1到54-n对来自接收天线53-1到53-n的接收信号进行放大和频率变换，并且将其下变频到基带信号。由A/D转换器55-1到55-n将来自RF块54-1到54-n的所述基带信号转换成数字信号，此外，由分样单元56-1到56-n对所述信号进行分样。处理单元57对来自分样单元56-1到56-n的输出信号进行解码以输出数据58。
对于图9中所示的包括这种多个接收天线53-1到53-n的接收器50，来自各个天线的接收信号之间的相位关系变得重要起来。多输入多输出(MIMO)接收机或分集接收机被认为是具有多个接收天线的无线接收机。
MIMO***通过利用多个发射天线从无线发射机并行地发送数据。另一方面，被称为MIMO接收机的无线接收机在多个接收天线接收从所述发射机经由空间传播路径发送的RF信号。并且通过应用被称为MIMO信号处理的信号处理，对所接收的信号进行解调和解码，以再现原始数据。所述分集接收机基于多种已知算法对来自所述多个接收天线的所述接收信号进行分集合并，然后进行解调和解码以使其再现。处理单元57进行所述MIMO信号处理和分集合并处理。
在这些情况下，重要的是，从接收天线53-i(i＝1到n)通过RF块54-i、A/D转换器55-i和分样单元56-i输入到处理单元57的接收信号的相位互相一致。因此，在后面的阶段有必要于相同定时在A/D转换器55-i对所述接收信号进行采样并且于相同定时在分样单元56-i对其进行分样。此外，期望提供给A/D转换器55-i和提供给分样单元56-i的时钟信号的相位关系恒定。因为当供应给A/D转换器55-i和分样单元56-i的时钟信号的定时为随机的时，在通过接收天线53-i接收的各信号之间的相位关系变得无法辨认。
在图6或图7中详细示出了时钟生成单元35-i(i＝1到n)。就是说，在生成单元35-i的输出端子Pj-i(j＝1，2)的时钟信号的频率和相位互相一致，并且进一步地，在输出端子P1-i和输出端子P2-i的时钟信号的相位关系总是恒定的。
于是，通过将来自生成单元35-i的输出端子P1-i和P2-i的时钟信号分别供应给A/D转换器55-i和分样单元56-i，无线接收机50能够使从接收天线53-i通过RF块54-i输入到A/D转换器55-i和分样单元56-i的信号的采样和分样的每个定时同步。因此，由于接收机50能够维持在从接收天线53-1到53-n输出的各接收信号之间的相位关系，能够在信号处理单元57很好地进行所述MIMO信号处理和分集合并处理。
即使当互相分离地布置接收单元52-i(i＝1到n)时，通过将时钟生成单元35-i布置在具有分别安装于其上的各个单元52-i的IC芯片上，并且通过在基板上将所述低频参考信号传送到生成单元35-i，无线接收机50能够抑制以高速驱动在所述芯片之外的导线时出现的电力消耗的增加和EMI噪声的发生。
本领域技术人员将容易地想到额外的优点和变型。因此，本发明在其广义方面不受限于在这里示出和描述的具体细节和代表性实施例。因此，无需偏离如所附权利要求及其等同内容所定义的一般发明性概念的精神或范围，可以进行各种变型。

Claims (12)

1.一种时钟发生器，包括：
多个锁相环，其每一个接收来自共享的参考信号源的参考信号，以分别生成频率不同的多个时钟信号；
所述锁相环的每一个包括：
相位比较器，其将所述参考信号的相位与反馈信号的相位进行比较，以响应于在所述参考信号和所述反馈信号之间的相位差生成电压信号；
压控振荡器，其输出信号在频率上受电压信号控制；
反馈回路，其被置于所述压控振荡器的输出和所述相位比较器的所述反馈信号的输入之间；
第一分频器，其在所述反馈回路中被连接到所述压控振荡器，以输出第一时钟信号；
第二分频器，其被连接到所述第一分频器以输出第二时钟信号；
第一输出端子，其取出所述第一时钟信号；以及
第二输出端子，其取出所述第二时钟信号。
2.根据权利要求1的时钟发生器，其中，所述锁相环的每一个进一步包括：
在所述反馈回路中被级联到所述第二分频器以分别输出时钟信号的分频器中的至少一个；以及
分别输出所述时钟信号的输出端子中的至少一个。
3.一种无线接收机，包括：
多个接收单元；
所述接收单元的每一个包括：
接收高频信号以生成模拟接收信号的天线；
下变频所述模拟接收信号以生成基带信号的RF单元；
将所述基带信号转换成数字信号的模数转换器；
对所述数字信号进行分样以生成用于解调的数字信号的分样单元；
对所述用于解调的数字信号进行数字信号处理以再现数据的数字信号处理单元；以及
根据权利要求1的时钟发生器，其将频率不同的时钟信号分别供应给所述模数转换器和所述分样单元。
4.一种功能***，包括：
多个功能单元；
所述功能单元的每一个包括：
将模拟信号转换成数字信号的模数转换器；
对所述数字信号进行分样以生成用于解调的数字信号的分样单元；
对所述用于解调的数字信号进行数字信号处理以再现数据的数字信号处理单元；以及
根据权利要求1的时钟发生器，其将频率不同的时钟信号分别供应给所述模数转换器和所述分样单元。
5.一种传感***，包括：
多个传感单元；
所述传感单元的每一个包括：
检测物理量以将其作为模拟信号输出的传感器；
将所述模拟信号转换成数字信号的模数转换器；
对所述数字信号进行分样以生成用于解调的数字信号的分样单元；
对所述用于解调的数字信号进行数字信号处理以再现数据的数字信号处理单元；以及
根据权利要求1的时钟发生器，其将频率不同的时钟信号分别供应给所述模数转换器和所述分样单元。
6.根据权利要求5的传感***，其中，所述物理量为图像、声音、温度、压力或湿度中的至少一个。
7.一种时钟发生器，包括：
多个锁相环，其每一个接收来自共享的参考信号源的参考信号，以分别生成与所述参考信号同步的输出信号；
多个分频器组，其每一个与所述锁相环的每一个输出相级联并且能够复位所述分频器组的初始状态；以及
多个输出端子，其每一个从所述多个分频器组的每一个取出频率不同的时钟信号。
8.根据权利要求7的时钟发生器，其中，所述锁相环的每一个包括：
相位比较器，其将所述参考信号的相位与反馈信号的相位进行比较，以响应于在所述参考信号和所述反馈信号之间的相位差生成电压信号；
压控振荡器，其输出信号在频率上受电压信号控制；
输出端子，其从所述压控振荡器取出输出信号；
反馈回路，其被置于所述压控振荡器的输出和所述相位比较器的所述反馈信号的输入之间；以及
分频器，其在所述反馈回路中被连接到所述压控振荡器。
9.一种无线接收机，包括：
多个接收单元；
所述接收单元的每一个包括：
接收高频信号以生成模拟接收信号的天线；
下变频所述模拟接收信号以生成基带信号的RF单元；
将所述基带信号转换成数字信号的模数转换器；
对所述数字信号进行分样以生成用于解调的数字信号的分样单元；
对所述用于解调的数字信号进行数字信号处理以再现数据的数字信号处理单元；以及
根据权利要求7的时钟发生器，其将频率不同的时钟信号分别供应给所述模数转换器和所述分样单元。
10.一种功能***，包括：
多个功能单元；
所述功能单元的每一个包括：
将模拟信号转换成数字信号的模数转换器；
对所述数字信号进行分样以生成用于解调的数字信号的分样单元；以及
对所述用于解调的数字信号进行数字信号处理以再现数据的数字信号处理单元；以及
根据权利要求7的时钟发生器，其将频率不同的时钟信号分别供应给所述模数转换器和所述分样单元。
11.一种传感***，包括：
多个传感单元；
所述传感单元的每一个包括：
检测物理量以将其作为模拟信号输出的传感器；
将所述模拟信号转换成数字信号的模数转换器；
对所述数字信号进行分样以生成用于解调的数字信号的分样单元；以及
对所述用于解调的数字信号进行数字信号处理以再现数据的数字信号处理单元；以及
根据权利要求7的时钟发生器，其将频率不同的时钟信号分别供应给所述模数转换器和所述分样单元。
12.根据权利要求11的传感***，其中，所述物理量为图像、声音、温度、压力或湿度中的至少一个。
CNA2006101017170A 2005-07-11 2006-07-07 时钟发生器,利用其的无线接收机,功能***和传感*** Pending CN1897464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005201979A JP2007020101A (ja) 2005-07-11 2005-07-11 クロック生成器及びこれを用いた無線受信装置
JP201979/2005 2005-07-11

Publications (1)

Publication Number Publication Date
CN1897464A true CN1897464A (zh) 2007-01-17

Family

ID=37609866

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101017170A Pending CN1897464A (zh) 2005-07-11 2006-07-07 时钟发生器,利用其的无线接收机,功能***和传感***

Country Status (3)

Country Link
US (1) US20070011482A1 (zh)
JP (1) JP2007020101A (zh)
CN (1) CN1897464A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440054A (zh) * 2013-08-08 2013-12-11 欧常春 电磁笔及具有其的人机交互***
CN108983069A (zh) * 2018-05-28 2018-12-11 北京比特大陆科技有限公司 芯片扫频***和方法
CN109412626A (zh) * 2011-09-01 2019-03-01 华为技术有限公司 针对具有rf电路的***生成数字时钟
CN112448717A (zh) * 2019-08-27 2021-03-05 西门子(深圳)磁共振有限公司 用于磁共振无线线圈的时钟生成装置、方法及无线线圈
CN112882532A (zh) * 2016-10-06 2021-06-01 美国亚德诺半导体公司 基于反馈时钟信号的相位控制

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333570B2 (en) * 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
US20110096864A1 (en) * 2009-10-28 2011-04-28 Maxlinear, Inc. Programmable digital clock control scheme to minimize spur effect on a receiver
FR2952197B1 (fr) * 2009-10-29 2012-08-31 Commissariat Energie Atomique Dispositif de generation de signaux d'horloge a comparaison asymetrique d'erreurs de phase
CN103326716B (zh) * 2013-07-11 2016-06-15 杭州和利时自动化有限公司 一种时钟同步***
US9811113B2 (en) * 2015-11-11 2017-11-07 Linear Technology Corporation System and method for synchronization among multiple PLL-based clock signals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US20030087618A1 (en) * 2001-11-08 2003-05-08 Junsong Li Digital FM stereo decoder and method of operation
JP2004072714A (ja) * 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412626A (zh) * 2011-09-01 2019-03-01 华为技术有限公司 针对具有rf电路的***生成数字时钟
CN109412626B (zh) * 2011-09-01 2020-09-29 华为技术有限公司 一种产生时钟信号的集成电路
USRE48374E1 (en) 2011-09-01 2020-12-29 Huawei Technologies Co., Ltd. Generation of digital clock for system having RF circuitry
USRE49526E1 (en) 2011-09-01 2023-05-09 Huawei Technologies Co., Ltd. Generation of digital clock for system having RF circuitry
CN103440054A (zh) * 2013-08-08 2013-12-11 欧常春 电磁笔及具有其的人机交互***
CN103440054B (zh) * 2013-08-08 2017-03-08 欧常春 电磁笔及具有其的人机交互***
CN112882532A (zh) * 2016-10-06 2021-06-01 美国亚德诺半导体公司 基于反馈时钟信号的相位控制
CN112882532B (zh) * 2016-10-06 2023-11-14 美国亚德诺半导体公司 基于反馈时钟信号的相位控制
CN108983069A (zh) * 2018-05-28 2018-12-11 北京比特大陆科技有限公司 芯片扫频***和方法
CN112448717A (zh) * 2019-08-27 2021-03-05 西门子(深圳)磁共振有限公司 用于磁共振无线线圈的时钟生成装置、方法及无线线圈

Also Published As

Publication number Publication date
US20070011482A1 (en) 2007-01-11
JP2007020101A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
CN1897464A (zh) 时钟发生器,利用其的无线接收机,功能***和传感***
CN1268071C (zh) 频率偏置分集接收机
US9577815B1 (en) Clock data alignment system for vector signaling code communications link
US7441139B2 (en) Skew adjusting circuit and method for parallel signals
CN101512956B (zh) 用于高速lvds通信的同步的方法和设备
US7134056B2 (en) High-speed chip-to-chip communication interface with signal trace routing and phase offset detection
US6593863B2 (en) Serializer
US20210049952A1 (en) Light-emitting diode driving apparatus
CN102035553A (zh) 一种并行模数转化装置及控制模数转换通道偏斜的方法
US10419204B2 (en) Serializer-deserializer with frequency doubler
CN106453179B (zh) 半导体装置和包括该半导体装置的通信***
KR101625914B1 (ko) 고속 비트 클록없는 고속 데이터 테스팅
CN101868948B (zh) 时钟控制电路以及发送机
EP2684325B1 (en) Apparatus and method for deskewing serial data transmissions
CN1302477A (zh) 时钟生成电路、串/并变换器、并/串变换器及半导体装置
CN1186877C (zh) 低抖动数据传输装置
US7035368B2 (en) High speed parallel link receiver
CN212486838U (zh) 发光二极管驱动设备与发光二极管驱动器
TWI276043B (en) Display apparatus
US20150063516A1 (en) Communication circuit and information processing device
US9882708B2 (en) Multi-rate transceiver circuitry
CN1897583A (zh) 基于“相位插值－选择”的多相正交时钟产生电路
US11545081B2 (en) Light-emitting diode driving apparatus and light-emitting diode driver
US20110249775A1 (en) Data receiver circuit
CN1889386A (zh) 可串接的分集接收***及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070117