CN212486838U - 发光二极管驱动设备与发光二极管驱动器 - Google Patents
发光二极管驱动设备与发光二极管驱动器 Download PDFInfo
- Publication number
- CN212486838U CN212486838U CN202021672768.0U CN202021672768U CN212486838U CN 212486838 U CN212486838 U CN 212486838U CN 202021672768 U CN202021672768 U CN 202021672768U CN 212486838 U CN212486838 U CN 212486838U
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- recovered
- data signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型涉及一种具有时钟嵌入式级联发光二极管驱动器的发光二极管驱动设备,其特征在于,包含:多个发光二极管驱动器,其中第一级发光二极管驱动器接收初始数据信号且输出第一数据信号,第N级发光二极管驱动器接收第N‑1数据信号且输出第N数据信号。第N级发光二极管驱动器包含:时钟数据恢复电路,根据第N‑1数据信号来产生恢复时钟信号和恢复数据信号;以及第一发射器,根据恢复时钟信号和恢复数据信号来输出第N数据信号。
Description
技术领域
本实用新型涉及一种发光二极管(light-emitting diode;LED)驱动设备。
背景技术
通常,在LED显示***中使用级联LED驱动器传输接口。在级联LED驱动器传输接口中,除在任何两个相邻LED驱动器中使用数据信号线以用于数据传输之外,还使用公共时钟信号线且所述公共时钟信号线耦合到级联LED驱动器中的每一个。然而,公共时钟信号线可能导致较大寄生电容且限制数据传输的速度。此外,公共时钟信号与级联LED驱动器中的每一个中的数据信号之间的偏斜可能导致另一问题且进一步限制数据传输的速度。
本文中的任何内容都不应解释为对于本实用新型的任何部分的现有技术中的知识的认可。
实用新型内容
随着近年来对LED显示***的高分辨率和更好性能的需求已增长,对通过使用时钟嵌入式级联LED驱动器传输接口来提高数据传输的速度的更具创造性的技术的需要已增长。
本实用新型介绍一种具有时钟嵌入式级联LED驱动器的LED驱动设备,所述LED驱动设备能够在没有公共时钟信号线的情况下进行数据传输,且因此避免因来自公共时钟信号线的较大寄生电容和公共时钟信号与级联LED驱动器中的每一个中的数据信号之间的偏斜而导致的对数据传输的速度的限制。
在本实用新型的实施例中,所述LED驱动设备的特征在于包括:多个发光二极管驱动器,其中第一级发光二极管驱动器接收初始数据信号且输出第一数据信号,第N级发光二极管驱动器接收第N-1数据信号且输出第N数据信号,且N是正整数,其中所述第N级发光二极管驱动器包括:时钟数据恢复电路,根据所述第N-1数据信号来产生恢复时钟信号和恢复数据信号;以及第一发射器,根据所述恢复时钟信号和所述恢复数据信号来输出所述第N数据信号。
在本实用新型的实施例中,所述LED驱动器的特征在于包含:时钟数据恢复电路,接收数据信号来产生恢复时钟信号和恢复数据信号;数据存储器,用来存储所述恢复数据信号;以及发射器,根据所述恢复时钟信号和所述恢复数据信号来输出下一级数据信号。
总而言之,在由本实用新型提供的LED驱动设备中,通过在没有公共时钟信号的情况下在LED驱动器中的每一个之间传输数据信号来降低芯片封装的成本和印刷电路板布线的复杂度,且因此提高数据信号的传输速度。
为了使前述内容更容易理解,以下详细地描述伴有附图的若干实施例。
附图说明
图1是根据本实用新型的实施例的发光二极管(LED)驱动设备的示意图。
图2是根据本实用新型的实施例的在LED驱动设备中的LED驱动器的示意图。
图3是根据本实用新型的另一实施例的在LED驱动设备中的LED驱动器的示意图。
图4是根据本实用新型的另一实施例的在LED驱动设备中的LED驱动器的示意图。
图5是根据本实用新型的实施例的在LED驱动设备中的时钟数据恢复电路的示意图。
图6A到图6B是根据本实用新型的实施例的在LED驱动设备中的锁相环电路和延迟锁相环电路的示意图。
附图标号说明
100:发光二极管驱动设备;
101、101a、101b、101c:发光二极管驱动器;
102:控制器;
103:发光二极管;
201:均衡器;
202、202a:时钟数据恢复电路;
203:寄存器;
204:发射器;
403:先进先出电路;
405:锁相环电路或延迟锁相环电路;
405a:锁相环电路;
405b:延迟锁相环电路;
406:晶体振荡器;
501:鉴相器;
502:鉴频器;
507:压控振荡器或压控延迟线;
508:判决电路;
data_1:第一数据信号;
data_2:第二数据信号;
data_N:第N数据信号;
data_in:均衡的数据信号;
data_out:经采样恢复数据信号;
CLK:输入时钟信号;
DIN:恢复数据信号;
GCLK:灰阶标度控制时钟信号;
SCLK:恢复时钟信号;
SCLK 1:先进先出读出时钟信号。
具体实施方式
下文中参考附图描述本实用新型的实施例。
图1是根据本实用新型的实施例的LED驱动设备100的示意图。LED驱动设备100包含多个LED驱动器101、控制器102以及多个LED 103。多个LED驱动器101包含从LED驱动器1到LED驱动器N的级联N级LED驱动器,且N是正数。控制器102将初始数据信号输出到第一级LED驱动器1,第一级LED驱动器1接收初始数据信号且将第一数据信号data_1输出到第二级LED驱动器2,且第N-1级LED驱动器N-1接收第N-2数据信号data_(N-2)且将第N-1数据信号data_(N-1)输出到第N级LED驱动器N。
图2是根据本实用新型的实施例的在LED驱动设备100中的LED驱动器101a的示意图。如图1和图2中所绘示,第N级LED驱动器N包含均衡器(equalizer;EQ)201、时钟数据恢复(clock data recovery;CDR)电路202、第一寄存器203以及第一发射器204。LED驱动器N中的EQ 201接收第N-1数据信号data_(N-1)且产生到达CDR电路202的均衡的数据信号data_in,第N-1数据信号data_(N-1)包含以第一编码格式编码的上一级显示数据信号与上一级时钟信号。CDR电路202接收均衡的数据信号data_in,且根据均衡的数据信号data_in与恢复时钟信号SCLK之间的第一相位差来产生灰阶标度控制时钟信号GCLK、恢复时钟信号SCLK以及恢复数据信号DIN。使用灰阶控制时钟信号GCLK来控制LED显示器的灰阶标度。第一寄存器203是数据存储器,用来存储恢复数据信号。将恢复时钟信号SCLK和恢复数据信号DIN输入到第一寄存器203以产生第一经采样恢复数据信号data_out。LED驱动器N中的第一发射器204接收第一经采样恢复数据信号data_out且根据恢复时钟信号SCLK和恢复数据信号DIN来输出第N数据信号data_N,数据信号data_N包含以第一编码格式编码的下一级显示数据信号与下一级时钟信号。
多个LED 103包含分别对应于LED驱动器1到LED驱动器N的从LED1到LED N的N级LED,且第N级LED驱动器N根据LED驱动器N中的灰阶控制时钟信号GCLK和恢复数据信号DIN来驱动第N级LED N。LED驱动器1到LED驱动器N可为相同之电路结构。
如图2中所绘示,第一寄存器203接收恢复数据信号DIN和恢复时钟信号SCLK以对恢复时钟信号SCLK的时钟信号边缘处的恢复数据信号DIN进行采样,以根据恢复数据信号DIN的采样值和恢复时钟信号SCLK的时钟信号边缘来产生第一经采样恢复数据信号data_out,且LED驱动器N中的第一发射器204接收第一经采样恢复数据信号data_out且根据第一经采样恢复数据信号data_out来输出第N数据信号data_N,数据信号data_N包含以第一编码格式编码的下一级显示数据信号与下一级时钟信号。
图3是根据本实用新型的另一实施例的在LED驱动设备100中的LED驱动器101b的示意图。与图2的LED驱动器101a相比,LED驱动器101b进一步包含第二寄存器203和第二发射器204。LED驱动器N中的第二寄存器203接收来自第N级LED N的错误信号和恢复时钟信号SCLK以对恢复时钟信号SCLK的时钟信号边缘处的错误信号进行采样,以根据错误信号的采样值和恢复时钟信号SCLK的时钟信号边缘来产生经采样错误信号。
LED驱动器N中的第二发射器204接收经采样错误信号且根据经采样错误信号来将错误回读信号输出到控制器102,所述错误回读信号指示第N级LED N中的缺陷,其中第一发射器204与第二发射器204可共用同一发射器。
图4是根据本实用新型的另一实施例的在LED驱动设备100中的LED驱动器101c的示意图。与图2的LED驱动器101a相比,LED驱动器101c进一步包含锁相环(phase-lockedloop;PLL)电路或延迟锁相环(delay-lockedloop;DLL)电路405和晶体振荡器(crystaloscillator;XTAL OSC)406,且用LED驱动器101c中的先进先出(first in first out;FIFO)电路403替换LED驱动器101a中的第一寄存器203。
FIFO电路403是数据存储器,用来存储恢复数据信号。FIFO电路403接收恢复数据信号DIN、恢复时钟信号SCLK以及FIFO读出时钟信号SCLK1以对恢复时钟信号SCLK的时钟信号边缘处的恢复数据信号DIN进行采样,以根据恢复数据信号DIN的采样值和FIFO读出时钟信号SCLK1的时钟信号边缘来产生第二经采样恢复数据信号data_out。
图6A到图6B是根据本实用新型的实施例的在LED驱动设备100中的PLL电路405a和DLL电路405b的示意图。由PLL电路405a或DLL电路405b产生FIFO读出时钟信号SCLK1。XTALOSC 406产生到达PLL电路405a的输入时钟信号CLK,且PLL电路405a接收输入时钟信号CLK以根据输入时钟信号CLK与FIFO读出时钟信号SCLK1之间的第二相位差来产生FIFO读出时钟信号SCLK1,且PLL电路405a包含分频器。
在本实用新型的另一实施例中,XTAL OSC 406产生到达DLL电路405b的输入时钟信号CLK,且DLL电路405b接收输入时钟信号CLK以根据输入时钟信号CLK与FIFO读出时钟信号SCLK1之间的第三相位差来产生FIFO读出时钟信号SCLK1。
图5是根据本实用新型的实施例的在LED驱动设备100中的CDR电路202a的示意图。LED驱动器N中的CDR电路202a包含:鉴相器501,接收第N-1数据信号data_(N-1)和恢复时钟信号SCLK以根据第N-1数据信号data_(N-1)与恢复时钟信号SCLK之间的第一相位差来产生鉴相信号;鉴频器502,接收第N-1数据信号data_(N-1)和恢复时钟信号SCLK以根据第N-1数据信号data_(N-1)与恢复时钟信号SCLK之间的频率差来产生鉴频信号;压控振荡器(voltage-controlled oscillator;VCO)507或压控延迟线(voltage-controlled delayline;VCDL)507,根据鉴相信号与鉴频信号来产生恢复时钟信号SCLK;以及判决电路508,接收第N-1数据信号data_(N-1)和恢复时钟信号SCLK以根据第N-1数据信号data_(N-1)和恢复时钟信号SCLK来产生恢复数据信号DIN。
与分别在图2到图4中所绘示的LED驱动器101a到LED驱动器101c一样,LED驱动器N中的CDR电路202根据恢复时钟信号SCLK来进一步产生灰阶标度控制时钟信号GCLK以控制第N级LED N的灰阶标度。
根据以上实施例,介绍一种具有时钟嵌入式级联LED驱动器的LED驱动设备100,所述LED驱动设备100能够在没有公共时钟信号线的情况下进行数据传输,且因此避免因来自公共时钟信号线的较大寄生电容和公共时钟信号与级联LED驱动器中的每一个中的数据信号之间的偏斜而导致的对数据传输的速度的限制。使用LED驱动设备100,通过在没有公共时钟信号的情况下在LED驱动器中的每一个之间传输数据信号来降低芯片封装的成本和印刷电路板布线的复杂度,且因此提高数据信号的传输速度。
对本实用新型的优选实施方式进行了详述,但本实用新型不限定于特定的实施方式,可在权利要求书所记载的实用新型的主旨的范围内进行各种变形、变更。
Claims (24)
1.一种发光二极管驱动设备,其特征在于,包括:
多个发光二极管驱动器,其中第一级发光二极管驱动器接收初始数据信号且输出第一数据信号,第N级发光二极管驱动器接收第N-1数据信号且输出第N数据信号,且N是正整数,其中所述第N级发光二极管驱动器包括:
时钟数据恢复电路,根据所述第N-1数据信号来产生恢复时钟信号和恢复数据信号;以及
第一发射器,根据所述恢复时钟信号和所述恢复数据信号来输出所述第N数据信号。
2.根据权利要求1所述的发光二极管驱动设备,其特征在于,所述第N级发光二极管驱动器包括:
均衡器,接收所述第N-1数据信号且产生到达所述时钟数据恢复电路的均衡的数据信号;以及
第一寄存器,接收所述恢复数据信号和所述恢复时钟信号以对所述恢复时钟信号的时钟信号边缘处的所述恢复数据信号进行采样,以根据所述恢复数据信号的采样值和所述恢复时钟信号的所述时钟信号边缘来产生第一经采样恢复数据信号,
其中所述第一发射器接收所述第一经采样恢复数据信号且根据所述第一经采样恢复数据信号来输出所述第N数据信号。
3.根据权利要求2所述的发光二极管驱动设备,其特征在于,所述第N级发光二极管驱动器包括:
第二寄存器,接收错误信号和所述恢复时钟信号以对所述恢复时钟信号的时钟信号边缘处的所述错误信号进行采样,以根据所述错误信号的采样值和所述恢复时钟信号的所述时钟信号边缘来产生经采样错误信号,其中所述错误信号来自第N级发光二极管;以及
第二发射器,接收所述经采样错误信号且根据所述经采样错误信号来将错误回读信号输出到控制器,其中所述错误回读信号指示所述第N级发光二极管中的缺陷。
4.根据权利要求1所述的发光二极管驱动设备,其特征在于,所述第N级发光二极管驱动器包括:
均衡器,接收所述第N-1数据信号且产生到达所述时钟数据恢复电路的均衡的数据信号;
先进先出电路,接收所述恢复数据信号、所述恢复时钟信号以及先进先出读出时钟信号以对所述恢复时钟信号的时钟信号边缘处的所述恢复数据信号进行采样,以根据所述恢复数据信号的采样值和所述先进先出读出时钟信号的时钟信号边缘来产生第二经采样恢复数据信号;以及
参考时钟产生器,产生所述先进先出读出时钟信号,
其中所述第一发射器接收所述第二经采样恢复数据信号且根据所述第二经采样恢复数据信号来输出所述第N数据信号。
5.根据权利要求4所述的发光二极管驱动设备,其特征在于,所述参考时钟产生器包括:
晶体振荡器,产生输入时钟信号;以及
锁相环电路,接收所述输入时钟信号以根据所述输入时钟信号与所述先进先出读出时钟信号之间的第二相位差来产生所述先进先出读出时钟信号,其中所述锁相环电路包括分频器。
6.根据权利要求4所述的发光二极管驱动设备,其特征在于,所述参考时钟产生器包括:
晶体振荡器,产生输入时钟信号;以及
延迟锁相环电路,接收所述输入时钟信号以根据所述输入时钟信号与所述先进先出读出时钟信号之间的第三相位差来产生所述先进先出读出时钟信号。
7.根据权利要求1所述的发光二极管驱动设备,其特征在于,所述时钟数据恢复电路包括:
鉴相器,接收所述第N-1数据信号和所述恢复时钟信号以根据所述第N-1数据信号与所述恢复时钟信号之间的第一相位差来产生鉴相信号;
鉴频器,接收所述第N-1数据信号和所述恢复时钟信号以根据所述第N-1数据信号与所述恢复时钟信号之间的频率差来产生鉴频信号;
压控振荡器,根据所述鉴相信号和所述鉴频信号来产生所述恢复时钟信号;以及
判决电路,接收所述第N-1数据信号和所述恢复时钟信号以根据所述第N-1数据信号和所述恢复时钟信号来产生所述恢复数据信号。
8.根据权利要求1所述的发光二极管驱动设备,其特征在于,所述时钟数据恢复电路根据所述恢复时钟信号来进一步产生灰阶标度控制时钟信号以控制所述第N级发光二极管的灰阶标度。
9.根据权利要求1所述的发光二极管驱动设备,其特征在于,所述第N级发光二极管驱动器接收的所述第N-1数据信号包括以第一编码格式编码的第N-1显示数据信号与第N-1时钟信号。
10.根据权利要求9所述的发光二极管驱动设备,其特征在于,所述第N级发光二极管驱动器输出的所述第N数据信号包括以所述第一编码格式编码的第N显示数据信号与第N时钟信号。
11.一种发光二极管驱动器,其特征在于,包括:
时钟数据恢复电路,接收数据信号来产生恢复时钟信号和恢复数据信号;
数据存储器,用来存储所述恢复数据信号;以及
发射器,根据所述恢复时钟信号和所述恢复数据信号来输出下一级数据信号。
12.根据权利要求11所述的发光二极管驱动器,其特征在于,所述数据存储器为寄存器。
13.根据权利要求11所述的发光二极管驱动器,其特征在于,所述数据存储器为先进先出电路。
14.根据权利要求12所述的发光二极管驱动器,其特征在于,所述寄存器接收所述恢复数据信号和所述恢复时钟信号以对所述恢复时钟信号的时钟信号边缘处的所述恢复数据信号进行采样,以根据所述恢复数据信号的采样值和所述恢复时钟信号的所述时钟信号边缘来产生第一经采样恢复数据信号,其中所述发射器接收所述第一经采样恢复数据信号且根据所述第一经采样恢复数据信号来输出所述下一级数据信号。
15.根据权利要求14所述的发光二极管驱动器,其特征在于,所述寄存器接收错误信号和所述恢复时钟信号以对所述恢复时钟信号的时钟信号边缘处的所述错误信号进行采样,以根据所述错误信号的采样值和所述恢复时钟信号的所述时钟信号边缘来产生经采样错误信号,其中所述错误信号来自所述发光二极管驱动器对应的发光二极管。
16.根据权利要求15所述的发光二极管驱动器,其特征在于,所述发射器接收所述经采样错误信号且根据所述经采样错误信号来将错误回读信号输出到控制器,其中所述错误回读信号指示所述发光二极管中的缺陷。
17.根据权利要求13所述的发光二极管驱动器,其特征在于,所述先进先出电路接收所述恢复数据信号、所述恢复时钟信号以及先进先出读出时钟信号以对所述恢复时钟信号的时钟信号边缘处的所述恢复数据信号进行采样,以根据所述恢复数据信号的采样值和所述先进先出读出时钟信号的时钟信号边缘来产生第二经采样恢复数据信号。
18.根据权利要求17所述的发光二极管驱动器,其特征在于,所述先进先出读出时钟信号由参考时钟产生器产生,其中所述发射器接收所述第二经采样恢复数据信号且根据所述第二经采样恢复数据信号来输出所述下一级数据信号。
19.根据权利要求18所述的发光二极管驱动器,其特征在于,所述参考时钟产生器包括:
晶体振荡器,产生输入时钟信号;以及
锁相环电路,接收所述输入时钟信号以根据所述输入时钟信号与所述先进先出读出时钟信号之间的第一相位差来产生所述先进先出读出时钟信号,其中所述锁相环电路包括分频器。
20.根据权利要求18所述的发光二极管驱动器,其特征在于,所述参考时钟产生器包括:
晶体振荡器,产生输入时钟信号;以及
延迟锁相环电路,接收所述输入时钟信号以根据所述输入时钟信号与所述先进先出读出时钟信号之间的第二相位差来产生所述先进先出读出时钟信号。
21.根据权利要求11所述的发光二极管驱动器,其特征在于,所述时钟数据恢复电路包括:
鉴相器,接收上一级数据信号和所述恢复时钟信号以根据所述上一级数据信号与所述恢复时钟信号之间的第三相位差来产生鉴相信号;
鉴频器,接收所述上一级数据信号和所述恢复时钟信号以根据所述上一级数据信号与所述恢复时钟信号之间的频率差来产生鉴频信号;
压控振荡器,根据所述鉴相信号和所述鉴频信号来产生所述恢复时钟信号;以及
判决电路,接收所述上一级数据信号和所述恢复时钟信号以根据所述上一级数据信号和所述恢复时钟信号来产生所述恢复数据信号。
22.根据权利要求11所述的发光二极管驱动器,其特征在于,所述时钟数据恢复电路根据所述恢复时钟信号来进一步产生灰阶标度控制时钟信号以控制所述发光二极管驱动器对应的发光二极管的灰阶标度。
23.根据权利要求11所述的发光二极管驱动器,其特征在于,所述发光二极管驱动器接收的所述数据信号包括以第一编码格式编码的显示数据信号与时钟信号。
24.根据权利要求23所述的发光二极管驱动器,其特征在于,所述发光二极管驱动器输出的所述下一级数据信号包括以所述第一编码格式编码的下一级显示数据信号与下一级时钟信号。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962885830P | 2019-08-13 | 2019-08-13 | |
US62/885,830 | 2019-08-13 | ||
US16/841,686 US20210049952A1 (en) | 2019-08-13 | 2020-04-07 | Light-emitting diode driving apparatus |
US16/841,686 | 2020-04-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212486838U true CN212486838U (zh) | 2021-02-05 |
Family
ID=74452197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021672768.0U Withdrawn - After Issue CN212486838U (zh) | 2019-08-13 | 2020-08-12 | 发光二极管驱动设备与发光二极管驱动器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212486838U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112399663A (zh) * | 2019-08-13 | 2021-02-23 | 联咏科技股份有限公司 | 发光二极管驱动设备与发光二极管驱动器 |
US11545081B2 (en) | 2019-08-13 | 2023-01-03 | Novatek Microelectronics Corp. | Light-emitting diode driving apparatus and light-emitting diode driver |
-
2020
- 2020-08-12 CN CN202021672768.0U patent/CN212486838U/zh not_active Withdrawn - After Issue
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112399663A (zh) * | 2019-08-13 | 2021-02-23 | 联咏科技股份有限公司 | 发光二极管驱动设备与发光二极管驱动器 |
US11545081B2 (en) | 2019-08-13 | 2023-01-03 | Novatek Microelectronics Corp. | Light-emitting diode driving apparatus and light-emitting diode driver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112399663B (zh) | 发光二极管驱动设备与发光二极管驱动器 | |
US8588281B2 (en) | Transceiver having embedded clock interface and method of operating transceiver | |
US8446988B2 (en) | System and method for selectively performing single-ended and differential signaling | |
US7756232B2 (en) | Clock and data recovery circuit | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
CN212486838U (zh) | 发光二极管驱动设备与发光二极管驱动器 | |
US7978802B1 (en) | Method and apparatus for a mesochronous transmission system | |
US20070073943A1 (en) | Serial-to-parallel conversion/parallel-to-serial conversion/ FIFO unified circuit | |
US7446680B2 (en) | Serial-to-parallel converter circuit and parallel-to-serial converter circuit | |
US7676011B2 (en) | Data recovery apparatus and method for reproducing recovery data | |
JP5286845B2 (ja) | データリカバリ回路 | |
CN1302477A (zh) | 时钟生成电路、串/并变换器、并/串变换器及半导体装置 | |
US7990295B2 (en) | Data transfer apparatus | |
US11545081B2 (en) | Light-emitting diode driving apparatus and light-emitting diode driver | |
US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
US8929467B1 (en) | Circuits and methods for one-wire communication bus of using pulse-edge for clock and pulse-duty-cycle for data | |
US20070230646A1 (en) | Phase recovery from forward clock | |
CN100524449C (zh) | 数据恢复装置与方法 | |
KR100833604B1 (ko) | 패리티 에러 검출 회로 | |
JPWO2009069244A1 (ja) | 送信方法および送信装置 | |
US8718215B2 (en) | Method and apparatus for deskewing data transmissions | |
US11057135B2 (en) | Transmitter, receiver, and clock transfer method | |
US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
EP2930874A1 (en) | Asymmetric duplex transmission device and switching system thereof | |
EP2164215A1 (en) | Method and device for serial transmission of digital data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20210205 Effective date of abandoning: 20230606 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20210205 Effective date of abandoning: 20230606 |