CN1891018A - 印刷电路板、其制造方法以及电路装置 - Google Patents

印刷电路板、其制造方法以及电路装置 Download PDF

Info

Publication number
CN1891018A
CN1891018A CNA2004800361911A CN200480036191A CN1891018A CN 1891018 A CN1891018 A CN 1891018A CN A2004800361911 A CNA2004800361911 A CN A2004800361911A CN 200480036191 A CN200480036191 A CN 200480036191A CN 1891018 A CN1891018 A CN 1891018A
Authority
CN
China
Prior art keywords
metal layer
wiring diagram
circuit board
pcb
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800361911A
Other languages
English (en)
Inventor
片冈龙男
明石芳一
井口裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34656232&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1891018(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1891018A publication Critical patent/CN1891018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5152—Plural diverse manufacturing apparatus including means for metal shaping or assembling with turret mechanism
    • Y10T29/5154—Plural diverse manufacturing apparatus including means for metal shaping or assembling with turret mechanism tool turret
    • Y10T29/5164—Screw operated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明的印刷电路板的制造方法，包括在绝缘薄膜的至少一面淀积基底金属以形成基底金属层，并再淀积铜或铜合金以形成导电金属层的步骤，经蚀刻选择性地去除通过上述步骤形成的表面金属层以形成布线图的步骤，和用可熔解或钝化形成该基底金属层的金属的处理液处理该基底金属层的步骤。本发明的印刷电路板包括，绝缘薄膜和在该绝缘薄膜的至少一面上形成的布线图，该布线图包括淀积在绝缘薄膜表面上的基底金属层和导电金属层，形成布线图的基底金属层在宽度方向突出于形成布线图的导电金属层。根据本发明，可以去除大部分形成基底金属层的金属，且残留的少量形成基底金属层的金属被钝化，从而几乎没有明显的迁移，能得到可靠性非常高的印刷电路板。

Description

印刷电路板、其制造方法以及电路装置
技术领域
本发明涉及一种在绝缘薄膜的表面，不借助粘合剂直接形成布线图的印刷电路板，以及制造该印刷电路板的方法和安装有电子元器件的电路板。尤其涉及，由构成基板的绝缘薄膜和，在该绝缘基板的表面上形成的金属层构成的两层结构的基板构成的印刷电路板以及其制造方法和安装有电子元器件的电路装置。
背景技术
一直以来，使用在聚酰亚胺薄膜等绝缘薄膜的表面上利用粘合剂层叠了铜箔的覆铜层压板而制造电路板。
上述覆铜层压板是通过在表面有粘合剂层的绝缘薄膜上，进行热压铜箔加工而获得。因此，在生产这种覆铜层压板时，必须单独使用保管铜箔。但是，铜箔越薄其拉伸强度越弱，可以单独使用保管的铜箔的下限厚度为9～12μm左右，在使用比此更薄的铜箔时，就需使用例如带有支撑体的铜箔等，其使用管理变成非常繁琐。另外，使用在绝缘薄膜的表面利用粘合剂粘贴了上述薄铜箔的覆铜层压板形成布线图时，由于为了粘贴铜箔而使用的粘合剂的热收缩，使得印刷电路板产生反变形。特别是伴随着电子元器件的小型化和轻型化，印刷电路板也向薄型和轻型化发展，由绝缘薄膜、粘合剂以及铜箔构成的三层结构的覆铜层压板逐渐无法适应这样的印刷电路板。
因此，代替上述三层结构的覆铜层压板，现在使用在绝缘薄膜的表面上直接层叠金属层的两层结构的层压板。这种两层结构的层压板，是在聚酰亚胺薄膜等绝缘薄膜的表面，通过非电解镀层法、蒸镀法以及阴极溅镀法等淀积基层金属而生产。并且，在如上所述淀积的金属的表面，比如可以附着铜镀层后，涂上感光胶，经过曝光、显影，然后通过蚀刻形成所需布线图。特别是两层结构的层压板，因金属(例如、铜)层薄，适于生产形成的布线图间距宽度不足30μm的非常细微的布线图。
因此，在专利文献1(特开2003-188495号公报)中，公开了一种印刷电路板的制造方法的发明，包括使用干式制膜法在聚酰亚胺树脂薄膜上形成的第1金属层和，通过镀层法在第1金属层上形成具有导电性的第2金属层的金属镀层聚酰亚胺薄膜上，通过蚀刻形成图形的印刷电路板的制造方法，其特征在于，在所述蚀刻之后，使用氧化剂对蚀刻表面进行清洗。另外，在该专利文献1的具体实施例5中记述了等离子蒸镀10nm厚的镍铬合金，然后用镀层法淀积厚度为8μm的铜的实施例。
但是，在所述专利文献1记载的方法中，通过蚀刻形成图形之后，使用氧化剂对在聚酰亚胺树脂薄膜表面的第1金属层进行处理，但由于这种使用氧化剂的处理会残留大量的所述第1金属，并且也没有进行其充分的钝化，因此，在恶劣的环境中，比较短的时间内就会发生短路等。再有，在所述专利文献1中，对形成第1金属层的金属全部用氧化剂进行处理，但由于这些金属中也存在不易氧化的物质，所以无法在布线图之间得到良好的绝缘性。另外，在专利文献1采取的处理中，由于有少量的残留金属不容易被钝化，所以在制造当时布线图之间的绝缘电阻显示良好的数值，但比如在连续施加电压1000个小时以上之后的绝缘电阻，会出现比施加电压之前的数值变低的倾向。
另外，在专利文献2(特开2003-282651号公报)的[0004]、[0005]段中记载了，为了确保柔性绝缘薄膜和布线图之间的粘合强度，在柔性绝缘薄膜2的表面，设置由铜和铜以外的金属的合金形成的金属层1，用在该金属层1的表面配置了铜箔的合成板来制造柔性电路板的方法。另记述了这种使用合成板形成的布线图的导线部分，如图5所示，金属层1作为未去除部分残留在周边的下部，由于该未去除部分的原因，形成了镀层金属的异常淀积6，从该镀层金属异常淀积6的部分生出锡结晶成为“金属须”，从而在布线图中发生短路。即，在专利文献2中，如果直接在为确保布线图的粘合强度而设置的金属层1的表面上形成镀锡层，由于会从形成的镀锡层产生金属须，因此如[0023]段所述，将该金属层1完全去除。
但是，从布线图的***将上述金属层1完全去除是极其困难的，在专利文献2记载的方法中，仍然有少量的金属层1残留在布线图***的下部，由于这些残留金属层1的原因，无法完全防止从淀积的镀锡层产生金属须。
专利文献1：特开2003-188495号公报
专利文献2：特开2003-282651号公报
因此可发现，若使用如上所述的两层构造的层压板形成布线图，则在比较短的时间内布线图间的绝缘性将会受到损坏。
分析上述现象，其问题的原因在于，使用两层构造的层压板形成的布线图，由直接配置在绝缘薄膜的表面上的第1金属层(基底层)，和形成在该第1金属层上的铜层组成，由于铜层和其下部的第1金属层，变得容易产生迁移，在相邻的布线图间，因迁移而在短期内发生短路。
发明内容
本发明的目的在于提供一种不易发生如上述由于迁移引起的短路，能够长期维持电流稳定状态的印刷电路板的制造方法。
另外，本发明的目的还在于提供一种具有通过上述方法制造的特殊构造，且不易发生由迁移等引起的短路的印刷电路板。
本发明的印刷电路板的制造方法，包括，在绝缘薄膜的表面上淀积基底金属形成基底金属层，并在该基底金属层的表面上淀积铜等导电性金属的步骤，和经蚀刻有选择地去除上述步骤形成的表面金属层(基底金属层和导电金属层的层压板)以形成布线图的步骤，其特征在于，
在通过蚀刻有选择地去除所述表面金属层以形成布线图之后，对该基底金属层用可以溶解和/或钝化形成该基底金属层的金属的处理液进行处理。
即，本发明的印刷电路板的制造方法，包括，在绝缘薄膜的至少一面上淀积基底金属形成基底金属层，并在该基底金属层的表面再淀积铜或者铜合金形成导电金属层的步骤，经蚀刻有选择地去除形成的基底膜金属层以形成布线图的步骤，，其特征在于，
在通过蚀刻有选择地去除所述基底膜的金属层以形成布线图之后，对该基底金属层用可以溶解和/或钝化形成该基底金属层的金属的处理液进行处理。
例如根据上述制造方法得到的本发明的印刷电路板，其特征在于，包括绝缘薄膜，和在该绝缘薄膜的表面形成的布线图；该布线图包括：淀积的基底金属层，和在该基底金属层的表面淀积的铜层等导电金属层；该布线图的宽度方向横截面上的基底金属层的上端部，在宽度方向突出于淀积在该基底金属层的表面的导电金属层的下端部。
即，本发明的印刷电路板，其特征在于，具有绝缘薄膜，和在该绝缘薄膜的至少一面上形成的布线图；该布线图包括：在绝缘薄膜的表面形成的基底金属层，和在该基底金属层的表面形成的导电金属层；形成所述布线图的基底金属层，在宽度方向突出于形成所述布线图的导电金属层。
再有，本发明的印刷电路板，优选为，所述导电金属层具有与掩模图形大致相同的形态，且布线图和绝缘薄膜通过在导电金属层构成的布线图的下端下方并在该布线图周围形成的、在宽度方向突出于导电金属层的基底金属层结合。
再有，当形成布线图的绝缘薄膜的表面上残留有基底金属时，优选为对该基底金属的暴露面钝化。通过对布线图周围的基底金属层进行钝化，就不会从形成在该基底金属层表面上的镀层产生金属须。
另外，本发明的电路装置，其特征在于，在所述印刷电路板上安装有电子元器件。
本发明，包括：在绝缘薄膜的表面通过如阴极溅镀法等形成基底金属层(基底层或者第1金属层)，然后在该基底金属层的表面，通过如镀层法淀积铜等导电金属，在该导电金属的表面涂上感光胶，经过曝光、显影，将硬化的感光胶作为掩模材料，有选择地蚀刻铜箔形成所需布线图，然后通过使用可以溶解和/或钝化在绝缘薄膜表面上形成的、形成该基底金属层的金属的浸蚀液进行处理，可以大体上去除存在于布线之间的形成基底金属层的金属的步骤；和对在布线之间残留的少量形成基底金属层的金属，以及在导电金属层周围的轮廓状突出的基底金属层的表面进行氧化处理，使被其氧化膜覆盖的基底金属表面，即使在高温高湿的环境中或者在酸等溶液中也不离子化的钝化步骤。通过上述处理，能够得到明显地不易发生迁移等，绝缘电阻值高、非常可靠的印刷电路板。
附图说明
图1为制造本发明的印刷电路板过程中的基板截面示意图。
图2为制造本发明的印刷电路板过程中的基板截面示意图。
图3为有选择地蚀刻铜层形成所需布线图时的示意图。
图4为有选择地蚀刻铜层形成所需布线图时的示意图。
图5为去除基底金属层之后，经显微蚀刻的布线图的截面图。
图6为去除基底金属层之后，经显微蚀刻的布线图的截面图。
图7为在本发明的印刷电路板上形成的布线图的SEM照片。
图8为图7所示的SEM照片的说明示意图。
附图标记
11  绝缘薄膜
13  基底金属层(第1金属层、基底层)
15  阴极溅镀铜层
17  镀导电金属层(保留的导电金属层)
20  导电金属层(铜层)
22  由感光性树脂形成的所需图形
23  基底金属层的侧面
25  基底金属层的下端部
26  基底金属层的上端部(Ni、Cr合金突出部)
具体实施方式
下面，对本发明的印刷电路板，按照制造方法进行详细的说明。
图1及图2为制造本发明的印刷电路板过程中的基板截面示意图。
如图1、图2所示，本发明的印刷电路板的制造方法，作为基底膜，使用由在绝缘薄膜的至少一面上形成的基底金属层12和导电金属层20形成的金属层而形成的薄膜，有选择地蚀刻形成在该表面上的金属层以形成布线图。该金属层，可以形成在绝缘薄膜的一个面上，也可以形成在绝缘薄膜的两面上。
以下，以在绝缘薄膜的一面上形成金属层作为示例叙述本发明的印刷电路板的制造方法。如图1(a)、图2(a)所示，本发明的印刷电路板的制造方法，在绝缘薄膜11的至少一个表面上淀积金属，形成基底金属层13。本发明中使用的绝缘薄膜11，可以列举的有：聚酰亚胺薄膜、聚酰亚胺酰胺薄膜、聚酯、聚苯硫醚、聚醚亚胺以及液晶聚合物等。即，这些绝缘薄膜11，不会由于形成基底金属层13时产生的热量而发生变形，并且，具有不被蚀刻时使用的蚀刻溶液或者清洗时使用的碱溶液侵蚀程度的耐酸、耐碱性，还具有不会由于形成基底金属层13等时的加热而产生变形程度的耐热性。作为具有上述特性的绝缘薄膜11，优选聚酰亚胺薄膜。
上述绝缘薄膜11，通常平均厚度为7～150μm，优选平均厚度为7～50μm，更优选的平均厚度为15～40μm。本发明的印刷电路板及其制造方法，由于是适用于制造薄型基板，因此优选使用更薄的聚酰亚胺薄膜。并且，为了提高下述基底金属层13的粘合性，也可对上述绝缘薄膜11的表面，进行使用肼、KOH溶液等的粗化处理以及等离子处理等。
在上述绝缘薄膜的表面，如图1(b)以及图2(b)所示，形成基底金属层13。该基底金属层13，形成在绝缘薄膜11的至少一个面上，是为提高形成在该基底金属层13的表面上的导电金属层20和绝缘薄膜11的粘合性。
作为形成上述基底金属层13的金属的示例，可以列举的有：铜、铬、钼、钨、硅、钯、钛、钒、铁、钴、锰、铝、锌、锡以及钽等。这些金属可以单独或者组合使用。在这些金属中优选为使用镍、铬或者它们的合金形成基底金属层13。所述基底金属层13优选在绝缘薄膜11的表面使用蒸镀法以及阴极溅镀法等干式制膜法而获得。所述基底金属层的厚度，通常在1～100nm，优选在2～50nm范围内。该基底金属层13是为稳定地形成该层上的导电金属层20，其优选为，以使基底金属的一部分物理性切入绝缘薄膜表面程度的运动能量与绝缘薄膜碰撞而形成。
因此，在本发明中，基底金属层13的尤其优选为如上所述的基底金属的阴极溅镀层。
如上所述，形成基底金属层13之后，如图1(c)所示，在该基底金属层13的表面直接形成铜层等导电金属层20。该导电金属层可以通过镀层法，如电解镀层法或者非电解镀层法等形成。
或，在本发明中，形成所述基底金属层13之后，在该基底金属层13的表面上形成导电金属层20之前，如图1(c)所示，可以使用与在所述基底金属层13的表面，使用与直接形成的导电金属层(如铜层)相同的金属，与形成基底金属层13相同的方法形成阴极溅镀铜层15。例如使用镍及铬，通过阴极溅镀法制造基底金属层时，作为在该基底金属层13的表面上的导电金属层形成的导电金属层20的一部分，可以通过阴极溅镀法形成铜层15，然后在这样形成的阴极溅镀铜层15的上面接着形成导电金属层20的保留层17。此时的阴极溅镀铜层15的厚度通常为10～2000nm，优选为20～500nm。另外，基底金属层13的平均厚度和阴极溅镀铜层15的厚度比例，通常在1∶20～1∶100，优选在1∶25～1∶60范围内。
如上所述，在形成阴极溅镀铜层15之后，如图1(d)所示，在该阴极溅镀铜层15的表面接着形成保留的导电金属层作为导电金属层20。在图1(d)中，用序号17表示在此接着层压的、保留的、导电金属层(例如：铜层或者铜合金层)。
所述序号17的导电金属层也可以用阴极溅镀法以及蒸镀法等方法形成，但优选为通过电解镀层法或者非电解镀层法等镀层法形成。即，镀导电金属层17需要具有形成布线图所必需的厚度，因此，通过电解镀层法或者非电解镀层法等镀层法，可以有效地淀积导电性金属。这样形成的电镀导电金属层17的平均厚度，通常在0.5～40μm，优选在0.5～17.5μm，更优选在1.5～11.5μm范围内，并且，所述阴极溅镀铜层15和该镀导电金属层17的合计总厚度通常在1～40μm，优选在1～18μm，更优选在2～12μm范围内。其中，在此形成的阴极溅镀铜层15和电镀导电金属层17，当通过镀层法形成的导电金属层是镀铜层时，在镀导电金属层17形成之后，从其横截面的构造中要分辨出两者的边界是极其困难的，从而在本发明中，在不需要特别区别两者的记述中，将两者统称为导电金属层20。
如上所述在形成导电金属层20之后，如图1(e)及图2(e)所示，在导电金属层20的导电金属的表面涂上感光性树脂，然后将该感光性树脂进行曝光以及显影，形成由感光性树脂形成的所要布线图22。在此可使用的感光树脂，可以是通过光的照射会硬化的感光性树脂，也可以是通过光的照射会使树脂软化的感光性树脂。
如上所述，将使用感光性树脂形成的图形22作为掩模材料，如图1(f)、图2(f)、图3以及图4所示，有选择地蚀刻导电金属层20，形成所需布线图。
这里使用的蚀刻剂是针对导电性金属，特别是铜的蚀刻剂，作为这种导电性金属蚀刻剂，比如有：主要成分为氯化二铁的蚀刻液、主要成分为氯化二铜的蚀刻液以及硫酸+二氧化氢等蚀刻液，这些针对导电性金属的蚀刻液，能够以出色的选择性蚀刻导电金属层20，以形成布线图，同时，对于在该导电金属层20和绝缘薄膜11之间的基底金属13也具有相当强的蚀刻能力。因此，使用如上所述的导电性金属蚀刻剂进行蚀刻时，如图1(f)以及图2(f)、图3、图4所示，可以将基底金属层13蚀刻到以数nm程度的极薄层保留在绝缘薄膜11的表面。即，如图3、图4所示，在由导电性金属形成的布线图的周围，基底金属层具有和导电性金属的下面基本相同的厚度，但在布线图之间就变成了极薄层。
其中，在形成布线图时，硬化感光性树脂形成的所需图形22，经过上述蚀刻步骤之后，下一个处理步骤中进行显微蚀刻处理之前，例如通过碱清洗等进行去除。
本发明中，优选在如下面所述的，在用规定的处理液处理基底金属层13之前，蚀刻(例如酸洗)形成布线图的导电金属层20的表面或序号为13的基底金属，然后进行去除表面上的氧化物膜等的显微蚀刻(微蚀)。
这种显微蚀刻可以是通常使用的蚀刻液，例如，可以使用过硫酸钾(K2S2O8)溶液、HCl溶液或形成所述布线图时使用的蚀刻液。但是，由于如果与蚀刻液接触的时间过长，形成布线图的导电性金属的铜的溶解量就变多，使得布线图自身变得太细，因此在液体温度为20～60℃的情况下，该显微蚀刻时的蚀刻液&布线图的接触时间通常为2～60秒，优选为10～45秒左右。
本发明中，进行如上所述有选择地蚀刻导电性金属20之后，进行显微蚀刻，然后，如图1(g)、图2(g)、图5以及图6所示，用可以溶解和/或钝化形成基底金属层13的金属的处理液进行处理。如上所述，该基底金属层13通过单独或者组合使用铜、镍、铬、钼、钛、钒、铁、钴、铝、锌、锡以及钽而形成。在本发明中，用可以溶解或者钝化这些金属的处理液进行处理。例如，使用镍以及铬形成基底金属层的场合，对于镍，例如可以使用浓度分别为5～15％左右的硫酸·盐酸混合溶液，另外，对于铬，例如可以使用高锰酸钾+KOH水溶液、重铬酸钾水溶液以及高锰酸钠+NaOH水溶液。在本发明中，使用高锰酸钾+KOH水溶液的场合，高锰酸钾的浓度通常为10～60克/升，优选为25～55克/升，KOH的浓度通常为10～30克/升。在本发明中，使用如上所述的溶液进行的处理时，处理温度通常为40～70℃，处理时间通常为10～60秒。
如上所述在本发明中，对应形成的基底金属层13中含有的金属，使用能够溶解这些金属的蚀刻液，该蚀刻液具有当这些金属有微量残留时，能够钝化这些金属的性能。
特别是在本发明中，所述基底金属层13优选是至少用两种不同的金属形成的合金层，或者是至少两种不同的金属分别单独地层叠的层压板，或者是由不同的金属构成的合金的层压板。在本发明中，例如使用镍和铬形成基底金属层13时，该基底金属层13优选为由镍和铬的合金形成的层，或者，由镍层和铬层形成的层压板。
如上所述通过使用对应于形成基底金属层13的金属的处理液，如图1(g)、图2(g)、图5、图6所示，去除或者钝化绝缘薄膜11上的基底金属层13。因此，经过上述步骤，形成的布线图成为通电性分别独立的状态。再有，通过这样的处理，由于钝化了布线图的层叠在绝缘薄膜11上的基底金属层13的侧面端部23，可以防止来自该基底金属层13的侧面端部23的迁移。
其中，在处理含有镍以及铬的基底金属层13的过程中，优选将镍以及铬全都钝化，并且溶解存在于布线图之间(线路之间)的铬层的同时，钝化未被溶解的少量的残余铬。
如上所述得到的印刷电路板的布线图，如图7以及图8所示，布线图的宽度方向的截面上的基底金属层13的上端部26，成为具有在导电金属层20的下端部25、在图形的周围形成轮廓状的构造。即，虽然导电金属层20被蚀刻了，但由于基底金属层13不容易被蚀刻，因此在形成的布线图的宽度方向的截面上，导致基底金属层13的上端部26的宽度，比由导电金属层20形成的布线图的下端部28的宽度大。这样基底金属层13的上端部26在宽度方向突出于导电金属层20。即，布线图，如图7以及图8所示，在绝缘薄膜11的表面上形成由基底金属层13和导电金属层20构成的布线图，并且，基底金属层13围绕形成该布线图的导电金属层20的周围，呈轮廓状突出于导电金属层20而形成。如上所述，导电金属层具有和掩模图形大致相同的形态，且布线图和绝缘薄膜通过在导电金属层构成的布线图的下端下方并在该布线图周围形成的、在宽度方向突出于导电金属层的基底金属层结合。通过这样在导电金属层的下端下方的周围、在宽度方向突出于导电金属层形成基底金属层，增大了导电金属层的导电性金属离子(例如Cu离子)到达绝缘薄膜层的距离，并且由于后叙的镀锡层更加可靠地密封了导电金属层和基底金属层之间的边界，能够抑制导电性金属离子向绝缘薄膜表面扩散。
通过上述在宽度方向上突出于导电金属层、经钝化的基底金属形成的、呈如上所述的轮廓状的基底金属层13以钝化的状态被保留。因如上所述将布线图周围的基底金属层进行钝化并保留，所以即使在该钝化的基底金属层的表面上形成镀锡层，也不会从该镀层产生金属须，因此，本发明的印刷电路板，不会发生从这些部分长出金属须而引起的短路。
具有上述截面构造的本发明的印刷电路板，基底金属层13的上端部的宽度26，相对于导电性金属20的下端部的宽度25，通常在1.001倍～1.5倍，优选在1.01倍～1.25倍的范围内，通过此可以有效地防止迁移等的发生。
本发明的印刷电路板，在上述绝缘薄膜的表面层叠有：通过阴极溅镀等形成的基底金属层，和由与形成该基底金属层的金属特性不同的金属形成的导电金属层(例如：通过电镀法形成的铜层，或者阴极溅镀铜层和在其上形成的镀铜层)，通过选择地蚀刻该层叠的导电金属层，形成由导电金属层形成的布线图，然后，通过显微蚀刻处理，主要处理导电金属层的表面，接着，通过用可以溶解和/或钝化形成基底金属层的金属的处理液进行处理，溶解并去除大部分在布线图之间露出的形成基底金属层的金属，然后通过对经过上述处理仍然没有溶解而残余的极少的金属(例如，铬)进行钝化而形成。特别是，本发明的印刷电路板，通过阴极溅镀多种金属形成基底金属层，为了蚀刻这样形成的基底金属层，在酸洗之后，通过例如使用氧化性处理液对经过酸洗也未除去而残余的形成基底金属层的金属进行钝化，增大绝缘电阻值，并且不易发生短路等，能够得到可靠性高的印刷电路板。
特别是本发明的印刷电路板，迁移等不易发生，连续长时间施加电压后的绝缘电阻，和施加电压之前的高的绝缘电阻之间没有实质上的变化，作为印刷电路板，具有非常高的可靠性。
本发明的印刷电路板，适用于具有布线图(或者导线)的宽度小于等于30μm，优选为宽度为25～5μm的布线图，另外具有布线间距距离小于等于50μm，优选间距距离为40～10μm的印刷电路板。这些印刷电路板包括：印刷电路板(PWB)、TAB(Tape Automated Bonding)带、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball GridArray)、μ-BGA(μ-Ball Grid Array)、FPC(Flexible Printed Circuit)等。另外，在上述的说明中，本发明的印刷电路板是在绝缘薄膜的表面形成布线图的，另也可以在该布线图的一部分安装电子元器件。
在上述印刷电路板上，最好再形成一层焊料保护膜，在电镀处理端子部分之后，通过安装电子元器件形成电路板。
其中，对上述布线图可以进行镀层处理。在此可以采用的镀层包括：镀锡、镀金、镀镍金、镀焊料以及镀无铅焊料。其中，进行上述镀层处理时，在涂焊料保护膜之前，在布线图上形成一层薄薄的镀层，在该薄薄的镀层上形成焊料保护膜层，也可以接着对从焊料保护膜层露出的连接端子再次实施镀层处理。经过上述处理的镀层的厚度，可以根据镀层类型适当选择，但镀层的合计总厚度，在非电解镀锡时设置为，通常在0.2～0.8μm，优选在0.3～0.6μm范围内。
(具体实施例)
下面，将对本发明的印刷电路板及其方法，具体举例进行说明，但本发明并不仅限于此。
并且，以下记述的具体实施例以及比较例中的绝缘电阻值，全部是在恒温恒湿槽外的常温下的测定值。
实施例1
通过反溅镀对平均厚度为75μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件***极溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层使用。
即，阴极溅镀的条件设定为，将75μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa下，处理10分钟，放气后在100℃×0.5Pa下，进行铬镍合金的溅镀。
在如上所述形成的基底金属层上，接着在100℃×0.5Pa的条件下溅镀铜，形成平均厚度为300nm的阴极溅镀铜层。
在经上述处理形成的溅镀铜层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(电镀铜层)。
在上述形成的导电金属层的铜层的表面涂上感光性树脂，经过曝光、显影，形成布线间距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有HCl：100克/升，浓度为12％的氯化二铜蚀刻液，蚀刻铜层30秒制成布线图。
在剥离作为掩模材料使用的、由曝光、显影的感光性树脂形成的图形之后，使用K2S2O8+H2SO4溶液作为显微蚀刻液进行30℃×10秒的处理，酸洗铜层表面以及基底金属层(Ni-Cr合金)表面。
然后，使用浓度为40克/升的高锰酸钾+浓度为20克/升的KOH蚀刻液，用40℃×1分钟钝化Ni-Cr合金突出部26，接着，尽可能地溶解残留在线间的少量的铬，同时，将没有完全除去的铬钝化为氧化铬。然后，接着进行水洗。
接着，进行厚度为0.5μm的非电解镀Sn处理，加热形成设定的纯Sn层。在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板进行施加40V电压、1000小时的接通试验(HHBT)。该接通试验是一种加速(老化)试验，发生短路的时间，例如绝缘电阻值到达不足1×108Ω的时间不满1000小时的，不能作为普通基板使用。另外，绝缘可靠性试验之前的绝缘电阻与比较例进行比较则，其值比较高、为5×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为2×1014Ω，两者之间没有伴随施加电压的绝缘电阻的实质性差异。
结果表示在表1中。
实施例2
通过反溅射对平均厚度为75μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件***极溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层使用。
即，阴极溅镀的条件设定为，将75μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa下，处理10分钟，放气后在100℃×0.5Pa下，进行铬镍合金的溅镀。
在经过上述处理形成的基底金属层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(电镀铜层)。
在上述形成的导电金属层的铜层的表面涂上感光性树脂，经过曝光、显影，形成布线间距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有HCl：100克/升，浓度为12％的氯化二铜蚀刻液，蚀刻铜层30秒制成布线图。
在剥离作为掩模材料使用的、由曝光、显影的感光性树脂形成的图形之后，使用K2S2O8+H2SO4溶液作为显微蚀刻液进行30℃×10秒的处理，酸洗铜层表面以及基底金属层(Ni-Cr合金)表面。
然后，使用浓度为40克/升的高锰酸钾+浓度为20克/升的KOH蚀刻液，用40℃×1分钟钝化Ni-Cr合金突出部26，接着，尽可能地溶解残留在线间的少量的铬，同时，将没有完全除去的铬钝化为氧化铬。
图7为经过上述处理形成的布线图的电子显微镜照片的一个示例。图8是图7所示的电子显微镜照片的迹线图，在聚酰亚胺薄膜的绝缘薄膜11的表面形成由基底金属层13和导电金属层20形成的布线图，在该布线图的周围，基底金属层呈轮廓状突出而形成，该基底金属层13的表面已被钝化。
对上述形成的布线图，接着进行厚度为0.5μm的非电解镀Sn处理，加热形成设定的纯Sn层。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板进行施加40V电压、1000小时的接通试验(HHBT)。并且，绝缘可靠性试验之前的绝缘电阻显示很高的值、为5×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为2×1014Ω，两者之间没有发生伴随施加电压的绝缘电阻的实质性差异。
结果表示在表1中。
实施例3
在实施例1上，使用平均厚度为38μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)，通过反溅射粗化处理聚酰亚胺薄膜的一个表面之后，与实施例1同样，阴极溅镀镍铬合金形成平均厚度为30nm的铬镍合金层(基底金属层)作为基底金属层使用。
在如上所述形成的基底金属层上，与实施例1同样，溅镀铜，形成平均厚度为200nm的阴极溅镀铜层。
在如上所述形成的溅镀铜层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(导电金属层)。
在上述形成的电解铜层的表面涂上感光性树脂，经过曝光、显影，形成布线间距为30μm的梳状电极的图形，将该图形作为掩模材料，使用含有HCl：100克/升，浓度为12％的氯化铜蚀刻液，蚀刻铜层30秒制成布线图。
然后，使用HCl溶液作为显微蚀刻液，进行40℃×15秒的处理，酸洗铜层表面以及基底金属层(Ni-Cr合金)表面。
然后，使用浓度为40克/升的高锰酸钾+浓度为20克/升的KOH蚀刻液，用40℃×1分钟钝化Ni-Cr合金突出部26，接着，尽可能地溶解残留在线间的少量的铬，同时，将没有完全除去的铬钝化为氧化铬。
接着，进行厚度为0.5μm的非电解镀Sn处理，加热形成设定的纯Sn层。在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板进行施加40V电压、1000小时的接通试验。另外，绝缘可靠性试验之前的绝缘电阻与比较例进行比较的结果，其值比较高、为7×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为9×1013Ω，两者之间没有伴随施加电压的绝缘电阻的实质性差异。
结果表示在表1中。
实施例4
在实施例2上，使用平均厚度为38μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)，通过反溅镀粗化处理聚酰亚胺薄膜的一个表面之后，与实施例1同样，阴极溅镀镍铬合金形成平均厚度为30nm的铬镍合金层(基底金属层)作为基底金属层使用。
在如上所述形成的阴极溅镀层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(导电金属层)。
在上述形成的电解铜层的表面涂上感光性树脂，经过曝光、显影，形成布线间距为30μm的梳状电极的图形，将该图形作为掩模材料，使用含有HCl：100克/升，浓度为12％的氯化铜蚀刻液，蚀刻铜层30秒制成布线图。
然后，使用HCl溶液作为显微蚀刻液，进行40℃×15秒的处理，酸洗铜和基底金属层(Ni-Cr合金)。
然后，使用浓度为40克/升的高锰酸钾+浓度为20克/升的KOH蚀刻液，用40℃×1分钟钝化Ni-Cr合金突出部26，接着，尽可能地溶解残留在线间的少量的铬，同时，将没有完全除去的铬钝化为氧化铬。
接着，进行厚度为0.5μm的非电解镀Sn处理，加热形成设定的纯Sn层。在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板进行施加40V电压、1000小时的接通试验。另外，绝缘可靠性试验之前的绝缘电阻与比较例进行比较的结果，其值比较高、为7×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为7×1013Ω，两者之间没有伴随施加电压的绝缘电阻的实质性差异。
结果表示在表1中。
比较例1
将厚度为25μm的聚酰亚胺薄膜(Du Pont-Toray制，“Kapton100EN”)的一个面，在30％肼-KOH水溶液中处理60秒。然后，用纯水清洗10分钟后，在常温下干燥。将该聚酰亚胺薄膜设置在真空蒸镀装置上，进行等离子处理之后，通过溅射蒸镀40nm的Ni·Cr合金，接着，使用电镀法形成8μm的铜膜从而得到金属镀层聚酰亚胺基板。
将得到的基板，使用氯化二铁40°Be(Baume)形成布线间距为40μm(线宽：20μm、间距宽：20μm)的梳状图形，使用35℃的高锰酸钾0.5重量％、氢氧化钾0.5重量％的水溶液清洗之后，经过水洗、干燥，在85℃85％RH的恒温恒湿槽内，取样施加40V的偏压进行绝缘可靠性试验(HHBT)，此时，持续时间大于等于1000小时，绝缘可靠性试验开始时的绝缘电阻为5×1012Ω，经过1000小时之后的绝缘电阻下降到2×1010Ω，没有出现由于长时间施加电压而引起时效性绝缘电阻的下降。
(比较例2)
在实施例1中，使用平均厚度为38μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)，通过反溅射粗化处理聚酰亚胺薄膜的一个表面之后，与实施例1同样，阴极溅镀镍铬合金形成平均厚度为30nm的铬镍合金层(基底金属层)作为基底金属层。
在如上所述形成的基底金属层上，与实施例1同样，溅镀铜，形成平均厚度为200nm的阴极溅镀铜层。
在如上所述形成的溅镀铜层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(导电金属层)。
在上述形成的铜层的表面涂上感光性树脂，经过曝光、显影，形成布线间距为30μm的梳状电极的图形，将该图形作为掩模材料，使用含有HCl：100克/升，浓度为12％的氯化二铜蚀刻液，蚀刻铜层30秒制成布线图。
然后，使用K2S2O8+H2SO4溶液作为显微蚀刻液，进行30℃×10秒的处理，酸洗铜图形和由Ni-Cr形成的基底金属层突出部。接着，进行厚度为0.5μm的镀Sn处理，加热形成设定的纯Sn层。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板施加40V电压、进行1000小时的接通试验。绝缘可靠性试验之前的绝缘电阻为2×108Ω，10小时之后测定的绝缘电阻下降到5×106Ω。
结果表示在表1中。
                                                    表1
  绝缘薄膜   基底金属层         溅射层            镀层                   蚀刻剂   HHBT
聚酰亚胺 镍·铬 金属 厚度 金属 厚度 Cu蚀刻 显微蚀刻 镍·铬   1000小时后的绝缘电阻值
  实施例1   75μm   40nm   铜   300nm   电解铜   8μm   氯化铜   K2S2O8+H2SO4   KMnO4+KOH   2×1014Ω
  实施例2   75μm   40nm   -   -   电解铜   8μm   氯化铜   K2S2O8+H2SO4   KMnO4+KOH   2×1014Ω
  实施例3   38μm   40nm   铜   200nm   电解铜   8μm   氯化铜   HCl   KMnO4+KOH   9×1013Ω
  实施例4   38μm   30nm   -   -   电解铜   8μm   氯化铜   HCl   KMnO4+KOH   7×1013Ω
  比较例1   25μm   40nm   铜   300nm   电解铜   8μm   氯化铜   无   KMnO4+KOH   2×1010Ω
比较例2 38μm 30nm 铜 200nm 电解铜 8μm 氯化铜 K2S2O8+H2SO4 无   经过10Hr后5×106Ω
如上所述，本发明的印刷电路板的制造方法以及通过该方法生产的印刷电路板，由于形成在绝缘薄膜表面的基底金属层，与形成在该基底金属层上的导电金属层进行不同的处理，因此，从该部分不易发生迁移等，形成的布线图之间能够长期维持稳定的绝缘状态。
另外，即使连续长时间施加电压，布线图之间的绝缘电阻也不变化，从时效性上能够得到通电性非常稳定的印刷电路板。

Claims (11)

1、一种印刷电路板的制造方法，包括，在绝缘薄膜的至少一面上淀积基底金属形成基底金属层，并在该基底金属层的表面上淀积铜或者铜合金形成导电金属层的步骤，和经蚀刻有选择地去除上述步骤形成的基底膜的金属层以形成布线图的步骤，其特征在于，
在通过蚀刻有选择地去除所述基底膜的金属层以形成布线图后，对该基底金属层用能够溶解和/或钝化形成该基底金属层的金属的处理液进行处理。
2、如权利要求1所述的印刷电路板的制造方法，其特征在于，
所述基底金属层由含镍和/或铬的金属形成。
3、如权利要求1所述的印刷电路板的制造方法，其特征在于，
所述导电金属层通过镀层法淀积铜或者铜合金形成。
4、如权利要求1所述的印刷电路板的制造方法，其特征在于，
在通过蚀刻有选择地去除所述基底膜的金属层以形成布线图之后，对该有选择地蚀刻形成的布线图的表面进行酸洗处理，然后用能够溶解铬且能够钝化未被溶解的极少量的铬的处理液进行处理基底金属层。
5、一种印刷电路板，其特征在于，
包括绝缘薄膜，和在该绝缘薄膜的至少一面上形成的布线图；
所述布线图包括：在绝缘薄膜的表面上形成的基底金属层，和在该基底金属层的表面上形成的导电金属层；
形成所述布线图的基底金属层在宽度方向突出于形成所述布线图的导电金属层。
6、如权利要求5所述的印刷电路板，其特征在于，
所述基底金属层由含镍和/或铬的金属形成。
7、如权利要求5所述的印刷电路板，其特征在于，
所述导电金属层由铜或者铜合金形成。
8、如权利要求5所述的印刷电路板，其特征在于，
至少由在所述布线图的宽度方向上突出的基底金属层构成的布线图的表面的一部分被钝化。
9、如权利要求5所述的印刷电路板，其特征在于，
所述导电金属层具有与掩模图形大致相同的形态；且布线图和绝缘薄膜通过在导电金属层构成的布线图的下端下方并在该布线图周围形成的、在宽度方向突出于导电金属层的基底金属层结合。
10、如权利要求5所述的印刷电路板，其特征在于，
所述基底金属层和导电金属层是由具有不同特性的金属或者合金形成的。
11、一种电路装置，其特征在于，
在上述权利要求5所述的印刷电路板上安装有电子元器件。
CNA2004800361911A 2003-12-05 2004-12-02 印刷电路板、其制造方法以及电路装置 Pending CN1891018A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003407539 2003-12-05
JP407539/2003 2003-12-05
JP222183/2004 2004-07-29
JP2004222183A JP4253280B2 (ja) 2003-12-05 2004-07-29 プリント配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN1891018A true CN1891018A (zh) 2007-01-03

Family

ID=34656232

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800361911A Pending CN1891018A (zh) 2003-12-05 2004-12-02 印刷电路板、其制造方法以及电路装置

Country Status (6)

Country Link
US (1) US7523548B2 (zh)
JP (1) JP4253280B2 (zh)
KR (2) KR100814564B1 (zh)
CN (1) CN1891018A (zh)
TW (1) TWI397963B (zh)
WO (1) WO2005055681A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102771197A (zh) * 2010-02-22 2012-11-07 吉坤日矿日石金属株式会社 柔性层压基板上的电路形成方法
CN103222349A (zh) * 2010-11-12 2013-07-24 吉坤日矿日石金属株式会社 柔性层压基板上的电路形成方法
CN103384449A (zh) * 2012-05-02 2013-11-06 力达通讯股份有限公司 线路图案的制造方法
CN103391686A (zh) * 2012-05-10 2013-11-13 深南电路有限公司 线路板加工方法
CN103717009A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种无核封装基板种子层附着力的方法
US8808837B2 (en) 2007-12-21 2014-08-19 Lg Electronics Inc. Flexible film and display device comprising the same
CN104217968A (zh) * 2013-05-28 2014-12-17 英飞凌科技股份有限公司 用于加工半导体工件的方法
CN108055790A (zh) * 2017-12-06 2018-05-18 陈旺寿 一种电路板及其制作方法和应用
CN109661483A (zh) * 2016-09-27 2019-04-19 德国艾托特克公司 用于处理铬加工表面的方法
CN111163590A (zh) * 2020-02-03 2020-05-15 厦门弘信电子科技集团股份有限公司 一种纯铜线路的制作方法
CN111627856A (zh) * 2019-02-28 2020-09-04 中国科学院物理研究所 GaN基半导体器件及其制备方法
CN113056108A (zh) * 2019-12-26 2021-06-29 丰田自动车株式会社 布线基板的制造方法及布线基板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810985B2 (ja) * 2005-11-14 2011-11-09 東洋紡績株式会社 金属被覆ポリイミドフィルム
JP4810984B2 (ja) * 2005-11-14 2011-11-09 東洋紡績株式会社 金属被覆ポリイミドフィルム
US8114576B2 (en) * 2007-03-02 2012-02-14 Raytheon Company Method for fabricating electrical circuitry on ultra-thin plastic films
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100896439B1 (ko) * 2007-12-26 2009-05-14 엘지전자 주식회사 연성 필름
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR101054433B1 (ko) * 2007-12-27 2011-08-04 엘지전자 주식회사 연성 필름 및 그를 포함하는 표시장치
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP2011029601A (ja) * 2009-06-22 2011-02-10 Mitsui Mining & Smelting Co Ltd プリント配線基板およびその製造方法
US20110024160A1 (en) 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US8486281B2 (en) * 2009-10-05 2013-07-16 Kesheng Feng Nickel-chromium alloy stripper for flexible wiring boards
US8043464B2 (en) * 2009-11-17 2011-10-25 Raytheon Company Systems and methods for assembling lightweight RF antenna structures
US8127432B2 (en) 2009-11-17 2012-03-06 Raytheon Company Process for fabricating an origami formed antenna radiating structure
US8362856B2 (en) * 2009-11-17 2013-01-29 Raytheon Company RF transition with 3-dimensional molded RF structure
US9072164B2 (en) * 2009-11-17 2015-06-30 Raytheon Company Process for fabricating a three dimensional molded feed structure
JP5807225B2 (ja) * 2010-03-02 2015-11-10 学校法人早稲田大学 プリント配線板とその製造方法
WO2013100061A1 (ja) * 2011-12-28 2013-07-04 株式会社ニコン エンコーダ、エンコーダ用スケールの製造方法、エンコーダの製造方法及び駆動装置
RU2494492C1 (ru) * 2012-06-07 2013-09-27 Общество с ограниченной ответственностью "Компания РМТ" Способ создания токопроводящих дорожек
KR102134019B1 (ko) * 2013-11-25 2020-07-14 에스케이하이닉스 주식회사 볼 랜드를 포함하는 기판 및 반도체 패키지와, 그 제조방법
JP2015133167A (ja) * 2015-04-22 2015-07-23 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、およびハードディスクドライブ
KR200483050Y1 (ko) 2016-09-30 2017-03-29 신길호 당구 큐의 팁 가공기구
CN112575278A (zh) * 2020-11-10 2021-03-30 惠州市钰芯电子材料有限公司 一种带有热镀锡钝化保护膜的叉指电极及其制备方法
KR20220091831A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 인쇄회로기판
CN113966099B (zh) * 2021-06-30 2024-06-11 西安空间无线电技术研究所 一种适用于固放产品的微波集成电路薄膜加厚工艺
CN115050631A (zh) * 2022-08-15 2022-09-13 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687545A (en) * 1986-06-18 1987-08-18 Macdermid, Incorporated Process for stripping tin or tin-lead alloy from copper
JP3120566B2 (ja) * 1992-05-12 2000-12-25 株式会社デンソー 半導体装置におけるバンプ電極形成方法
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH06120630A (ja) 1992-10-07 1994-04-28 Ulvac Japan Ltd プリント配線基板用の銅箔
HUT71621A (en) * 1993-01-11 1996-01-29 Ppg Industries Inc Phosphating compositions and processes, particularly for use in fabrication of printed circuits utilizing organic resists
US5476580A (en) * 1993-05-17 1995-12-19 Electrochemicals Inc. Processes for preparing a non-conductive substrate for electroplating
JPH07161893A (ja) 1993-12-06 1995-06-23 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JP2760952B2 (ja) * 1994-12-27 1998-06-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 回路板の製造方法
TW517502B (en) * 1998-09-14 2003-01-11 Ibiden Co Ltd Printed circuit board and its manufacturing method
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
JP2001223471A (ja) 2000-02-09 2001-08-17 Denso Corp 電気配線の製造方法およびその製造方法に用いられる回路構成体
JP3770794B2 (ja) * 2000-12-27 2006-04-26 ソニーケミカル株式会社 接続構造体の製造方法
DE10127357C1 (de) * 2001-06-06 2002-09-26 Siemens Dematic Ag Verfahren und Einrichtung zur Strukturierung von Leiterplatten
JP4211246B2 (ja) 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法
JP2003188495A (ja) 2001-12-13 2003-07-04 Sumitomo Metal Mining Co Ltd プリント配線基板の製造方法
DE10302596A1 (de) * 2002-01-24 2003-08-28 Shipley Company Marlborough Behandlung von Metalloberflächen mit einer modifizierten Oxidaustauschmasse
JP2003282651A (ja) 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法
JP4517564B2 (ja) * 2002-05-23 2010-08-04 住友金属鉱山株式会社 ２層銅ポリイミド基板
JP2005023340A (ja) 2003-06-30 2005-01-27 Nihon Kagaku Sangyo Co Ltd プリント配線板のエッチング方法及びエッチング液

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8808837B2 (en) 2007-12-21 2014-08-19 Lg Electronics Inc. Flexible film and display device comprising the same
CN102771197A (zh) * 2010-02-22 2012-11-07 吉坤日矿日石金属株式会社 柔性层压基板上的电路形成方法
CN103222349A (zh) * 2010-11-12 2013-07-24 吉坤日矿日石金属株式会社 柔性层压基板上的电路形成方法
CN103384449A (zh) * 2012-05-02 2013-11-06 力达通讯股份有限公司 线路图案的制造方法
CN103391686B (zh) * 2012-05-10 2016-12-14 深南电路有限公司 线路板加工方法
CN103391686A (zh) * 2012-05-10 2013-11-13 深南电路有限公司 线路板加工方法
CN103717009A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种无核封装基板种子层附着力的方法
CN104217968B (zh) * 2013-05-28 2017-11-10 英飞凌科技股份有限公司 用于加工半导体工件的方法
CN104217968A (zh) * 2013-05-28 2014-12-17 英飞凌科技股份有限公司 用于加工半导体工件的方法
CN109661483A (zh) * 2016-09-27 2019-04-19 德国艾托特克公司 用于处理铬加工表面的方法
CN109661483B (zh) * 2016-09-27 2022-04-12 德国艾托特克公司 用于处理铬加工表面的方法
CN108055790A (zh) * 2017-12-06 2018-05-18 陈旺寿 一种电路板及其制作方法和应用
CN108055790B (zh) * 2017-12-06 2019-10-18 深圳市和美源电子有限公司 一种电路板及其制作方法和应用
CN111627856A (zh) * 2019-02-28 2020-09-04 中国科学院物理研究所 GaN基半导体器件及其制备方法
CN113056108A (zh) * 2019-12-26 2021-06-29 丰田自动车株式会社 布线基板的制造方法及布线基板
CN113056108B (zh) * 2019-12-26 2024-05-28 丰田自动车株式会社 布线基板的制造方法及布线基板
CN111163590A (zh) * 2020-02-03 2020-05-15 厦门弘信电子科技集团股份有限公司 一种纯铜线路的制作方法
CN111163590B (zh) * 2020-02-03 2021-06-11 厦门弘信电子科技集团股份有限公司 一种纯铜线路的制作方法

Also Published As

Publication number Publication date
KR20060127417A (ko) 2006-12-12
WO2005055681A1 (ja) 2005-06-16
TWI397963B (zh) 2013-06-01
KR20070100428A (ko) 2007-10-10
US7523548B2 (en) 2009-04-28
JP2005191524A (ja) 2005-07-14
KR100902970B1 (ko) 2009-06-15
KR100814564B1 (ko) 2008-03-17
TW200520110A (en) 2005-06-16
US20070101571A1 (en) 2007-05-10
JP4253280B2 (ja) 2009-04-08

Similar Documents

Publication Publication Date Title
CN1891018A (zh) 印刷电路板、其制造方法以及电路装置
CN1994033A (zh) 印刷电路板、其制造方法及半导体装置
TWI384917B (zh) 印刷配線基板，其製造方法及電路裝置
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
KR101426038B1 (ko) 인쇄회로기판 및 그 제조방법
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1697592A (zh) 印刷线路板,其生产方法和半导体器件
CN102215640B (zh) 电路板制作方法
JP2018157051A (ja) バンプ付き配線基板の製造方法
CN1899002A (zh) 印刷电路板、其制造方法以及电路装置
WO2010074054A1 (ja) 電子回路の形成方法
JP6860111B1 (ja) 電磁波シールドフィルムの製造方法
JP2003243807A (ja) 配線基板及びその製造方法
TWI477218B (zh) 配線基板、電路基板、其製造方法
CN1781348A (zh) 印刷电路板,制造方法及电路装置
CN107135608B (zh) 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
JP4658100B2 (ja) プリント配線基板および回路装置
JP2005244157A (ja) プリント配線基板、その製造方法および半導体装置
JP2007158182A (ja) フレキシブルプリント配線板用積層体
CN1346147A (zh) 带突起的线路板及其制造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
TW201247041A (en) Method for forming electronic circuit, electronic circuit, and copper-clad laminated board for forming electronic circuit
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
CN113068307A (zh) 线路板防渗镀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication