WO2005055681A1 - プリント配線基板、その製造方法および回路装置 - Google Patents

プリント配線基板、その製造方法および回路装置 Download PDF

Info

Publication number
WO2005055681A1
WO2005055681A1 PCT/JP2004/017943 JP2004017943W WO2005055681A1 WO 2005055681 A1 WO2005055681 A1 WO 2005055681A1 JP 2004017943 W JP2004017943 W JP 2004017943W WO 2005055681 A1 WO2005055681 A1 WO 2005055681A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
base metal
wiring pattern
wiring board
printed wiring
Prior art date
Application number
PCT/JP2004/017943
Other languages
English (en)
French (fr)
Inventor
Tatsuo Kataoka
Yoshikazu Akashi
Yutaka Iguchi
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34656232&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2005055681(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to US10/580,948 priority Critical patent/US7523548B2/en
Publication of WO2005055681A1 publication Critical patent/WO2005055681A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/51Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5152Plural diverse manufacturing apparatus including means for metal shaping or assembling with turret mechanism
    • Y10T29/5154Plural diverse manufacturing apparatus including means for metal shaping or assembling with turret mechanism tool turret
    • Y10T29/5164Screw operated

Definitions

  • the present invention relates to a printed wiring board in which a wiring pattern is formed directly on the surface of an insulating film without an adhesive layer, a method for manufacturing the printed wiring board, and a circuit board on which electronic components are mounted. . More specifically, the present invention relates to a printed wiring board formed from a two-layer board composed of an insulating film serving as a board and a metal layer formed on the surface of the insulating board, a method of manufacturing the same, and mounting of electronic components. Circuit device.
  • a wiring board has been manufactured using a copper-clad laminate obtained by laminating a copper foil on the surface of an insulating film such as a polyimide film using an adhesive.
  • the copper-clad laminate as described above is manufactured by heat-pressing a copper foil on an insulating film having an adhesive layer formed on the surface. Therefore, when manufacturing such a copper-clad laminate, the copper foil must be handled alone. As the copper foil becomes thinner, the tensile strength decreases as the copper foil becomes thinner. The lower limit of the copper foil that can be handled alone is about 91, and when a copper foil thinner than this is used, The handling becomes very complicated, such as the necessity of using copper foil. In addition, if a wiring pattern is formed using a copper-clad laminate on which the above-mentioned thin copper foil is adhered using an adhesive on the surface of the insulating film, the adhesive used to attach the copper foil is formed.
  • the printed wiring board is warped by the heat shrinkage of the agent.
  • printed wiring boards have become thinner and lighter.
  • Such printed wiring boards have a three-layer copper structure including an insulating film, an adhesive and copper foil. It is becoming impossible to cope with the laminated laminate.
  • a laminate having a two-layer structure in which a metal layer is directly laminated on the surface of an insulating film is used.
  • Such a laminate having a two-layer structure is manufactured by depositing a seed layer metal on the surface of an insulating film such as a polyimide film by an electroless plating method, a vapor deposition method, a sputtering method, or the like. And the above After depositing, for example, copper plating on the surface of the metal deposited as described above, a desired wiring pattern can be formed by applying a photoresist, exposing and developing, and then etching.
  • a two-layer laminate is suitable for manufacturing very fine wiring patterns in which the wiring pattern pitch width formed by the thin metal (eg, copper) layer is less than 30 ⁇ m. I have.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-188495 discloses a first metal layer formed on a polyimide resin film by a dry film forming method, and a first metal layer formed on the first metal layer by a plating method.
  • a method of manufacturing a printed wiring board wherein a pattern is formed by etching on a metal-coated polyimide film having a conductive second metal layer, the etching surface is cleaned with an oxidizing agent after the etching.
  • An invention of a method for manufacturing a printed wiring board characterized by the above is disclosed.
  • Example 5 of Patent Document 1 shows an example in which a nickel-chromium alloy is plasma-deposited to a thickness of lOnm, and then copper is deposited to a thickness of 8 m by a plating method.
  • the first metal layer on the surface of the polyimide resin film is treated with an oxidizing agent.
  • an oxidizing agent As described above, in the treatment using such an oxidizing agent, a considerable amount of the above-mentioned first metal remains, and the force is not completely passivated. A short circuit may occur in a relatively short period of time.
  • the metal forming the first metal layer is all treated with an oxidizing agent, but some of these metals are hardly oxidized. In such a case, It is possible that good insulation is not formed between the wiring patterns.
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2003-282651
  • the surface of the flexible insulating film 2 is bonded to the flexible insulating film and a wiring pattern.
  • a metal layer 1 made of an alloy of copper and a metal other than copper is provided, and a composite power flexible circuit board in which a copper foil is disposed on the surface of the metal layer 1 is manufactured.
  • the lead portion of the wiring pattern formed using such a composite is described as remaining in the lower part of the periphery as a non-removed portion, as shown in FIG.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-188495
  • Patent Document 2 JP 2003-282651 A
  • the wiring pattern formed by using the two-layered laminate is composed of the first metal layer (seed layer) directly disposed on the surface of the insulating film and the first metal layer on the first metal layer.
  • the migration is likely to occur due to the copper layer and the first metal layer below the copper layer, and a short circuit due to migration between adjacent wiring patterns will occur in a short period of time.
  • An object of the present invention is to provide a method of manufacturing a printed wiring board that can maintain an electrically stable state for a long period of time in which short circuits due to such migration are less likely to occur.
  • the present invention has a specific structure produced by the method as described above, It is an object of the present invention to provide a printed wiring board in which a short circuit due to migration or the like is unlikely to occur.
  • a base metal is deposited on the surface of an insulating film to form a base metal layer, and a conductive metal such as copper is deposited on the surface of the base metal layer.
  • Manufacturing a printed wiring board including a step of forming a wiring pattern by selectively removing a surface metal layer (a laminate of a base metal layer and a conductive metal layer) formed through the step of forming a wiring pattern by an etching method.
  • the metal forming the base metal layer is treated with a treatment liquid capable of dissolving and Z or passivating. .
  • a base metal is deposited on at least one surface of an insulating film to form a base metal layer, and copper or copper is formed on the surface of the base metal layer.
  • a printed wiring board having a process of forming a wiring pattern by selectively removing a metal layer of a base film formed through a process of forming a conductive metal layer by depositing a copper alloy by an etching method.
  • the metal forming the substrate metal layer is treated with a treatment liquid capable of dissolving and z or passivating.
  • the printed wiring board of the present invention which can be obtained by the above manufacturing method, comprises an insulating film and a wiring pattern formed on the surface of the insulating film, and the wiring pattern is formed by depositing a base material.
  • a metal layer and a conductive metal layer such as a copper layer deposited on the surface of the base metal, and the upper end of the base metal layer in the cross section in the width direction of the wiring pattern is formed on the surface of the base metal layer.
  • the conductive metal layer is formed so as to protrude from the lower end of the conductive metal layer in the width direction.
  • the printed wiring board of the present invention has an insulating film and a wiring pattern formed on at least one surface of the insulating film, and the wiring pattern is formed on the surface of the insulating film.
  • the base metal layer forming the wiring pattern is formed so as to protrude in the width direction from the conductive metal layer forming the wiring pattern.
  • the conductive metal layer has substantially the same form as the masking pattern, and the wiring pattern and the insulating film include a wiring pattern made of the conductive metal layer. It is preferred that the base metal layer is formed so as to protrude from the conductive metal layer in the width direction around the lower end portion and the periphery of the wiring pattern.
  • the exposed surface of the base metal is passivated. By passivating the base metal layer around the wiring pattern in this way, no hoist force is generated from the plating layer formed on the surface of the base metal layer.
  • a circuit device of the present invention is characterized in that an electronic component is mounted on the above-mentioned printed wiring board.
  • a base metal layer (seed layer or first metal layer) is formed on the surface of an insulating film by, for example, sputtering or the like, and further, copper is formed on the surface of the base metal layer by, for example, plating.
  • a photoresist is coated on the surface of the conductive metal, and the photoresist that has been exposed, developed and cured is used as a masking material to selectively etch the copper foil to form a desired wiring pattern. Is formed, and the metal forming the base metal layer formed on the surface of the insulating film is dissolved and treated using an etchant capable of dissolving and Z or passivating, thereby forming the base metal layer existing between the lines.
  • FIG. 1 shows a cross section of a substrate in a step of manufacturing a printed wiring board according to the present invention.
  • FIG. 2 is a view showing a cross section of a substrate in a step of manufacturing a printed wiring board according to the present invention.
  • FIG. 3 is a diagram when a desired wiring pattern is formed by selectively etching a copper layer.
  • FIG. 4 is a diagram when a desired wiring pattern is formed by selectively etching a copper layer.
  • FIG. 5 is a cross-sectional view of a wiring pattern when microetching is performed after removing a base metal layer.
  • FIG. 6 is a cross-sectional view of a wiring pattern when microetching is performed after removing a base metal layer.
  • FIG. 7 is an SEM photograph of a wiring pattern formed on a printed wiring board of the present invention.
  • FIG. 8 is an explanatory diagram for explaining the SEM photograph shown in FIG. 7.
  • FIG. 1 and 2 are views showing a cross section of a substrate in a step of manufacturing a printed wiring board according to the present invention.
  • the metal comprising the base metal layer 12 and the conductive metal layer 20 formed on at least one surface of the insulating film
  • the metal layer formed on the surface is selectively etched to form a wiring pattern.
  • This metal layer may be formed on one surface of the insulating film, or may be formed on both surfaces of the insulating film.
  • a method for manufacturing a printed wiring board according to the present invention will be described with reference to an example in which a metal layer is formed on one surface of an insulating film.
  • a base metal is deposited on at least one surface of the insulating film 11 to form a base metal layer 13.
  • the insulating film 11 used in the present invention include a polyimide film, a polyimide amide film, polyester, polyphenylene sulfide, polyetherimide, and a liquid crystal polymer.
  • these insulating films 11 are not deformed by heat at the time of forming the base metal layer 13, and are also used in etching solutions used in etching or alkaline solutions used in cleaning. It has resistance to acids and alkalis to such an extent that it is not eroded, and has heat resistance to such a degree that it is not deformed by heating when forming the base metal layer 13 and the like.
  • a polyimide film is preferable.
  • Such an insulating film 11 generally has an average thickness of 7 to 150 ⁇ m, preferably 7 to 50 ⁇ m, and particularly preferably 15 to 40 ⁇ m. Since the printed wiring board and the method of manufacturing the same according to the present invention are suitable for forming a thin substrate, it is preferable to use a thinner polyimide film.
  • the surface of the insulating film 11 is subjected to a roughening treatment using hydrazine or a solution, a plasma treatment or the like in order to improve the adhesion of the base metal layer 13 described below. ⁇ ⁇
  • a base metal layer 13 is formed as shown in FIG. 1 (b) and FIG. 2 (b).
  • the base metal layer 13 is formed on at least one surface of the insulating film 11 and improves the adhesion between the conductive metal layer 20 formed on the surface of the base metal layer 13 and the insulating film 11. It is.
  • Examples of the metal forming the base metal layer 13 include copper, nickel, chromium, Examples include molybdenum, tungsten, silicon, palladium, titanium, vanadium, iron, conoreto, manganese, aluminum, zinc, tin and tantalum. These metals can be used alone or in combination. Among these metals, it is preferable to form the base metal layer 13 using nickel, chromium, or an alloy thereof.
  • Such a base metal layer 13 is preferably formed on the surface of the insulating film 11 by using a dry film forming method such as an evaporation method or a sputtering method. The thickness of such a base metal layer is usually in the range of 1 to 100 nm, preferably 2 to 50 nm.
  • the base metal layer 13 is for stably forming the conductive metal layer 20 on this layer, and has a kinetic energy such that a part of the base metal physically penetrates the insulating film surface. It is preferably formed by colliding with the insulating film
  • the base metal layer 13 is particularly preferably a sputtering layer of the base metal as described above.
  • a conductive metal layer 20 such as a copper layer is formed directly on the surface of the base metal layer 13 as shown in FIG.
  • This conductive metal layer can be formed by a plating method, for example, an electrolytic plating method or an electroless plating method.
  • the same metal as the base metal layer 13 was formed using the same metal as the conductive metal layer (for example, copper layer) formed directly on the surface of the base metal layer 13.
  • the sputtering copper layer 15 can be formed by the method.
  • the base metal layer 13 is manufactured by a sputtering method using nickel and chromium, as a part of the conductive metal layer 20 formed as a conductive metal layer on the surface of the base metal layer 13,
  • the copper layer 15 is formed by sputtering, and the remaining layer 17 of the conductive metal layer 20 can be further formed on the thus formed sputtering copper layer 15.
  • the thickness of the sputtered copper layer 15 is usually 10 to 2000 nm, preferably 20 to 500 nm.
  • the ratio between the average thickness of the base metal layer 13 and the thickness of the sputtered copper layer 15 is usually in the range of 1: 20-1: 100, preferably 1: 25-1: 60.
  • the remaining conductive metal layer is further formed on the surface of the sputtering copper layer 15 to form a conductive layer.
  • Metal layer 20 And The remaining conductive metal layer (eg, a copper layer or a copper alloy layer) further laminated here is indicated by reference numeral 17 in FIG. 1 (d).
  • the conductive metal layer with the number 17 may be formed by a plating method such as a sputtering method or a vapor deposition method, or may be formed by a plating method such as an electroless plating method. Is preferred. That is, it is necessary that the plating conductive metal layer 17 has a thickness necessary for forming a wiring pattern. Therefore, the efficiency is improved by plating method such as electrolytic plating method or electroless plating method.
  • the conductive metal can be deposited well.
  • the average thickness of the plating conductive metal layer 17 thus formed is usually 0.5-40 ⁇ m, preferably 0.5-17.5 m, more preferably 1.5-11.5.
  • the total thickness of the above-mentioned sputtered copper layer 15 and this plating conductive metal layer 17 is usually 114 ⁇ m, preferably 118 ⁇ m, more preferably It is in the range of 2-12 ⁇ m.
  • the conductive metal layer formed by the plating method is a plating copper layer
  • the plating conductive metal layer 17 and the plating conductive metal layer 17 are formed. After that, it is extremely difficult to find the boundary between the two from the cross-sectional structure, and in the present invention, when it is not particularly necessary to distinguish between the two, the two are combined to form the conductive metal layer. Enter 20.
  • a photosensitive resin is applied to the surface of the conductive metal of the conductive metal layer 20.
  • the photosensitive resin is applied and exposed and developed to form a desired pattern 22 made of the photosensitive resin.
  • a photosensitive resin that cures when irradiated with light can be used, and a photosensitive resin that cures when irradiated with light can be used. It is better to use photosensitive resin.
  • the pattern 22 formed by using the photosensitive resin as described above is used as a masking material.
  • the layer 20 is selectively etched to form a desired wiring pattern.
  • the etching agent used here is an etching agent for a conductive metal, particularly copper.
  • a conductive metal etching agent is an etching solution containing ferric chloride as a main component.
  • the etching agent for such a conductive metal is capable of etching the conductive metal layer 20 with excellent selectivity to form a wiring pattern, and has an insulating property with the conductive metal layer 20. It also has a considerable etching function with respect to the base metal 13 between it and the film 11. Therefore, when etching is performed using the conductive metal etching agent as described above, as shown in FIGS.
  • the base metal layer 13 is Etching can be performed to such an extent that it is as thin as several nm and remains on the surface of the insulating film 11 as a layer. That is, as shown in FIGS. 3 and 4, around the wiring pattern formed of the conductive metal, the base metal layer has substantially the same thickness as under the conductive metal, and between the wiring patterns, It is a thin layer.
  • the desired pattern 22 formed by curing the photosensitive resin at the time of forming the wiring pattern is subjected to the etching process as described above, and then to the microphone opening etching process in the next processing process. Before the treatment, it is removed by, for example, alkali washing.
  • the surface of the conductive metal layer 20 forming the wiring pattern (the base metal indicated by the number 13) It is preferable to perform micro-etching (pitch etching) for etching (eg, pickling) and removing an oxide film on the surface.
  • etching solution for example, a potassium persulfate (KSO) solution, an HC1 solution, or the above-described wiring pattern is formed.
  • KSO potassium persulfate
  • the etching solution used at that time can be used. If the contact time with the etchant is long, the amount of copper, which is the conductive metal that forms the wiring pattern, increases, and the wiring pattern itself becomes thinner.
  • the contact time between the etching solution and the wiring pattern in the micro-etching is usually about 2 to 60 seconds, preferably about 10 to 45 seconds.
  • the metal forming the base metal layer 13 is treated with a treatment liquid capable of dissolving and Z or passivating.
  • the base metal layer 13 may be made of copper, nickel, chromium, molybdenum, titanium, vanadium, iron, cobalt, aluminum, zinc, tin and tantalum alone or in combination. It is formed by using together. In the present invention, these metals are treated with a treatment solution capable of dissolving or passivating.
  • the base metal layer is formed using nickel and chromium
  • a mixed solution of sulfuric acid and hydrochloric acid having a concentration of about 5 to 15% by weight can be used for nickel.
  • chromium for example, an aqueous solution of potassium permanganate + KOH, an aqueous solution of potassium dichromate, and an aqueous solution of sodium permanganate + NaOH can be used.
  • the concentration of potassium permanganate is usually 10 to 60 g / liter, preferably 25 to 55 g, and the concentration of KOH is usually 10 to 60 g / liter. — 30 g / l.
  • the treatment temperature of the treatment using the above liquid is usually 40 to 70 ° C.
  • the treatment time is usually 10 to 60 seconds.
  • an etching solution that can dissolve these metals is used in accordance with the metals contained in the base metal layer 13 to be formed. In the case where a very small amount of the metal remains, it has a function of passivating these metals.
  • the base metal layer 13 is an alloy layer formed of at least two kinds of different metals, or a laminate in which at least two kinds of different metals are independently stacked, It is preferable to be a laminate of alloys having different metal forces.
  • the base metal layer 13 is formed using, for example, nickel and chromium
  • the base metal layer 13 is a force formed by an alloy of nickel and chromium, or It is preferable that the laminate is composed of a cell layer and a chromium layer.
  • the base metal layer 13 on the insulating film 11 is removed or passivated. Therefore, through this step, the formed wiring patterns become electrically independent. Further, by such a treatment, the side end 23 of the base metal layer 13 laminated on the insulating film 11 of the wiring pattern is passivated, so that migration from the side end 23 of the base metal layer 13 is performed. Can be prevented.
  • both Kel and chromium be passivated and that the chromium layer existing between the wiring patterns (between the lines) be dissolved and the chromium remaining undissolved and remaining slightly be passivated.
  • the wiring pattern of the printed wiring board obtained in this manner is such that the upper end 26 of the base metal layer 13 in the cross section in the width direction of the wiring pattern is formed of a conductive metal. From the lower end 25 of the layer 20, a structure is formed in a contour around the pattern. That is, since the conductive metal layer 20 is not easily etched, the base metal layer 13 is hardly etched, so that the lower end 25 of the wiring pattern composed of the conductive metal layer 20 is formed in the cross section in the width direction of the formed wiring pattern.
  • the width of the upper end 26 of the base metal layer 13 is larger than the width. As described above, the upper end portion 26 of the base metal layer 13 is formed to protrude in the width direction from the conductive metal layer 20.
  • the wiring pattern has a wiring pattern composed of the base metal layer 13 and the conductive metal layer 20 formed on the surface of the insulating film 11, and the wiring pattern is formed.
  • the base metal layer 13 is formed so as to protrude beyond the conductive metal layer 20 so as to surround the periphery of the conductive metal layer 20 to be formed and form a contour.
  • the conductive metal layer has substantially the same form as the masking pattern, and the wiring pattern and the insulating film are formed at the lower end of the wiring pattern made of the conductive metal layer and around the wiring pattern.
  • the conductive metal ions for example, Cu ions
  • the conductive metal ions are converted into the insulating film.
  • the distance before reaching the layer increases, and the tin plating layer described later more reliably seals the boundary between the conductive metal layer and the base metal layer, so that diffusion of conductive metal ions to the surface of the insulating film is prevented. It is thought to be suppressed.
  • the base metal layer 13 formed in such a contour shape becomes a passive state. It remains in a state of conversion. In this way, the base metal layer around the wiring pattern is passivated and allowed to remain, so that even if a tin plating layer is formed on the surface of the passivated base metal layer, the strength of the plating layer is maintained. No flat hoist force is generated, and therefore the printed wiring of the present invention In the substrate, short-circuiting does not occur due to the growth of the hoisting force from these portions.
  • the width 26 at the upper end of the base metal layer 13 is generally 1.001 relative to the width 25 at the lower end of the conductive metal 20.
  • the printed wiring board of the present invention includes a base metal layer formed on the surface of an insulating film by sputtering or the like as described above, and a metal having different characteristics from the metal forming the base metal layer.
  • the formed conductive metal layer eg, a copper layer formed by a plating method or a sputtered copper layer and a plating copper layer formed thereon
  • the laminated conductive metal layer is formed. Is selectively etched to form a wiring pattern made of a conductive metal layer, and then the surface of the conductive metal layer is mainly processed by a micro-etching process, and the metal forming the base metal layer is dissolved.
  • the base metal layer is formed by sputtering a plurality of metals, and the base metal layer thus formed is etched, and then is not removed by pickling. Passivation of the base metal layer-forming metal remaining on the substrate by using, for example, an oxidizing treatment liquid to obtain a highly reliable printed wiring board having a high insulation resistance value and a short circuit. You can do it.
  • the printed wiring board of the present invention has a substantial difference between the insulation resistance after the voltage is continuously applied for a long time during which migration or the like is less likely to occur and the high insulation resistance before the voltage is applied. No fluctuation is observed, and the printed wiring board has very high reliability.
  • the printed wiring board of the present invention has a wiring pattern having a wiring pattern (or lead) width of 30 m or less, preferably 25 to 5 ⁇ m, and a pitch width of 50 ⁇ m or less. It is suitable for a printed wiring board having a pitch width of 40 to 10 ⁇ m.
  • Such printed circuit boards include printed circuit boards (PWB), TAB (Tape Automated Bonding) tape, COF (Chip On Film), CSP (Chip Size Package) Size BGA (Ball G rid Array), ⁇ ⁇ ⁇ ( ⁇ -Ball Grid Array), FPC (Flexible Printed Circuit), etc.
  • the printed wiring board of the present invention has a structure in which the wiring pattern is formed on the surface of the insulating film. Electronic parts may be mounted on a part of the wiring pattern.
  • a solder resist layer is further formed on such a printed wiring board, and a terminal portion is plated, followed by mounting electronic components to obtain a circuit board.
  • the above wiring pattern can be subjected to a plating process.
  • plating used here include tinplate, gold plating, nickel gold plating, solder plating, and lead-free solder plating.
  • a thin plating layer is formed on the wiring pattern before the solder resist is applied, a solder resist layer is formed on the thin plating layer, and the solder resist layer is further exposed.
  • the plating process may be performed again on the connection terminal.
  • the thickness of the plating layer can be appropriately selected depending on the type of plating.
  • the total thickness of the plating layer is usually 0.2 to 0.8 m, preferably 0.1 to 0.8 m in the case of electroless tin plating.
  • the thickness is set within the range of 3-0. 6 m.
  • insulation resistance values in Examples and Comparative Examples described below are all measured values at room temperature outside a thermo-hygrostat.
  • a nickel-chromium alloy was sputtered under the following conditions.
  • a chromium-nickel alloy layer having an average thickness of 40 nm was formed as a base metal layer.
  • a photosensitive resin is applied to the surface of the copper layer which is the conductive metal layer thus formed, and is exposed and developed to form a wiring pitch of 30 m (line width: 15 ⁇ m, space width: 15 ⁇ m). m), a pattern of a comb-shaped electrode is formed, and the pattern is used as a masking material, and the copper layer is formed for 30 seconds using a 12% concentration copper salt etching solution containing HC1; The wiring pattern was manufactured by etching.
  • the Ni—Cr alloy overhang portion 26 was passivated for 1 minute at 40 ° C. Chromium remaining as little as possible was eluted as much as possible, and the vigorously removed chromium was passivated as oxidized chromium. Thereafter, it was subsequently washed with water.
  • an electroless Sn plating with a thickness of 0.5 m was performed and heated to form a predetermined pure Sn layer.
  • the printed wiring board on which the comb-shaped electrodes were formed was subjected to a continuity test (HHBT) for 1000 hours by applying a voltage of 40 V under the conditions of 85 ° C and 85% RH.
  • HHBT continuity test
  • This continuity test is an accelerated test. If the time until a short circuit occurs, for example, the time until the insulation resistance value becomes less than 1 ⁇ 10 8 ⁇ is less than 1000 hours, it is not possible to use it as a general board. Can not.
  • the insulation resistance before the insulation reliability test was 5 5 10 14 ⁇ , which was higher than that of the comparative example.
  • the insulation resistance measured after the insulation reliability test was 2 ⁇ 10 14 ⁇ , and the voltage was applied between the two. No substantial difference in insulation resistance due to the application was observed.
  • a nickel-chromium alloy was sputtered under the following conditions.
  • a chromium-nickel alloy layer having an average thickness of 40 nm was formed as a base metal layer.
  • a photosensitive resin is applied to the surface of the copper layer, which is a conductive metal layer formed in this manner, and is exposed and developed to a wiring pitch of 30 m (line width: 15 ⁇ m, space width: 15 ⁇ m).
  • a pattern of a comb-shaped electrode is formed so that the copper layer is etched using this pattern as a masking material for 30 seconds using a 12% concentration copper salt etchant containing HC1; 10 Og / liter and a concentration of 12%.
  • a wiring pattern was manufactured.
  • the copper layer was treated with a KSO + HSO solution as a microetching solution at 30 ° C for 10 seconds.
  • the Ni-Cr alloy overhang portion 26 was passivated at 40 ° C for 1 minute, and further between the lines. Chromium remaining as little as possible was eluted as much as possible, and the vigorously removed chromium was passivated as oxidized chromium.
  • FIG. 7 shows an example of an electron micrograph of the wiring pattern formed as described above.
  • FIG. 8 is a trace of the electron micrograph shown in FIG. 7, in which a wiring pattern composed of the base metal layer 13 and the conductive metal layer 20 is formed on the surface of the insulating film 11 which is a polyimide film.
  • the base metal layer 13 is formed so as to protrude in an outline around the wiring pattern, and the surface of the base metal layer 13 is passivated.
  • the wiring pattern thus formed was further subjected to a 0.5 m-thick electroless Sn plating and heated to form a predetermined pure Sn layer.
  • a continuity test was performed on the printed wiring board on which the comb electrodes were formed in this manner by applying a voltage of 40 V at 85 ° C and 85% RH for 1000 hours.
  • the insulation resistance before the insulation reliability test showed a high value, 5 ⁇ 10 " ⁇ , and the insulation resistance measured after the insulation reliability test was 2 ⁇ 10" ⁇ , and voltage was applied between the two. No substantial difference in insulation resistance was found. Table 1 shows the results.
  • Example 1 a polyimide film (upilex S, manufactured by Ube Industries, Ltd.) having an average thickness of 38 ⁇ m was used, and one surface of the polyimide film was roughened by reverse sputtering. After the dangling treatment, a nickel-chromium alloy was sputtered to form a chromium-nickel alloy layer (base metal layer) having an average thickness of 30 nm as in Example 1 to obtain a base metal layer.
  • base metal layer chromium-nickel alloy layer having an average thickness of 30 nm as in Example 1 to obtain a base metal layer.
  • Copper was deposited on the surface of the sputtered copper layer formed as described above by an electric plating method to form an 8 ⁇ m-thick electrolytic copper layer (conductive metal layer).
  • a photosensitive resin is applied to the surface of the thus formed electrolytic copper layer, exposed and developed to form a comb-shaped electrode pattern with a wiring pitch of 30 ⁇ m, and this pattern is used as a masking material. Then, the copper layer was etched for 30 seconds using a 12% concentration salted copper etching solution containing HCl; 100 g / liter and having a concentration of 12% to produce a wiring pattern.
  • the surface of the copper layer and the surface of the base metal layer were pickled using an HC1 solution as a microetching solution at 40 ° C for 15 seconds.
  • the Ni-Cr alloy overhang 26 was passivated for 1 minute at 40 ° C, and a slight residual space between the lines.
  • the chromium that eluted was eluted as much as possible, and the vigorously removed chromium was passivated as oxidized chromium.
  • the printed wiring board on which the comb electrodes were formed was subjected to a continuity test for 1000 hours by applying a voltage of 40 V at 85 ° C and 85% RH.
  • the insulation resistance before the insulation reliability test was 7-10 14 ⁇ , which is higher than that of the comparative example, and the insulation resistance measured after the insulation reliability test was 9 10 13 ⁇ . No substantial difference in insulation resistance due to the application was observed.
  • Example 4 [0073]
  • a polyimide film (Upilex S, manufactured by Ube Industries, Ltd.) having an average thickness of 38 m was used, and one surface of the polyimide film was roughened by reverse sputtering.
  • a nickel-chromium alloy was sputtered to form a chromium-nickel alloy layer having an average thickness of 30 nm, which was used as a base metal layer.
  • a photosensitive resin is applied to the surface of the thus formed electrolytic copper layer, exposed and developed to form a pattern of a comb-shaped electrode so that a wiring pitch is 30 ⁇ m.
  • the layer was etched for 30 seconds using a 12% concentration of a salted copper (II) etching solution containing 100 g / liter of HCl; thereby producing a wiring pattern.
  • II salted copper
  • the Ni-Cr alloy overhang 26 was passivated for 1 minute at 40 ° C, and a slight residual space between the lines.
  • the chromium that eluted was eluted as much as possible, and the vigorously removed chromium was passivated as oxidized chromium.
  • the printed wiring board on which the comb electrodes were formed was subjected to a continuity test for 1000 hours by applying a voltage of 40 V at 85 ° C and 85% RH.
  • the insulation resistance before insulation reliability test was compared to high tool 7 chi 10 14 Omega Comparative Example were measured after the insulation reliability test insulation resistance is 7 chi 10 13 Omega, the voltage between them No substantial difference in insulation resistance due to the application was observed.
  • a 25 ⁇ m thick polyimide film (manufactured by Toray DuPont, trade name “Kapton 100ENJ, was treated with a 30% hydrazine KOH aqueous solution for 60 seconds. Then, it was washed with pure water for 10 minutes and dried at room temperature.
  • This polyimide film was placed in a vacuum deposition apparatus, and after performing a plasma treatment, a Ni'Cr alloy was deposited to a thickness of 40 nm by sputtering, and copper was further removed by plating. A film of ⁇ m was formed to obtain a metal-coated polyimide substrate.
  • Example 1 a polyimide film having an average thickness of 38 m (Ube Industries, Ltd., Upilex S) was used, and one surface of the polyimide film was roughened by reverse sputtering to obtain a film having a thickness of 38 m. Similarly, a nickel-chromium alloy was sputtered to form a chromium-nickel alloy layer having an average thickness of 30 nm, which was used as a base metal layer.
  • a polyimide film having an average thickness of 38 m Ube Industries, Ltd., Upilex S
  • a nickel-chromium alloy was sputtered to form a chromium-nickel alloy layer having an average thickness of 30 nm, which was used as a base metal layer.
  • Copper was deposited on the surface of the sputtered copper layer formed as described above by an electric plating method to form an electrolytic copper layer having a thickness of 8 ⁇ m.
  • a photosensitive resin is applied to the surface of the copper layer thus formed, exposed and developed to form a comb-shaped electrode pattern having a wiring pitch of S30 ⁇ m, and this pattern is used as a masking material. Then, the copper layer was etched for 30 seconds using a 12% -concentration salted copper etchant containing HCl; 100 g / liter for 12 seconds to produce a wiring pattern.
  • the copper pattern and the base metal layer overhang made of Ni—Cr were pickled by pickling. Further, a Sn plating having a thickness of 0.5 ⁇ m was performed and heated to form a predetermined pure Sn layer.
  • the printed wiring board on which the comb-shaped electrodes were formed was subjected to a continuity test by applying a voltage of 40V under the conditions of 85 ° C and 85% RH.
  • the insulation resistance before the insulation reliability test was 2 ⁇ 10 8 ⁇ , and the insulation resistance measured 10 hours after the force was reduced to 5 ⁇ 10 6 ⁇ .
  • the results are shown in Table 1.
  • Example 1 15 ⁇ 40nm Copper 300nm Electrolytic copper 8 ⁇ Cupric chloride K 2 S 2 O e + H 2 S0 KMnO + + KOH 2 ⁇ 10 , ⁇ Example 2 75 ⁇ 40nm ⁇ Electrolytic copper 8 ⁇ Copper chloride K 2 S 2 0 8 + H 2 SO + K nO + + KOH 2 ⁇ 10 ⁇ 4 ⁇ example 3 38 ⁇ 40nm copper 200nm electrolytic copper 8 ⁇ cupric HCI K n0 4 + KOH 9 ⁇ 10 ⁇ ⁇ example chloride 4 38 ⁇ 30nm - - electrolytic copper 8 ⁇ chloride Copper 2 HCI K n0 4 + KOH 7 10 ⁇ 3 ⁇ Comparative Example 1 25 ⁇ 40nm Copper 300nm Electrolytic copper 8 ⁇ Ferric chloride None KMn0 4 + KOH 2 10 , 0 ⁇
  • the base metal layer formed on the surface of the insulating film is formed on the base metal layer. Since a process different from that of the conductive metal layer to be formed is performed, a stable insulating state is maintained for a long time between the formed wiring patterns that are not easily migrated from this portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

 〔解決手段〕  本発明のプリント配線基板の製造方法は、絶縁フィルムの少なくとも一方の表面に基材金属を析出させて基材金属層を形成し、さらに銅あるいは銅合金を析出させて導電性金属層を形成する工程を経て形成された表面金属層を、エッチング法により選択的に除去して配線パターンを形成した後、該基材金属層を形成する金属を溶解および/または不働態化可能な処理液で処理することを特徴とする。また、本発明のプリント配線基板は、絶縁フィルムと、該絶縁フィルムの少なくとも一方の表面に形成された配線パターンとを有し、該配線パターンは、絶縁フィルム表面に析出された基材金属層と、導電性金属層とからなり、該配線パターンを構成する基材金属層が、該配線パターンを構成する導電性金属層よりも幅方向に突出して形成されていることを特徴とする。  〔効果〕  本発明によれば、基材金属層を形成する金属のほとんどを除去することができると共に、僅かに残留する基材金属層形成金属は不働態化され、マイグレーション等が著しく発生しにくくなり、非常に信頼性の高いプリント配線基板を得ることができる。

Description

明 細 書
プリント配線基板、その製造方法および回路装置
技術分野
[0001] 本発明は、絶縁フィルムの表面に配線パターンが接着剤層を介さずに直接形成さ れているプリント配線基板およびこのプリント配線基板を製造する方法ならびに電子 部品が実装された回路基板に関する。さらに詳しくは本発明は、基板となる絶縁フィ ルムと、この絶縁基板の表面に形成された金属層とからなる 2層構成の基板から形成 されるプリント配線基板およびその製造方法ならびに電子部品が実装された回路装 置に関する。
背景技術
[0002] 従来カゝらポリイミドフィルムなどの絶縁フィルムの表面に接着剤を用いて銅箔を積層 した銅張り積層板を用いて配線基板が製造されて 、る。
上記のような銅張り積層板は、表面に接着剤層が形成された絶縁フィルムに、銅箔 を加熱圧着することにより製造される。したがって、このような銅張り積層板を製造す る際には、銅箔を単独で取り扱わなければならない。し力しながら、銅箔は薄くなるほ ど引っ張り強度が弱くなり、単独で取り扱える銅箔の下限は 9一 程度であり、こ れよりも薄い銅箔を用いる場合には、例えば支持体付の銅箔を用いることが必要に なるなど、その取り扱いが非常に煩雑になる。また、絶縁フィルムの表面に接着剤を 用いて、上記のような薄い銅箔を貼着した銅張り積層板を使用して配線パターンを形 成すると、銅箔を貼着するために使用した接着剤の熱収縮によりプリント配線基板に 反り変形が生ずる。特に電子機器の小型軽量ィ匕に伴い、プリント配線基板も薄化、軽 量化が進んでおり、このようなプリント配線基板には、絶縁フィルム、接着剤および銅 箔カもなる 3層構造の銅貼積層板では対応できなくなりつつある。
[0003] そこで、こうした 3層構造の銅張り積層板に代わって、絶縁フィルム表面に直接金属 層を積層した 2層構造の積層体が使用されている。このような 2層構造の積層体は、 ポリイミドフィルムなどのような絶縁フィルムの表面に、無電解メツキ法、蒸着法、スパ ッタリング法などによりシード層金属を析出させることにより製造される。そして、上記 のようにして析出した金属の表面に、例えば銅メツキを付着させた後、フォトレジストを 塗布し、露光'現像し、次いでエッチングすることにより所望の配線パターンを形成す ることができる。特に 2層構成の積層体は、金属(例えば、銅)層が薄いために形成さ れる配線パターンピッチ幅が 30 μ mに満たな 、ような非常に微細な配線パターンを 製造するのに適している。
[0004] ところで、特許文献 1 (特開 2003— 188495号公報)には、ポリイミド榭脂フィルムに 乾式製膜法で形成された第 1金属層と第 1金属層の上にメツキ法で形成された導電 性を有する第 2金属層とを有する金属被覆ポリイミドフィルムに、エッチング法によつ てパターンを形成するプリント配線基板の製造方法において、前記エッチング後にェ ツチング表面を酸化剤による洗浄処理を行うことを特徴とするプリント配線基板の製 造方法の発明が開示されている。また、この特許文献 1の実施例 5には、ニッケル'ク ロム合金を厚さ lOnmにプラズマ蒸着し、次いでメツキ法で銅を 8 mの厚さで析出さ せた例が示されている。
[0005] し力しながら、上記の特許文献 1に記載されて 、る方法では、パターンをエッチング により形成した後、酸化剤によってポリイミド榭脂フィルム表面にある第 1金属層を処 理することが記載されているが、このような酸化剤を用いた処理では、上記第 1金属 が相当量残存し、し力もこれの不働態化が完全には行われていないので、過酷な環 境においては比較的短期間で短絡などが生ずることがある。さらに、上記特許文献 1 において第 1金属層を形成する金属は、全て酸化剤で処理されているが、これらの 金属の中には酸ィ匕されにくいものもあり、このような場合には、配線パターン間に良好 な絶縁性が形成されないこともあり得るのである。また、特許文献 1で採用されている 処理では、微量の残存する金属が不働態化されにくいので、製造当初の配線パター ン間の絶縁抵抗は良好な値を示す力 例えば 1000時間以上電圧をかけ続けた後 の絶縁抵抗は、電圧を印加する前の値よりも低くなるという傾向が生ずる。
[0006] また、特許文献 2 (特開 2003— 282651号公報)の段落〔0004〕、 〔0005〕には、可 橈性絶縁フィルム 2の表面に、可撓性絶縁フィルムと配線パターンとの接着強度を確 保するために、銅と銅以外の金属との合金からなる金属層 1を設け、この金属層 1の 表面に銅箔を配置した複合体力 フレキシブル回路基板を製造することが記載され ている。さらに、こうした複合体を用いて形成された配線パターンのリード部分には、 図 5に示されて 、るように、周縁下部に金属層 1が未除去部として残留すると記載さ れており、この未除去部を原因としてメツキ金属の異常析出 6が形成されると記載され ており、このメツキ金属の異常析出 6の部分からスズの結晶が成長して「ホイス力」とな り、それにより配線パターンにショートが発生すると記載されている。すなわち、特許 文献 2においては、配線パターンの接着強度を確保するために設けた金属層 1をそ のままの状態にしてその表面にスズメツキ層を形成すると、形成されたスズメツキ層か らホイス力が発生するので、段落〔0023〕に示されるように、この金属層 1を完全に除 去しているのである。
[0007] し力しながら、こうした金属層 1を配線パターンの外周力も完全に除去することは極 めて困難であり、特許文献 2に記載されている方法では、微量ながら配線パターンの 外周下部に金属層 1がそのままの状態で残存し、こうした残存金属層 1に起因して析 出したスズメツキ層力ものホイス力の発生を完全に防止することはできない。
特許文献 1:特開 2003— 188495号公報
特許文献 2 :特開 2003— 282651号公報
発明の開示
発明が解決しょうとする課題
[0008] そして、上記のような 2層構成の積層体を用いて配線パターンを形成すると、比較 的短時間に配線パターン間の絶縁性が損なわれることがあることが判った。
こうした現象について検討してみると、 2層構成の積層体を用いて形成された配線 ノターンは、絶縁フィルムの表面に直接配置された第 1金属層(シード層)と、この第 1金属層上に形成された銅層とから形成されており、銅層とこの下部にある第 1金属 層とによって、マイグレーションが生じやすくなり、隣接する配線パターン間でマイグ レーシヨンによる短絡が短期間で発生するとの問題の原因となる。
[0009] 本発明は、このようなマイグレーションによる短絡が発生しにくぐ長期的に電気的 に安定した状態を維持することができるプリント配線基板の製造方法を提供すること を目的としている。
[0010] また、本発明は、上記のような方法により製造された特異的構造を有すると共に、マ ィグレーシヨンなどによる短絡が発生しにくいプリント配線基板を提供することを目的 としている。
課題を解決するための手段
[0011] 本発明のプリント配線基板の製造方法は、絶縁フィルム表面に基材金属を析出さ せて基材金属層を形成し、該基材金属層の表面に銅などの導電性金属を析出させ る工程を経て形成された表面金属層 (基材金属層と導電性金属層との積層体)を、 エッチング法により選択的に除去して配線パターンを形成する工程を有するプリント 配線基板の製造方法にお!ヽて、
該表面金属層をエッチング法により選択的に除去して配線パターンを形成した後、 該基材金属層を形成する金属を溶解および Zまたは不働態化可能な処理液で処理 することを特徴としている。
[0012] すなわち、本発明のプリント配線基板の製造方法は、絶縁フィルムの少なくとも一方 の表面に基材金属を析出させて基材金属層を形成し、該基材金属層の表面に銅あ るいは銅合金を析出させて導電性金属層を形成する工程を経て形成された基材フィ ルムの金属層を、エッチング法により選択的に除去して配線パターンを形成するェ 程を有するプリント配線基板の製造方法において、
該基材フィルムの金属層をエッチング法により選択的に除去して配線パターンを形 成した後、該基材金属層を形成する金属を溶解および zまたは不働態化可能な処 理液で処理することを特徴として!/、る。
[0013] 例えば上記の製造方法により得られ得る本発明のプリント配線基板は、絶縁フィル ムと、該絶縁フィルムの表面に形成された配線パターンとからなり、該配線パターンは 、析出された基材金属層と、該基材金属の表面に析出した銅層などの導電性金属層 とからなり、該配線パターンの幅方向の断面における基材金属層の上端部が、該基 材金属層の表面に析出した導電性金属層の下端部から幅方向に突出して形成され ていることを特徴としている。
[0014] すなわち、本発明のプリント配線基板は、絶縁フィルムと、該絶縁フィルムの少なくと も一方の表面に形成された配線パターンとを有し、該配線パターンは、絶縁フィルム 表面に形成された基材金属層と、該基材金属の表面に形成された導電性金属層と からなり、該配線パターンを構成する基材金属層が、該配線パターンを構成する導 電性金属層よりも幅方向に突出して形成されて 、ることを特徴として 、る。
[0015] さらに、本発明のプリント配線基板は、上記導電性金属層が、マスキングパターンと 略同一の形態を有しており、配線パターンと絶縁フィルムとは、導電性金属層からな る配線パターンの下端部および該配線パターンの周囲に導電性金属層から幅方向 に突出して形成された基材金属層によって接合して!/ヽることが好ま Uヽ。
[0016] さらに、配線パターンを形成する絶縁フィルム表面側に基材金属が残存している場 合には、この基材金属の露出面が不働態化されていることが好ましい。このように配 線パターンの周囲にある基材金属層を不働態化することにより、この基材金属層の 表面に形成されたメツキ層からはホイス力は発生しない。
[0017] また、本発明の回路装置は、上記のプリント配線基板に、電子部品が実装されてい ることを特徴としている。
発明の効果
[0018] 本発明は、絶縁フィルムの表面に例えばスパッタリングなどにより、基材金属層(シ ード層あるいは第 1金属層)を形成し、さらにこの基材金属層表面に、例えばメツキ法 により銅などの導電性金属を析出させ、この導電性金属の表面にフォトレジストを塗 布し、露光 ·現像して硬化したフォトレジストをマスキング材として銅箔を選択的にエツ チングして所望の配線パターンを形成し、さらに絶縁フィルム表面に形成された基材 金属層を形成する金属を溶解および Zまたは不働態化可能なエッチング液を使用し て処理することにより、線間に存在する基材金属層を形成する金属のほとんどを除去 することができる工程と、線間に微量に残留する基材金属層形成金属および導電性 金属層の周囲に輪郭状に張り出した基材金属層の表面を酸ィ匕し、それらの酸化皮 膜で被覆された基材金属表面が高温高湿雰囲気中あるいは酸などの溶液中でもィ オンィ匕しないよう不働態化する工程力 なり、これら処理によって、マイグレーションな どが著しく発生しにくぐ絶縁抵抗値が高ぐ非常に信頼性の高いプリント配線基板を 得ることができる。
図面の簡単な説明
[0019] [図 1]図 1は、本発明のプリント配線基板を製造する工程における基板の断面を示す 図である。
[図 2]図 2は、本発明のプリント配線基板を製造する工程における基板の断面を示す 図である。
[図 3]図 3は、銅層を選択的にエッチングして、所望の配線パターンを形成した際の 図である。
[図 4]図 4は、銅層を選択的にエッチングして、所望の配線パターンを形成した際の 図である。
[図 5]図 5は、基材金属層を除去した後、マイクロエッチングをした際の配線パターン の断面図である。
[図 6]図 6は、基材金属層を除去した後、マイクロエッチングをした際の配線パターン の断面図である。
[図 7]図 7は、本発明のプリント配線基板に形成された配線パターンの SEM写真であ る。
[図 8]図 8は、図 7に示した SEM写真を説明するための説明図である。
符号の説明
l l - · ·絶縁フィルム
lS - • '基材金属層 (第 1金属層、シード層)
15 · • 'スパッタリング銅層
17 · • 'メツキ導電性金属層(残りの導電性金属層)
20 · · ·導電性金属層 (銅層)
22 · • ·感光性榭脂からなる所望のパターン
23 · · ·基材金属層の側部
25 · · ·基材金属層の下端部
26 · • '基材金属層の上端部 (Ni、 Cr合金張出し部)
発明を実施するための最良の形態
次に本発明のプリント配線基板について、製造方法に沿って具体的に説明する。 図 1および図 2は、本発明のプリント配線基板を製造する工程における基板の断面 を示す図である。 [0022] 図 1および図 2に示すように、本発明のプリント配線基板の製造方法では、絶縁フィ ルムの少なくとも一方の面に形成された基材金属層 12および導電性金属層 20から なる金属層が形成されたフィルムを基材フィルムとして使用してこの表面に形成され た金属層を選択的にエッチングして配線パターンを形成する。この金属層は、絶縁フ イルムの一方の面に形成されて 、てもよ 、し、絶縁フィルムの両面に形成されて 、て ちょい。
[0023] 以下、絶縁フィルムの一方の面に金属層が形成された例を示して本発明のプリント 配線基板の製造方法を説明する。図 l (a)、図 2 (a)に示すように、本発明のプリント 配線基板の製造方法では、絶縁フィルム 11の少なくとも一方の表面に基材金属を析 出させて、基材金属層 13を形成する。本発明で使用する絶縁フィルム 11としては、 ポリイミドフィルム、ポリイミドアミドフィルム、ポリエステル、ポリフエ-レンサルファイド、 ポリエーテルイミドおよび液晶ポリマー等を挙げることできる。すなわち、これらの絶縁 フィルム 11は、基材金属層 13を形成する際の熱によって変形することなぐまた、ェ ツチングの際に使用されるエッチング液、あるいは、洗浄の際に使用されるアルカリ 溶液などに侵食されることがない程度に耐酸 '耐アルカリ性を有し、さらに基材金属 層 13などを形成する際の加熱によって変形することがない程度の耐熱性を有してい る。こうした特性を有する絶縁フィルム 11としては、ポリイミドフィルムが好ましい。
[0024] このような絶縁フィルム 11は、通常は 7— 150 μ m、好ましくは 7— 50 μ m、特に好 ましくは 15— 40 μ mの平均厚さを有している。本発明のプリント配線基板およびその 製造方法は、薄い基板を形成するのに適しているので、より薄いポリイミドフィルムを 使用することが好ましい。なお、このような絶縁フィルム 11の表面は、下記の基材金 属層 13の密着性を向上させるために、ヒドラジン ·ΚΟΗ液などを用いた粗ィ匕処理、 プラズマ処理などが施されて ヽてもよ ヽ。
[0025] このような絶縁フィルムの表面には、図 1 (b)および図 2 (b)に示すように、基材金属 層 13を形成する。この基材金属層 13は、絶縁フィルム 11の少なくとも一方の面に形 成され、この基材金属層 13の表面に形成される導電性金属層 20と絶縁フィルム 11 との密着性を向上させるものである。
[0026] このようなこの基材金属層 13を形成する金属の例としては、銅、ニッケル、クロム、 モリブデン、タングステン、シリコン、パラジウム、チタン、バナジウム、鉄、コノ レト、マ ンガン、アルミニウム、亜鉛、スズおよびタンタルなどを挙げることができる。これらの 金属は単独であるいは組み合わせて使用することができる。これらの金属の中でも- ッケル、クロムまたはこれらの合金を用いて基材金属層 13を形成することが好まし ヽ 。このような基材金属層 13は、絶縁フィルム 11の表面に蒸着法、スパッタリング法な どの乾式の製膜法を使用して形成することが好ましい。このような基材金属層の厚さ は、通常は、 1一 100nm、好ましくは 2— 50nmの範囲内にある。この基材金属層 13 は、この層の上に導電性金属層 20を安定に形成するためのものであり、基材金属の 一部が絶縁フィルム表面に物理的に食い込む程度の運動エネルギーを持って絶縁 フィルムと衝突することにより形成されたものであることが好ましい。
[0027] したがって、本発明では、基材金属層 13は、上記のような基材金属のスパッタリン グ層であることが特に好ま 、。
上記のように基材金属層 13を形成した後、図 1 (c)に示すように、この基材金属層 1 3の表面に直接、銅層などの導電性金属層 20を形成する。この導電性金属層は、メ ツキ法、例えば電解メツキ法あるいは無電解メツキ法などにより形成することができる。
[0028] なお、本発明では、この基材金属層 13を形成し、この基材金属層 13の表面に導電 性金属層 20を形成する前に、図 1 (c)に示すように、図 1 (c)に示すように、上記の基 材金属層 13の表面に直接形成される導電性金属層(例えば銅層)と同じ金属を用い て、基材金属層 13を形成したのと同じ方法でスパッタリング銅層 15を形成することが できる。例えば基材金属層 13をニッケルおよびクロムを用いたスパッタリング法で製 造した場合には、その基材金属層 13の表面に導電性金属層として形成される導電 性金属層 20の一部として、スパッタリングにより銅層 15を形成し、こうして形成された スッパッタリング銅層 15の上にさらに導電性金属層 20の残りの層 17を形成すること ができる。このときのスパッタリング銅層 15の厚さは、通常は 10— 2000nm、好ましく は 20— 500nmである。また、基材金属層 13の平均厚さとスパッタリング銅層 15との 厚さとの比は、通常は 1: 20-1 : 100、好ましくは 1: 25— 1 : 60の範囲内にある。
[0029] 上記のようにしてスパッタリング銅層 15を形成した後、図 1 (d)に示すように、このス パッタリング銅層 15の表面にさらに残りの導電性金属層を形成して導電性金属層 20 とする。ここでさらに積層される残りの導電性金属層(例:銅層あるいは銅合金層)は、 図 1 (d)においては、付番 17で示されている。
[0030] この付番 17の導電性金属層は、スパッタリング法、蒸着法などの方法で形成するこ とも可能である力 電解メツキ法ある 、は無電解メツキ法などのメツキ法により形成す ることが好ましい。すなわち、このメツキ導電性金属層 17には、配線パターンを形成 するのに必要な厚さを有していることが必要であり、したがって電解メツキ法あるいは 無電解メツキ法などのメツキ法により、効率よく導電性金属を析出させることができる。 このようにして形成されるメツキ導電性金属層 17の平均厚さは、通常は 0. 5-40 ^ m、好ましくは 0. 5— 17. 5 m、さらに好ましくは 1. 5— 11. 5 mの範囲内にあり、 また、前述のスパッタリング銅層 15とこのメツキ導電性金属層 17との合計の厚さは通 常は 1一 40 μ m、好ましくは 1一 18 μ m、さらに好ましくは 2— 12 μ mの範囲内にあ る。なお、ここで形成されるスパッタリング銅層 15とメツキ導電性金属層 17とは、メツキ 法により形成される導電性金属層が、メツキ銅層である場合には、メツキ導電性金属 層 17が形成された後は、その断面の構造から両者の境界を見出すのは極めて困難 であり、本発明では、特に両者を区別して記載する必要のない場合には、両者を総 合して導電性金属層 20と記載する。
[0031] このように導電性金属層 20を形成した後、図 1 (e)および図 2 (e)に示すように、導 電性金属層 20の導電性金属の表面に感光性榭脂を塗布し、この感光性榭脂を露光 現像して、感光性榭脂からなる所望のパターン 22を形成する。ここで使用することが できる感光榭脂としては、光が照射されることにより硬化するタイプの感光性榭脂を使 用することもできるし、光の照射によって榭脂が軟ィ匕するタイプの感光性榭脂を使用 することちでさる。
[0032] 上記のようにして感光性榭脂を用いて形成されたパターン 22をマスキング材として 、図 1 (f)、図 2 (f)、図 3、図 4に示すように、導電性金属層 20を選択的にエッチング して、所望の配線パターンを形成する。
[0033] ここで使用するエッチング剤は、導電性金属、特に銅に対するエッチング剤であり、 このような導電性金属エッチング剤の例としては、塩ィ匕第 2鉄を主成分とするエツチン グ液、塩ィ匕第 2銅を主成分とするエッチング液、硫酸 +過酸ィ匕水素などのエッチング 剤であり、このような導電性金属に対するエッチング剤は、導電性金属層 20を優れた 選択性でエッチングして配線パターンを形成することができるものであると共に、この 導電性金属層 20と絶縁フィルム 11との間にある基材金属 13に対してもかなりのエツ チング機能を有している。従って、上記のような導電性金属エッチング剤を用いてェ ツチングを行うと、図 1 (f)および図 2 (f)、図 3、図 4に示されるように、基材金属層 13 を、数 nm程度の極めて薄 、層として絶縁フィルム 11の表面に残存する程度にまで エッチングすることができる。すなわち、図 3、図 4に示すように、導電性金属から形成 される配線パターン周囲では、基材金属層は、導電性金属の下とほぼ同じ厚さを有 し、配線パターン間では、極薄層となっている。
[0034] なお、配線パターンの形成の際に感光性榭脂を硬化させて形成された所望のバタ ーン 22は、上記のようにしてエッチング工程を経た後、次の処理工程においてマイク 口エッチング処理を行う前に、例えば、アルカリ洗浄などにより除去される。
[0035] 本発明では、後述のようにして基材金属層 13を所定の処理液で処理する前に、配 線パターンを形成する導電性金属層 20の表面ゃ付番 13で示す基材金属をエッチ ング (例えば酸洗)して、表面にある酸ィ匕物膜などを除去するマイクロエッチング (プ チエッチング)を行うことが好まし 、。
[0036] このマイクロエッチングとしては、通常使用するエッチング液を使用可能であり、たと えば、過硫酸カリウム (K S O )溶液、 HC1溶液や、上述の配線パターンを形成する
2 2 8
際に使用したエッチング液を使用することができる。し力しながら、エッチング液との 接触時間が長いと配線パターンを形成する導電性金属である銅の溶出量が多くなり 、配線パターン自体がやせ細ってしまうので、液温 20— 60°Cにおいて、このマイクロ エッチングにおけるエッチング液と配線パターンとの接触時間は、通常は 2— 60秒間 、好ましくは 10— 45秒間程度である。
[0037] 本発明では、上記のようにして導電性金属 20を選択的にエッチングした後、マイク 口エッチングを行い、次いで、図 1 (g)、図 2 (g)、図 5および図 6に示すように、基材金 属層 13を形成する金属を溶解および Zまたは不働態化可能な処理液で処理する。 この基材金属層 13は、上述のように、銅、ニッケル、クロム、モリブデン、チタン、バナ ジゥム、鉄、コバルト、アルミニウム、亜鉛、スズおよびタンタルを単独であるいは組み 合わせて使用することにより形成されている。本発明では、これらの金属を溶解ある いは不働態化可能な処理液で処理する。例えば基材金属層がニッケルおよびクロム を用いて形成されている場合には、ニッケルに対しては、例えば、各濃度 5— 15重量 %程度の硫酸'塩酸混合液を使用することができ、また、クロムに対しては、例えば、 過マンガン酸カリウム +KOH水溶液、重クロム酸カリウム水溶液、過マンガン酸ナトリ ゥム + NaOH水溶液を使用することができる。本発明において、過マンガン酸力リウ ム +KOH水溶液を使用する場合、過マンガン酸カリウムの濃度は通常は 10— 60g /リットル、好ましくは 25— 55gZリットノレであり、 KOHの濃度は、通常は 10— 30g/ リットルである。本発明において、上記のような液を用いた処理の処理温度は、通常 は 40— 70°C、処理時間は、通常は 10— 60秒間である。
[0038] このように本発明では、形成する基材金属層 13に含有される金属に対応させて、こ れらの金属を溶解し得るエッチング液を使用し、このエッチング液は、これらの金属が 微量に残存した場合にぉ 、て、これらの金属を不働態化することができる機能を有し ている。
[0039] 特に本発明では、この基材金属層 13が少なくとも 2種類の異なる金属で形成された 合金層であるか、少なくとも 2種類の異なる金属がそれぞれ独立に積層された積層体 であるか、異なる金属力もなる合金の積層体であることが好ましい。本発明において 、基材金属層 13を、例えば、ニッケルおよびクロムを用いて形成する場合、この基材 金属層 13がニッケルとクロムとの合金で形成されている層である力、あるいは、 -ッケ ル層とクロム層とからなる積層体であることが好ましい。
[0040] このように基材金属層 13を形成する金属に対応した処理液を用いることにより、図 1
(g)、図 2 (g)、図 5、図 6に示すように絶縁フィルム 11上の基材金属層 13は除去され るかあるいは不働態化される。したがって、この工程を経ることにより、形成された配 線パターンがそれぞれ電気的に独立した状態になる。さらにこのように処理すること により配線パターンの絶縁フィルム 11上に積層された基材金属層 13の側端部 23が 不働態化するので、この基材金属層 13の側端部 23からのマイグレーションの発生を 防止することができる。
[0041] なお、ニッケルおよびクロムを含有する基材金属層 13を処理するに際しては、 -ッ ケルおよびクロムのいずれも不働態化させ、且つ配線パターン間(線間)に存在する クロム層を溶解しながら、かつ溶解されきれずにわずかに残存するクロムを不働態化 することが好ましい。
[0042] このようにして得られたプリント配線基板の配線パターンは、図 7および図 8に示す ように、配線パターンの幅方向の断面における基材金属層 13の上端部 26が、導電 性金属層 20の下端部 25からパターンの周囲に輪郭状に形成されている構造を有す るようになる。すなわち、導電性金属層 20はエッチングされる力 基材金属層 13はェ ツチングされにくいので、形成された配線パターンの幅方向の断面において、導電性 金属層 20からなる配線パターンの下端部 25の幅よりも、基材金属層 13の上端部 26 の幅が大きくなる。このように基材金属層 13の上端部 26が、導電性金属層 20よりも 幅方向に張り出して形成されている。すなわち、配線パターンは、図 7および 8に示 すように、絶縁フィルム 11の表面に基材金属層 13と導電性金属層 20とからなる配線 パターンが形成されており、しかもこの配線パターンを形成する導電性金属層 20の 周囲を取り囲んで輪郭状になるように基材金属層 13が導電性金属層 20よりも張り出 して形成されている。上述のように、導電性金属層は、マスキングパターンと略同一 の形態を有しており、配線パターンと絶縁フィルムとは、導電性金属層からなる配線 パターンの下端部およびこの配線パターンの周囲に導電性金属層力 幅方向に突 出して形成された基材金属層によって接合している。このように導電性金属層の下端 部の周囲に導電性金属層から幅方向に突出する基材金属層を形成することにより、 導電性金属層の導電性金属イオン (例えば Cuイオン)が絶縁フィルム層に達するま での距離が増大するし、また後述するスズメツキ層が導電性金属層と基材金属層との 境界をより確実にシールするので、導電性金属イオンの絶縁フィルム表面への拡散 が抑制されると考えられる。
[0043] このような導電性金属層の幅方向に突出して形成され、不働態化された基材金属 を形成することにより、このように輪郭状に形成された基材金属層 13は不働態化され た状態で残存している。このように配線パターンの周囲にある基材金属層を不働態 ィ匕して残存させることにより、この不働態化された基材金属層の表面にスズメツキ層を 形成しても、このメツキ層力ゝらのホイス力は発生せず、従って、本発明のプリント配線 基板においては、こうした部分からのホイス力の成長による短絡は発生しない。
[0044] このような断面構造を有する本発明のプリント配線基板において、基材金属層 13の 上端部の幅 26が、導電性金属 20の下端部の幅 25に対して、通常は 1. 001倍一 1. 5倍、好ましくは 1. 01倍一 1. 25倍の範囲内になるようにすることにより、マイグレー シヨンなどの発生を効果的に防止することができる。
[0045] 本発明のプリント配線基板には、上記のように絶縁フィルムの表面にスパッタリング などにより形成された基材金属層と、この基材金属層を形成する金属とは特性の異 なる金属から形成された導電性金属層(例:メツキ法により形成された銅層、あるいは 、スパッタリング銅層とこの上に形成されたメツキ銅層)とが積層されてなり、この積層 された導電性金属層を選択的にエッチングすることにより導電性金属層からなる配線 パターンを形成し、次いでマイクロエッチング処理により、主として導電性金属層の表 面を処理し、さらに、基材金属層を形成する金属を溶解および Zまたは不働態化可 能な処理液で処理することにより、配線パターン間に露出した基材金属層を形成す る金属の大部分を溶解して除去し、さらにこうした処理によっても溶解されずに残存 する極僅かな金属 (例;クロム)を不働態化することにより形成されたものである。特に 本発明のプリント配線基板では、基材金属層を複数の金属をスパッタリングすること により形成し、こうして形成された基材金属層をエッチングするために、酸洗した後、 酸洗によって除去されずに残存する基材金属層形成金属を例えば酸化性の処理液 を用いて不働態化することにより、絶縁抵抗値が高ぐまた、短絡などが生じにくく、 信頼性の高いプリント配線基板を得ることができるのである。
[0046] 特に本発明のプリント配線基板は、マイグレーションなどが発生しにくぐ長時間電 圧を印加し続けた後の絶縁抵抗と、電圧を印加する前の高い絶縁抵抗との間に実質 的な変動が認められず、プリント配線基板として非常に高い信頼性を有する。
[0047] 本発明のプリント配線基板は、配線パターン (あるいはリード)の幅が 30 m以下、 好適には 25— 5 μ mの幅の配線パターンを有し、またピッチ幅が 50 μ m以下、好適 には 40— 10 μ mのピッチ幅を有するプリント配線基板に適している。このようなプリン ト配線基板には、プリント回路基板(PWB)、 TAB (Tape Automated Bonding) テープ、 COF (Chip On Film)、 CSP (Chip Size Package)ゝ BGA (Ball G rid Array)、 μ ~ΒΟΑ ( μ - Ball Grid Array)、 FPC (Flexible Printed Cir cuit)などがある。また、上述の説明では、本発明のプリント配線基板は、絶縁フィル ムの表面に配線パターンが形成されたものであった力 この配線パターンの一部に 電子部品が実装されていてもよい。
[0048] このようなプリント配線基板に、好適にはさらにソルダーレジスト層を形成し、端子部 分をメツキ処理した後、電子部品を実装することにより回路基板が得られる。
なお、上記の配線パターンにはメツキ処理をすることができる。ここで採用されるメッ キの例として、スズメツキ、金メッキ、ニッケル 金メッキ、ハンダメツキ、鉛フリーハンダ メツキを挙げることができる。なお、上記メツキ処理を行う場合、ソルダーレジストを塗 布する前に配線パターンに薄いメツキ層を形成し、この薄いメツキ層の上にソルダー レジスト層を形成し、さらソルダーレジスト層カも露出している接続端子に再びメツキ 処理を施してもよい。こうしたメツキ層の厚さは、メツキの種類によって適宜選択するこ とができる力 メツキ層の合計の厚さは、無電解スズメツキの場合、通常は 0. 2-0. 8 m、好ましくは 0. 3-0. 6 mの範囲内の厚さに設定される。
[0049] 〔実施例〕
次に、本発明のプリント配線基板およびその方法について、具体的に実施例を挙 げて説明する力 本発明はこれらによって限定されるものではない。
[0050] なお、以下に記載する実施例および比較例における絶縁抵抗値は全て恒温恒湿 槽外における室温での測定値である。
実施例 1
[0051] 平均厚さ 75 μ mのポリイミドフィルム(宇部興産 (株)製、ユーピレックス S)の一方の 表面を逆スパッタにより粗ィ匕処理した後、以下の条件でニッケル 'クロム合金をスパッ タリングして平均厚さ 40nmのクロム 'ニッケル合金層を形成して基材金属層とした。
[0052] すなわち、スパッタリング条件を、 75 μ m厚ポリイミドフィルムを 100°Cで 3 X 10— 5Pa で 10分間処理し、脱ガスした後 100°C X O. 5Paに設定してクロム 'ニッケル合金のス ノ ッタリングを行った。
[0053] 上記のようにして形成された基材金属層上に、さらに銅を 100°C X O. 5Paの条件 でスパッタして平均厚さ 300nmのスパッタリング銅層を形成した。 上記のようにして形成されたスパッタリング銅層の表面に、電気メツキ法により、銅を 析出させて厚さ 8 μ mの電解銅層(電気メツキ銅層)を形成した。
[0054] こうして形成された導電性金属層である銅層の表面に感光性榭脂を塗布し、露光- 現像して、配線ピッチが 30 m (ライン幅; 15 μ m、スペース幅; 15 μ m)となるように 櫛形電極のパターンを形成し、このパターンをマスキング材として、銅層を、 HC1; 10 Og/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液を用いて 30秒間エッチング して配線パターンを製造した。
[0055] マスキング材として使用した露光 ·現像された感光性榭脂からなるパターンを剥離し た後、マイクロエッチング液として K S O +H SO溶液で 30°C X 10秒処理し、銅層
2 2 8 2 4
の表面および基材金属層(Ni-Cr合金)の表面を酸洗した。
[0056] 次に、濃度 40gZリットルの過マンガン酸カリウム + 20gZリットルの KOHエツチン グ液を用いて、 40°C X 1分かけて Ni— Cr合金張出部 26を不働態化し、さらに線間に 僅かに残存するクロムをできるだけ溶出すると共に、除去し切れな力つたクロムを酸 ィ匕クロムとして不働態化した。その後、引き続いて水洗した。
[0057] さらに、 0. 5 m厚の無電解 Snメツキを行い加熱して所定の純 Sn層を形成した。こ うして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの電圧 を印加して 1000時間導通試験 (HHBT)を行った。この導通試験は促進試験であり 、短絡が生ずるまでの時間、例えば絶縁抵抗値が 1 X 108 Ω未満になるまでの時間 が 1000時間に満たないものは、一般的な基板として使用することはできない。また、 絶縁信頼試験前の絶縁抵抗は比較例に比較して高ぐ 5 Χ 1014Ωであり、絶縁信頼 性試験後に測定した絶縁抵抗は 2 X 1014 Ωであり、両者の間に電圧を印加したこと に伴う絶縁抵抗の実質的な差は認められな力つた。
[0058] 結果を表 1に示す。
実施例 2
[0059] 平均厚さ 75 μ mのポリイミドフィルム(宇部興産 (株)製、ユーピレックス S)の一方の 表面を逆スパッタにより粗ィ匕処理した後、以下の条件でニッケル 'クロム合金をスパッ タリングして平均厚さ 40nmのクロム 'ニッケル合金層を形成して基材金属層とした。
[0060] すなわち、スパッタリング条件を、 75 μ m厚ポリイミドフィルムを 100°Cで 3 X 10— 5Pa で 10分間処理し、脱ガスした後 100°C X 0. 5Paに設定してクロム 'ニッケル合金のス ノ ッタリングを行った。
[0061] 上記のようにして形成された基材金属層の表面に、電気メツキ法により、銅を析出さ せて厚さ 8 μ mの電解銅層(電気メツキ銅層)を形成した。
こうして形成された導電性金属層である銅層の表面に感光性榭脂を塗布し、露光' 現像して、配線ピッチが 30 m (ライン幅; 15 μ m、スペース幅; 15 μ m)になるように 櫛形電極のパターンを形成し、このパターンをマスキング材として、銅層を、 HC1; 10 Og/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液を用いて 30秒間エッチング して配線パターンを製造した。
[0062] マスキング材として使用した露光 ·現像された感光性榭脂からなるパターンを剥離し た後、マイクロエッチング液として K S O +H SO溶液で 30°C X 10秒処理し、銅層
2 2 8 2 4
の表面および基材金属層(Ni-Cr合金)の表面を酸洗した。
[0063] 次に、濃度 40gZリットルの過マンガン酸カリウム + 20gZリットルの KOHエツチン グ液を用いて、 40°C X 1分かけて Ni— Cr合金張出部 26を不働態化し、さらに線間に 僅かに残存するクロムをできるだけ溶出すると共に、除去し切れな力つたクロムを酸 ィ匕クロムとして不働態化した。
[0064] 上記のようにして形成された配線パターンの電子顕微鏡写真の一例を図 7に示す。
図 8は、この図 7に示される電子顕微鏡写真をトレースしたものであり、ポリイミドフィル ムである絶縁フィルム 11の表面に基材金属層 13と導電性金属層 20とからなる配線 パターンが形成されており、この配線パターンの周囲に、基材金属層 13が輪郭状に 張り出して形成されており、この基材金属層 13の表面は不働態化されて 、る。
[0065] こうして形成された配線パターンに、さらに、 0. 5 m厚の無電解 Snメツキを行い加 熱して所定の純 Sn層を形成した。
こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。また、絶縁信頼試験前の絶 縁抵抗は高い値を示し、 5 Χ 10" Ωであり、絶縁信頼性試験後に測定した絶縁抵抗 は 2 Χ 10"Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的な差は 認められなかった。 [0066] 結果を表 1に示す。
実施例 3
[0067] 実施例 1にお!/、て、平均厚さ 38 μ mのポリイミドフィルム (宇部興産 (株)製、ユーピ レックス S)を使用し、ポリイミドフィルムの一方の表面を逆スパッタにより粗ィ匕処理した 後、実施例 1と同様にして、ニッケル 'クロム合金をスパッタリングして平均厚さ 30nm のクロム ·ニッケル合金層(基材金属層)を形成して基材金属層とした。
[0068] 上記のようにして形成された基材金属層上に、実施例 1と同様にして銅をスパッタリ ングして平均厚さ 200nmのスパッタリング銅層を形成した。
上記のようにして形成されたスパッタリング銅層の表面に、電気メツキ法により、銅を 析出させて厚さ 8 μ mの電解銅層(導電性金属層)を形成した。
[0069] こうして形成された電解銅層の表面に感光性榭脂を塗布し、露光 ·現像して、配線 ピッチが 30 μ mとなるように櫛形電極のパターンを形成し、このパターンをマスキング 材として、銅層を、 HCl; 100g/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液 を用いて 30秒間エッチングして配線パターンを製造した。
[0070] 次 、でマイクロエッチング液として HC1溶液を使用して、 40°C X 15秒処理し、銅層 の表面および基材金属層(Ni-Cr合金)の表面を酸洗した。
次に、濃度 40gZリットルの過マンガン酸カリウム + 20gZリットルの KOHエツチン グ液を用いて、 40°C X 1分かけて Ni— Cr合金張出部 26を不働態化し、さらに線間に 僅かに残存するクロムをできるだけ溶出すると共に、除去し切れな力つたクロムを酸 ィ匕クロムとして不働態化した。
[0071] さらに、 0. 5 m厚の無電解 Snメツキを行い加熱して所定の純 Sn層を形成した。
こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験を行った。また、絶縁信頼試験前の絶縁抵抗は 比較例に比較して高ぐ 7 Χ 1014 Ωであり、絶縁信頼性試験後に測定した絶縁抵抗 は 9 Χ 1013 Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的な差は 認められなかった。
[0072] 結果を表 1に示す。
実施例 4 [0073] 実施例 2において、平均厚さ 38 mのポリイミドフィルム (宇部興産 (株)製、ユーピ レックス S)を使用し、ポリイミドフィルムの一方の表面を逆スパッタにより粗ィ匕処理した 後、実施例 1と同様にして、ニッケル 'クロム合金をスパッタリングして平均厚さ 30nm のクロム ·-ッケル合金層を形成して基材金属層とした。
[0074] 上記のようにして形成されたスパッタリング層の表面に、電気メツキ法により、銅を析 出させて厚さ 8 μ mの電解銅層(導電性金属層)を形成した。
こうして形成された電解銅層の表面に感光性榭脂を塗布し、露光'現像して、配線 ピッチが 30 μ mとなるように櫛形電極のパターンを形成し、このパターンをマスキング 材として、銅層を、 HCl; 100g/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液 を用いて 30秒間エッチングして配線パターンを製造した。
[0075] 次 、でマイクロエッチング液として HC1溶液を使用して、 40°C X 15秒処理し、銅と 基材金属層 (Ni— Cr合金)を酸洗した。
次に、濃度 40gZリットルの過マンガン酸カリウム + 20gZリットルの KOHエツチン グ液を用いて、 40°C X 1分かけて Ni— Cr合金張出部 26を不働態化し、さらに線間に 僅かに残存するクロムをできるだけ溶出すると共に、除去し切れな力つたクロムを酸 ィ匕クロムとして不働態化した。
[0076] さらに、 0. 5 m厚の無電解 Snメツキを行い加熱して所定の純 Sn層を形成した。
こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験を行った。また、絶縁信頼試験前の絶縁抵抗は 比較例に比較して高ぐ 7 Χ 1014 Ωであり、絶縁信頼性試験後に測定した絶縁抵抗 は 7 Χ 1013 Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的な差は 認められなかった。
[0077] 結果を表 1に示す。
〔比較例 1〕
厚さ 25 μ mのポリイミドフィルム(東レ 'デュポン社製、商品名「カプトン 100ENJの 片面を、 30%ヒドラジン KOH水溶液中で 60秒間処理した。その後、純水で 10分 間洗浄し室温で乾燥させた。このポリイミドフィルムを、真空蒸着装置に設置し、ブラ ズマ処理後、スパッタリングにて Ni'Cr合金を 40nm蒸着し、さらに、メツキ法で銅を 8 μ m成膜して金属被覆ポリイミド基板を得た。
[0078] 得られた基板を塩化第 2鉄溶液 40° Be (ボーメ)を用いて 40 μ mピッチ(ライン幅 2 0 m、スペース幅 20 μ m)の櫛形パターンを形成し、 35°Cの過マンガン酸カリウム 0 . 5重量%、水酸化カリウム 0. 5重量%水溶液で洗浄後、水洗、乾燥し、 85°C85%R H雰囲気の恒温恒湿槽内で、サンプルに 40Vのバイアスをかけて絶縁信頼性試験( HHBT)を行ったところ、保持時間は 1000時間以上であり、絶縁信頼性試験開始時 の絶縁抵抗は 5 X 1012 Ωであったが、 1000時間経過後の絶縁抵抗は 2 X 1010 Ωに 低下しており、長時間電圧を印加することにより経時的に絶縁抵抗の低下が見られ た。
〔比較例 2〕
実施例 1において、平均厚さ 38 mのポリイミドフィルム (宇部興産 (株)製、ユーピ レックス S)を使用し、ポリイミドフィルムの一方の表面を逆スパッタにより粗ィ匕処理した 後、実施例 1と同様にして、ニッケル 'クロム合金をスパッタリングして平均厚さ 30nm のクロム ·-ッケル合金層を形成して基材金属層とした。
[0079] 上記のようにして形成された基材金属層上に、実施例 1と同様にして、銅をスパッタ して平均厚さ 200nmのスパッタリング銅層を形成した。
上記のようにして形成されたスパッタリング銅層の表面に、電気メツキ法により、銅を 析出させて厚さ 8 μ mの電解銅層を形成した。
[0080] こうして形成された銅層の表面に感光性榭脂を塗布し、露光 ·現像して、配線ピッチ 力 S30 μ mとなるように櫛形電極のパターンを形成し、このパターンをマスキング材とし て、銅層を、 HCl; 100g/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液を用い て 30秒間エッチングして配線パターンを製造した。
[0081] 次!、でマイクロエッチング液として K S O +H SO溶液を用いて 30°C X 10秒間ェ
2 2 8 2 4
ツチングして銅パターンと、 Ni— Crからなる基材金属層張出部を酸洗した。さら〖こ、 0 . 5 μ m厚の Snメツキを行 、加熱して所定の純 Sn層を形成した。
[0082] こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して導通試験を行った。絶縁信頼試験前の絶縁抵抗は 2 X 108 Ωであつ た力 10時間後に測定した絶縁抵抗は 5 X 106Ωに低下していた。 [0083] 結果を表 1に示す。
[0084] [表 1]
絶縁フィルム 基材金属層 スハ'ッタリンゲ層 メツキ層 エッチンゲ剤 HHBT
1000時間後の ホリイミト' ニッケル-クロム 金属 厚さ 金属 厚さ Cuエッチンゲ マイクロチエツチンク' ニッケル'クロム
絶縁抵抗値 実施例 1 15μηη 40nm 銅 300nm 電解銅 8μηη 塩化第 2銅 K2S2Oe+H2S0 KMnO++KOH 2Χ10, Ω 実施例 2 75μιη 40nm ― 電解銅 8μιη 塩化第 2銅 K2S208+H2SO+ K nO++KOH 2Χ10Ι4Ω 実施例 3 38μηη 40nm 銅 200nm 電解銅 8μηπ 塩化第 2銅 HCI K n04+KOH 9Χ10Ι Ω 実施例 4 38μιη 30nm ― ― 電解銅 8μηη 塩化第 2銅 HCI K n04+KOH 7 10Ι3Ω 比較例 1 25μηη 40nm 銅 300nm 電解銅 8μηη 塩化第 2鉄 なし KMn04+KOH 2 10,0Ω
10Hr経過後 比較例 2 38μηη 30nm 銅 200nm 電解銅 δμητι 塩化第 2銅 2S2Os+H2S04 なし
5Χ106Ω
産業上の利用可能性
[0085] 上記のように本発明のプリント配線基板の製造方法およびこの方法により得られた プリント配線基板は、絶縁フィルムの表面に形成された基材金属層が、この基材金属 層の上に形成される導電性金属層とは別の処理がなされているので、この部分から マイグレーションなどが発生しにくぐ形成された配線パターン間で長期間安定した 絶縁状態が維持される。
[0086] また、長時間電圧を印加し続けることによつても配線パターン間の絶縁抵抗は変動 せず、経時的に見て電気的に非常に安定したプリント配線基板が得られる。

Claims

請求の範囲
[1] 絶縁フィルムの少なくとも一方の表面に基材金属を析出させて基材金属層を形成 し、該基材金属層の表面に銅あるいは銅合金を析出させて導電性金属層を形成す る工程を経て形成された基材フィルムの金属層を、エッチング法により選択的に除去 して配線パターンを形成する工程を有するプリント配線基板の製造方法において、 該基材フィルムの金属層をエッチング法により選択的に除去して配線パターンを形 成した後、該基材金属層を形成する金属を溶解および Zまたは不働態化可能な処 理液で処理することを特徴とするプリント配線基板の製造方法。
[2] 上記基材金属層が、ニッケルおよび Zまたはクロムを含有する金属から形成されて いることを特徴とする請求項 1記載のプリント配線基板の製造方法。
[3] 上記導電性金属層が、メツキ法により銅あるいは銅合金を析出させてなることを特 徴とする請求項 1記載のプリント配線基板の製造方法。
[4] 上記基材フィルムの金属層をエッチングにより選択的に除去して配線パターンを形 成した後、該選択的にエッチングされて形成された配線パターンの表面を酸洗処理 し、次いで、クロムを溶解すると共に、ごく僅かに溶解されな力つたクロムを不働態化 させ得る処理液で処理することを特徴とする請求項 1項記載のプリント配線基板の製 造方法。
[5] 絶縁フィルムと、該絶縁フィルムの少なくとも一方の表面に形成された配線パターン とを有し、該配線パターンは、絶縁フィルム表面に形成された基材金属層と、該基材 金属の表面に形成された導電性金属層とからなり、該配線パターンを構成する基材 金属層が、該配線パターンを構成する導電性金属層よりも幅方向に突出して形成さ れて 、ることを特徴とするプリント配線基板。
[6] 上記基材金属層が、ニッケルおよび Zまたはクロムを含有する金属から形成されて いることを特徴とする請求項 5記載のプリント配線基板。
[7] 上記導電性金属層が、銅あるいは銅合金から構成されていることを特徴とする請求 項 5記載のプリント配線基板。
[8] 上記配線パターンの幅方向に突出して形成されている基材金属層からなる配線パ ターンの表面の少なくとも一部が不働態化されていることを特徴とする請求項第 5項 記載のプリント配線基板。
[9] 上記導電性金属層は、マスキングパターンと略同一の形態を有しており、配線バタ ーンと絶縁フィルムとは、導電性金属層カゝらなる配線パターンの下端部および該配 線パターンの周囲に導電性金属層から幅方向に突出して形成された基材金属層に よって接合していることを特徴とする請求項第 5項記載のプリント配線基板。
[10] 上記基材金属層と導電性金属層とが、特性の異なる金属あるいは合金カゝら形成さ れていることを特徴とする請求項第 5項記載のプリント配線基板。
[11] 上記請求項第 5項記載のプリント配線基板に、電子部品が実装されていることを特 徴とする回路装置。
PCT/JP2004/017943 2003-12-05 2004-12-02 プリント配線基板、その製造方法および回路装置 WO2005055681A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/580,948 US7523548B2 (en) 2003-12-05 2004-12-02 Method for producing a printed circuit board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-407539 2003-12-05
JP2003407539 2003-12-05
JP2004-222183 2004-07-29
JP2004222183A JP4253280B2 (ja) 2003-12-05 2004-07-29 プリント配線基板の製造方法

Publications (1)

Publication Number Publication Date
WO2005055681A1 true WO2005055681A1 (ja) 2005-06-16

Family

ID=34656232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/017943 WO2005055681A1 (ja) 2003-12-05 2004-12-02 プリント配線基板、その製造方法および回路装置

Country Status (6)

Country Link
US (1) US7523548B2 (ja)
JP (1) JP4253280B2 (ja)
KR (2) KR100814564B1 (ja)
CN (1) CN1891018A (ja)
TW (1) TWI397963B (ja)
WO (1) WO2005055681A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133167A (ja) * 2015-04-22 2015-07-23 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、およびハードディスクドライブ

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810984B2 (ja) * 2005-11-14 2011-11-09 東洋紡績株式会社 金属被覆ポリイミドフィルム
JP4810985B2 (ja) * 2005-11-14 2011-11-09 東洋紡績株式会社 金属被覆ポリイミドフィルム
CN101622915A (zh) * 2007-03-02 2010-01-06 雷斯昂公司 在超薄塑料膜上形成电子电路的方法
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
KR20090067744A (ko) 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
KR100896439B1 (ko) * 2007-12-26 2009-05-14 엘지전자 주식회사 연성 필름
KR101054433B1 (ko) * 2007-12-27 2011-08-04 엘지전자 주식회사 연성 필름 및 그를 포함하는 표시장치
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP2011029601A (ja) * 2009-06-22 2011-02-10 Mitsui Mining & Smelting Co Ltd プリント配線基板およびその製造方法
US20110024160A1 (en) 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US8486281B2 (en) * 2009-10-05 2013-07-16 Kesheng Feng Nickel-chromium alloy stripper for flexible wiring boards
US9072164B2 (en) * 2009-11-17 2015-06-30 Raytheon Company Process for fabricating a three dimensional molded feed structure
US8043464B2 (en) * 2009-11-17 2011-10-25 Raytheon Company Systems and methods for assembling lightweight RF antenna structures
US8127432B2 (en) * 2009-11-17 2012-03-06 Raytheon Company Process for fabricating an origami formed antenna radiating structure
US8362856B2 (en) * 2009-11-17 2013-01-29 Raytheon Company RF transition with 3-dimensional molded RF structure
KR101343729B1 (ko) * 2010-02-22 2013-12-19 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 플렉시블 라미네이트 기판에 대한 회로 형성 방법
JP5807225B2 (ja) * 2010-03-02 2015-11-10 学校法人早稲田大学 プリント配線板とその製造方法
EP2640172A1 (en) * 2010-11-12 2013-09-18 JX Nippon Mining & Metals Corporation Method for forming circuit on flexible laminate substrate
US20150160041A1 (en) * 2011-12-28 2015-06-11 Nikon Corporation Encoder, manufacturing method of encore scale manufacturing method of encoder, and driving apparatus
CN103384449A (zh) * 2012-05-02 2013-11-06 力达通讯股份有限公司 线路图案的制造方法
CN103391686B (zh) * 2012-05-10 2016-12-14 深南电路有限公司 线路板加工方法
RU2494492C1 (ru) * 2012-06-07 2013-09-27 Общество с ограниченной ответственностью "Компания РМТ" Способ создания токопроводящих дорожек
CN103717009A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种无核封装基板种子层附着力的方法
US9093385B2 (en) * 2013-05-28 2015-07-28 Infineon Technologies Ag Method for processing a semiconductor workpiece with metallization
KR102134019B1 (ko) * 2013-11-25 2020-07-14 에스케이하이닉스 주식회사 볼 랜드를 포함하는 기판 및 반도체 패키지와, 그 제조방법
EP3299497A1 (en) 2016-09-27 2018-03-28 ATOTECH Deutschland GmbH Method for treatment of a chromium surface
KR200483050Y1 (ko) 2016-09-30 2017-03-29 신길호 당구 큐의 팁 가공기구
CN108055790B (zh) * 2017-12-06 2019-10-18 深圳市和美源电子有限公司 一种电路板及其制作方法和应用
CN111627856A (zh) * 2019-02-28 2020-09-04 中国科学院物理研究所 GaN基半导体器件及其制备方法
JP7310599B2 (ja) 2019-12-26 2023-07-19 トヨタ自動車株式会社 配線基板の製造方法および配線基板
CN111163590B (zh) * 2020-02-03 2021-06-11 厦门弘信电子科技集团股份有限公司 一种纯铜线路的制作方法
CN112575278A (zh) * 2020-11-10 2021-03-30 惠州市钰芯电子材料有限公司 一种带有热镀锡钝化保护膜的叉指电极及其制备方法
KR20220091831A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 인쇄회로기판
CN115050631A (zh) * 2022-08-15 2022-09-13 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161893A (ja) * 1993-12-06 1995-06-23 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH08186351A (ja) * 1994-12-27 1996-07-16 Internatl Business Mach Corp <Ibm> 回路板及びその製造方法
JP2001223461A (ja) * 2000-12-27 2001-08-17 Sony Chem Corp 接続構造体の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687545A (en) * 1986-06-18 1987-08-18 Macdermid, Incorporated Process for stripping tin or tin-lead alloy from copper
JP3120566B2 (ja) * 1992-05-12 2000-12-25 株式会社デンソー 半導体装置におけるバンプ電極形成方法
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH06120630A (ja) 1992-10-07 1994-04-28 Ulvac Japan Ltd プリント配線基板用の銅箔
AU5668394A (en) * 1993-01-11 1994-08-15 Macdermid, Incorporated Phosphating compositions and processes, particularly for use in fabrication of printed circuits utilizing organic resists
US5476580A (en) * 1993-05-17 1995-12-19 Electrochemicals Inc. Processes for preparing a non-conductive substrate for electroplating
TW517502B (en) * 1998-09-14 2003-01-11 Ibiden Co Ltd Printed circuit board and its manufacturing method
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
JP2001223471A (ja) 2000-02-09 2001-08-17 Denso Corp 電気配線の製造方法およびその製造方法に用いられる回路構成体
DE10127357C1 (de) * 2001-06-06 2002-09-26 Siemens Dematic Ag Verfahren und Einrichtung zur Strukturierung von Leiterplatten
JP4211246B2 (ja) 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法
JP2003188495A (ja) 2001-12-13 2003-07-04 Sumitomo Metal Mining Co Ltd プリント配線基板の製造方法
DE10302596A1 (de) * 2002-01-24 2003-08-28 Shipley Company Marlborough Behandlung von Metalloberflächen mit einer modifizierten Oxidaustauschmasse
JP2003282651A (ja) 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法
JP4517564B2 (ja) * 2002-05-23 2010-08-04 住友金属鉱山株式会社 2層銅ポリイミド基板
JP2005023340A (ja) 2003-06-30 2005-01-27 Nihon Kagaku Sangyo Co Ltd プリント配線板のエッチング方法及びエッチング液

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161893A (ja) * 1993-12-06 1995-06-23 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH08186351A (ja) * 1994-12-27 1996-07-16 Internatl Business Mach Corp <Ibm> 回路板及びその製造方法
JP2001223461A (ja) * 2000-12-27 2001-08-17 Sony Chem Corp 接続構造体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133167A (ja) * 2015-04-22 2015-07-23 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、およびハードディスクドライブ

Also Published As

Publication number Publication date
CN1891018A (zh) 2007-01-03
KR20060127417A (ko) 2006-12-12
JP4253280B2 (ja) 2009-04-08
JP2005191524A (ja) 2005-07-14
TW200520110A (en) 2005-06-16
TWI397963B (zh) 2013-06-01
KR100814564B1 (ko) 2008-03-17
KR20070100428A (ko) 2007-10-10
KR100902970B1 (ko) 2009-06-15
US20070101571A1 (en) 2007-05-10
US7523548B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
WO2005055681A1 (ja) プリント配線基板、その製造方法および回路装置
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
JP4081052B2 (ja) プリント配線基板の製造法
TWI395531B (zh) 印刷配線基板、其製造方法以及半導體裝置
JP4695675B2 (ja) プリント配線基板の製造方法
JP2006278950A (ja) プリント配線板およびその製造方法
JP2006019522A (ja) 配線回路基板および配線回路基板の製造方法
JP4658100B2 (ja) プリント配線基板および回路装置
JP2003188495A (ja) プリント配線基板の製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
JP2000309887A (ja) クロメート系防錆膜の除去方法および配線基板の製造方法
JPH05235114A (ja) 金属被覆ポリイミド基板の製造方法
JP2003046223A (ja) 2層型プリント回路用基板の製造方法
JP2008034430A (ja) ポリイミド配線板の製造方法
JP2004087658A (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
JPH1146062A (ja) 配線板の製造法
JPH1154910A (ja) 配線板の製造法
JP2007012875A (ja) プリント配線基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480036191.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007101571

Country of ref document: US

Ref document number: 10580948

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067013423

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067013423

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10580948

Country of ref document: US