JP4741616B2 - フォトレジスト積層基板の形成方法 - Google Patents

フォトレジスト積層基板の形成方法 Download PDF

Info

Publication number
JP4741616B2
JP4741616B2 JP2008055050A JP2008055050A JP4741616B2 JP 4741616 B2 JP4741616 B2 JP 4741616B2 JP 2008055050 A JP2008055050 A JP 2008055050A JP 2008055050 A JP2008055050 A JP 2008055050A JP 4741616 B2 JP4741616 B2 JP 4741616B2
Authority
JP
Japan
Prior art keywords
metal
aerosol
metal nanoparticles
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008055050A
Other languages
English (en)
Other versions
JP2008219018A (ja
Inventor
熙 聖 崔
倍 均 金
美 良 金
性 宰 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008219018A publication Critical patent/JP2008219018A/ja
Application granted granted Critical
Publication of JP4741616B2 publication Critical patent/JP4741616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0257Nanoparticles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105Using an electrical field; Special methods of applying an electric potential
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1344Spraying small metal particles or droplets of molten metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Description

本発明はフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法に関するものであり、特に、金属ナノ粒子のエアロゾルを用いた乾式工程を導入することにより、前記方法はすべて環境にやさしく実施することができる。
従来の印刷回路基板(PCB)の製造方法は、導電性メタルと絶縁性ポリマー材料とを繰り返し積層して構成する方式を用いる。ここで、導電性金属層の電気的回路形成と上下層の回路接続のために無電解メッキ及び電解メッキなどの技術が用いられている。最近、このような回路形成のためにインプリンティング工法及びインクジェット工法などに対する技術開発が活発に進められており、また、上下層の回路接続のためのビア充填に対するペースト開発及び工法開発にも多くの進展がある。
図1は従来技術に係る印刷回路基板の製造方法を示す工程概略図である。従来の印刷回路基板の製造方法は、無電解メッキ、ドライフィルムの積層、露光、現像、電気メッキ、剥離、及びエッチングの段階を含む。先ず、絶縁基板210上に銅層230を積層し、ドライフィルム250をラミネートする。ラミネートされたドライフィルム250を回路配線パターンに応じて露光、現像した後、選択的にドライフィルムを除去し露出された無電解メッキ銅層230上に電気メッキによる電解メッキ銅層270を形成する。次いで、ドライフィルム250を剥離し、エッチングして回路を形成する。この他にも、感光性樹脂であるドライフィルムの類型に応じて露光部位を現像してメッキする方式もある。
このような従来方式に係る印刷回路基板において微細回路を形成するためには、感光性樹脂であるドライフィルムを銅層に接着させることが極めて重要である。図2は絶縁層110上に積層された銅層130の表面をエッチングし微細粗さの表面を形成した後にドライフィルム170を積層して接着力を向上させる過程を示す断面概略図である。銅層130に形成された小さい穴150にドライフィルム170が押込まれるので、ドライフィルム170と銅層130との間の接着力を向上させることができる。
しかし、このようなエッチング方法には、剥離工程の際にエッチング面の水分及び残存有機物を完全に除去することが困難であるという問題点がある。また、無電解メッキ段階及び電解メッキ段階を含む従来の印刷回路基板の製造方法は、湿式メッキ工程を用いているので、環境に有害となる可能性がある。
本発明は前述した従来技術の問題点を解決するためのもので、本発明の第1の目的は、金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法を提供することである。
本発明の他の目的は、金属ナノ粒子のエアロゾルを用いた絶縁基板のメッキ方法を提供することである。
本発明のさらに他の目的は、金属ナノ粒子のエアロゾルを用いた回路基板の金属層の表面処理方法を提供することである。
本発明のさらに他の目的は、金属ナノ粒子のエアロゾルを用いた積層セラミックコンデンサの製造方法を提供することである。
本発明の一実施形態によれば、絶縁基板と金属層とを備えた積層基板を用意する段階と、前記金属層上に金属ナノ粒子のエアロゾルを塗布する段階と、前記金属ナノ粒子のエアロゾルが塗布された前記金属層上にフォトレジストフィルムを積層する段階と、を含むフォトレジスト積層基板の形成方法が提供される。
本発明の他の実施形態によれば、絶縁基板を用意する段階と、前記絶縁基板の一側面に金属ナノ粒子のエアロゾルを塗布して金属シード層を形成する段階と、を含む絶縁基板のメッキ方法が提供される。
本発明のさらに他の実施形態によれば、絶縁基板及び前記絶縁基板上に積層された金属層を備えた回路基板を用意する段階と、前記金属層上に第1金属ナノ粒子のエアロゾルを塗布して第1金属層を形成する段階と、前記第1金属層上に第2金属ナノ粒子のエアロゾルを塗布して第2金属層を形成する段階と、を含む回路基板の金属層の表面処理方法が提供される。
本発明のさらに他の実施形態によれば、誘電体層及び内部電極を備えた積層基板を用意する段階と、前記積層基板の外部に金属ナノ粒子のエアロゾルを塗布して所定形状の外部電極を形成する段階と、を含む積層セラミックコンデンサの製造方法が提供される。
本発明によれば、金属ナノ粒子のエアロゾルを均一に塗布することにより金属層とフォトレジストフィルムとの間の接着力を向上させ、エッチングによる残存化学物質に対する問題点を解決することができる。また、金属ナノ粒子のエアロゾルを絶縁層に塗布した後、電気メッキにより塗膜を形成することができるのでハイブリッド基板の製造工程の際に無電解メッキ工程の代替効果を期待できる。さらに、回路基板のメッキ層の表面処理を湿式工程ではなく乾式方式により効果的に行うことができ、基板及び電機電子部品の表面及び外部電極に対する微細回路形成の効果を期待できる。
以下、本発明に係るフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法に関して添付図面を参照してより詳しく説明する。
図3は本発明の第1の実施形態に係るフォトレジスト積層基板の形成方法を示す工程概略図である。
図3を参照すると、本発明の第1の実施形態に係るフォトレジスト積層基板の形成方法は、絶縁基板310と金属層330とを含む積層基板を用意する段階と、前記金属層330上に金属ナノ粒子のエアロゾル350を塗布する段階と、前記金属ナノ粒子のエアロゾル350が塗布された前記金属層330上にフォトレジストフィルム370を積層する段階と、を含む。
本発明は印刷回路基板の製造において、金属層とフォトレジストフィルムとの間の接着性を向上させるためのものであるが、絶縁基板310とフォトレジストフィルム370との間に金属ナノ粒子のエアロゾル350を塗布することによって微細な表面粗さが形成されるので、フォトレジストフィルム370の接着性がより高くなり、エッチングを用いて表面粗さが形成される場合に比べて、後でフォトレジストフィルム370を除去する際にも残存有機物などをより確実に除去することができる。
本発明の第1の実施形態によれば、金属ナノ粒子の直径は0.001〜10μmであることが好ましい。金属ナノ粒子の直径が0.001μm未満であると金属の表面粗さが低くて、ドライフィルムとの接着力が低下するので好ましくなく、直径が10μmを超過すると粒子の均一性の調節が難しくなり、第1塗布金属面との接着力が低下するので好ましくない。この際、微細回路形成のための金属ナノ粒子の直径は0.001〜1μmであることがさらに好ましい。
また、前記塗布されたエアロゾルの金属ナノ粒子間のピッチは、0.001〜20μmであることが好ましい。塗布された金属ナノ粒子間のピッチが0.001μm未満であると不均一な金属層が成膜されるため、フォトレジストフィルムの接着性が低下する。金属ナノ粒子間のピッチが20μmを超過すると成膜金属層とフォトレジストフィルム面との接着面積が減少して接着力が低下する。
前記金属ナノ粒子は、銅、アルミニウム、ニッケル、錫、白金、パラジウム、銀、金、チタン、タンタル、タングステン及びこれらの合金からなる群より選ばれる少なくとも一つの金属粒子であることがよい。この際、金属層との吸着力に優れた金属ナノ粒子を選択することが好ましく、例えば、銅層を用いる場合、銅ナノ粒子を用いることができる。
本発明によれば、前記金属ナノ粒子のエアロゾルはホットサーマルスプレー方式及びコールドサーマルスプレー方式を含む多様な方式で製造することが可能である。レーザを用いて微粒子を製造、凝縮、塗布する工程と溶融、凝集、塗布する工程において、液状でスプレーする方式がホットサーマルスプレー方式であり、固体の粒子をスプレーする方式がコールドサーマルスプレー方式である。
金属ナノ粒子のエアロゾルを塗布する段階において、金属ナノ粒子を均一に塗布するために電場を印加することにより塗布効率を高めることもできる。このように金属ナノ粒子のエアロゾルを用いてフォトレジスト積層基板を形成すれば、従来のエッチングなどの湿式方式ではなく乾式方式を用いるため、環境にやさしく、金属層とフォトレジストフィルムとの間の接着性も向上でき、残存有機物を減少させるので、印刷回路基板の配線を形成した後のフォトレジストフィルムの除去も容易になる。
図4は本発明の第2の実施形態に係る絶縁基板のメッキ方法を示す工程概略図である。図4を参照すると、本発明の第2の実施形態に係る絶縁基板のメッキ方法は絶縁基板410を用意する段階と、前記絶縁基板410の一側面に金属ナノ粒子のエアロゾル430を塗布して金属シード層450を形成する段階と、を含む。
ここで、前記絶縁基板410はセラミック材料または半導体材料のいずれか一つであればよい。すなわち、半導体、不導体などの材料であれば、使用できる。
前記絶縁基板に塗布するのに用いられる金属ナノ粒子は、銅、アルミニウム、ニッケル、錫、白金、パラジウム、銀、金、チタン、タンタル、タングステン及びこれらの合金からなる群より選ばれる少なくとも一つの金属粒子であればよく、前記金属ナノ粒子の直径は0.001〜10μmであることがよい。金属ナノ粒子の直径が0.001μm未満であると成膜成長速度が遅いため好ましくなく、直径が10μmを超過すると過度な不均一層を形成するため厚膜電気メッキ層に欠陷が発生し得る。
金属ナノ粒子のエアロゾル430を塗布する方式は、前述した方式と同様である。前記金属ナノ粒子のエアロゾルを塗布する段階において、金属ナノ粒子の均一な塗布のために電場を印加して塗布効率を高めることもできる。
このように金属ナノ粒子のエアロゾル430を塗布して金属シード層450を形成すると、従来の方法において絶縁基板上に電気メッキを行う前に薄い金属膜を形成するために必要とされる無電解メッキを全く行わないで済ますことができる。また、無電解メッキ方式はある厚さの導電層を形成するのに制限的な要素が多いが、本発明の金属ナノ粒子のエアロゾルの塗布方法によれば、金属シード層の厚さを0.01〜200μmにすることができる。前記金属シード層の厚さが0.01μm未満であると電気メッキによる厚膜製造工程の際に耐候性及び導電特性が劣化し、200μmを超過すると、感光性絶縁剤の塗布、露光、現像、エッチングの一連の工程においてエッチング面の不均一性が増加するので、微細回路形成に好ましくない。
前記本発明による絶縁基板のメッキ方法は、前記金属シード層上に電気メッキを用いて金属導電層を形成する段階をさらに含むことができる。また、前記本発明による絶縁基板のメッキ方法は前記金属シード層上に回路パターンを形成する段階をさらに含むことができ、前記回路パターンを形成する段階はフォトレジストフィルムの積層、露光、現像、電気メッキ、剥離、エッチングの段階を含むことができる。また、前記本発明による絶縁基板のメッキ方法は、前記金属シード層上に金属ナノ粒子のエアロゾルを塗布して厚膜を形成する段階及び回路パターンを形成する段階をさらに含むことができ、前記回路パターンを形成する段階はフォトレジストフィルムの積層、露光、現像、エッチング、剥離の段階を含むことができる。
本発明の第3の実施形態に係る回路基板の金属層の表面処理方法は、絶縁基板及び前記絶縁基板上に積層された金属層を備えた回路基板を用意する段階と、前記金属層上に第1金属ナノ粒子のエアロゾルを塗布して第1金属層を形成する段階と、前記第1金属層上に第2金属ナノ粒子のエアロゾルを塗布して第2金属層を形成する段階と、を含む。
図5は本発明の第3の実施形態により表面処理された回路基板の断面図である。
図5を参照すると、絶縁基板510上に積層された金属層530は銅層または銅合金層であることがよく、前記金属層530上に第1金属層550が形成され、第1金属層550上に第2金属層570が形成される。
前記第1金属層550及び第2金属層570に用いられる第1金属ナノ粒子及び第2金属ナノ粒子は、それぞれ独立的に、銅、アルミニウム、ニッケル、錫、白金、パラジウム、銀、金、チタン、タンタル、タングステン及びこれらの合金からなる群より選ばれる少なくとも一つの金属粒子であり、それぞれ互いに異なる金属粒子からなることが好ましい。例えば、前記第1金属ナノ粒子はニッケルナノ粒子であり、前記第2金属ナノ粒子は金ナノ粒子であってもよい。
前記第1金属ナノ粒子の直径は0.001〜2μmであり、前記第1金属層550の厚さは0.01〜20μmであることが好ましい。第1金属ナノ粒子の直径が0.01μm未満であると、成膜速度が遅くなるので好ましくなく、直径が2μmを超過すると、不均一な成膜が形成されるので好ましくない。また、前記第1金属層550の厚さが0.01μm未満であると、金属の拡散を調節する金属層間の中間層としての十分な役割を果すことができなくなるため、長期信頼性が問題となり、20μmを超過すると、塗膜表面の不均一度が増加するため、表面実装技術(SMT)などの後工程で不均一な界面形成の潜在要因となるので好ましくない。
また、前記第2金属ナノ粒子の直径は0.001〜1μmであり、前記第2金属層570の厚さは0.003〜1μmであることが好ましい。第2金属ナノ粒子の直径が0.001μm未満であると、表面腐食が発生するので好ましくなく、直径が1μmを超過すると、SMTなどの後工程で不均一な表面の相が形成されるので好ましくない。また、前記第2金属層570の厚さが0.003μm未満であると、表面腐食が発生するので好ましくなく、厚さが1μmを超過すると、製造費用が高くなるので好ましくない。
本発明の第4の実施形態に係る積層セラミックコンデンサの製造方法は、誘電体層及び内部電極を備えた積層基板を用意する段階と、前記積層基板の外部に金属ナノ粒子のエアロゾルを塗布して所定形状の外部電極を形成する段階と、を含む。
図6は本発明の第4の実施形態による金属ナノ粒子のエアロゾルを用いて外部電極を製造した積層セラミックコンデンサ(MLCC)を示す斜視図である。積層セラミックコンデンサは、誘電層610と内部電極630とが交互に積層されており、外部に所定形状の外部電極650が形成されている。
本発明の第4の実施形態によれば、前記外部電極650の形成に使用される金属ナノ粒子は、銅、アルミニウム、ニッケル、錫、白金、パラジウム、銀、金、チタン、タンタル、タングステン及びこれらの合金からなる群より選ばれる少なくとも一つの金属粒子であることがよい。
ここで、前記金属ナノ粒子の直径は0.001〜10μmであることがよい。前記金属ナノ粒子の直径が0.001μm未満であると、成膜速度が遅いので好ましくなく、直径が10μmを超過すると、SMTなどの後工程における実装機能が低下するので好ましくない。
所定形状の外部電極650は、マスクを用いて金属ナノ粒子のエアロゾルを塗布することによりを形成することができる。前記外部電極の線幅と厚さとは積層セラミックコンデンサの大きさとマスクに応じて決定されることが好ましい。
前述した実施形態と図面とは本発明の内容を詳しく説明するために用いられたもので、本発明の技術的思想の範囲を限定するものではなく、前述した本発明は、本発明が属する技術分野における通常の知識を有する者であれば本発明の技術的思想を脱しない範囲内で多様に置換、変形、及び変更することが可能であって、実施例及び添付された図面に限定されないことは勿論であり、後述する請求範囲及び、請求範囲と均等な範囲を含むものとして判断されるべきである。
従来技術に係る印刷回路基板の製造過程を示す工程概略図である。 従来技術に係るドライフィルムを積層する工程を示す工程概略図である。 本発明の第1の実施形態に係る金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法を示す工程概略図である。 本発明の第2の実施形態に係る金属ナノ粒子のエアロゾルを用いた絶縁基板のメッキ方法を示す工程概略図である。 本発明の第3の実施形態により金属層が表面処理された回路基板の断面図である。 本発明の第4の実施形態により製造された積層セラミックコンデンサの斜視図である。

Claims (4)

  1. 絶縁基板と金属層とを備えた積層基板を用意する段階と、
    前記金属層上に、ホットサーマルスプレーまたはコールドサーマルスプレー方式を用いて金属ナノ粒子間のピッチが0.001〜20μmである金属ナノ粒子のエアロゾルを塗布する段階と、
    前記エアロゾルが塗布された前記金属層上にフォトレジストフィルムを積層する段階と、
    を含むことを特徴とするフォトレジスト積層基板の形成方法。
  2. 前記金属ナノ粒子の直径が0.001〜10μmであることを特徴とする、請求項1に記載のフォトレジスト積層基板の形成方法。
  3. 前記金属ナノ粒子が、銅、アルミニウム、ニッケル、錫、白金、パラジウム、銀、金、チタン、タンタル、タングステン及びこれらの合金からなる群より選ばれる少なくとも一つの金属粒子であることを特徴とする、請求項1または2に記載のフォトレジスト積層基板の形成方法。
  4. 前記エアロゾルを塗布する段階において、金属ナノ粒子を均一に塗布するために電場を印加することを特徴とする、請求項1、請求項2、請求項3のいずれか1項に記載のフォトレジスト積層基板の形成方法。
JP2008055050A 2007-03-07 2008-03-05 フォトレジスト積層基板の形成方法 Active JP4741616B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070022563A KR100834515B1 (ko) 2007-03-07 2007-03-07 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
KR10-2007-0022563 2007-03-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010182261A Division JP2011014916A (ja) 2007-03-07 2010-08-17 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2008219018A JP2008219018A (ja) 2008-09-18
JP4741616B2 true JP4741616B2 (ja) 2011-08-03

Family

ID=39742006

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008055050A Active JP4741616B2 (ja) 2007-03-07 2008-03-05 フォトレジスト積層基板の形成方法
JP2010182261A Pending JP2011014916A (ja) 2007-03-07 2010-08-17 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010182261A Pending JP2011014916A (ja) 2007-03-07 2010-08-17 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法

Country Status (5)

Country Link
US (1) US8003173B2 (ja)
JP (2) JP4741616B2 (ja)
KR (1) KR100834515B1 (ja)
CN (1) CN101262743B (ja)
TW (1) TWI362234B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129934A (ja) * 2008-11-30 2010-06-10 Sintokogio Ltd ガラス回路基板及びガラス回路基板の製造方法
KR101045307B1 (ko) * 2009-08-07 2011-06-29 주식회사 유앤비오피씨 메탈코어 인쇄회로기판의 제조방법
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
WO2012075006A2 (en) * 2010-11-29 2012-06-07 Northeastern University High rate electric field driven nanoelement assembly on an insulated surface
KR101259352B1 (ko) 2011-06-24 2013-04-30 한국과학기술원 레이저를 이용한 선택적 금속패턴 형성방법
KR101378168B1 (ko) * 2012-07-13 2014-03-24 재단법인 멀티스케일 에너지시스템 연구단 나노입자를 포함하는 전자소자의 제조방법
DE102012023212B3 (de) * 2012-11-28 2014-01-30 Wieland-Werke Ag Elektrisch leitendes Bauteil mit verbesserter Haftung und Verfahren zu seiner Herstellung, sowie zur Herstellung eines Werkstoffverbunds
DE102012023210A1 (de) * 2012-11-28 2014-05-28 Wieland-Werke Ag Kupferband zur Herstellung von Leiterplatten
WO2015014379A1 (en) * 2013-08-02 2015-02-05 Universität Duisburg-Essen Electrical capacitor comprising nanoparticles of a semiconductive material
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102016001810A1 (de) * 2016-02-17 2017-08-17 Häusermann GmbH Verfahren zur Herstellung einer Leiterplatte mit verstärkter Kupferstruktur
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US11856877B2 (en) 2019-12-23 2023-12-26 The University Of Canterbury Electrical contacts for nanoparticle networks
KR20240055081A (ko) * 2021-10-06 2024-04-26 소에이 가가쿠 고교 가부시키가이샤 잉크, 잉크의 제조 방법 및 적층 세라믹 콘덴서의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252289A (ja) * 1992-12-28 1994-09-09 Toshiba Corp 半導体装置の製造方法及び薄膜形成装置
JPH08111474A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 配線層の形成方法
JPH09148714A (ja) * 1995-11-24 1997-06-06 Matsushita Electric Works Ltd 立体成形回路基板の製造方法
JP2000261144A (ja) * 1999-03-05 2000-09-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JP2004200557A (ja) * 2002-12-20 2004-07-15 Nippon Foil Mfg Co Ltd 積層配線用金属板材
JP2004342831A (ja) * 2003-05-15 2004-12-02 Fujitsu Ltd 回路基板、電子装置、及び回路基板の製造方法
JP2006049923A (ja) * 2001-04-03 2006-02-16 National Institute Of Advanced Industrial & Technology 回路基板とその作製方法
JP2006210896A (ja) * 2004-12-27 2006-08-10 Fuji Photo Film Co Ltd 成膜方法、それを用いて製造された構造物及び圧電素子、並びに、液体吐出ヘッドの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424408A (en) * 1979-11-21 1984-01-03 Elarde Vito D High temperature circuit board
DE69016433T2 (de) * 1990-05-19 1995-07-20 Papyrin Anatolij Nikiforovic Beschichtungsverfahren und -vorrichtung.
JP3352140B2 (ja) * 1993-03-31 2002-12-03 オリンパス光学工業株式会社 誘電体積層部品とその製造方法
JP2885113B2 (ja) * 1995-01-30 1999-04-19 日本電気株式会社 印刷配線板およびその製造方法
CA2237588A1 (en) * 1995-11-13 1997-05-22 The University Of Connecticut Nanostructured feeds for thermal spray
US5964395A (en) * 1997-06-09 1999-10-12 Ford Motor Company Predeposited transient phase electronic interconnect media
US6640434B1 (en) * 2000-04-11 2003-11-04 Lear Corporation Method of forming an electrical circuit on a substrate
TW558823B (en) * 2002-04-10 2003-10-21 Via Tech Inc Through-hole process of integrated circuit substrate
JP4045542B2 (ja) * 2002-11-13 2008-02-13 セイコーエプソン株式会社 パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板
KR101018944B1 (ko) * 2003-03-04 2011-03-02 니폰 제온 가부시키가이샤 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
US7390561B2 (en) * 2003-10-02 2008-06-24 Praxair S. T. Technology, Inc. Method for making a metal surface infused composite and the composite thereof
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US20050227049A1 (en) 2004-03-22 2005-10-13 Boyack James R Process for fabrication of printed circuit boards
JP4849432B2 (ja) * 2004-03-30 2012-01-11 ブラザー工業株式会社 圧電膜の製造方法、基板と圧電膜との積層構造、圧電アクチュエータおよびその製造方法
KR100682942B1 (ko) * 2005-03-22 2007-02-15 삼성전자주식회사 금속 전구체 화합물을 포함하는 촉매 레지스트 및 이를이용한 촉매 입자들의 패터닝 방법
JP5203575B2 (ja) * 2005-05-04 2013-06-05 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. コーティング組成物
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252289A (ja) * 1992-12-28 1994-09-09 Toshiba Corp 半導体装置の製造方法及び薄膜形成装置
JPH08111474A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 配線層の形成方法
JPH09148714A (ja) * 1995-11-24 1997-06-06 Matsushita Electric Works Ltd 立体成形回路基板の製造方法
JP2000261144A (ja) * 1999-03-05 2000-09-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JP2006049923A (ja) * 2001-04-03 2006-02-16 National Institute Of Advanced Industrial & Technology 回路基板とその作製方法
JP2004200557A (ja) * 2002-12-20 2004-07-15 Nippon Foil Mfg Co Ltd 積層配線用金属板材
JP2004342831A (ja) * 2003-05-15 2004-12-02 Fujitsu Ltd 回路基板、電子装置、及び回路基板の製造方法
JP2006210896A (ja) * 2004-12-27 2006-08-10 Fuji Photo Film Co Ltd 成膜方法、それを用いて製造された構造物及び圧電素子、並びに、液体吐出ヘッドの製造方法

Also Published As

Publication number Publication date
US8003173B2 (en) 2011-08-23
CN101262743B (zh) 2010-07-14
JP2011014916A (ja) 2011-01-20
CN101262743A (zh) 2008-09-10
US20080220373A1 (en) 2008-09-11
KR100834515B1 (ko) 2008-06-02
TW200843569A (en) 2008-11-01
TWI362234B (en) 2012-04-11
JP2008219018A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
TWI331889B (ja)
US20070101571A1 (en) Printed wiring board, its manufacturing method and circuit device
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP2006147970A (ja) 多層配線基板およびその製造方法
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
CN103404243B (zh) 印刷电路板及其制造方法
KR100874172B1 (ko) 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴
TW200841786A (en) Printed circuit board and method for manufacturing the same
JP6406598B2 (ja) プリント配線板及びその製造方法
WO2018211733A1 (ja) プリント配線板及びその製造方法
JP5133406B2 (ja) 高密度相互接続(hdi)基材材料上の誘電コーティングを貫く固体ブラインドビアを形成する方法
KR101095380B1 (ko) 미세 피치의 인쇄회로기판 제조 방법
WO1995031886A1 (fr) Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production
JP6305472B2 (ja) 金属連結構造及びその製造方法
CN111837210B (zh) 布线基板及其制造方法
JP2007258714A (ja) 高温工程に適した絶縁構造体及びその製造方法
KR101272664B1 (ko) 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JP5493020B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP2005150349A (ja) 積層型電子部品の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2007235015A5 (ja)
JP6231773B2 (ja) 厚膜回路基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Ref document number: 4741616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250